CN106445406A - 存储控制器、存储装置以及数据写入方法 - Google Patents

存储控制器、存储装置以及数据写入方法 Download PDF

Info

Publication number
CN106445406A
CN106445406A CN201510999132.4A CN201510999132A CN106445406A CN 106445406 A CN106445406 A CN 106445406A CN 201510999132 A CN201510999132 A CN 201510999132A CN 106445406 A CN106445406 A CN 106445406A
Authority
CN
China
Prior art keywords
mentioned
bit string
mode
data
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510999132.4A
Other languages
English (en)
Other versions
CN106445406B (zh
Inventor
近藤阳介
吉田贤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN106445406A publication Critical patent/CN106445406A/zh
Application granted granted Critical
Publication of CN106445406B publication Critical patent/CN106445406B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1032—Simple parity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device

Abstract

本发明的实施方式提供一种存储控制器、存储装置以及数据写入方法，实施方式的存储控制器具备控制部和接口。控制部在作为要写入到磁盘的数据而输入的写入数据包含具有预定模式的第一模式的位串的情况下，使该位串中的任意的一个以上的位值反转。写入数据包含用于数据纠错的冗余码。接口输出由上述控制部反转该位值而得到的写入数据。

Description

存储控制器、存储装置以及数据写入方法
技术领域
本实施方式通常涉及一种存储控制器、存储装置以及数据写入方法。
背景技术
以往，有时在写入于磁盘的数据包含0或1的连续模式(patten)、0101…这种反复模式。在该情况下，在再现时难以取得同步或信号质量会下降而难以再现原记录数据。
因此，近年来，提出了一种技术，即在记录于磁盘时使用RLL码、MTR码这种调制码，限制连续模式的长度(行程长度(run length))、反复模式的次数(磁化反转次数)。
然而，在使用调制码进行编码的情况下，有时冗余度增加而格式化效率会下降。
发明内容
本发明的实施方式提供一种能够抑制格式化效率下降的存储控制器、存储装置以及数据写入方法。
实施方式的存储控制器具备控制部和接口。控制部在作为要写入到磁盘的数据而输入的写入数据包含具有预定模式的第一模式的位串的情况下，使该位串中的任意的一个以上的位值反转。写入数据包含用于数据纠错的冗余码。接口输出由上述控制部反转该位值而得到的写入数据。
附图说明
图1是表示实施方式的磁盘装置的硬件结构的图。
图2是例示实施方式的磁盘装置中的写入时利用的结构的图。
图3是例示实施方式的加工设定存储部的表结构的图。
图4是例示实施方式的通知设定存储部的表结构的图。
图5是例示实施方式的磁盘装置中的读取时利用的结构的图。
图6是表示实施方式的磁盘装置中的写入处理的过程的流程图。
图7是表示实施方式的磁盘装置中的读出处理的过程的流程图。
具体实施方式
以下，参照附图详细说明实施方式所涉及的存储控制器、存储装置以及数据写入方法。此外，本发明并不限定于本实施方式。
(第一实施方式)
图1是表示本实施方式的磁盘装置1的硬件结构的图。磁盘装置1具备盘件(enclosure)1a和电路基板1b。
盘件1a具备壳体11、磁盘12、主轴13、SPM(主轴马达)14、磁头15、滑块16、悬架17、致动臂18、VCM(音圈马达)19以及头IC(integratedchip：集成芯片)20。另外，电路基板1b具备马达驱动器IC 21和作为存储控制器的一例的SoC(system-on-a-chip：系统级芯片)22。此外，在图1中，为了使说明简单，头IC 20配置于壳体11外部，但是，实际上头IC20配置于致动臂18的预定部位。
磁盘12为记录各种信息的圆盘状记录介质，构成为能够以PMR(perpendicular magnetic recording)方式(垂直磁记录方式)进行写入。磁盘12具有记录层，该记录层在与磁盘12的介质面大致垂直的方向上具有磁各向异性。而且，磁记录层的磁性体通过由磁头15施加的磁场，在相对于磁盘12表面(介质面)大致向垂直的方向上被磁化。另外，磁盘12的磁记录层使用常温下具有高矫顽力的记录层。
磁盘12经由主轴13以可旋转的方式固定于壳体11。SPM 14通过使主轴具有旋转力，使磁盘12间接地旋转。
磁头15构成为对磁盘12进行信号和/或数据的读写。磁头15设置于接受因磁盘12的旋转而产生的气流而浮在磁盘12上的滑块16的长度方向的端部。滑块16经由允许该浮起的悬架17与致动臂18相连接。致动臂18通过VCM 19而在沿着磁盘12的记录面的方向上滑动。由此，磁头15能够对磁盘12的任意处进行信号和/或数据的读写。
头IC 20与磁头15和SoC 22电连接。头IC 20对使用磁头15从磁盘12读取的信号和/或数据进行放大，并输出到SoC 22。另外，头IC 20将基于从SoC 22输出的信号和/或数据的电流输出到磁头15。
马达驱动器IC 21与SPM 14、VCM 19、SoC 22相连接。马达驱动器IC 21根据来自SoC 22的控制信号控制SPM 14和VCM 19，控制磁头15相对于磁盘12的定位。
SoC 22具备CPU(central processing unit：中央处理单元)121、RAM(random access memory：随机存取存储器)122、ROM(read onlymemory：只读存储器)123、RWC(read write channel：读写通道)124以及HDC(hard disc controller：硬盘控制器)125。此外，在本实施方式中，说明了将RAM 122和ROM 123设置于SoC 22内部的示例，但是也可以将RAM 122和ROM 123中任一个或两者设置于SoC 22外部。
CPU 121与马达驱动器IC 21、RAM 122、ROM 123、RWC 124以及HDC 125相连接。CPU 121执行用于进行各种设定、写入、读出指示等的固件程序。CPU 121控制磁盘装置1各部的动作。具体地说，CPU 121依次读出存储在ROM 123中的固件程序、各种应用程序并执行，由此控制磁盘装置1各部的动作。
ROM 123为不供给电源也保持存储的非易失性存储器，例如设为快闪存储器等。而且，ROM 123存储固件程序和/或各种应用程序、这些程序执行所需的各种数据。
RAM 122作为磁盘装置1的主存储器，提供CPU 121执行固件程序和/或应用程序时的作业区域。
RWC 124与CPU 121、HDC 125以及头IC 20相连接。RWC 124对从HDC 125输出的数据实施预定的信号处理，并将其输出到头IC 20。另外，RWC 124将CPU 121所生成的测试信号向头IC 20输出。另外，RWC124生成写入选通(gate)信号并输出到头IC 20。另外，RWC 124对从头IC 20输出的信号、数据实施预定的信号处理，并将其输出到HDC 125和/或CPU 121。
HDC 125与CPU 121、RWC 124以及未图示的主机相连接。HDC 125构成与主机的接口，将从主机接收到的数据输出到RWC 124，另外，将从RWC 124接收到的数据向主机输出。
本实施方式的磁盘装置1在将写入数据写入于磁盘12时，在该写入数据包含0或1的连续模式、0101这种反复模式的情况下，使该模式内的一部分位反转。由此，抑制行程长度(RUN-LENGTH)变长，同时控制磁化反转次数。
另外，以往，作为进行编码以使得连续的0成为一定数量以下的磁记录调制方式，提出了RLL编码(Run-Length Limited coding：行程长度受限编码)方式、MTR(Maximum Transition Run：最大转换行程)编码方式。然而，在这种以往方法中，写入数据会增加冗余部，因此格式化效率会下降。因此，在本实施方式中，提出在抑制冗余部增加的同时抑制0或1的连续模式、0101这种反复模式的方法。
图2是例示本实施方式的磁盘装置1中的写入时利用的结构的图。如图2所示，在写入数据时，至少使用CPU 121、ROM 123、HDC 125以及RWC 124。
HDC 125具备DRAM 211、用户数据序列加工部212、数据选择器213以及存储部215。
DRAM 211暂时存储从主计算机发送来的数据序列(以下，称为用户数据序列)。本实施方式的DRAM 211暂时存储从主计算机发送来的数据序列，由此能够实现向磁盘12的写入的重试。
用户数据序列加工部212对用户数据序列进行加工处理。例如在写入时发生了错误、因而进行重试时，用户数据序列加工部212从DRAM 211读出用户数据序列，对该用户数据序列进行加工处理。通过该加工处理，在重试时的写入中对错误进行抑制。
数据选择器213按照来自CPU 121的指示，选择输出到RWC 124的ECC编码部227的用户数据序列。例如，数据选择器213在进行写入重试的情况下，选择从用户数据序列加工部212输出的用户数据序列。在除此以外的情况下，换言之在通常情况下，数据选择器213选择从DRAM 211读出的用户数据序列。
存储部215具备日志存储部127。本实施方式的存储部215可以由F/F(触发器(flip-flop))构成，也可以使用可读写的存储介质。
日志存储部127按照来自CPU 121的指示，存储基于检测通知等的日志。例如存储写入数据序列中的模式检测的有无、和/或检测该模式时的设定等。
RWC 124具备第1模式检测部221_1、第2模式检测部221_2、…、第n模式检测部221_N、第1检测用与(AND)电路224_1、第2检测用与电路224_2、…、第N检测用与电路224_N、第1通知用与(AND)电路222_1、第二通知用与电路222_2、…、第N通知用与电路222_N、第1模式通知选择器223_1、第2模式通知选择器223_2、…、第N模式通知选择器223_N、写入序列加工部225、ECC编码部227以及接口部226。此外，将N设为表示本实施方式中要加工的模式的数量的数值。
在本实施方式中，作为进行各种处理的结构，具有包含第1模式检测部221_1、第2模式检测部221_2、…、第n模式检测部221_N、第1检测用与电路224_1、第1检测用与电路224_2、…、第N检测用与电路224_N、第1通知用与电路222_1、第2通知用与电路222_2、…、第N通知用与电路222_N、第1模式通知选择器223_1、第2模式通知选择器223_2、…、第N模式通知选择器223_N、写入序列加工部225、ECC编码部227的控制部250。并且，本实施方式具有接口部226，该接口部226用于输出控制部250所生成的信息和/或将信息输入到控制部250。
ECC编码部227将用户数据序列变换为用于在读出时进行纠错的码字(code word)。本实施方式为作为纠错码使用低密度奇偶校验码(low-density parity-check code)的示例，但是也可以使用其它方法。在本实施方式中，将从ECC编码部227输出的数据序列称为写数据序列。
在一般错误检测校正中，对k单位长度(k位)的码字附加冗余码(m位)，变换为k+m单位长度的码字。而且，能够使用该冗余性进行纠错。
本实施方式的写数据序列也通过由ECC编码部227进行的向码字的变换处理而包含冗余部，因此能够进行错误检测校正。
第1模式检测部221_1、第2模式检测部221_2、…以及第N模式检测部221_N检测写数据序列是否包含按每个检测部而预先确定的位串的模式。
例如，第1模式检测部221_1作为预先确定的位串而检测‘0’的连续模式。作为其它例，第2模式检测部221_2作为预先确定的位串而检测‘1’的连续模式。作为其它例，第N模式检测部221_N作为预先确定的位串而检测0101…这种反复模式。这样，在本实施方式中，按每个模式检测部而预先设定成为检测对象的位串。
例如，第1模式检测部221_1和第2模式检测部221_2按每16位而检测是否为连续模式。作为其它例，第N模式检测部221_N每10位而检测是否为反复模式。这样，各模式检测部对与成为检测对象的模式相应的每个位串进行检测。
而且，第1模式检测部221_1输出表示检测结果的第1模式检测信号。例如，第1模式检测部221_1在判断为包含连续模式的情况下，输出第1模式检测信号‘1’。第1模式检测部221_1在判断为不含连续模式的情况下，输出第一模式检测信号‘0’。将第1模式检测信号输出到第1通知用与电路222_1和第1检测用与电路224_1。
同样地，第2模式检测部221_2作为连续模式的判断结果，输出‘0’或‘1’所示的第2模式检测信号。将第2模式检测信号输出到第2通知用与电路222_2和第2检测用与电路224_2。
第n模式检测部221_N也作为反复模式的判断结果，输出‘0’或‘1’所示的第N模式检测信号。将第N模式检测信号输出到第N通知用与电路222_N和第N检测用与电路224_N。此外，作为其它模式检测部也进行同样处理而省略说明。
将第1检测用与(AND)电路224_1设为取得第1模式检测信号和第1模式加工使能信号的与的电路。第1模式加工使能信号设为从CPU 121输出的信号。该第1模式加工使能信号表示是否对第1模式检测部221_1检测出的模式的位串进行加工。第1模式加工使能信号在进行位串加工的情况下设定为‘1’，在不进行位串加工的情况下设定为‘0’。在本实施方式中，说明从CPU 121直接输出模式加工使能信号(例如第1模式加工使能信号)的示例，但是并不限定于从CPU 121直接输出的方法，例如也可以经由RWC 124内部的(未图示的)寄存器来输出。
而且，第1检测用与电路224_1在第1模式检测信号‘1’和第1模式加工使能信号‘1’的情况下，输出包含表示要加工的意思的‘1’的第1加工指示信号。第1检测用与电路224_1在第1模式检测信号和第1模式加工使能信号为除此以外的组合的情况下，输出包含表示不加工的意思的‘0’的第1加工指示信号。
另外，作为第2检测用与电路224_2、…以及第N检测用与电路224_N进行与第1检测用与电路224_1同样的处理而省略说明。此外，第2检测用与电路224_2输出第2加工指示信号，第N检测用与电路224_N输出第N加工指示信号。
写入序列加工部225按照第1检测用与电路224_1～第N检测用与电路224_N的加工指示信号，对从ECC编码部227输入的写数据序列内包含的位串进行加工处理。
本实施方式的写入序列加工部225在按照加工指示信号识别出包含预先确定的模式的位串的情况下，使该位串中的任一位反转。另外，也可以使反转的位的位置根据检测出的每个模式不同而不同。另外，写入序列加工部225将包含反转的位的写入数据输出到头IC 20。此外，在本实施方式中，进行1位反转，但是也可以使多个位反转。
例如，写入序列加工部225在被输入第1加工指示信号‘1’的情况下，使写数据序列内包含的(第1模式检测部221_1检测出的)‘0’的连续模式的位串中的任一位反转为‘1’。在本实施方式中，设为预先确定了该位串(16位)中的要反转的位的位置。
通过写入序列加工部225的加工处理，使‘0’或‘1’的连续模式的位串、0101…这种反复模式的位串内包含的位反转。由此，抑制写入数据序列内包含的连续模式和/或反复模式。
也就是说，以往，在从磁盘读出数据时，在记录数据包含0或1的连续模式、0101…这种反复模式的情况下，在再现时难以取得同步或信号质量会变差，从而难以再现原记录数据。因此，在记录于磁盘时，根据RLL码、MTR码这种调制码，限制连续模式的长度(行程长度RUN-LENGTH)和/或反复模式的次数(磁化反转次数)。然而，当根据调制码进行编码时，冗余部增加而格式化效率会下降。因此，在本实施方式中，在写入数据序列包含连续模式和/或反复模式的情况下，进行使位反转的加工处理。
使写数据序列的位反转意味着包含了位错误。然而，本实施方式的写数据序列包含用于实现错误检测校正的冗余性(冗余部)。因此，在读出该数据时，能够进行错误检测校正。
接口部226在其与头IC 20之间进行信息的发送接收。例如，接口部226将由写入序列加工部225加工过的(换言之，位值反转的)写数据序列输出到头IC 20的写入部251。
在本实施方式中，也可以进行位反转以外的处理。例如在各模式检测部(第1模式检测部221_1、第2模式检测部221_2、…、第n模式检测部221_N)检测到连续模式和反复模式中的任一个以上而将模式通知给CPU 121的情况下，CPU 121也可以使写入工作停止。
之后的处理依赖于磁盘装置1。例如在ECC码的冗余部分检测出反复模式的情况下，在用户数据序列加工部212包含能够任意地重写于用户数据序列的位区域的情况下，将任意的值写入于该位区域。使用写入后的用户数据序列再次进行ECC编码，能够抑制写数据序列包含反复模式。
头IC 251具备写入部251。写入部251进行将所输入的写数据序列写入于磁盘12的控制。另外，写入部251在进行写入控制之后，将写入完成通知输出到各通知用与(AND)电路(第1通知用与电路222_1、第2通知用与电路222_2、…以及第N通知用与电路222_N)。
第1通知用与电路222_1设为取写入完成通知和第1模式检测信号的与(AND)的电路。写入完成通知设为经由接口部226从写入部251输出的信号。写入完成通知表示写数据序列是否正常写入到了磁盘12。写入完成通知在正常写入的情况下设定为‘1’，在写入发生异常的情况下设定为‘0’。
而且，第1通知用与电路222_1在第1模式检测信号‘1’和写入完成通知‘1’的情况下，输出写入完成通知‘1’。写入完成通知‘1’表示与检测出的连续模式有关的写数据序列的写入完成这一情况。
另外，第2通知用与电路222_2、…以及第N通知用与电路222_N进行与第1通知用与电路222_1同样的处理而省略说明。
第1模式通知选择器223_1按照来自CPU 121的指示，选择信号‘0’、第1模式检测信号以及写入完成通知中任一个。而且，第1模式通知选择器223_1将所选择的信号或通知作为第1模式检测通知而进行输出。
在选择出信号‘0’的情况下，意味着CPU 121不需要与第1模式检测部221_1相关联的信息。在选择第一模式检测信号的情况下，意味着CPU121在第1模式检测部221_1检测出模式的情况下接收通知。在选择写入完成通知的情况下，意味着CPU 121接收与第一模式检测部221_1检测出的模式相关联的写数据序列的写入完成通知。
另外，第2模式通知选择器223_2、…以及第N模式通知选择器223_N进行与第1模式通知选择器223_1同样的处理而省略说明。在本实施方式中，说明了第1模式通知选择器223_1～第N模式通知选择器223_N按照来自CPU 121的指示进行选择的示例。然而，第1模式通知选择器223_1～第N模式通知选择器223_N并不限定于按直接来自CPU 121的指示，例如，也可以经由RWC 124内部的(未图示的)寄存器而被进行指示。
ROM 123存储加工设定存储部231和通知设定存储部232，作为CPU121用于进行处理的各种数据。
加工设定存储部231存储表示是否按每个模式进行加工的设定信息。图3是例示本实施方式的加工设定存储部231的表结构的图。加工设定存储部231所存储的设定信息设为与输出到检测用与电路的模式使能信号有关的设定。在图3示出的示例中，加工设定存储部231使“模式”和“值”相关联地进行存储。
模式保持与模式使能信号的输出目的地有关的信息。例如在模式为“第1模式”的情况下，表示输出目的地为第1检测用与电路224_1。
值设定为‘1’或‘0’。在本实施方式中，在值为‘1’的情况下，CPU121输出表示进行加工处理的信号。在值为‘0’的情况下，CPU 121输出表示不进行加工处理的信号。
通知设定存储部232存储表示在每次检测出模式时是否通知给CPU121的设定信息。图4是例示本实施方式的通知设定存储部232的表结构的图。在图4示出的示例中，通知设定存储部232使“选择器”和“值”相关联地进行存储。
“选择器”表示设定目的地选择器。在选择器为“第1模式通知”的情况下，将在检测出第1模式的情况下进行通知的第1模式通知选择器223_1设为设定目的地。
值设为‘0’、‘1’或‘2’。在本实施方式中，在值为‘0’的情况下，在选择器中设定为将信号‘0’通知给CPU 121。在值为‘1’的情况下，在选择器中设定为将模式检测通知(检测出模式这一情况)通知给CPU121。在值为‘2’的情况下，在选择器中设定为将写入完成通知通知给CPU121。
例如在选择器为“第1模式通知”且值为“1”的情况下，CPU 121进行对第1模式通知选择器223_1输出模式检测通知的指示。
CPU 121通过执行存储在ROM 123中的程序，实现输出部241、重试控制部242以及日志更新部243。
输出部241根据加工设定存储部231，输出表示是否按每个检测用与电路(第1检测用与电路224_1、第2检测用与电路224_2、…以及第N检测用与电路224_N)进行加工处理的模式加工使能信号。由此，能够设定是否按每个模式进行加工处理。
另外，输出部241根据通知设定存储部232，输出表示按每个模式通知选择器(第1模式通知选择器223_1、第2模式通知选择器223_2以及第N模式通知选择器223_N)通知给CPU 121的信息种类的信号。由此，能够设定按每个模式通知的内容。
重试控制部242控制写入重试。本实施方式的重试控制部242根据来自模式通知选择器(第1模式通知选择器223_1、第2模式通知选择器223_2以及第N模式通知选择器223_N)的模式检测通知来进行重试控制。
例如，本实施方式的重试控制部242根据模式检测通知，在尽管从写数据序列检测出预先确定的模式的位串也没有进行用于对该模式进行加工处理的设定的情况下，进行该重试控制。作为更详细的示例，重试控制部242在从第N模式通知选择器223_N接收到第N模式的检测通知‘1’，并且，加工设定存储部231中与第N模式对应的值为‘0’(不进行加工处理)的情况下，进行重试控制。
而且，本实施方式的重试控制部242对用户数据序列加工部212指示进行加工处理的意思。并且，重试控制部242对数据选择器213指示选择从用户数据序列加工部212输出的用户数据序列。
而且，用户数据序列加工部212按照该指示对从DRAM 211读出的用户数据序列进行加工处理。作为加工处理，设为用户数据序列中的用户数据序列内包含的能够任意地重写的位区域(例如先头等)的任意位的反转等。这样，通过使用户数据序列的位反转，能够抑制由ECC编码部227变换后的写数据序列与连续模式、反复模式等的模式一致。
日志更新部243按照CPU 121所接收的通知，更新存储在日志存储部127中的日志。由此，能够对写入于磁盘12的写数据序列中的加工处理后的写数据序列等进行确定。
图5是例示本实施方式的磁盘装置1中的读取时利用的结构的图。如图5所示，在读取数据时，至少使用CPU 121、ROM 123、HDC 125以及RWC 124。
头IC 20具备读出部501。读出部501在具有读出指示的情况下，从磁盘20读出介质数据序列，将该介质数据序列输出到RWC 124内的信号处理部124。
RWC 124具备第1模式检测部511_1、第2模式检测部511_2、…、第N模式检测部511_N、第1检测用与电路512_1、第2检测用与电路512_2、…、第N检测用与电路512_N、读出序列加工部513、数据选择器514、信号处理部515以及ECC解码部521。
信号处理部515对从读出部501接收的介质数据序列进行A/D变换、均衡、维特比等波形处理，将波形处理后的数据序列作为读数据序列而进行输出。之后，在ECC解码部521中进行纠错。在该纠错中，在写入时反转的位部分被纠错为反转前数据。
数据选择器514按照来自CPU 121的指示，选择输出到ECC解码部521的读数据序列。
例如，数据选择器514按照来自CPU 121的指示，选择从读出部501输出的读数据序列。
而且，在ECC解码部521解码失败的情况下，数据选择器514按照来自CPU 121的指示，选择从读出序列加工部513输出的读数据序列。
这样，本实施方式的数据选择器514通常选择从信号处理部515输出的读数据序列，在解码失败的情况下，能够选择加工处理后的读数据序列。此外，本实施方式并不限定于这种选择方式，例如也可以使用选择从通常进行加工处理的读数据序列等其它方法。说明了本实施方式的数据选择器514按照来自CPU 121的指示进行选择的示例。然而，数据选择器514并不限定于按直接来自CPU 121的指示，例如也可以经由RWC 124内部的(未图示的)寄存器而被进行指示。
ECC解码部521对所输入的读数据序列进行纠错，将作为纠错结果的用户数据序列输出到HDC 125。在本实施方式中，作为纠错码使用低密度奇偶校验码(low-densityparity-checkcode)，但是也可以使用其它方法。此外，在本实施方式中，说明将ECC解码部521设置于RWC 124内的示例，但是也可以设置于HDC内部。
ECC解码部521在对从信号处理部515输出的读数据序列进行由ECC解码进行的错误检测校正之后，将校正过的用户数据序列输出到主计算机。ECC解码部521不具有在写入序列加工部233进行加工处理时反转了的位的位置信息。然而，如果在纠错能力内，则ECC解码部521能够校正由写入序列加工部233反转的位。这样，ECC解码部521在纠错能力内能够校正在写入时反转的位以及在实际读出时实际由噪声等导致成为错误的位。
在本实施方式的ECC解码部521纠错失败的情况下，将该状况输出到CPU 121。而且，CPU 121对数据选择器514进行指示，选择从读出序列加工部513输出的读数据序列。
也就是说，当通过图2示出的结构校正在写入时进行的位的反转时，读数据序列内包含的错误数减少。由此，使用了读数据序列内包含的冗余性的纠错能力提高。换言之，即使在读数据序列的纠错失败的情况下，在校正在写入时反转的位之后再次进行纠错时，则也有可能成功。因此，在本实施方式中，在纠错失败的情况下，读出序列加工部513能够进行与检测出的模式相应的加工处理。
因此，ECC解码部521在读数据序列的纠错失败的情况下，再次读出相同读数据序列。另外，ECC解码部521将ECC可靠度信息输出到读出序列加工部513和信号处理部515。
而且，信号处理部515在根据ECC可靠度信息校正介质数据序列之后，作为读数据序列而进行输出。另外，信号处理部515将读出可靠度信息输出到读出序列加工部513。
另外，将读数据序列输出到读出序列加工部513、第1模式检测部511_1、第2模式检测部511_2、…以及第N模式检测部511_N。
第1模式检测部511_1、第2模式检测部511_2、…以及第N模式检测部511_N检测读数据序列是否包含按每个模式检测部而预先确定的位串的模式。也就是说，模式检测部(第1模式检测部511_1、第2模式检测部511_2、…以及第N模式检测部511_N)从读数据序列中检测从写入于磁盘12时根据写数据序列而检测出的模式的位串进行了预先确定的位的反转的位串。
例如，第1模式检测部511_1检测‘0’的连续模式的位串中的仅预先确定的位置的位为‘1’的位串。此外，预先确定的位置设为写入序列加工部225进行了反转的位的位置。
而且，第1模式检测部511_1输出表示检测结果的第1模式检测信号。例如，在判断为包含上述模式的情况下，第1模式检测部221_1输出第1模式检测信号‘1’。在判断为不包含上述模式的情况下，第1模式检测部221_1输出第1模式检测信号‘0’。
作为其它例，第2模式检测部511_2作为预先确定的位串，检测‘1’的连续模式的位串中的仅预先确定的位置的位为‘0’的位串。作为其它例，第N模式检测部221_N作为预定位串，检测0101…这种反复模式中的预先确定的位置的位反转了的位串。这样，各模式检测部检测写入时由写入序列加工部225进行了加工处理的位串。
另外，各模式检测部也与第1模式检测部511_1同样地，输出表示检测结果的模式检测信号。
第1检测用与电路512_1设为取得第1模式检测信号和第1模式加工使能信号的与的电路。第1模式加工使能信号设为与图2的输出部241所输出的第1模式加工使能信号相同。也就是说，图5的第1模式加工使能信号表示是否为在写入时进行了加工处理的模式。在本实施方式中，说明模式加工使能信号(例如，第1模式加工使能信号～第N模式加工使能信号)从CPU 121直接输出的示例，但是并不限定于从CPU 121直接输出的方法，例如也可以经由RWC 124内部的(未图示的)寄存器而被输出。
第1检测用与电路512_1在第1模式检测信号‘1’和第1模式加工使能信号‘1‘的情况下，输出包含表示要加工的意思的‘1’的第1加工指示信号。第1检测用与电路224_1在第1模式检测信号和第1模式加工使能信号为除此以外的组合的情况下，输出包含表示不加工的意思的‘0’的第一加工指示信号。
另外，第2检测用与电路512_2、…以及第N检测用与电路512_N进行与第1检测用与电路512_1同样的处理而省略说明。此外，第2检测用与电路512_2输出第2加工指示信号，第N检测用与电路512_N输出第N加工指示信号。
读出序列加工部513按照第1检测用与电路224_1～第N检测用与电路224_N的加工指示信号，对从信号处理部515输入的读数据序列内包含的位串进行加工处理。在本实施方式中，设为预先决定了按检测出的每个模式执行的加工处理。
例如，写入序列加工部225在被输入第1加工指示信号‘1’的情况下，对读数据序列内包含的‘0’的连续模式的位串中的仅预先确定的位置反转为‘1’的位串，将该位置的位反转为‘0’。
通过写入序列加工部225进行加工处理，校正在写入时反转的位。由此，写入序列加工部225作为读数据序列，输出‘0’或‘1’的连续模式的位串、0101…这种反复模式的位串。
另外，写入序列加工部225在确定反转哪一位时，也可以使用存储在日志存储部127中的日志、ECC可靠度信息、读出可靠度信息。由此，写入序列加工部225能够提高位的反转精度。
而且，将写入序列加工部225所输出的、加工过的读数据序列被输出到ECC解码部521。而且，在ECC解码521纠错成功的情况下，将校正过的用户数据序列输出到主计算机。
接着，说明本实施方式的磁盘装置1中的写入处理。图6是表示本实施方式的磁盘装置1中的上述处理的过程的流程图。
HDC 125在DRAM 211中暂时存储从主计算机输入的用户数据序列(S601)。此外，设为数据选择器213选择DRAM 211侧。
ECC编码部227从DRAM 211读出用户数据序列，将用户数据序列变换为用于进行错误检测校正的码字(S602)。将变换后的码称为写数据序列。
各模式检测部从写数据序列检测是否包含预定的模式的位串(S603)。在所有模式检测部判断为不含预定模式的位串的情况下(S603：“否”)，过渡到S611。
另一方面，在各模式检测部(第1模式检测部221_1、第2模式检测部221_2、…、第n模式检测部221_N)从写数据序列判断为包含预定模式的位串的情况下(S603：“是”)，判断通知用与电路和模式通知用选择器是否应该将检测出的模式通知给CPU 121(S604)。在判断为不应该通知的情况下(S604：“否”)，过渡到S606。另一方面，在判断为应该通知的情况下(S604：“是”)，通知用与电路和模式通知用选择器将模式检测信号通知给CPU 121(S605)。
CPU 121根据被通知的模式检测信号，判断是否为应该使写入停止的模式(S606)。在判断为应该使写入停止的模式的情况下(S606：“是”)，停止该写数据序列的写入处理。然后，用户数据序列加工部212按照来自CPU 121的指示，从DRAM 211读出用户数据序列(S607)，对该用户数据进行加工处理(S608)。之后，从S602恢复再次开始处理。
CPU 121在根据被通知的模式检测信号判断为并非应该使写入停止的模式的情况下(S606：“否”)，根据需要，进行以下等处理：将该通知的模式检测信号作为日志而存储到日志存储部127。
检测用与电路(第1通知用与电路222_1、第2通知用与电路222_2、…、第N通知用与电路222_N)根据来自CPU 121的每个模式的加工处理的有无和模式检测信号，输出模式加工使能信号。
写入序列加工部233根据模式加工使能信号，判断从ECC编码部227接收到的用户数据序列是否包含应该进行位反转的模式(S609)。在本实施方式中，在第1模式加工使能信号、第2模式加工使能信号、…以及第N模式加工使能信号中的任意的一个以上为‘1’的情况下，判断为应该进行位反转。
在写入序列加工部233判断为没有包含应该进行位反转的模式的情况下(S609：“否”)，过渡到S611。另一方面，在写入序列加工部233判断为包含应该进行位反转的模式的情况下(S609：“是”)，进行位反转(S610)。此外，设为反转的位的位置根据检测出的模式不同而不同。
写入部251将从写入序列加工部233输出的写数据序列写入到磁盘12(S611)。然后，在写入部251写入了写数据序列的情况下，输出写入完成通知。
然后，模式通知用选择器判断是否应该将写入完成通知通知给CPU(612)。在判断为不要通知的情况下(S612：“否”)，结束处理。另一方面，在判断为应该通知的情况下(S612：“是”)，模式通知用选择器将写入完成通知通知给CPU 121(S613)。
在本实施方式中，通过进行上述处理，能够将校正了‘0’或‘1’的连续模式和/或‘010101’等反复模式而得到的写数据序列写入到磁盘12。
接着，说明本实施方式的磁盘装置1中的读出处理。图7是表示本实施方式的磁盘装置1中的上述处理的过程的流程图。
读出部501将来自磁盘12的介质数据序列作为读数据序列而进行输出(S701)。CPU 121判断是否对读数据序列实施模式检测(S702)。CPU 121根据判断结果设定选择器514。
并且，在CPU 121判断为不实施模式检测的情况下(S702：“否”)，ECC解码部521对经由数据选择器514输入的读数据序列进行错误检测校正(S705)。
另一方面，在CPU 121判断为实施模式检测的情况下(S702：“是”)，各模式检测部检测读数据序列是否包含预先确定的模式的位串(S703)。
各模式检测部将是否包含模式的位串作为模式检测信号而进行输出。检测用与电路取模式检测信号和来自CPU 121的模式加工使能信号的与。然后，检测用与电路将取与的结果通知给读出序列加工部513。
读出序列加工部513按照来自检测用与电路的通知，对读数据序列进行加工处理(S704)。在数据选择器514选择读出序列加工部513的读数据序列的情况下，ECC解码部521对从读出序列加工部513输出的读数据序列进行错误检测校正(S705)。
然后，ECC解码部521判断是否完成纠错(S706)。在判断为完成纠错的情况下(S706：“是”)，作为用户数据序列输出到主计算机(S707)。
另一方面，在ECC解码部521判断为没有完成纠错的情况下(S706：“否”)，将该状况通知给CPU 121。然后，CPU 121判断是否重新进行读数据序列的加工处理(S708)。在判断为不重新进行的情况下(S708：“否”)，对主计算机输出错误通知(S709)，结束处理。
在CPU 121判断为重新进行读数据序列的加工处理的情况下(S708：“是”)，检测从信号处理部515输出的读数据序列是否包含预先确定的模式的位串(S703)。之后，还进行S704以后的处理。
在上述实施方式中，为了限制行程长度和/或磁化反转次数，具备模式检测部，该模式检测部检测ECC编码后的写数据序列是否包含预先确定的模式的位串。模式检测部检测作为预先确定的模式的位串而行程长度和/或连续磁化反转次数是否为预先确定的长度以下。在大于预先确定的长度的情况下，使该位串中的1位反转。由此，能够将行程长度和/或连续磁化反转次数限制为预定长度以下。因而，能够抑制读出时的异常。
在上述实施方式中，如上所述，通过使位串中的位反转，能够抑制RLL编码(Run-Length Limited coding)方式、MTR(Maximum Transition Run)编码方式的利用，因此能够抑制写数据序列的冗余性(冗长性)。由此，能够抑制格式化效率下降。
在本实施方式中，能够根据模式使所执行的加工处理不同。由此，能够实现与模式的重要度相应的加工处理和/或日志记录等。
说明了本发明的几个实施方式，但是这些实施方式仅作为示例而提出，并不意图限定发明的范围。能够以其它各种方式实施这些新实施方式，在不脱离发明的宗旨的范围内，能够进行各种省略、替换、变更。这些实施方式、其变形包含在发明的范围、宗旨中，同时包含在与权利要求书所记载的发明等同的范围中。
本申请享有以美国临时专利申请62/202386号(申请日：2015年8月7日)为基础申请的优先权。本申请通过参照该基础申请，包含基础申请的所有内容。

Claims (20)

1.一种存储控制器，具备：
控制部，其在作为要写入到磁盘的数据而输入的写入数据包含具有预定模式的第一模式的位串的情况下，使该位串中的任意的一个以上的位值反转，上述写入数据包含用于数据纠错的冗余码；和
接口，其输出由上述控制部反转该位值而得到的写入数据。
2.根据权利要求1所述的存储控制器，
上述控制部还在上述写入数据包含与上述第一模式不同的具有预定模式的第二模式的位串的情况下，从存储部读出对上述写入数据进行编码之前的用户数据，在使上述用户数据内包含的位串中的任意的一个以上的位值反转之后，进行编码，生成写入数据。
3.根据权利要求1所述的存储控制器，
上述控制部在上述预先确定的模式的位串包含于上述写入数据的情况下，按照存储在存储部中的、表示是否在检测出预先确定的模式的位串的情况下进行通知的信息，通知检测出上述第一模式这一情况。
4.根据权利要求1所述的存储控制器，
上述第一模式为0或1的连续模式或0和1交替地排列的反复模式。
5.根据权利要求1所述的存储控制器，
上述控制部还在从上述磁盘读出的读取数据内包含的位串为预先确定的第二模式的情况下，使该位串中的任意的一个以上的位值反转。
6.根据权利要求5所述的存储控制器，
上述第二模式为上述第一模式的位串之中的预先确定的位反转的位串。
7.根据权利要求5所述的存储控制器，
上述控制器在从上述磁盘读出的上述读取数据的纠错检测失败时，在该读取数据内包含的位串为上述第二模式的情况下，使该位串中的任意的一个以上的位值反转。
8.一种存储装置，具备：
磁盘；
控制器，其在作为要写入到上述磁盘的数据而输入的写入数据包含具有预定模式的第一模式的位串的情况下，使该位串中的任意的一个以上的位值反转，上述写入数据包含用于数据纠错的冗余码；和
写入部，其将反转位值而得到的上述写入数据写入到上述磁盘。
9.根据权利要求8所述的存储装置，
还具备存储部，该存储部存储对上述写入数据进行编码之前的用户数据，
上述控制器还在上述写入数据包含与上述第一模式不同的具有预定模式的第二模式的位串的情况下，从上述存储部读出上述用户数据，在使上述用户数据内包含的位串中的任意的一个以上的位值反转之后，进行编码，生成写入数据。
10.根据权利要求8所述的存储装置，
还具备存储部，该存储部存储表示是否在检测出上述预先确定的模式的位串的情况下进行通知的信息，
上述控制器在上述预先确定的模式的位串包含于上述写入数据的情况下，按照存储在上述存储部中的上述信息，通知检测出上述第一模式这一情况。
11.根据权利要求8所述的存储装置，
上述第一模式为0或1的连续模式或0和1交替地排列的反复模式。
12.根据权利要求8所述的存储装置，
上述控制器还在从上述磁盘读出的读取数据内包含的位串为预先确定的第二模式的情况下，使该位串中的任意的一个以上的位值反转。
13.根据权利要求12所述的存储装置，
上述第二模式为上述第一模式的位串之中的预先确定的位反转的位串。
14.根据权利要求12所述的存储装置，
上述控制器在从上述磁盘读出的上述读取数据的纠错检测失败时，在该读取数据内包含的位串为上述第二模式的情况下，使该位串中的任意的一个以上的位值反转。
15.一种数据写入方法，通过存储装置来执行，
上述存储装置具备磁盘，
在作为要写入到上述磁盘的数据而输入的写入数据包含具有预定模式的第一模式的位串的情况下，使该位串中的任意的一个以上的位值反转，上述写入数据包含用于数据纠错的冗余码，
将反转位而得到的上述写入数据写入到上述磁盘。
16.根据权利要求15所述的数据写入方法，
上述存储装置还具备存储部，该存储部存储对上述写入数据进行编码之前的用户数据，
还在上述写入数据包含与上述第一模式不同的具有预定模式的第二模式的位串的情况下，从上述存储部读出上述用户数据，在使上述用户数据内包含的位串中的任意的一个以上的位反转之后，进行编码，生成写入数据。
17.根据权利要求15所述的数据写入方法，
上述存储装置还具备存储部，该存储部存储表示是否在检测出上述预先确定的模式的位串的情况下进行通知的信息，
在上述预先确定的模式的位串包含于上述写入数据的情况下，按照存储在上述存储部中的、表示是否在检测出上述预先确定的模式的位串的情况下进行通知的上述信息，通知检测出上述第一模式这一情况。
18.根据权利要求15所述的数据写入方法，
上述第一模式为0或1的连续模式或0和1交替地排列的反复模式。
19.根据权利要求15所述的数据写入方法，
还在从上述磁盘读出的读取数据内包含的位串为预先确定的第二模式的情况下，使该位串中的任意的一个以上的位反转。
20.根据权利要求19所述的数据写入方法，
上述第二模式为上述第一模式的位串之中的预先确定的位反转的位串。
CN201510999132.4A 2015-08-07 2015-12-28 存储控制器、存储装置以及数据写入方法 Active CN106445406B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562202386P 2015-08-07 2015-08-07
US62/202386 2015-08-07

Publications (2)

Publication Number Publication Date
CN106445406A true CN106445406A (zh) 2017-02-22
CN106445406B CN106445406B (zh) 2019-07-26

Family

ID=58052972

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510999132.4A Active CN106445406B (zh) 2015-08-07 2015-12-28 存储控制器、存储装置以及数据写入方法

Country Status (2)

Country Link
US (1) US9633691B2 (zh)
CN (1) CN106445406B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299182A (zh) * 2018-03-22 2019-10-01 华邦电子股份有限公司 采用连氏错误校正码设计的存储器存储装置及其编码方法
CN110880337A (zh) * 2018-09-06 2020-03-13 株式会社东芝 磁盘装置及磁盘装置的数据读取方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506581A (en) * 1992-11-09 1996-04-09 Sony Corporation Modulating method, modulating device and demodulating device
CN1301019A (zh) * 1999-10-29 2001-06-27 索尼公司 光学转动记录介质、数据记录方法、记录装置和重放装置
CN1396712A (zh) * 2001-06-07 2003-02-12 日本胜利株式会社 调制和解调方法与装置、信息传输方法和装置及记录介质
US20060007024A1 (en) * 2004-07-07 2006-01-12 Seagate Technology Llc High rate running digital sum-restricted code
CN101802912A (zh) * 2007-09-17 2010-08-11 Lg电子株式会社 数据调制方法、调制器、记录方法和记录装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242325B2 (en) 2004-08-02 2007-07-10 Sony Corporation Error correction compensating ones or zeros string suppression
KR100688534B1 (ko) 2005-01-26 2007-03-02 삼성전자주식회사 변조 코드의 부호화 및 복호화방법 및 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506581A (en) * 1992-11-09 1996-04-09 Sony Corporation Modulating method, modulating device and demodulating device
CN1301019A (zh) * 1999-10-29 2001-06-27 索尼公司 光学转动记录介质、数据记录方法、记录装置和重放装置
CN1396712A (zh) * 2001-06-07 2003-02-12 日本胜利株式会社 调制和解调方法与装置、信息传输方法和装置及记录介质
US20060007024A1 (en) * 2004-07-07 2006-01-12 Seagate Technology Llc High rate running digital sum-restricted code
CN101802912A (zh) * 2007-09-17 2010-08-11 Lg电子株式会社 数据调制方法、调制器、记录方法和记录装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299182A (zh) * 2018-03-22 2019-10-01 华邦电子股份有限公司 采用连氏错误校正码设计的存储器存储装置及其编码方法
CN110299182B (zh) * 2018-03-22 2021-05-18 华邦电子股份有限公司 采用连氏错误校正码设计的存储器存储装置及其编码方法
CN110880337A (zh) * 2018-09-06 2020-03-13 株式会社东芝 磁盘装置及磁盘装置的数据读取方法
CN110880337B (zh) * 2018-09-06 2021-07-16 株式会社东芝 磁盘装置及磁盘装置的数据读取方法

Also Published As

Publication number Publication date
US9633691B2 (en) 2017-04-25
US20170040035A1 (en) 2017-02-09
CN106445406B (zh) 2019-07-26

Similar Documents

Publication Publication Date Title
US8578246B2 (en) Data encoding in solid-state storage devices
CN105096968B (zh) 磁盘驱动器及控制数据重写的方法
US7290184B2 (en) Emulation system for evaluating digital data channel configurations
RU2007110587A (ru) Способ и устройство для контроля дефектов в носителях записи и носитель записи с контролем дефектов, полученный с использованием этого способа
CA2503612A1 (en) Optical recording medium, apparatus and method of recording/reproducing data thereon/therefrom, and computer readable recording medium storing program to perform the method
US20090300466A1 (en) Error correction method and error correction circuit
US8885277B1 (en) Modulation coding for two-dimensional recording
US10574270B1 (en) Sector management in drives having multiple modulation coding
CN106445406A (zh) 存储控制器、存储装置以及数据写入方法
US20100058145A1 (en) Storage device and method of controlling storage device
US7630158B2 (en) Data loss prevention method of a media storage device and media storage device
US20190013084A1 (en) Memory testing method and memory apparatus therefor
JP4249165B2 (ja) 媒体記憶装置のデータ消失防止方法及び媒体記憶装置
US9093118B2 (en) Information reproducing apparatus and information reproducing method
US20080266692A1 (en) Magnetic disk device and data writing method thereof
US7885028B2 (en) Data error recovery using voting on multiple retrials
CN100505070C (zh) 检测由磁记录介质再现的码字中的错误事件的方法及设备
US20100332892A1 (en) Hard disk drive with data error recovery using multiple reads and derived reliability information
JP2010134985A (ja) 磁気記録装置のサーボライト方法およびサーボライトシステム
TW201001402A (en) Apparatus and method for written encoded data into storage medium
US9886979B1 (en) Implementing BER-list modulation code for hard disk drives
CN100385515C (zh) 纠错编码方法以及使用该编码方法记录数据的设备和方法
CN114387999A (zh) 读取器不稳定检测和恢复
JP2006147096A (ja) 磁気ディスク媒体、磁気ディスク装置、及び磁気ディスク媒体の回転位置検出方法
US9177597B2 (en) Disk storage apparatus and method for managing storage area

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant