-
HINTERGRUND DER ERFINDUNG
-
1. Gebiet der Erfindung
-
Die
vorliegende Erfindung betrifft ein Modulationsverfahren, eine Modulationsvorrichtung,
ein Demodulations-Verfahren, eine Demodulations-Vorrichtung, ein
Informations-Aufzeichnungsmedium,
ein Informations-Übertragungsverfahren
und eine Informations-Übertragungsvorrichtung.
Insbesondere betrifft sie ein Modulationsverfahren, eine Modulationsvorrichtung,
ein Demodulations-Verfahren, eine Demodulations-Vorrichtung, ein
Informations-Aufzeichnungsmedium,
ein Informations-Übertragungsverfahren
und eine Informations-Übertragungsvorrichtung,
die geeignet sind zum Modulieren, Demodulieren, Aufzeichnen und Übertragen eines
Digitalinformationssignals als Informationscodeserien, die k = 9
erfüllen
in einer (1, k)-lauflängenbegrenzten
(nachstehend auch als "(1,
k)-RLL" bezeichnet)
Regel während
des Begrenzens der Wiederholung eines kürzesten Laufs, so dass das
Digitalinformationssignal in Speichermedien wie einer optischen
Platte und Magnetplatte durch eine Aufzeichnungs-Codeserie gespeichert
wird zum Erfüllen
von k = 9 in dem (1, k)-RLL.
-
2. Beschreibung des Standes der Technik
-
Als
ein Aufzeichnungsmodulationssystem zum Aufzeichnen einer Serie von
Digitalinformationssignalen in Aufzeichnungsmedien wie einer optischen
Platte und Magnetplatte ist bislang regelmäßig (1, 7)-RLL verwendet worden.
Jedoch in dem (1, 7)-RLL,
das bislang verwendet worden ist, ist es schwierig, Signalkomponenten
in der Nähe
eines Gleichstroms (DC) zu unterdrücken. Abhängig von einem Bit-Muster wird
eine große DC-Komponente
erzeugt und beispielsweise wird ein Spektrum einer Informations-Signalkomponente
in einem Servo-Signalband mitgeschleppt. Als Folge hiervon wird
vorhergesagt, dass die Servo-Fähigkeiten
negativ beeinflussende Probleme auftreten.
-
Darüber hinaus
ist bekannt, dass die Wiederholung eines kürzesten Laufs, das heißt, 2T (T
kennzeichnet ein Kanalbitintervall) in dem (1, 7) RLL unvorteilhaft
ist für
die Takterfassung durch eine Phasenregelschleife (PLL). In Verbindung
hiermit wird in der japanischen Patentanmeldungs-KOKAI-Veröffentlichung Nr. 1994-195887
mit dem Titel "Aufzeichnungs-Codemodulations-Vorrichtung" beschrieben, dass
das Wiederholen eines spezifizierten Bit-Musters verhindert wird
und hierdurch DC-Komponenten unterdrückt werden. Darüber hinaus
ist auch in der japanischen Patentanmeldungs-KOKAI-Veröffentlichung
Nr. 1998-340543 mit dem Titel "Codiervorrichtung,
Decodiervorrichtung, Codierverfahren und Decodierverfahren" oder in der japanischen
Patentanmeldungs-KOKAI-Veröffentlichung
Nr. 1998-150280 mit dem Titel "Modulationsvorrichtung
und Verfahren, Demodulations-Vorrichtung
und Verfahren und das Bereitstellen eines Mediums" offenbart, dass
redundante Bits eingefügt
werden, um die (1, 7)-RLL-Regel nicht zu stören, und hierdurch die DC-Komponenten unterdrückt werden.
Weiter ist in der japanischen Patentanmeldungs-KOKAI-Veröffentlichung
Nr. 1999-346154 eine (1, 7)-RLL-Modulation offenbart, in der die
Wiederholung des kürzesten
Laufs begrenzt werden kann.
-
Jedoch
wird gemäß der japanischen
Patentanmeldung-KOKAI-Veröffentlichung
Nr. 1994-195887 die Wiederholung des spezifizierten Musters beispielsweise
durch Bit-Umkehr und Zufallsverteilung reduziert, aber es ist schwierig,
die DC-Komponenten
ausreichend zu unterdrücken.
Auch werden gemäß der japanischen
Patentanmeldungs-KOKAI-Veröffentlichung
Nr. 1998-340543, wenn verglichen mit dem Vorangehenden, die DC-Komponenten in großem Umfang
unterdrückt,
aber alle redundanten Bits können
nicht DSV-gesteuert werden. Zudem ist es, solange keine redundanten
Bits verwendet werden, in unvorteilhafter Weise unmöglich, die
DSV-Steuerung auszuführen.
Andererseits werden in der japanischen Patentanmeldungs-KOKAI-Veröffentlichung
Nr. 1998-150280 Paritätsziffern
(die Parität
von 1 in einem Symbol eingeschlossen) von Daten-Bits und Code-Bits
als dieselben festgelegt, und die DSV-Steuerung wird notwendiger
Weise möglich durch
Einfügen
der redundanten Bits in die Daten-Bits. Jedoch ist gemäß der japanischen Patentanmeldungs-KOKAI-Veröffentlichung
Nr. 1998-150280 oder 1999-346154 die DSV-Steuerung durch die redundanten
Bits möglich,
aber es gibt ein Problem, dass die DSV-Steuerung nicht in einem
anderen Abschnitt vorgenommen werden kann.
-
EP 0 766 406 beschreibt
eine Vorrichtung und ein Verfahren zum Umwandeln/Decodieren von
Codes und ein Aufzeichnungsmedium. Quellendaten, die jeweils aus
m Bit bestehen, können
in Umwandlungscodes umgewandelt werden, die jeweils aus n (> m) Bit bestehen, und
eine Rückumwandlung
kann vorgenommen werden. Ob eine Lauflänge bei einem Verbindungsabschnitt
zwischen aufeinanderfolgenden Quellendaten irgendwelche Bedingungen
erfüllt
oder nicht, wird durch eine Steuereinheit bestimmt, und eine Tabelle,
die zu verwenden ist, wird ausgewählt zum letztendlichen Erhalten
eines Umwandlungscodes.
-
EP 0 880 234 offenbart eine
Datenmodulation und Übertragung.
In einem Datenübertragungs-
oder Modulationssystem wird ein Takt stabil reproduziert. Wenn Daten
oder ein Begrenzungscode ein Konsekutivminimum-Inversionsintervall
T
min enthalten, erfasst es eine Konsekutionsbegrenzungs-Code-Erfassungseinheit.
Eine Erzwungen-Längenbeurteilungseinheit
beurteilt die erzwungene Länge
i als die erzwungene Länge in
Entsprechung zu dem Code für
das Begrenzen der erzwungenen Länge
i, wenn ein Erfassungssignal von der C
min-Konsekutionsbegrenzungs-Code-Erfassungseinheit
eingegeben wird, und gibt es an einen Multiplexer aus. Der Multiplexer
wählt die
Ausgangsgröße eines
Wandlers in Entsprechung zu der erzwungenen Länge aus, die von der Erzwungen-Längenbeurteilungseinheit aus
Wandlern zugeführt
worden ist und gibt sie durch einen Puffer an eine Lauferfassungsverarbeitungseinheit
aus.
-
RESÜMEE DER ERFINDUNG
-
Die
vorliegende Erfindung ist unter den oben beschriebenen Umständen entwickelt
worden. Ein Ziel der vorliegenden Erfindung ist es, ein Verfahren
und eine Vorrichtung bereitzustellen, in denen selbst beim Einfügen von
Redundanzbits DSV-Steuerung in irgendeinem Abschnitt möglich ist,
k in einer (1, k)-RLL-Regel 9 erfüllt und eine Wiederholfrequenz
eines minimalen Laufs begrenzt ist.
-
Dieses
Ziel wird durch die unabhängigen
Ansprüche
gelöst.
Vorteilhafte Ausführungsformen
werden in den abhängigen
Ansprüchen
beschrieben.
-
Um
das Ziel zu erreichen, wird ein Modulationsverfahren bereitgestellt,
das umfasst: Bezug nehmen auf eine Vielzahl von Codier-Tabellen,
die Ausgangs-Codewörter
in Entsprechung zu Eingangs-Datenwörtern einschließen, und
eine Codier-Tabellen-Benennungsinformation,
in welcher eine beim Codieren eines nächsten Eingangs-Datenwortes
zu verwendende Codier-Tabelle
benannt ist, um hierdurch eine Vier-Bit-Einheit einer Vielzahl von
kontinuierlichen Eingangs-Datenwörtern
in eine Sechs-Bit-Einheit einer Vielzahl von kontinuierlichen Ausgangs-Codewörtern zu
codieren; und Einfügen
zweiter redundanter Bits in jede vorbestimmte Zahl von Datenwörtern der
Vielzahl kontinuierlicher Ausgangs-Codewörter, Vornehmen einer digitalen
Summenvariationssteuerung (DSV-Steuerung), wobei k in einer (1,
k)-lauflängenbegrenzten
Regel (RLL-Regel)
9 erfüllt
und eine aufeinanderfolgende Wiederholfrequenz eines minimalen Durchlaufs
begrenzt ist.
-
Darüber hinaus
wird zum Erreichen des Ziels eine Modulationsvorrichtung bereitgestellt,
die umfasst: Eine Vielzahl von Codier-Tabellen, die Ausgangs-Codewörter in
Entsprechung zu Eingangs-Datenwörtern
einschließen,
und eine Codier-Tabellen-Benennungsinformation, in welcher eine
beim Codieren eines nächsten Eingangs-Datenwortes
zu verwendende Codier-Tabelle benannt ist; eine Codiereinrichtung,
die Bezug nimmt auf die Vielzahl von Codier-Tabellen um hierbei
eine Vier-Bit-Einheit einer Vielzahl von kontinuierlichen Eingangs-Datenwörtern in
eine Sechs-Bit-Einheit einer Vielzahl von kontinuierlichen Ausgangs-Codewörtern zu codieren;
und eine Redundanz-Biteinfügeeinrichtung
zum Einfügen
zweiter redundanter Bits in jede vorbestimmte Zahl von Datenwörtern der
Vielzahl kontinuierlicher Ausgabe-Codewörter, wobei die Redundanz-Biteinfügeeinrichtung
eingerichtet ist zum Vornehmen einer digitalen Summenvariationssteuerung
(DSV-Steuerung), wobei k in einer (1, k)-lauflängenbegrenzten Regel (RLL-Regel)
9 erfüllt
und eine aufeinander folgende Wiederholfrequenz eines minimalen
Durchlaufs begrenzt ist.
-
Zudem
wird zum Erreichen des Ziels ein Demodulations-Verfahren bereitgestellt zum Demodulieren der
Vielzahl von kontinuierlichen Ausgabecodewörter, die unter Verwendung
des Modulationsverfahrens gemäß dem ersten
Aspekt der vorliegenden Erfindung codiert worden sind und die die
zwei Redundanzbits in jede vorbestimmte Zahl von Datenwörtern davon
eingefügten
haben, in eine Reproduktionsdaten-Zeichenkette, wobei das Verfahren umfasst:
Extrahieren der eingefügten
Redundanzbits und wiederherstellen der Vielzahl kontinuierlicher
Codewörter;
und Demodulieren der Vielzahl kontinuierlicher Codewörter in
die Reproduktionsdatenkette, wobei das Verfahren umfasst: Extrahieren
der eingefügten
redundanten Bits und Wiederherstellen der Vielzahl von kontinuierlichen
Codewörtern;
und Demodulieren der Vielzahl kontinuierlicher Codewörter in
die Reproduktionsdatenkette basierend auf Beurteilungsinformation,
die eine Codier-Tabelle,
durch welche ein darauffolgendes Codewort unter der Vielzahl von
Codier-Tabellen codiert worden ist, und das darauffolgende Codewort
angibt.
-
Zudem
wird zum Erreichen des Ziels eine Demodulations-Vorrichtung bereitgestellt, die angepasst
ist zum Demodulieren der Vielzahl kontinuierlich ausgegebener Codewörter, die
unter Verwendung der Modulations-Vorrichtung gemäß dem zweiten Aspekt der vorliegenden
Erfindung moduliert worden sind, und mit zwei Redundanzbits in die
vorbestimmte Anzahl von Datenwörtern
eingefügt,
in eine Reproduktionsdatenkette, wobei die Vorrichtung umfasst:
Eine Redundanzbit-Extrahiereinrichtung zum Extrahieren von Redundanzbits
und zum Neuspeichern der Vielzahl kontinuierlicher Codewörter; und
eine Demodulations-Einrichtung
zum Demodulieren der Vielzahl kontinuierlicher Codewörter in
die Reproduktionsdatenkette basierend auf Beurteilungs-Information,
die eine Codier-Tabelle, durch welche ein darauf folgendes Codewort
codiert wird unter der Vielzahl von Codier-Tabellen, und das darauf
folgende Codewort angibt.
-
Darüber hinaus
wird zum Erreichen des Ziels ein Informations-Aufzeichnungsmedium bereitgestellt, das
angepasst ist, um mindestens teilweise ein Codewort aufzuzeichnen,
das unter Verwendung des Modulationsverfahrens gemäß dem ersten
Aspekt der vorliegenden Erfindung codiert ist.
-
Darüber hinaus
wird zum Erreichen des Ziels ein Informations-Aufzeichnungsmedium bereitgestellt, das
angepasst ist, um mindestens teilweise ein Codewort aufzuzeichnen,
das codiert ist unter Verwendung der Modulationsvorrichtung gemäß dem zweiten
Aspekt der vorliegenden Erfindung.
-
Zusätzlich wird
zum Erreichen des Ziels ein Informations-Übertragungsverfahren
bereitgestellt, das einen Schritt des Übertragens eines unter Verwendung
des Modulationsverfahrens gemäß dem ersten
Aspekt der vorliegenden Erfindung codiert worden ist als Übertragungsinformation.
-
Darüber hinaus
wird zum Erreichen des Ziels eine Informations-Übertragungsvorrichtung bereitgestellt,
die angepasst ist zum Übertragen
eines unter Verwendung der Modulationsvorrichtung gemäß dem zweiten
Aspekt der vorliegenden Erfindung codierten Codeworts als Übertragungsinformation.
-
Die
Art, das Prinzip und die Verwendbarkeit der Erfindung werden leichter
aus der folgenden detaillierten Beschreibung ersichtlich, wenn im
Zusammenhang mit den beiliegenden Zeichnungen gelesen.
-
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
In
den beiliegenden Zeichnungen zeigt:
-
1 ein
Grundaufbaudiagramm einer Modulationsvorrichtung f der vorliegenden
Erfindung;
-
2 ein
Blockdiagramm eines 4-6-Modulators der vorliegenden Erfindung;
-
3 ein
Ablaufdiagramm einer Codieroperation der in 2 gezeigten
Modulationsvorrichtung;
-
4 eine
beispielhafte Ansicht der Codieroperation der in 2 gezeigten
Modulationsvorrichtung;
-
5 eine
erläuternde
Ansicht des Einfügens
von Redundanz-Bits gemäß der Modulationsvorrichtung der
vorliegenden Erfindung;
-
6 ein
Diagramm eines Zusammenhangs zwischen einer Art von vergleichbarem
Codewort und einem Redundanz-Bitmuster
zur Verwendung in der Modulationsvorrichtung der vorliegenden Erfindung;
-
7 ein
Diagramm von Binärausgangs-Codewörtern, die
jeweils in sechst Bit dargestellt werden in Entsprechung zu Dezimaleingangsdatenwörtern, die
jeweils vier Bits entsprechen;
-
8 ein
Diagramm von Inhalten von vier Codier-Tabellen S(k) = 0 bis S(k)
= 3 zur Verwendung in der Modulationsvorrichtung der vorliegenden
Erfindung;
-
9 eine
beispielhafte Ansicht eines Codier-Prozesses in der Modulationsvorrichtung
der vorliegenden Erfindung;
-
10A und 10B erläuternde
Ansichten eines Betriebsablaufs der Modulationsvorrichtung der vorliegenden
Erfindung;
-
11 ein
Blockdiagramm einer Ausführungsform
einer Demodulations-Vorrichtung der vorliegenden Erfindung;
-
12 ein
Diagramm von Beurteilungsinformation für die Verwendung in der Demodulations-Vorrichtung
der vorliegenden Erfindung;
-
13 ein
Diagramm einer Demodulations-Tabelle zur Verwendung in der Demodulations-Vorrichtung
der vorliegenden Erfindung; und
-
14 eine
erläuternde
Ansicht des Betriebsablaufs der Demodulations-Vorrichtung der vorliegenden Erfindung.
-
BESCHREIBUNG DER BEVORZUGTEN
AUSFÜHRUNGSFORMEN
-
Ausführungsformen
der Erfindung werden nachstehend detailliert unter Bezugnahme auf
die Zeichnungen beschrieben.
-
Arten
einer Sechs-Bit-Einheit eines Ausgangscodeworts, das a (1, 7)-RLL
erfüllt,
sind in 7 beschrieben. Als ein Beispiel
einer Codier-Tabelle basierend auf dem Codeworttyp können vier
in 8 gezeigte Codier-Tabellen (Codier-Tabellen Nr. S(k)
= "0" bis "3") gebildet werden. S(k) = "0" bis S(k) = "3" kennzeichnen Codier-Tabellen-Auswahlzahlen,
die hier Codier-Tabellen zugeordnet sind. Darüber hinaus kennzeichnet S(k +
1) in 8 die Codier-Tabellen-Auswahlzahl für das Auswählen der
Codiertabelle zur Verwendung beim Durchführen der nächsten Codierung. Zusätzlich ist
es zum Zuordnen eines Datenworts C(k) und Codeworts C(k) möglich, eine
Anordnung derart zu ändern,
dass eine Codierregel nicht gestört
wird und die Demodulation nicht behindert wird. Die Ausführungsformen
der vorliegenden Erfindung sind wirksam in Aufbauten, die von dem
Aufbau der Codier-Tabelle der 8 abweichen.
-
Darüber hinaus
ist ersichtlich, dass der Aufbau der Codier-Tabelle für das Umwandeln des aus Bits eines
ganzzahligen Vielfachen von 4 gebildeten Datenworts in ein Code-Bit
eines ganzzahligen Vielfachen von 6 während des Erfüllens einer
DSV-Steuerregel in Übereinstimmung
mit der vorliegenden Erfindung und, beispielsweise zum Zuordnen
von acht Bits eines Datenworts zu 12 Bits von Codewort-Bits leicht
analogisiert werden kann aus der vorliegenden Erfindung und in der
vorliegenden Erfindung eingeschlossen ist.
-
Zuerst
wird eine Modulationsvorrichtung 1 der vorliegenden Erfindung
unter Bezugnahme auf 1 beschrieben. Ein Digitalinformationssignal,
das durch Umwandeln eines Bildes, Tons und Ähnlichem erhalten wird, um
durch eine diskrete Einrichtung (nicht dargestellt) in eine Binärserie umgewandelt
zu werden, wird einer so genannten Formatierung unterzogen wie zum
Beispiel dem Hinzufügen
eines Fehlerkorrekturcodes und einer Sektorstrukturierung in einer
Formatiereinheit 11, bildet daraufhin alle vier Bit eine
Quellencodeserie und wird zu einem 4-6-Modulator 12 hinzugefügt.
-
Der
4-6-Modulator 12 verwendet eine als ein Beispiel in 8 gezeigte
Codier-Tabelle 13 zum Durchführen einer später beschriebenen
Codier-Verarbeitung und fügt
ein vorbestimmtes Synchronwort hinzu. Daraufhin führt eine
NRZI-Umwandlungsschaltung 14 an
einer Code-Information von dem 4-6-Modulator 12 eine NRZI-Umwandlung
durch und sendet die Information als ein Aufzeichnungssignal zu
einer Aufzeichnungstreiberschaltung 15. Die Code-Information,
die über
die Aufzeichnungstreiberschaltung 15 gesendet wird, wird
in einem Aufzeichnungsmedium 2 aufgezeichnet oder von einer Übertragungs-Codiereinrichtung 31 übertragen/codiert
und zu einem Übertragungsmedium 3 gesendet.
-
2 ist
ein Blockdiagramm zum Zeigen eines Aufbaubeispiels für ein detaillierteres
Beschreiben eines Betriebsablaufs des 4-6-Modulators 12 der 1.
Eingangsdatenwörter
(Quellencodes) D(k) werden zu einer Codewortalternativen-Vorhandenseins-/Fehlens-Erfassungsschaltung 121,
einer Kürzestlaufwiederholerfassungseinheit 130,
einer Codier-Tabellen-Adressoperationseinheit 122,
einer Synchronworterzeugungseinheit 123 und einer Redundanz-Bit-Einfügeeinheit 120 hinzugefügt. Die
Codewortalternativen-Vorhandenseins-/Fehlens-Erfassungsschaltung 121 verwendet
D(k) und den Zustand S(k) zum Erfassen, ob es ein voraussichtliches
Codewort mit einer unterschiedlichen DSV-Polarität gibt. Eine Codier-Tabellen-Adressoperation
wird basierend auf dem Erfassungsergebnis und D(k) ausgeführt und
voraussichtliche Codewörter C(k)0,
C(k)1 von mehreren Codier-Tabellen 13 werden
zu einem Codewortspeicher [0] 126 bzw. einem Codewortspeicher
[1] 125, gesendet.
-
Der
Codewortspeicher [0] 126 und der Codewortspeicher [1] 125 sind
mit einem DSV-Betriebsspeicher [0] 124 bzw. einem DSV-Betriebsspeicher
[1] 127 verbunden. Jedes Mal, wenn die Codewörter C(k)0,
C(k)1 in den Codewortspeicher [0] 126 und den Codewortspeicher
[1] 125 eingegeben werden, werden CDS berechnet und gespeicherte
DSV-Werte werden aktualisiert und Rechenergebnisse der Absolutwerte
der DSV-Werte sind bereit zur Ausgabe. Wenn hier die Codewortalternativen-Vorhandenseins-/Fehlens-Erfassungsschaltung 121 einen
Quellencode D(k) mit einer Alternative erfasst, vergleicht die Absolutwert-Vergleichseinheit 128 Absolutwerte
von in den DSV-Betriebsspeicher [0] 124 und dem DSV-Betriebsspeicher
[1] 127 gespeicherten DSVs. Eine Speichersteuer-/Ausgabeeinheit 129 wählt das
in dem Codewortspeicher mit einem kleineren Absolutwert der DSVs
gespeicherte Codewort aus, gibt das Codewort als ein Ausgabecodewort
nach außen
aus und ersetzt Inhalte des Codewortspeichers und des DSV-Betriebsspeichers
auf der nicht ausgewählten
Seite durch Inhalte des Codewortspeichers der ausgewählten Seite
bzw. DSV-Betriebsspeichers
auf der ausgewählten
Seite.
-
3 ist
ein Ablaufdiagramm zum detaillierten Zeigen des oben beschriebenen
Inhalts. Zusätzlich
ist beschrieben worden, dass zwei Codewortspeicher angeordnet sind.
Zudem wird, wenn die Codewortalternativen-Vorhandenseins-/Fehlens-Erfassungsschaltung 121 das
D(k) mit Alternativen erfasst, das Ausgabecodewort rasch ausgegeben.
Die Anzahl der Codewortspeicher ist jedoch nicht auf zwei beschränkt. Wenn
das D(k) mit Alternativen erfasst wird, ist es nicht erforderlich,
das Ausgangscodewort rasch auszugeben. Selbst in einem Verfahren
des Anordnens von mehr Speichern ist die vorliegende Erfindung beim
Bezug nehmen auf einige auswählbare
Quellencodes und das Auswählen/Ausgeben
einer Codewortkette mit einem kleinsten DSV wirksam.
-
Das
Codieren einer Vier-Bit-Einheit von Eingangsdatenwörtern D(k)
unter (1, 7)-RLL wird als Nächstes konkret
unter Bezugnahme auf 9 beschrieben. Als Eingangsdatenwörter D(k),
D(k + 1), ..., werden "3,
5, 6, 7, 8 (dezimal)" als
ein Beispiel verwendet. In einem Anfangszustand des Codierens wird
durch Operationen wie das Einfügen
eines Synchronisationsworts, dessen Beschreibung weggelassen wird,
eine Anfangsauswahlzahl von Codier-Tabellen bestimmt, beispielsweise
wird eine Codier-Tabelle S(k) = "0" ausgewählt. Wenn das
Eingangsdatenwort D(k) = 4 in die Codier-Tabelle S(k) = "0" eingegeben wird, wird ein Ausgangscodewort C(k)
= 18 (dezimal) ausgegeben und die nächste Codier-Tabellen-Auswahlzahl
S(k + 1) = "1" wird ausgewählt. Darauf
folgend wird, wenn das Eingangsdatenwort D(k) = 5 in die ausgewählte Codier-Tabelle
S(k) = "1" eingegeben wird,
das Ausgangscodewort C(k) = 9 (dezimal) ausgegeben und die nächste Codier-Tabellen-Auswahlzahl
S(k + 1) = "1" wird ausgewählt. In ähnlicher
Weise wird, wenn das Eingangsdatenwort D(k) = S in die Codier-Tabelle
S(k) = "1" eingegeben wird,
das Ausgangscodewort C(k) = 2 ausgegeben, und die Codier-Tabellen-Auswahlzahl
S(k + 1) = "3" wird ausgewählt. Darauf
folgend wird, wenn das Eingangsdatenwort D(k) = 7 in die Codier-Tabelle
S(k) = "3" eingegeben wird,
das Ausgangscodewort C(k) = 20 ausgegeben, und die Codier-Tabellen-Auswahlzahl
S(k + 1) = "1" wird ausgewählt. Darüber hinaus
wird, wenn das Eingangsdatenwort D(k) = 8 in die Codier-Tabelle
S(k) = "1" eingegeben wird,
das Ausgangscodewort C(k) = 4 ausgegeben, und die Codier-Tabellen-Auswahlzahl
S(k + 1) = "1" wird ausgewählt.
-
Als
ein Ergebnis werden "4,
5, 6, 7, 8 (dezimal)" als
Eingangsdatenwort D(k) in "010010,
001001, 000010, 010100, 000100 (binär)" codiert als das Ausgangscodewort C(k)
und sukzessive ausgegeben. Daher wird eine Reihe von Ausgangscodewortketten,
die durch sukzessives und direktes Koppeln der oben beschriebenen
fünf Ausgangscodewörter C(k)
erhalten wird, 010010001001000010010100000100, und die Ausgangscodewortkette,
die (1, 7)-RLL erfüllt,
kann erhalten werden.
-
In
diesem Beispiel erscheint kein Quellencode mit Alternativen. Wenn
jedoch in Übereinstimmung
mit der unter Bezugnahme auf 1 bis 3 beschriebenen
Modulationsvorrichtung die in 8 gezeigte
Codier-Tabelle verwendet wird, kann die Codewortkette, die (1, 7)-RLL
erfüllt
und sukzessive und direkt gekoppelt ist, erhalten werden durch vier
Bit von Quellencode D(k), und S(k), das durch Verzögerung von
S(k + 1) erhalten wird, kann beim Ausgeben des vorangehenden Codeworts
durch ein Wort ausgegeben werden (mit einer Vier-Bit-Länge als
einem Quellencode).
-
Als
Nächstes
wird ein Betriebsablauf der Codewortalternativen-Vorhandenseins-/Fehlens-Erfassungsschaltung 121 detailliert
unter Bezugnahme auf 4 beschrieben. 4 ist
ein Diagramm, in dem Bedingungen, die den Betriebsablauf der Codewortalternativen-Vorhandenseins-/Fehlens-Erfassungsschaltung 121 betreffen,
mit (1, 9)-RLL angeordnet sind. In 4 wird ein
Gesichtspunkt, der sich auf ein Kürzestlaufzeitbegrenzungs- und Redundanz-Bit
bezieht, später
detailliert beschrieben. Hier ist k = 9 gezeigt, weil zwei Redundanz-Bits
eingefügt
werden in die Codier-Tabelle von k = 7 und hierdurch k um 2 erhöht wird.
Demnach wird eine DSV-Steuerung auch durchgeführt, um k = 9 zu erfüllen.
-
In 4 gibt
S(k) einen Zustand von einem k-ten Symbol an, L(k – 1) gibt
eine 0-Lauflänge
auf der LSB-Seite des Codeworts C(k – 1) mit einem k – 1-Symbol
an, das heißt,
die Fortsetzungszahl von Bit 0, und D(k) kennzeichnet Vier-Bit-Daten in Entsprechung
zu dem k-ten Symbol.
-
Für die Bedingung
1 kann mit dem Zustand S(k) von 3, wenn die Fortsetzungszahl L(k – 1) von
Bits 0 auf der LSB-Seite des vorangehenden Codeworts 4 oder 5 ist,
das heißt,
010000 oder 100000, und wenn weiter der Eingangsdatenwert D(k) 6
ist oder geringer, das Codewort durch das entsprechende Codewort
in der Codier-Tabelle von S(k) = "1" ersetzt
werden. In ähnlicher
Weise kann, wenn L(k – 1)
6 ist, und wenn D(k) 0, 1, 3 oder 5 ist, das Codewort durch das
Codewort von S(k) = 1 ersetzt werden.
-
Für die Bedingung
2 kann mit S(k) = 2, wenn L(k – 1)
5 oder 6 und D(k) 7 oder mehr ist, oder wenn L(k – 1) 4 ist
und D(k) 10 oder mehr ist, das Codewort durch das Codewort von S(k)
= 1 ersetzt werden.
-
Für die Bedingung
3 kann mit S(k) = 2, wenn L(k – 1)
nicht kleiner als 1 ist und nicht größer als 4 und D(k) = 0 der
5, das Codewort durch das Codewort von S(k) = 0 ersetzt werden.
-
Für die Bedingung
4 kann in den Zuständen,
die von einem Zustand unmittelbar vor den Redundanz-Bits verschieden
sind, wenn L(k – 1)
= 1 und D(k) 13 oder 15 ist, das Codewort ersetzt werden durch das Codewort
von S(k) = 0. Darüber
hinaus kann unmittelbar vor den Redundanz-Bits, wenn L(k – 1) = 1,
D(k) = 15, und D(k + 1) größer als
7 ist oder 0 oder 5, das Codewort ersetzt werden durch das Codewort
von S(k) = 0. Zudem kann unmittelbar vor den Redundanz-Bits, wenn
L(k – 1)
= 0, D(k) = 13, D(k + 1) geringer als 6 ist oder 13 oder 15, das
Codewort ersetzt werden durch das Codewort von S(k) = 0.
-
Für die Bedingung
5 kann mit S(k) = 2 in dem Zustand, der von dem Zustand unmittelbar
vor den Redundanz-Bits verschieden ist, und wenn L(k – 1) = 2
und D(k) = 13 oder 15 ist, das Codewort ersetzt werden durch das
Codewort von S(k) = 0.
-
Für die Bedingung
6 kann mit S(k) = 2 und L(k – 1)
= 3 in dem Zustand, der von dem Zustand unmittelbar vor den Redundanz-Bits verschieden
ist, wenn D(k) = 13 und D(k + 1) 6 oder weniger ist oder 13 oder 15,
das Codewort ersetzt werden durch das Codewort von S(k) = 0.
-
Für die Bedingung
7 kann mit S(k) = 2 und L(k – 1)
= 3 in dem Zustand, der von dem Zustand unmittelbar vor den Redundanz-Bits verschieden
ist, wenn D(k) = 15 und D(k + 1) 7 oder mehr ist oder 0 oder 5,
das Codewort ersetzt werden durch das Codewort von S(k) = 0.
-
Alle
Codewort-Paare, die durch andere unter den Bedingungen 1 bis 7 ersetzbar
sind, sind derart angeordnet, dass die Zahl von 1, die in Code-Bits
von einem Codewort von jedem Paar eingeschlossen sind, gerade ist,
während
die Zahl von 1, die in Code-Bits des anderen Codeworts jedes Paars
mit demselben nächsten
Zustand S(k + 1) eingeschlossen sind, ungerade ist, wie in 8 gezeigt.
Darüber
hinaus wird selbst durch das Ersetzen die Bedingung (1, 9)-RLL nicht
zerstört.
Zudem ermöglicht
die Differenz in der Zahl von 1 zwischen den Codewörtern augenscheinlich
die DSV-Steuerung, weil die Differenz in der Zahl von 1 zwischen C(k)
den Kehrwert des Ausgangspegels nach der NRZI-Modulation veranlasst,
wie in 10A und 10B gezeigt.
Aus diesem Grund ist in Übereinstimmung
mit dem vorliegenden Modulationsverfahren und der vorliegenden Modulationsvorrichtung,
wie sie oben beschrieben sind, die DSV-Steuerung möglich, während die Bedingung
(1, 9)-RLL erfüllt
ist.
-
Zudem
werden, wie oben beschrieben, gemäß der Codier-Tabelle der vorliegenden
Erfindung eine Vielzahl von Codier-Tabellen 13 verwendet,
die das Ausgangscodewort C(k) in Entsprechung zu dem Eingangsdatenwort
D(k) einschließen
und Codier-Tabellen-Bestimmungsinformation
S(k + 1) für
das Bestimmen der Codier-Tabelle für die Verwendung beim Codieren
des nächsten
Codeworts. Dies kann das Modulationsverfahren oder das Modulationsgerät, in dem
der Code mit (1, 9)-RLL erzeugt werden kann, realisieren.
-
Das
Einfügen
der Redundanz-Bits in Übereinstimmung
mit der vorliegenden Erfindung wird als Nächstes unter Bezugnahme auf 5, 6, 8 beschrieben. 5 ist
ein Diagramm zum Zeigen des Aufbaus des Synchronrahmens, in dem
die Redundanz-Bits jedes N-Datensymbol eingefügt worden sind nach dem Synchronwort.
Wie in 6 gezeigt, können
Redundanz-Bits 01 oder 00 annehmen, wenn das LSB des vorangehenden
Codeworts 1 ist und kann 10 oder 00 annehmen, wenn das LSB des vorangehenden
Codeworts 0 ist.
-
Für die Redundanz-Bits
01, ermöglichen
Bits 00 die Umkehr der DSV-Polarität. In ähnlicher Weise ermöglichen
für die
Redundanz-Bits 10 bis 00 die Umkehr der DSV-Polarität.
-
Hier
ist es, wie unter Bezugnahme auf 4 beschrieben,
gemäß der Codier-Tabelle
der 8 möglich,
das Codewort durch Beschränkung
von k = 7 zu erzeugen und selbst mit den Redundanz-Bits von 00 kann die
Beschränkung
von k = 9 aufrechterhalten werden. Das heißt, gemäß der vorliegenden Erfindung
können, wenn
zwei Redundanz-Bits in jedes vorbestimmte Intervall eingefügt werden,
das heißt,
das N-Datensymbolintervall,
die Codewortserien mit gegenüberliegenden
DSV-Polaritäten
sicher erzeugt werden.
-
Beispielsweise
ist in 8, wenn S(k) = 0 und D(k) = 13 gilt, C(k) 000000
und die Anzahl von 0 auf der MSB-Seite (der Seite des signifikantesten
Bits) des nächsten
Codeworts eine beim Maximum. Hier wird, wenn die Redundanz-Bits
von 00 eingefügt
werden, die Zahl von 0 beschränkt
auf 9 und demnach kann k = 9 aufrechterhalten werden. Zudem können die
Redundanz-Bits selbst vor oder nach den Code-Bits, die derzeit zu
codierern sind, eingefügt
werden.
-
Das
Verfahren der DSV-Steuerung, das anwendbar ist, selbst wenn die
Redundanz-Bits gemäß der vorliegenden
Erfindung eingefügt
werden, wird als Nächstes
unter Bezugnahme auf 3 basierend auf der oben beschriebenen
Auswahl des Codeworts beschrieben.
-
Zunächst kann
in 3 eine Anfangstabelle festgelegt werden durch
Bestimmen des S(k), das auf das zu dem Codewort hinzuzufügendes Synchronwort
folgt (Schritt 101). Darauf folgend werden vier Bits von
Quellencodes D(k) eingegeben (Schritt 102) und durch S(k)
und D(k) in Übereinstimmung
mit den Codier-Tabellen der 8 codiert.
In diesem Prozess wird auf das zuvor codierte C(k – 1) Bezug
genommen, die 0-Lauflänge auf
der LSB-Seite wird berechnet und das Bit-Muster des LSB wird erfasst.
Daraufhin wird als Nächstes
beurteilt, ob das nächste
Codewort eines mit Redundanz-Bits hinzuaddiert ist (Schritt 103).
Wenn Nicht, wird gemäß der Bedingung
der 5 beurteilt, ob es eine Alternative des Codeworts
gibt (Schritt 104).
-
Wenn
das auswählbare
Codewort nicht in der Codier-Tabelle vorliegt ("Fehlen" in Schritt 104), werden die
Codewörter
C(k)0, C(k)1, die von der Codier-Tabelle ausgegeben werden, zum
Codewortspeicher [0] 126 und dem Codewortspeicher [1] 125 jeweils
hinzugefügt
(Schritt 108), die jeweiligen CDS werden berechnet und der
DSV-Betriebsspeicher [0] 124 und der DSV-Betriebsspeicher
[1] 127 werden aktualisiert (Schritt 109).
-
Wenn
es das auswählbare
Codewort in der Codier-Tabelle gibt ("vorhanden" in Schritt 104), gibt die Codewortalternativen-Vorhandenseins-/Fehlens-Erfassungsschaltung 121 das
Signal aus, das das Vorhandensein der Alternative angibt, die von
dem DSV-Betriebsspeicher [0] und dem DSV-Betriebsspeicher [1] ausgegebenen
Absolutwerte werden in einer Absolutwertvergleichseinheit 128 verglichen,
und die Codeserie (das Codewort) mit einem kleineren Absolutwert
wird ausgewählt
und von der Speichersteuereinheit/Code-Ausgabeeinheit 129 ausgegeben
(Schritt 105). Daraufhin werden die Inhalte des nicht ausgewählten Codewortspeichers
und des DSV-Betriebsspeichers mit dem Inhalt des ausgewählten Codewortspeichers
und DSV-Betriebsspeichers neu beschrieben (Schritt 106).
Darauf folgend, wie unter Bezugnahme auf 4 beschrieben, werden
die als voraussichtlichen Codewörter
auswählbaren
Codewörter
aus der Codier-Tabelle und der anderen durch S(k) bestimmten Codier-Tabelle
ausgewählt
und als C(k)0, C(k)1 ausgegeben (Schritt 107).
-
Daraufhin
werden die von der Codier-Tabelle ausgegebenen jeweiligen Codewörter C(k)0,
C(k)1 zu dem Codewortspeicher [0] 126 und dem Codewortspeicher
[1] 125 jeweils hinzugefügt (Schritt 108) und
die jeweiligen CDS werden berechnet, und der DSV-Betriebsspeicher
[0] 124 und der DSV-Betriebsspeicher [1] 127 werden
mit den jeweils berechneten CDS ergänzt (Schritt 109).
-
Andererseits,
wenn das nächste
Codewort eines ist, das mit den Redundanz-Bits hinzuzufügen ist
(JA im Schritt 103), werden die von dem DSV-Betriebsspeicher
[0] und dem DSV-Betriebsspeicher
[1] ausgegebenen Absolutwerte in der Absolutwert-Vergleichseinheit 128 verglichen
und die Codeserie (das Codewort) mit einem kleineren Absolutwert
wird ausgewählt
und von der Speichersteuerungs-/Codeausgabeeinheit 129 ausgegeben
(Schritt 111). Daraufhin werden die Inhalte der nicht ausgewählten Codewortspeicher
und DSV-Betriebsspeicher
mit den Inhalten der ausgewählten
Codewortspeicher und DSV-Betriebsspeicher jeweils neu beschrieben
(Schritt 112). Darauf folgend, wie unter Bezugnahme auf 6 beschrieben,
wird das Redundanz-Bit-Muster
in Übereinstimmung
mit dem LSB des Codeworts ausgewählt
und das durch Hinzufügen
von einem der Redundanz-Bits
zu dem Codewort erhaltene Codewort wird festgelegt auf C(k)0, und
das Codewort mit den anderen Redundanz-Bits hinzugefügt wird
daraufhin festgelegt auf C(k)1, und das C(k)0 und C(k)1 werden zu
dem Codewortspeicher [0] 126 und dem Codewortspeicher [1] 125 jeweils
hinzugefügt
(Schritte 113, 108). Die CDS der voraussichtlichen
Codewörter
C(k)0, C(k)1 werden berechnet und der DSV-Betriebsspeicher [0] 124 und
der DSV-Betriebsspeicher [1] 127 werden durch jeweils berechneten
CDS ergänzt
(Schritt 109). Wenn die oben beschrieben Operation durchgeführt wird
bis zum Ende der Codierung (Schritt 110), endet das Erzeugen
des Codeworts in unterdrückten
DC-Komponenten, das die Redundanz-Bits einschließt.
-
Zudem,
wie unter Bezugnahme auf 4 beschrieben, unterscheidet
sich durch das Einfügen
der Redundanz-Bits die Bedingung, unter der das Codewort umgewandelt
werden kann, manchmal. Beispielsweise unterscheidet sich unter der
Bedingung 4 die Ersatzbedingung unmittelbar vor dem Redundanz-Bit.
Dies ist eine Verarbeitung zum Aufrechterhalten von k = 9, selbst
wenn zwei Redundanz-Bits 00 sind. Zudem, in ähnlicher
Weise, wird unmittelbar nach dem Redundanz-Bit die Codewortwandlung
mit L(k – 1)
= 6 nicht vorgenommen. Die obige Verarbeitung ermöglicht (1,
9)-RLL aufrecht zu erhalten, selbst wenn die Redundanz-Bits eingefügt werden.
-
Das
heißt,
wie oben beschrieben, gemäß der vorliegenden
Erfindung wird eine Vielzahl von Codier-Tabellen 13 verwendet,
die das Ausgangscodewort C(k) in Entsprechung zu dem Eingangsdatenwort
D(k) einschließen
und die Codier-Tabellen-Bestimmungsinformation
S(k + 1) zum Ausersehen der Codier-Tabelle für die Verwendung beim Codieren
des nächsten
Codeworts, und zwei Redundanz-Bits werden eingefügt in jedes vorbestimmte Datenwort
in dem als Binärserien
ausgegebenen Ausgangscodewort, so dass die DSV-Steuerung in notwendiger
Weise und offensichtlich möglich
sein kann, während
k = 9 erfüllt
ist.
-
Eine
Verhinderungsverarbeitung der Wiederholung des kürzesten Laufs wird als Nächstes beschrieben.
In 8 schließt
die Wiederholung des kürzesten
Laufs, das heißt,
2T-Muster, die Wiederholung von S(k) = 0 und D(k) = 8 und die Wiederholung
von S(k) = 2 und D(k) = 15 ein.
-
Als
Erstes wird in der früheren
Wiederholung, das heißt,
wenn des Weiteren D(k) = 8 nach S(k) = 0 kommt und D(k) = 8 nach
S (k) = 0 und D (k) = 8 kommt, D (k) = 8 ersetzt durch D (k) = 12
vermittels einer Ausnahme, und der nächste Zustand, das heißt, die
Codier-Tabelle S(k) = 1 wird ausgewählt. Das heißt, 010101
010101 wird geändert
in 010000 000100. Dieses Muster ist kein ersetzbares Muster, wie
es unter Bezugnahme auf 4 beschrieben ist. Nach 010000
ist der Zustand S(k + 1) 2 oder 3 und geht nicht über in 1 und
das Decodieren ist vermöge
einer Ausnahme möglich.
-
Zudem
kann in der letzteren Wiederholung, das heißt, wenn des Weiteren D(k)
= 15 nach S(k) = 2 und D(k) = 15 kommt, in ähnlicher Weise wie die Codewortersetzung
unter der Bedingung 4, 101010 101010 ersetzt werden durch 101010
000000, und die Decodierung ist ausnahmslos möglich.
-
Unter
der in 4 gezeigten Bedingung 4 wird die Wiederholung
von 101010 verhindert. Nachdem alle Bedingungen geprüft worden
sind, sind die Wiederholungen von 010101- und 101010-Mustern verhindert.
-
Um
das Auftreten der aufeinanderfolgenden Wiederholung zu erfassen,
kann bei 010101 die Wiederholung von S(k) = 0 und D(k) = 8 überwacht
werden. Mit 101010 kann die Wiederholung von S(k) = 2 und D(k) =
15 überwacht
werden. In 2 prüft die Kürzestlaufwiederholungserfassungseinheit 130 das
Ausgabecodewort C(k – 1),
den Zustand S(k) und das Eingangsdatenwort D(k) zum Erfassen der
Wiederholung des kürzesten
Laufs, sendet die Ergebnisse zu der Codier-Tabellen-Adressierbetriebseinheit 122 und
begrenzt die Wiederholung des kürzesten
Laufs.
-
Ein
Demodulations-Verfahren und eine Vorrichtung gemäß der vorliegenden Erfindung
werden als Nächstes
beschrieben. 11 zeigt eine Ausführungsform
der für
die vorliegende Erfindung geeigneten Demodulations-Vorrichtung.
-
Für die von
den Eingangscodewörtern
mit darin eingefügten
Redundanz-Bits abweichenden Eingangscodewörter wird die Bit-Zeichenkette der
Eingangscodewörter
durch einen NRZI-Demodulator 501 NRZI-demoduliert,
und eine Synchronisations-Erfassungsschaltung 502 erfasst
das Synchronisationswort. Das NRZI-demodulierte Signal und das Synchronisationswort
werden durch einen Seriell/Parallel-Wandler 503 in eine
Codezeichenkette C(k) mit jeweils sechs Bit Länge in Übereinstimmung mit einem Worttakt
als einem Timing-Signal zusammengestellt zum Umwandeln in parallele
sechs Bit. Daraufhin wird das Codewort C(k – 1), das in ein Wortregister 504 eingegeben
wird und um ein Wort verzögert
wird, in einer Erfassungseinheit 505 von Beurteilungsinformation
des Codeworts eingegeben, und die Beurteilungsinformation, die später beschrieben
wird, wird berechnet/ausgegeben. Die Beurteilungsinformation und
das Eingangscodewort C(k) werden in einen Zustandsrechner 506 eingegeben
und der Zustand S(k), der die Codier-Tabelle angibt, durch die die
Codierung ausgeführt
worden ist unter den vier Codier-Tabellen, wird ausgegeben. In Übereinstimmung
mit einer Adresse durch das Codewort C(k – 1) und dem Zustand S(k) in
einem Adressengenerator 507 wird das Ausgabedatenwort ausgegeben,
beispielsweise aus einer Decodier-Tabelle 508, die in 12 gezeigt
ist.
-
Wie
unter Bezugnahme auf 5 beschrieben wird, kann das
Einfügen
der Redundanz-Bits bekannt sein durch den Worttakt von der Synchronisations-Erfassungsschaltung 502,
in welcher das Synchronisationswort als eine Referenz verwendet
wird, und ein durch eine PLL-Einrichtung (nicht gezeigt) erzeugter
Bit-Takt, und ein Redundanz-Bit-Extrahierer 509 kann die
Redundanz-Bits entfernen. Die Codewortserie, von der die Redundanz-Bits
entfernt werden, wird wie oben beschrieben, decodiert.
-
Wie
in 12 gezeigt, wird die Beurteilungsinformation aufgeteilt
in vier für
0, 1, 2 und 3 und gibt die Codier-Tabelle an, von der das nächste Codewort
zu codieren ist durch die 0-Lauflänge auf der Seite des am wenigstens
signifikanten Bits bzw. der LSB-Seite. Das heißt, die Codier-Tabelle, von der
das vorangehende Codewort C(k – 1)
und das vorliegende Codewort zu codieren sind, ist bekannt und hierdurch
wird das Codewort C(k – 1)
in das Ausgabedatenwort D(k – 1)
demoduliert.
-
(Gleichung
1) Eingabe
von Beurteilungsinformation und Codewort.
-
-
Gleichung
1 ist eine Berechnung für
das Erhalten des Zustands S(k) von dem Codewort C(k) und der Beurteilungsinformation,
und wird in C-Sprache beschrieben. Gemäß der Berechnung wird der Zustand
S(k) von der Beurteilungsinformation und den Codewörtern C(k),
C(k – 1)
erhalten, und das Codewort C(k – 1)
kann demoduliert werden in dem Ausgabedatenwort D(k – 1) in Übereinstimmung
mit der Demodulations-Tabelle der 13.
-
Wenn
beispielsweise, wie in 14 gezeigt, eine Codewortkette
010000 001001 000001 000101 010001 in die in 11 gezeigte
Demodulations-Vorrichtung eingegeben wird, ist für die Beurteilungsinformation
des Codeworts C(k – 1)
= 010000 die Null-Lauflänge
auf der LSB-Seite 4 und demnach ist die Beurteilungsinformation,
wie in 2 gezeigt, 3. Zudem setzt das nächste Codewort
C(k) fort 001001 (9 in Dezimaldarstellung), dies ist anwendbar auf
eine erste Bedingungsbeurteilung der Gleichung 1, und es wird demnach gesehen,
dass S(k)0 ist. Daher wird mit dem Codewort C(k – 1) der Demodulations-Tabelle
der 13 der Zustand S(k) der Zeile 010000 3 und 14
wird erhalten als Ausgabedatenwort D(k – 1). Das heißt, das
Ausgabedatenwort D(k – 1)
in Entsprechung zu dem Codewort C(k – 1) eines Zeitpunkts k – 1 wird
bestimmt aus der Zustandsinformation (Zahl) S(k) der Codier-Tabelle,
in welcher das Codewort C(k) einer Zeit k erzeugt wird. In ähnlicher
Weise ist für
001001 die Beurteilungsinformation 0 und für 000001 des nachfolgenden
Codeworts ist der Zustand S(k = 0) der Codier-Tabelle. Daher wird
das Ausgabedatenwort D(k – 1)
als 0 in Übereinstimmung mit
der Demodulations-Tabelle der 13 erhalten.
In ähnlicher
Weise wird für
000001 D(k – 1)
als 1 erhalten und für
000101 wird D(k – 1)
als 1 erhalten. Zudem ist 001001 ein Codewort, das ersetzt wird
unter einer ersten Bedingung der Bedingung 1 der 4 für die DSV-Steuerung. Jedoch
erscheint es aus der obigen Beschreibung, dass das Decodieren in
normaler Weise durchgeführt
werden kann.
-
Wie
oben beschrieben, wird gemäß der vorliegenden
Erfindung die kontinuierliche Binärdatenserie umgewandelt in
die Vier-Bit-Einheit
des Eingangsdatenworts. Daraufhin ist es möglich, die Redundanz-Bits derart
einzufügen,
dass die DSV-Polarität
in notwendiger Weise umgekehrt werden kann für jedes vorbestimmte Datenwortintervall.
Zudem ist die DSV-Steuerung selbst in der Codier-Tabelle möglich, die
DC-Komponente der Ausgabecodewortzeichenkette kann wirksam unterdrückt werden
und es ist möglich,
die Wiederholung des kürzesten
Laufs zu beschränken.
-
Es
sollte verstanden werden, dass viele Modifikationen und Anpassungen
der Erfindung Fachleuten ersichtlich werde und es vorgesehen ist,
solche offensichtlichen Modifikationen und Änderungen in dem Schutzbereich
der beiliegenden Patentansprüche
eingeschlossen zu sehen.
