CN1387699A - 用于改善锁相环锁定时间的滑动检测相位检测器和方法 - Google Patents
用于改善锁相环锁定时间的滑动检测相位检测器和方法 Download PDFInfo
- Publication number
- CN1387699A CN1387699A CN00815355.8A CN00815355A CN1387699A CN 1387699 A CN1387699 A CN 1387699A CN 00815355 A CN00815355 A CN 00815355A CN 1387699 A CN1387699 A CN 1387699A
- Authority
- CN
- China
- Prior art keywords
- signal
- frequency
- counter
- designated value
- rising
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 31
- 238000012856 packing Methods 0.000 claims description 33
- 238000001514 detection method Methods 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 13
- 238000007689 inspection Methods 0.000 claims description 4
- 238000005096 rolling process Methods 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 description 28
- 238000012360 testing method Methods 0.000 description 14
- 230000008859 change Effects 0.000 description 10
- 230000001413 cellular effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000004308 accommodation Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
- H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
提供了一种改进的数字相位检测器,用于检测和补偿基准信号和频率源信号之间的周期滑动,基准和频率源信号各自包括脉冲,每个脉冲由前沿和后沿限定。数字相位检测器包括检测器电路,用于在接收到基准和频率源信号中一个信号的前沿之前接收到另一个信号的两个连续的前沿的情况下检测周期滑动。输出电路在工作时耦合到检测器电路,用于响应所述检测而生成矫正信号。
Description
发明领域
本发明涉及相位检测器，更具体地说，涉及用于缩短锁相环锁定时间的具有滑动检测能力的数字相位检测器。
发明背景
一种形式的锁相环(PLL)包括相位检测器、电荷泵、环路滤波器、压控振荡器(VCO)、分频器和基准频率信号源。PLL根据基准频率信号源(基准信号)，例如晶体振荡器来合成频率源信号，如VCO。相位检测器通过确定分频的频率源和基准信号之间的相位失配并根据相位失配量激活电荷泵来保持其输入端的频率源和基准信号的频率和相位相等。由于设备的物理特性、环路动态特性和系统结构的原因，上述矫正不可能实时完成，结果在检测到的基准和频率源信号之间的相位失配与频率源信号的矫正之间造成一小段时间。频率源信号达到其预期频率(基准频率)的时间称为PLL的“锁定时间”。
数字相位检测器可以包括以基准和频率源信号的微分(derivative)的边沿为时钟的触发器。如果一个边沿比另一个先到达，则会有电荷传输到环路滤波器或从环路滤波器传出，从而改变频率源的频率以使边沿对齐。传输的电荷量(矫正量)取决于基准和频率源信号的边沿之间的时间差。但是，数字相位检测器的工作范围只有-2π-2π。要进行正确的矫正，每接收到频率源信号的一个边沿也必须接收到基准信号的一个边沿。如果基准和频率源信号之间的差别过大，在对应的边沿到达另一个输入端之前，在一个输入端可能出现两个边沿。这样的情形叫做周期滑动(cycle slip)，会导致不正确的矫正，引起PLL锁定时间增加。
克服周期滑动的一种解决方案是扩大数字相位检测器的范围。扩大该范围时，分别对基准和频率源信号计数，只要检测器的一个输入端接收到的边沿比另一个输入端多，就启动矫正。但是简单地扩大相位检测器的范围的缺陷是增加了频率源控制电压的超调(overshoot)。在电压受限制的应用装置中，必须提高压控振荡器的调谐灵敏度，结果会造成较高的噪声，或者控制电压将达到其截断限制。如果控制电压被截断，利用扩大范围的数字相位检测器以改善PLL锁定时间将是徒劳的，甚至会导致相反的结果。
本发明的目的是用一种新颖且简单的方式克服上述的一个或多个问题。
发明概述
根据本发明，公开了一种数字相位检测器(PD)，具有用于检测和补偿周期滑动的滑动检测电路，提供改进的锁相环(PLL)锁定时间，而不必截断压控振荡器的控制电压。在本发明的一方面，用于检测和补偿基准信号和频率源信号之间周期滑动的改进的数字相位检测器包括一个检测器电路，用于在接收到基准和频率源信号中一个信号的对应边沿之前接收到另一个相应的信号的两个连续的边沿的情况下检测周期滑动，该基准和频率源信号各自都包含脉冲，每个脉冲由前沿和后沿所限定。输出电路在工作时耦合到检测器电路，用于响应检测到周期滑动而生成矫正信号。
在本发明的一个特征中，检测器电路包括PD，用于通过检测对第一频率源脉冲边沿和第一基准信号脉冲边沿中的一个边沿的接收来检测两个连续的对应边沿的第一边沿，和在第一边沿是第一基准信号脉冲前沿的情况下生成PD频率-升高信号，在第一边沿是第一频率源信号脉冲边沿的情况下生成PD频率-降低信号。滑动检测(SD)电路在工作时耦合到相位检测器，用于接收基准和频率源信号，和在提供频率-升高信号的情况下，通过检测对应于第一基准信号脉冲边沿的第二个相应的基准信号边沿来检测两个连续的对应边沿的第二个相应的边沿，以及在提供频率-降低信号的情况下，检测对应于第一频率源脉冲边沿的第二个相应的频率源脉冲边沿。当检测到第二个相应的基准信号脉冲边沿时生成SD频率-升高信号，当检测到第二个相应的频率源脉冲边沿时生成SD频率-降低信号。
在另一个特征中，PD包括一对边沿触发的可复位触发器，且频率源信号和基准信号是触发器的时钟信号。
在另一个特征中，SD电路包括第一计数器和第二计数器。在第一计数器的比较器输入端提供PD频率-升高信号期间，当在第一计数器的时钟输入端接收到第二个相应的基准信号脉冲边沿时，在第一计数器检测到周期滑动，这导致第一计数器装入第一指定值，并在第一计数器的输出端提供SD频率-升高信号，使得对应的基准信号脉冲边沿数等于该第一指定值。在第二计数器的比较器输入端提供PD频率-降低信号期间，当在第二计数器的时钟输入端接收到第二个相应的频率源脉冲边沿时，在第二计数器检测到周期滑动，这导致第二计数器装入第二指定值，并在第二计数器的输出端提供SD频率-降低信号，使得对应的频率源脉冲边沿数等于该第二指定值。
在另一个特征中，第一和第二计数器各自具有允许装入输入端，且包括耦合到允许装入输入端的控制器，用来当相应的计数器计数时，允许第一和第二计数器被装入。
在另一个特征中，第一和第二计数器各自包括计数器指定值输入端，以及耦合到指定值输入端的控制器，以提供第一和第二指定值。
在另一个特征中，矫正信号包括输出频率-升高信号或输出频率减少信号中的至少一个信号，输出电路包括第一或逻辑门，用于响应PD频率-升高信号和SD频率-升高信号而生成输出频率-升高信号。输出电路还包括第二或逻辑门，用于响应PD频率-降低信号和SD频率-降低信号而生成输出频率-降低信号。
在本发明另一个特征中，改进的数字PD包括控制器，耦合到检测器电路和输出电路，用于控制矫正信号的持续时间。
在本发明另一个特征中，基准和频率源信号之一的两个连续的对应边沿是基准和频率源之一的两个连续的前沿，另一个信号的相应的对应边沿是另一个信号的前沿。
在本发明另一方面，用于检测和补偿基准信号和频率源信号之间的周期滑动的改进的数字相位检测器包括相位检测器，用来接收和检测基准信号和频率源信号之间的相位差，并在频率源信号的相位滞后于基准信号的相位的情况下生成PD频率-升高信号，而在频率源信号的相位超前于基准信号的相位的情况下生成PD频率-降低信号，基准信号和频率源信号各自包括由前沿和后沿所限定的脉冲。滑动检测电路在工作时耦合到相位检测器，用来接收基准信号和频率源信号，和检测基准信号和频率源信号之间的滑动，SD电路在相位检测器提供PD频率-升高信号和在SD电路检测到基准信号脉冲边沿的情况下生成SD频率-升高信号，而在相位检测器提供PD频率-降低信号并且由SD电路检测到频率源信号脉冲边沿的情况下生成SD频率-降低信号。输出电路在工作时耦合到相位检测器和SD电路，用来响应PD和SD频率-升高信号而生成输出频率-升高信号，和响应PD和SD频率-降低信号而生成输出频率-降低信号。
在本发明的一个特征中，PD包括一对边沿触发的可复位触发器，并且频率源信号和基准信号是触发器的时钟信号。
在另一个特征中，SD电路包括第一计数器和第二计数器。在由相位检测器提供PD频率-升高信号期间，当在第一计数器的时钟输入端接收到基准信号脉冲边沿时，在第一计数器检测到滑动，导致第一计数器装入第一指定值并在第一计数器的输出端提供SD频率-升高信号，使得基准信号脉冲数目等于该第一指定值。在由相位检测器提供PD频率-降低信号期间，当在第二计数器的时钟输入端接收到频率源信号脉冲边沿时，在第二计数器检测到周期滑动，导致第二计数器装入第二指定值并在第二计数器的输出端提供SD频率-降低信号，使得频率源信号脉冲数目等于该第二指定值。
在另一个特征中，第一计数器包括第一计数器指定值输入端，第二计数器包括第二计数器指定值输入端，控制器耦合到第一和第二计数器指定值输入端，用来分别提供第一和第二指定值。
在另一个特征中，第一和第二计数器各自具有允许装入输入端，控制器耦合到该允许装入输入端，用来当相应的计数器计数时，允许第一和第二计数器被装入。
在本发明的另一个特征中，输出电路包括第一或逻辑门，用于响应PD频率-升高信号和SD频率-升高信号而生成输出频率-升高信号。输出电路还包括第二或逻辑门，用于响应PD频率-降低信号和SD频率-降低信号而生成输出频率-降低信号。
在本发明的另一方面，用于检测和补偿基准信号和频率源信号之间周期滑动的方法包括在基准和频率源信号中的一个信号的对应边沿之前接收到另一个相应的信号的两个连续的对应边沿的情况下检测周期滑动，该基准和频率源信号各自都包含脉冲，每个脉冲由前沿和后沿限定。响应于检测到一个周期滑动而生成一个矫正信号。
在本发明的一个特征中，检测周期滑动的步骤包括通过检测接收到第一频率源脉冲边沿和第一基准信号脉冲边沿之一来检测两个连续的对应边沿中的第一边沿，和在第一边沿是第一基准信号脉冲边沿的情况下生成PD频率-升高信号，而在第一边沿是第一频率源脉冲边沿的情况下生成PD频率-降低信号。两个连续的对应边沿中的第二对应边沿是通过在提供PD频率-升高信号期间，检测对应于第一基准信号脉冲边沿的第二对应基准信号脉冲边沿，和在提供PD频率-降低信号期间，检测对应于第一频率源信号脉冲边沿的第二对应频率源脉冲边沿而检测的。当检测到第二个对应基准信号脉冲边沿时，生成SD频率-升高信号，当检测到第二个对应频率源脉冲边沿时，生成SD频率-降低信号。
在另一个特征中，提供SD频率-升高信号的步骤包括在第一计数器的装入输入端检测到PD频率-升高信号，同时在第一计数器的时钟输入端检测到第二对应基准信号脉冲边沿的情况下给第一计数器装入第一指定值。在第一计数器从第一指定值到0的计数期间，在第一计数器的非0输出端提供SD频率-升高信号。
在另一个特征中，在第一计数器从第一指定值到0的计数期间，允许第一计数器重新装入第一指定值。
在另一个特征中，给第一计数器装入第一指定值的步骤包括在耦合到第一计数器指定值输入端的控制器中确定第一指定值，和给第一计数器的指定值输入端提供第一指定值。
在本发明的另一个特征中，提供SD频率-降低信号的步骤包括在第二计数器的装入输入端检测到PD频率-降低信号，而同时在第二计数器的时钟输入端检测到第二对应频率源脉冲边沿的情况下给第二计数器装入第二指定值。在第二计数器从第二指定值到0的计数期间，在第二计数器的非0输出端提供SD频率-降低信号。
在另一个特征中，在第二计数器从第二指定值到0的计数期间，允许第二计数器重新装入第二指定值。
在另一个特征中，给第二计数器装入第二指定值的步骤包括在耦合到第二计数器指定值输入端的控制器中确定第二指定值，和给第二计数器的指定值输入端提供第二指定值。
在另一个特征中，生成矫正信号的步骤包括响应PD频率-升高信号和SD频率-升高信号而生成输出频率增加信号，和响应PD频率-降低信号和SD频率-降低信号而生成输出频率-降低信号。
在本发明的另一个特征中，生成矫正信号包括控制矫正信号的持续时间。
在另一个特征中，在基准和频率源信号中的一个信号的相应的对应边沿之前接收到另一个相应的信号的两个连续的对应边沿的情况下检测周期滑动包括在基准和频率源信号中的一个信号的前沿之前接收到另一个信号的两个连续的前沿的情况下检测周期滑动。
在本发明的另一方面，用于在数字相位检测器中检测和补偿基准信号和频率源信号之间周期滑动的方法包括接收基准信号脉冲和频率源信号脉冲，该基准信号和频率源信号各自包含由前沿和后沿所限定的脉冲。检测相位差，并且在频率源信号的相位滞后于基准信号的相位的情况下提供PD频率-升高信号，而在频率源信号的相位超前于基准信号的相位的情况下提供PD频率-降低信号。在提供PD频率-升高信号并且在SD基准信号输入端检测到基准信号脉冲边沿的情况下生成SD电路频率-升高信号，而在提供PD频率-降低信号并且在SD频率源信号输入端检测到频率源信号脉冲边沿的情况下生成SD频率-降低信号。响应PD频率-升高信号和SD频率-升高信号而提供输出频率-升高信号，响应PD频率-降低信号和SD频率-降低信号而提供输出频率-降低信号。
在本发明的一个特征中，提供SD频率-升高信号包括在第一计数器的装入输入端检测到PD频率-升高信号而在第一计数器时钟输入端检测到基准信号脉冲边沿的情况下给第一计数器装入第一指定值，和在第一计数器从第一指定值到0的计数期间，在第一计数器的非0输出端提供SD频率-升高信号。
在另一个特征中，在第一计数器从第一指定值到0的计数期间，允许第一计数器重新装入第一指定值。
在另一个特征中，给第一计数器装入第一指定值包括在耦合到第一计数器的指定值输入端的控制器中确定第一指定值，和给第一计数器的指定值输入端提供第一指定值。
在本发明的另一个特征中，提供SD频率-降低信号包括在第二计数器装入输入端检测到PD频率-降低信号，而在第二计数器的时钟输入端检测到频率源信号脉冲边沿的情况下给第二计数器装入第二指定值。在第二计数器从第二指定值到0的计数期间，在第二计数器的非0输出端提供SD频率-降低信号。
在另一个特征中，在第二计数器从第二指定值到0的计数期间，允许第二计数器重新装入第二指定值。
在另一个特征中，给第二计数器装入第二指定值包括在耦合到第二计数器的指定值输入端的控制器中确定第二指定值，和给第二计数器的指定值输入端提供第二指定值。
在本发明的另一个特征中，在PD频率-升高信号和SD频率-升高信号中的至少一个被提供给第一或门的情况下，在第一或门输出的输出端提供输出频率-升高信号。
在另一个特征中，在PD频率-降低信号和SD频率-降低信号中的至少一个被提供给第二或门的情况下，在第二或门输出的输出端提供输出频率-降低信号。
附图简述
图1是根据本发明的一种实施例的周期滑动检测数字相位检测器的概括的方框图；
图2较详细地表示了图1所示的周期滑动检测数字相位检测器电路；
图3是采用根据本发明一种实施方案的滑动检测数字相位检测器的锁相环的功能块图；和
图4表示根据本发明一种实施方案，为滑动检测数字相位检测器计算装入值的步骤的流程图。
发明详述
使用普通相位检测器和扩大范围的相位检测器时所存在的许多不便可以通过使用具有滑动检测电路和输出电路的相位检测器来克服。与普通PD相比，缩短了PLL锁定时间。在电压受限制的应用装置中，不需要改变压控振荡器(VCO)的调谐灵敏度来防止VCO压控信号的截断。此外，拥有一个控制器用于选择预定的时间段从而提供了通用性，因为控制器可以使具有滑动检测电路的相位检测器适合特定的环境，在该时间段中将由滑动检测电路进行矫正。例如，在通过几个频率步骤改变工作频率的场合，就比仅仅通过一个或两个频率步骤改变工作频率的场合所期望的预定时间段的值要更大。
总体上，本发明涉及一种用于实现具有滑动检测电路和输出电路的相位检测器的系统和方法。这样，使用普通相位检测器和扩大范围的相位检测器时所存在的许多不便得以克服。该公开的发明还涉及一种系统和方法，用于使用控制器来提供预定的时间段，在该时间段中，要由滑动检测电路进行矫正。这样的控制器提供了通用性，因为该控制器可以使带有滑动检测电路的相位检测器适合特定的环境。
在本发明的一种实施例中，提供了一种滑动检测电路，用于检测基准信号和频率源信号之间的周期滑动(滑动状态)，并强制矫正，以补偿检测到的滑动状态。与普通数字相位检测器(PD)相比，该滑动检测电路改善了PLL锁定时间。与扩大范围的相位检测器相比，PLL锁定时间得以缩短，而没有明显改变控制电压，从而减少了控制电压信号截断的可能性。
图1说明根据本发明一种实施例的周期滑动检测数字相位检测器(SDPD)300。该SDPD300包括相位检测器(PD)310、耦合到相位检测器310的第一滑动检测器(SD)电路315和第二SD320、耦合到第一SD电路315和PD310的第一输出电路325以及耦合到第二SD电路320和PD310的第二输出电路330。基准信号335，如晶体振荡器信号，耦合到PD310的PD基准输入端336和第一SD315的第一SD触发输入端338。频率源信号340，例如VCO信号，耦合到PD310的PD频率源输入端342和第二SD320的第二SD触发输入端344。基准信号335和频率源信号340是脉冲信号，其频率为信号源频率，通过采取相应的源信号的微分而形成。PD310的PD频率升高输出端350耦合到第一SD315的第一SD比较器输入端352。PD频率升高输出端350还耦合到第一输出电路325的PD频率升高输入端354。PD310的PD频率降低输出端355耦合到第二SD320的第二SD比较器输入端356和耦合到第二输出电路330的PD频率降低输入端358。第一SD315的频率升高输出端360耦合到第一输出电路325的SD频率升高输入端362。第二SD320的频率降低输出端365耦合到第二输出电路330的SD频率降低输入端370。第一输出电路325的输出电路频率升高输出端375耦合到电荷泵电路(未示出)。第二输出电路330的输出电路频率降低输出端380也耦合到该电荷泵电路。
运行中，在频率源信号340的频率源信号脉冲之前，在PD310接收到基准信号335的基准信号脉冲的情况下，在PD频率升高输出端350生成PD频率-升高信号，该信号持续时间等于在PD310接收到基准信号脉冲和频率源信号脉冲的时间差。在基准信号脉冲之前，在PD310接收到频率源信号脉冲的情况下，在PD频率降低输出端355生成PD频率-降低信号，该信号持续时间等于在PD310接收到基准信号脉冲和频率源信号脉冲的时间差。
在第一SD比较器输入端352检测到PD频率-升高信号，同时在第一SD触发输入端338接收到基准信号脉冲的情况下，在第一SD315检测到滑动状态。但是，由于PD310的传输延迟，直到在频率源输入端342接收到频率源信号脉冲之前，在基准输入端336接收到基准信号335的第二基准信号脉冲时，第一SD315才检测到滑动状态。这样，如果在频率源输入端342接收到频率源信号脉冲之前，在基准输入端336接收到第二基准信号脉冲，则在PD频率-升高信号被提供给第一SD比较器输入端352期间，在第一SD触发输入端338将接收到第二基准信号脉冲，从而导致第一SD315去检测滑动状态。当在第一SD315检测到滑动状态时，SD频率升高输出端360将提供SD频率-升高信号给第一输出电路325一段指定的或预定的时间。
在第二SD320，以与在第一SD315相同的方式检测滑动状态，只是第二SD320在第二比较器输入端356考虑的是PD频率-降低信号，而在第二SD触发输入端344考虑的是频率源信号脉冲。当在第二SD320检测到滑动状态时，就在SD频率降低输出端365提供SD频率-降低信号一段预定的时间。
在第一输出电路325的SD频率升高输入端362或PD频率升高输入端354接收到SD频率-升高信号或PD频率-升高信号中至少一个的情况下，第一输出电路325就提供输出电路频率-升高信号给电荷泵。同样，在第二输出电路330的SD频率降低输入端370或PD频率降低输入端358接收到SD频率-降低信号或PD频率-降低信号中至少一个的情况下，在输出电路频率降低输出端380提供输出电路频率-降低信号。
上述特定的或预定的时间段是一段时间，在该段时间内，必须提供矫正，以克服由第一SD315或第二SD320检测到的滑动状态。该预定的时间段可能是提供给第一SD315和第二SD320的一个固定值，或者可能是由控制器(未示出)提供给第一SD315和第二SD320的一可变时间段。在确定预定时间段时控制器所采用的方法将在下面结合图4进一步讨论。
图2更详细地表示滑动检测数字相位检测器电路300。PD310包括第一边沿触发的D型触发器(DFF)400、第二边沿触发的IFF402和2-输入N与门404。PD基准输入端336是第一DFF400的时钟输入端，PD频率源输入端342是第二DFF402的时钟输入端。第一和第二DFF400和402的D输入端耦合到+Vcc(“1”)。PD频率升高输出端350是第一DFF400的“Q”输出端，PD频率降低输出端355是第二DFF402的“Q”输出端。PD频率升高输出端350耦合到2-输入N与门404的一个输入端，PD频率降低输出端355耦合到2-输入N与门404的另一个输入端。N与门404的输出端耦合到第一和第二DFF400和402的复位输入端。
第一SD315包括边沿触发的计数器406，在此是足够从255开始向下计数的8位计数器，还包括第一2-输入与门408和第一2-输入或门410，以及第一反向门412。第一SD触发输入端338是计数器406的时钟输入端，第一SD比较器输入端352是计数器406的s装入输入端，且SD频率升高输出端360是计数器406的非0输出端，该输出端在计数器406计数期间，产生逻辑“1”。基准信号335同时耦合到第一DFF400的PD基准输入端336和计数器406的第一SD触发输入端338。SD频率升高输出端360耦合到计数器406的计数使能输入端，当提供逻辑“1”时，启动计数器406计数，还耦合到第一反向门412的一个输入端。反向门412的输出端耦合到2-输入或门410的一个输入端。或门410的输出端耦合到2-输入与门408的一个输入端。2-输入与门408的另一个输入端耦合到第一DFF400的PD频率升高输出端350。与门408的输出端耦合到第一比较器输入端352。
2-输入或门410的第二输入端耦合到允许装入端子422，该允许装入端子可以耦合到控制器(未示出)。计数器406的计数器值输入端440耦合到装入值端子424，该装入值端子也可以耦合到控制器。装入值端子424给计数器值输入端440提供装入值，该装入值控制预定时间段，该预定时间段就是当检测到滑动状态时所提供的矫正时间。虽然表示为单根信号线，但是从计数器值输入端440到装入值端子424的联接可以是足够为计数器406提供二进制装入值的多根连线。例如，当计数器406是用来从255开始向下计数的8位计数器时，要提供8根信号线将装入值端子424耦合到计数器值输入端440。
第二SD320以完全相同的方式构造，在此不予详述。
第一输出电路325包括输出电路2-输入或门426，其中SD输入端362是或门426的一个输入端，PD输入端354是或门426的另一个输入端。SD频率升高输出端360耦合到输出电路或门426的SD输入端362，而PD频率升高输出端350耦合到输出电路或门426的PD输出端354。输出电路频率升高输出端375是或门426的输出端，并耦合到电荷泵电路(未示出)。第二输出电路330以完全相同的方式构造，在此不予详述。
在优选实施例中，第一和第二DFF400和402以及计数器406是前沿触发的，其中DFF和计数器只在信号的上升沿被触发。
在等待发生滑动状态时，SD频率升高输出端360处于逻辑“0”，导致在反向门412的输出端出现“1”，再通过或门410给与门408的一个输入端提供逻辑“1”。此时，SDPD300的作用就像在本技术领域内熟知的普通相位检测器电路一样。当在另一个相应的信号的对应边沿，如频率源信号340的频率源信号脉冲的前沿之前，接收到基准信号335的两个连续的边沿，如基准信号335的两个连续的基准信号脉冲的前沿时，第一SD315就检测到滑动状态。当在频率源脉冲的前沿之前接收到第二基准信号脉冲的前沿时，在第一SD比较器输入端352提供逻辑“1”期间，在第一SD触发输入端338就接收到第二基准信号脉冲的前沿。这样，当PD310在PD频率升高输出端350提供矫正，而同时在SD触发输入端338接收到基准信号脉冲前沿时，计数器406就装入在装入值输入端424提供的装入值，并开始从该装入值向0的计数。SD频率升高输出端变为逻辑“1”，在第一输出电路325强制进行矫正，使得在第一SD触发输入端338接收到的基准信号脉冲数目等于装入值。
由于第一DFF400的传输延时，当在PD频率升高输出端350提供PD频率-升高信号时，提供给第一SD触发输入端338的第一基准信号脉冲的前沿不会出现，从而阻止计数器406装入在装入值端子424提供的装入值。但是，在频率源输入端342接收到频率源信号脉冲之前，在SDPD300接收到第二基准信号脉冲的前沿的情况下，在第一与门408向第一SD比较器输入端352提供“1”期间，第二基准信号脉冲的前沿就会出现在第一SD触发输入端338，导致计数器406装入装入值并开始计数，从而强制进行矫正。
当计数器406计数时，SD频率升高输出端360变为“1”，并提供“1”到计数器406的计数使能输入端，启动计数器406从装入值到0的向下计数，计数的时钟是基准信号335的连续脉冲。并且，在SD频率升高输出端360出现“1”，通过反向器412提供“0”到第一或门410的第一输入端，从而提供0到2-输入与门408的一个输入端，以防止计数器406从装入值端子424重新装入装入值，直到计数器406完成从装入值到0的计数。在计数器406从装入值到0的计数期间，SD频率升高输出端360使得第一输出电路325从输出电路频率升高输出端375提供输出电路频率-升高信号到电荷泵。
第二SD320与第二输出电路330工作方式完全相同，在此不予讨论。
在另一实施例中，允许装入端子422可以提供“1”给第一或门410，从而，在矫正进行期间，当在第一SD315检测到另一个滑动状态时，允许计数器406重新装入。在该实施例中，允许装入端子422可以耦合到控制器(未示出)，该控制器根据接收到的信号的通道特性，提供装入值到允许装入端子422。可选的方式是，允许装入端子以硬件实现来提供逻辑“1”或“0”。
装入值端子424可以与具体的装入值硬连结。或者，装入值端子424可以耦合到控制器，其中，控制器提供装入到计数器406的装入值，这将结合图4作进一步讨论。在优选实施例中，装入值端子提供值31到计数器406，从而在第一SD315检测到滑动时，这导致矫正可持续31个基准信号脉冲。
图3是根据本发明的一种实施例采用SDPD300的PLL500的功能块图。在这种情况下，PLL500可以用于蜂窝式电话，其中PLL的输出被提供给蜂窝式电话中的混频器，用于将接收到的信号混合为中频带或基带频率。用于提供基准信号的振荡器505耦合到分频器510，该分频器510用因数“R”除基准信号，提供基准信号335到PD300的PD基准输入端336。电荷泵525耦合到输出电路频率升高输出端375和输出电路频率降低输出端380。电荷泵525耦合到环路滤波器530，用于对电荷泵525的输出信号滤波，以用作VCO535的控制信号。VCO535的输出端耦合到频率源分频器555的输入端550，该分频器用值“N”除在输入端550提供的频率。频率源分频器555的输出端耦合到频率源输入端342。以编好程序的微处理器形式的控制器565耦合到允许装入端子422和装入值端子424，可以提供装入值和/或允许装入信号到SDPD300。控制器540还耦合到输出分频器555，提供值“N”，频率源分频器555以该“N”的值工作，如本领域的技术人员所熟悉知的。VCO535的输出端还耦合到PLL的输出端545，该输出端提供频率输出值N(fin)/R到混频器(未示出)，用于将蜂窝电话接收到的信号混合为中频带或基带频率，其中，fin是振荡器505提供的频率。
在具有滑动检测时数字相位检测器允许检测滑动状态并强制矫正一段预定的时间，以补偿滑动状态。在这种方式下，PLL锁定时间比普通数字相位检测器有所改善，而与扩大范围的相位检测器相比，控制电压没有明显变化，从而减少了控制电压截断的可能性。
在本发明的另一实施例中，提供了控制器，用于选择预定时间段。在该时间段内，由滑动检测电路进行矫正。该预定时间段是由控制器确定的装入值所调节的。具有提供可变装入值给SDPD300的控制器提供了通用性，因为控制器能够使带滑动检测电路的相位检测器适合特定的环境。例如，当SDPD300用于蜂窝电话，且必须改变蜂窝电话的工作频率时，由少数频道改变工作频率会比由几个频道改变蜂窝电话的工作频率要求较小的装入值。
图4表示根据本发明的一种实施例，计算用于滑动检测数字相位检测器电路的装入值时控制器运行的流程图。在步骤600，通过采取新的或目标工作频率与旧的或当前工作频率之间的差值的绝对值，计算出频率步长。通过确定经装入值输入端424提供给计数器406的装入值，该频率步长被换算为计数范围，如步骤610所示。步骤610可以利用由按频率步长检索的表格来完成，其中装入值根据在步骤600确定的频率步长而从表格中检索出来。对于具体的系统，存储在表格中的装入值可以用实验的方法确定，并且该表格可以包含一个装入值或多个装入值。步骤610还可以利用存在于控制器中的公式来实现，其中，装入值是频率步长的函数，并考虑到电荷泵、环路滤波器和压控振荡器的特性。然后，如步骤620所示，控制器输出装入值到计数器406的计数值输入端440。接下来执行通道步骤，如步骤630所示，其中，SDPD300布置在其中的设备将工作频率改变为目标频率。在步骤640，确定PLL是否已经锁定。本领域熟知的锁定检测电路向控制器指示PLL是否已经锁定。如果PLL已经锁定，就提供缺省的装入值到SDPD300的计数器，如步骤650所示，其中，缺省的装入值通常比步骤610中所确定的装入值小得多。但是，如果PLL没有锁定，该方法返回步骤640，其中SDPD300提供矫正，直到确定PLL已经锁定。
在另一种实施例中，在锁定瞬态中，提供给计数器406和414的装入值可以被改变，例如每50μs将装入值减半。这样可以在相位检测器输入端的频率变得相近时，减少滑动补偿量，减少电压超调的改变。而且，允许装入端子424的初始状态可以是激活的，在锁定瞬态可以切换至不激活状态，防止计数器被重新装入，直到由第一SD315或第二SD320进行的矫正结束。
因此，具有提供可变装入值给SDPD300的控制器提供了通用性，因为该控制器能够根据特定的工作环境，例如频率步长的改变来调节带滑动检测电路的相位检测器。
本领域的技术人员应当认识到，虽然滑动检测数字相位检测器是在蜂窝电话的环境下解释的，但是，滑动检测数字相位检测器可以应用于任何需要数字相位检测器的环境，例如RADAR和计算机盘片驱动器。
本领域的技术人员还应当认识到，虽然第一和第二DFF400和402，以及计数器406被描述为前沿触发的电路，但是，第一和第二DFF以及计数器还可以是后沿触发的电路，其中第一和第二DFF以及计数器被信号的后沿触发。
提供了一种滑动检测数字相位检测器，它具有滑动检测电路，该电路允许检测滑动状态，允许以预定的时间段进行强制矫正以补偿滑动状态。PLL锁定时间比普通数字相位检测器(DPD)有所改善，但与扩大范围的相位检测器相比，控制电压没有明显的改变，从而减小了控制电压截断的可能性。此外还提供了控制器，它为SDPD300提供预定的矫正时间段。该控制器具有通用性，因为预定时间段可以根据特定的工作条件，例如工作频率的改变来加以确定。
虽然本发明的一种具体的实施例已经作了描述和图解，但是应当理解，本发明不限于此，因为本领域的技术人员可以进行修改。本申请包括属于在此公开并要求权利的基本发明的精神和范围之内的任意和全部的修改。
Claims (35)
1.一种改进的数字相位检测器(PD)，用于检测和补偿基准信号和频率源信号之间的周期滑动，基准和频率源信号各自包含脉冲，每个脉冲由前沿和后沿限定，该数字PD包括：
检测器电路，用于在接收到基准和频率源信号中一个信号的相应的对应边沿之前接收到了另一个信号的两个连续的对应边沿的情况下，检测周期滑动；和
输出电路，工作时耦合到检测器电路，用于响应检测周期滑动而生成矫正信号。
2.权利要求1的改进的数字相位检测器，其中检测器电路包括：
PD，用于通过检测接收到第一频率源脉冲边沿和第一基准信号脉冲边沿中的一个边沿来检测两个连续的对应边沿的第一边沿，和用于在第一边沿是第一基准信号脉冲的情况下生成PD频率-升高信号，在第一边沿是第一频率源信号脉冲边沿的情况下生成PD频率-降低信号；和
滑动检测(SD)电路，在工作时耦合到相位检测器，用于接收基准和频率源信号，和当提供频率-升高信号时，通过检测对应于第一基准信号脉冲边沿的第二个对应的基准信号脉冲边沿，和当提供频率-降低信号时，通过检测对应于第一频率源脉冲边沿的第二个对应的频率源脉冲边沿，来检测两个连续的对应边沿的第二对应边沿；
其中，当检测到第二个对应的基准信号脉冲边沿时，生成SD频率-升高信号，而当检测到第二个对应的频率源脉冲边沿时，生成SD频率-降低信号。
3.权利要求2的改进的数字相位检测器，其中PD包括一对边沿触发的可复位触发器，且频率源信号和基准信号是触发器的时钟信号。
4.权利要求2的改进的数字相位检测器，其中SD电路包括第一计数器和第二计数器，
其中当在第一计数器比较器输入端被提供PD频率-升高信号期间，在第一计数器时钟输入端接收到第二个对应的基准信号脉冲边沿时，在第一计数器就会检测到周期滑动，导致第一计数器装入第一指定值并在第一计数器输出端提供SD频率-升高信号，使得对应的基准信号脉冲边沿的数目等于第一指定值，
而当在第二计数器比较器输入端被提供PD频率-降低信号期间，在第二计数器时钟输入端接收到第二个对应的频率源信号脉冲边沿时，在第二计数器就会检测到周期滑动，导致第二计数器装入第二指定值并在第二计数器输出端提供SD频率-降低信号，使得对应的频率源脉冲边沿的数目等于第二指定值。
5.权利要求4的改进的数字相位检测器，其中第一和第二计数器各自具有允许装入输入端，并且包括耦合到允许装入输入端的控制器，用于允许第一和第二计数器在相应的计数器计数期间被装入。
6，权利要求4的改进的数字PD，其中第一和第二计数器各自包括计数器指定值输入端，还包括耦合到指定值输入端的控制器，用于提供第一和第二指定值。
7.权利要求2的改进的数字PD，其中矫正信号包括输出频率-升高信号和输出频率-降低信号中的至少一个信号，并且输出电路包括：
第一或逻辑门，用于响应PD频率-升高信号和SD频率-升高信号而生成输出频率-升高信号；和
第二或逻辑门，用于响应PD频率-降低信号和SD频率-降低信号而生成输出频率-降低信号。
8.权利要求1的改进的数字PD，包括耦合到检测器电路和输出电路的控制器，用于控制矫正信号的持续时间。
9.权利要求1的改进的数字PD，其中基准和频率源信号中一个信号的两个连续的对应边沿是基准和频率源信号中一个信号的两个连续的前沿，另一个信号的相应的对应边沿是另一个信号的前沿。
10.改进的数字相位检测器，用于检测和补偿基准信号和频率源信号之间的周期滑动，基准信号和频率源信号各自包括由前沿和后沿定义的脉冲，包括：
相位检测器(PD)，用于接收和检测基准信号和频率源信号之间的相位差，并在频率源信号的相位落后于基准信号的相位的情况下生成PD频率-升高信号，而在频率源信号的相位超前于基准信号的相位的情况下生成PD频率-降低信号；
滑动检测器(SD)电路，工作时耦合到相位检测器，用于接收基准信号和频率源信号，和检测基准信号和频率源信号之间的滑动，在相位检测器提供PD频率-升高信号并且SD电路检测到基准信号脉冲边沿的情况下，SD电路生成SD频率-升高信号，在相位检测器提供PD频率-降低信号并且SD电路检测到频率源信号脉冲边沿的情况下，SD电路生成SD频率-降低信号；以及
输出电路，工作时耦合到相位检测器和SD电路，用于响应PD和SD频率-升高信号而生成输出频率-升高信号，以及响应PD和SD频率-降低信号而生成输出频率-降低信号。
11.权利要求10的改进的数字相位检测器，其中相位检测器包括一对边沿触发的可复位触发器，并且频率源信号和基准信号是触发器的时钟信号。
12.权利要求10的改进的数字相位检测器，其中SD电路包括第一计数器和第二计数器，
其中，当在相位检测器提供PD频率-升高信号期间，在第一计数器时钟输入端接收到基准信号脉冲边沿时，在第一计数器将检测到滑动，导致第一计数器装入第一指定值并在第一计数器输出端提供SD频率-升高信号，使得基准信号脉冲数目等于第一指定值，并且
当在相位检测器提供PD频率-降低信号期间，在第二计数器时钟输入端接收到频率源信号脉冲边沿时，在第二计数器将检测到滑动，导致第二计数器装入第二指定值并在第二计数器输出端提供SD频率-降低信号，使得频率源信号脉冲数目等于第二指定值。
13.权利要求12的改进的数字相位检测器，其中第一计数器包括第一计数器指定值输入端，第二计数器包括第二计数器指定值输入端，还包括耦合到第一和第二计数器指定值输入端的控制器，用于分别提供第一和第二指定值。
14.权利要求12的改进的数字相位检测器，其中第一和第二计数器各自包括允许装入输入端，并且包括耦合到允许装入输入端的控制器，用于在相应的计数器计数时，允许第一和第二计数器装入。
15.权利要求10的改进的数字相位检测器，其中输出电路包括：
第一或逻辑门，用于响应PD频率-升高信号和SD频率-升高信号而生成输出频率-升高信号；和
第二或逻辑门，用于响应PD频率-降低信号和SD频率-降低信号而生成输出频率-降低信号。
16.一种方法，用于检测和补偿基准信号和频率源信号之间的周期滑动，基准和频率源信号各自包含脉冲，每个脉冲由前沿和后沿限定，该方法包括：
在基准和频率源信号中一个信号的相应的对应边沿之前接收到另一个信号的两个连续的对应边沿的情况下检测周期滑动；和
响应检测到周期滑动，生成矫正信号。
17.权利要求16的方法，其中检测周期滑动的步骤包括：
通过检测接收到第一频率源脉冲边沿和第一基准信号脉冲边沿中的一个边沿来检测两个连续的对应边沿的第一边沿，并且在第一边沿是第一基准信号脉冲边沿的情况下生成PD频率-升高信号，而在第一边沿是第一频率源脉冲边沿的情况下生成PD频率-降低信号；以及
通过在提供PD频率-升高信号期间检测对应于第一基准信号脉冲边沿的第二个对应基准信号脉冲边沿，和通过在提供PD频率-降低信号期间检测对应于第一频率源脉冲边沿的第二个对应频率源脉冲边沿来检测两个连续的对应边沿的第二个对应边沿，其中，当检测到第二对应基准信号脉冲边沿时生成SD频率-升高信号，而当检测到第二对应频率源脉冲边沿时生成SD频率-降低信号。
18.权利要求17的方法，其中提供SD频率-升高信号的步骤包括：
在第一计数器装入输入端检测到PD频率-升高信号，而在第一计数器时钟输入端检测到第二对应基准信号脉冲边沿的情况下，给第一计数器装入第一指定值；并且
在第一计数器从第一指定值到0的计数期间，在第一计数器的非0输出端提供SD频率-升高信号。
19.权利要求18的方法，包括在第一计数器从第一指定值到0的计数期间，允许第一计数器重新装入第一指定值的步骤。
20.权利要求18的方法，其中给第一计数器装入第一指定值的步骤包括：
在耦合到第一计数器指定值输入端的控制器确定第一指定值；和
提供第一指定值给第一计数器指定值输入端。
21.权利要求17的方法，其中提供SD频率-降低信号的步骤包括：
在第二计数器装入输入端检测到PD频率-降低信号，而在第二计数器时钟输入端检测到第二对应频率源脉冲边沿的情况下，给第二计数器装入第二指定值；并且
在第二计数器从第二指定值到0的计数期间，在第二计数器的非0输出端提供SD频率-降低信号。
22.权利要求21的方法，包括在第二计数器从第二指定值到0的计数期间，允许第二计数器重新装入第二指定值的步骤。
23.权利要求21的方法，其中给第二计数器装入第二指定值的步骤包括：
在耦合到第二计数器指定值输入端的控制器确定第二指定值；和
提供第二指定值给第二计数器指定值输入端。
24.权利要求17的方法，其中生成矫正信号的步骤包括：
响应PD频率-升高信号和SD频率-升高信号，生成输出频率-升高信号；和
响应SD频率-降低信号和PD频率-降低信号，生成输出频率-降低信号。
25.权利要求16的方法，其中生成矫正信号的步骤包括控制矫正信号的持续时间。
26.权利要求16的方法，其中在基准和频率源信号中一个信号的相应的对应边沿之前接收到另一个信号的两个连续的对应边沿的情况下检测周期滑动的步骤包括在基准和频率源信号中一个信号的前沿之前接收到另一个信号的两个连续的前沿的情况下检测周期滑动。
27.一种在数字相位检测器中检测和补偿基准信号和频率源信号之间的周期滑动的方法，基准信号和频率源信号各自包括由前沿和后沿限定的脉冲，包括：
接收基准信号脉冲和频率源信号脉冲；
检测相位差，并且在频率源信号的相位滞后于基准信号相位的情况下提供相位检测器(PD)频率-升高信号，而在频率源信号的相位超前于基准信号相位的情况下提供PD频率-降低信号；
在提供PD频率-升高信号并且在SD基准信号输入端检测到基准信号脉冲边沿的情况下，提供滑动检测器(SD)电路频率-升高信号，而在提供PD频率-降低信号并且在SD频率源信号输入端检测到频率源信号脉冲边沿的情况下，提供SD频率-降低信号；
响应PD频率-升高信号和SD频率-升高信号，提供输出频率-升高信号；以及
响应PD频率-降低信号和SD频率-降低信号，提供输出频率-降低信号。
28.权利要求27的方法，其中提供SD频率-升高信号的步骤包括：
在第一计数器装入输入端检测到PD频率-升高信号，而在第一计数器时钟输入端检测到基准信号脉冲边沿的情况下，给第一计数器装入第一指定值；以及
在第一计数器从第一指定值到0的计数期间，在第一计数器的非0输出端提供SD频率-升高信号。
29.权利要求28的方法，包括在第一计数器从第一指定值到0的计数期间，允许第一计数器重新装入第一指定值的步骤。
30.权利要求28的方法，其中给第一计数器装入第一指定值的步骤包括：
在耦合到第一计数器指定值输入端的控制器确定第一指定值；和
提供第一指定值给第一计数器指定值输入端。
31.权利要求27的方法，其中提供SD频率-降低信号的步骤包括：
在第二计数器装入输入端检测到PD频率-降低信号，而在第二计数器时钟输入端检测到频率源信号脉冲边沿的情况下，给第二计数器装入第二指定值；以及
在第二计数器从第二指定值到0的计数期间，在第二计数器的非0输出端提供SD频率-降低信号。
32.权利要求31的方法，包括在第二计数器从第二指定值到0的计数期间，允许第二计数器重新装入第二指定值的步骤。
33.权利要求31的方法，其中给第二计数器装入第二指定值的步骤包括：
在耦合到第二计数器指定值输入端的控制器确定第二指定值；和
提供第二指定值给第二计数器指定值输入端。
34.权利要求27的方法，包括在PD频率-升高信号和SD频率-升高信号中至少一个信号被提供到第一或门的情况下，在第一或门输出的输出端提供输出频率-升高信号。
35.权利要求27的方法，包括在PD频率-降低信号和SD频率-降低信号中至少一个信号被提供到第二或门的情况下，在第二或门输出的输出端提供输出频率-降低信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/432,897 | 1999-11-02 | ||
| US09/432,897 US6265902B1 (en) | 1999-11-02 | 1999-11-02 | Slip-detecting phase detector and method for improving phase-lock loop lock time |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1387699A true CN1387699A (zh) | 2002-12-25 |
| CN1191682C CN1191682C (zh) | 2005-03-02 |
Family
ID=23718025
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN00815355.8A Expired - Fee Related CN1191682C (zh) | 1999-11-02 | 2000-10-12 | 用于改善锁相环锁定时间的滑动检测相位检测器和方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6265902B1 (zh) |
| EP (1) | EP1228632B1 (zh) |
| JP (1) | JP2003517757A (zh) |
| CN (1) | CN1191682C (zh) |
| AT (1) | ATE248481T1 (zh) |
| AU (1) | AU1197301A (zh) |
| DE (1) | DE60004875D1 (zh) |
| WO (1) | WO2001033828A2 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101572542A (zh) * | 2008-04-28 | 2009-11-04 | 汤姆森特许公司 | 用于定时恢复的循环滑移检测 |
| CN101079627B (zh) * | 2006-08-14 | 2010-06-02 | 钰创科技股份有限公司 | 一种工作周期的修正电路 |
| CN1956336B (zh) * | 2005-10-27 | 2010-12-08 | 联发科技股份有限公司 | 延迟锁定回路系统与相关方法 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6798858B1 (en) * | 2000-02-04 | 2004-09-28 | International Business Machines Corporation | Lock detector for delay or phase locked loops |
| CN1196317C (zh) * | 2000-09-04 | 2005-04-06 | 兄弟工业株式会社 | 范围指定装置及范围指定方法 |
| US7003065B2 (en) * | 2001-03-09 | 2006-02-21 | Ericsson Inc. | PLL cycle slip detection |
| US6441691B1 (en) * | 2001-03-09 | 2002-08-27 | Ericsson Inc. | PLL cycle slip compensation |
| EP1401286A4 (en) | 2001-05-18 | 2004-07-28 | Global Protein Products | METHOD FOR INHIBITING MUSHROOM GROWTH |
| FI114886B (fi) * | 2001-06-29 | 2005-01-14 | Nokia Corp | Menetelmä ja laite taajuussyntetisaattorin tehokkuuden parantamiseksi |
| US7068726B1 (en) * | 2001-08-30 | 2006-06-27 | 3Com Corporation | Near end cross-talk and echo avoider for bi-directional digital communications |
| DE60316041T2 (de) | 2003-03-11 | 2008-06-05 | Fujitsu Ltd., Kawasaki | Phasenregelkreisschaltung |
| GB2400760B (en) * | 2003-04-14 | 2005-12-21 | Wolfson Ltd | Improved phase/frequency detector and phase lock loop circuit |
| US7567642B2 (en) * | 2003-12-23 | 2009-07-28 | Analog Devices, Inc. | Phase detector with extended linear operating range |
| US7109760B1 (en) * | 2004-01-05 | 2006-09-19 | Integrated Device Technology, Inc. | Delay-locked loop (DLL) integrated circuits that support efficient phase locking of clock signals having non-unity duty cycles |
| US7279938B1 (en) | 2004-01-05 | 2007-10-09 | Integrated Device Technology, Inc. | Delay chain integrated circuits having binary-weighted delay chain units with built-in phase comparators therein |
| US7823447B2 (en) | 2007-09-17 | 2010-11-02 | Perkinelmer Las, Inc. | Method and apparatus for sensing a liquid level |
| US7889012B2 (en) * | 2008-05-06 | 2011-02-15 | Hittite Microwave Corporation | System and method for cycle slip prevention in a frequency synthesizer |
| US8166365B2 (en) | 2008-12-03 | 2012-04-24 | Ciena Corporation | Cycle slip location and correction |
| US7940088B1 (en) * | 2009-03-31 | 2011-05-10 | Pmc-Sierra, Inc. | High speed phase frequency detector |
| CN102468830B (zh) * | 2010-11-16 | 2016-01-20 | 北京中电华大电子设计有限责任公司 | 一种利用多相位信号提高频率比较器精度的方法和电路 |
| US8502609B2 (en) | 2011-06-10 | 2013-08-06 | Broadcom Corporation | Reference-less frequency detector |
| US9281828B2 (en) * | 2011-06-10 | 2016-03-08 | Broadcom Corporation | Reference-less voltage controlled oscillator (VCO) calibration |
| US9014322B2 (en) | 2012-05-23 | 2015-04-21 | Finisar Corporation | Low power and compact area digital integrator for a digital phase detector |
| US9413295B1 (en) | 2013-03-15 | 2016-08-09 | Gsi Technology, Inc. | Systems and methods of phase frequency detection with clock edge overriding reset, extending detection range, improvement of cycle slipping and/or other features |
| CN105262481B (zh) * | 2015-11-16 | 2018-10-16 | 西安紫光国芯半导体有限公司 | 提高输入时钟占空比免疫力的电路及方法 |
| US10943648B1 (en) | 2016-12-06 | 2021-03-09 | Gsi Technology, Inc. | Ultra low VDD memory cell with ratioless write port |
| US10860320B1 (en) | 2016-12-06 | 2020-12-08 | Gsi Technology, Inc. | Orthogonal data transposition system and method during data transfers to/from a processing array |
| US10770133B1 (en) | 2016-12-06 | 2020-09-08 | Gsi Technology, Inc. | Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits |
| US10847212B1 (en) | 2016-12-06 | 2020-11-24 | Gsi Technology, Inc. | Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers |
| US10777262B1 (en) | 2016-12-06 | 2020-09-15 | Gsi Technology, Inc. | Read data processing circuits and methods associated memory cells |
| US10854284B1 (en) | 2016-12-06 | 2020-12-01 | Gsi Technology, Inc. | Computational memory cell and processing array device with ratioless write port |
| US10847213B1 (en) | 2016-12-06 | 2020-11-24 | Gsi Technology, Inc. | Write data processing circuits and methods associated with computational memory cells |
| US10521229B2 (en) | 2016-12-06 | 2019-12-31 | Gsi Technology, Inc. | Computational memory cell and processing array device using memory cells |
| US11227653B1 (en) | 2016-12-06 | 2022-01-18 | Gsi Technology, Inc. | Storage array circuits and methods for computational memory cells |
| US10891076B1 (en) | 2016-12-06 | 2021-01-12 | Gsi Technology, Inc. | Results processing circuits and methods associated with computational memory cells |
| US10998040B2 (en) | 2016-12-06 | 2021-05-04 | Gsi Technology, Inc. | Computational memory cell and processing array device using the memory cells for XOR and XNOR computations |
| US10930341B1 (en) | 2019-06-18 | 2021-02-23 | Gsi Technology, Inc. | Processing array device that performs one cycle full adder operation and bit line read/write logic features |
| US10877731B1 (en) | 2019-06-18 | 2020-12-29 | Gsi Technology, Inc. | Processing array device that performs one cycle full adder operation and bit line read/write logic features |
| US10958272B2 (en) | 2019-06-18 | 2021-03-23 | Gsi Technology, Inc. | Computational memory cell and processing array device using complementary exclusive or memory cells |
| US11133807B2 (en) | 2019-06-24 | 2021-09-28 | Texas Instruments Incorporated | Phase-locked loop slip detector |
| US10892765B1 (en) | 2020-03-18 | 2021-01-12 | Aura Semiconductor Pvt. Ltd | Relocking a phase locked loop upon cycle slips between input and feedback clocks |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3723889A (en) | 1971-12-22 | 1973-03-27 | Bell Telephone Labor Inc | Phase and frequency comparator |
| US4901026A (en) * | 1987-07-01 | 1990-02-13 | Rockwell International Corporation | Phase detector circuit having latched output characteristic |
| US4902920A (en) | 1988-09-26 | 1990-02-20 | General Signal Corporation | Extended range phase detector |
| JP2999508B2 (ja) * | 1990-04-18 | 2000-01-17 | パイオニア株式会社 | 時間軸誤差信号発生装置 |
| US5180933A (en) * | 1991-11-26 | 1993-01-19 | Honeywell Inc. | Programmable digital out-of-lock detector |
| US5293445A (en) * | 1992-05-29 | 1994-03-08 | Sgs-Thomson Microelecetronics, Inc. | AGC with non-linear gain for PLL circuits |
| FR2703534A1 (fr) * | 1993-03-31 | 1994-10-07 | Cit Alcatel | Dispositif de contrôle numérique d'un oscillateur numérique variable. |
| US5530383A (en) * | 1994-12-05 | 1996-06-25 | May; Michael R. | Method and apparatus for a frequency detection circuit for use in a phase locked loop |
| JP3453006B2 (ja) * | 1995-07-07 | 2003-10-06 | パイオニア株式会社 | 位相同期回路及びディジタル信号再生装置 |
| US5648744A (en) * | 1995-12-22 | 1997-07-15 | Microtune, Inc. | System and method for voltage controlled oscillator automatic band selection |
| US5955928A (en) * | 1996-12-26 | 1999-09-21 | Micro Magic, Inc. | Automatically adjusting the dynamic range of the VCO in a PLL at start-up for optimal operating point |
-
1999
- 1999-11-02 US US09/432,897 patent/US6265902B1/en not_active Expired - Lifetime
-
2000
- 2000-10-12 WO PCT/US2000/028161 patent/WO2001033828A2/en active IP Right Grant
- 2000-10-12 DE DE60004875T patent/DE60004875D1/de not_active Expired - Lifetime
- 2000-10-12 CN CN00815355.8A patent/CN1191682C/zh not_active Expired - Fee Related
- 2000-10-12 EP EP00973470A patent/EP1228632B1/en not_active Expired - Lifetime
- 2000-10-12 JP JP2001534855A patent/JP2003517757A/ja not_active Withdrawn
- 2000-10-12 AT AT00973470T patent/ATE248481T1/de not_active IP Right Cessation
- 2000-10-13 AU AU11973/01A patent/AU1197301A/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1956336B (zh) * | 2005-10-27 | 2010-12-08 | 联发科技股份有限公司 | 延迟锁定回路系统与相关方法 |
| CN101079627B (zh) * | 2006-08-14 | 2010-06-02 | 钰创科技股份有限公司 | 一种工作周期的修正电路 |
| CN101572542A (zh) * | 2008-04-28 | 2009-11-04 | 汤姆森特许公司 | 用于定时恢复的循环滑移检测 |
| CN101572542B (zh) * | 2008-04-28 | 2013-05-08 | 汤姆森特许公司 | 用于定时恢复的周跳检测方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1191682C (zh) | 2005-03-02 |
| US6265902B1 (en) | 2001-07-24 |
| EP1228632B1 (en) | 2003-08-27 |
| DE60004875D1 (de) | 2003-10-02 |
| EP1228632A2 (en) | 2002-08-07 |
| JP2003517757A (ja) | 2003-05-27 |
| AU1197301A (en) | 2001-05-14 |
| WO2001033828A2 (en) | 2001-05-10 |
| ATE248481T1 (de) | 2003-09-15 |
| WO2001033828A3 (en) | 2002-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1191682C (zh) | 用于改善锁相环锁定时间的滑动检测相位检测器和方法 | |
| US6621356B2 (en) | Phase-locked loop with short transient recovery duration and small interference signal component | |
| CN1415137A (zh) | 用于扩频时钟系统的零延迟缓冲电路以及方法 | |
| US7750618B1 (en) | System and method for testing a clock circuit | |
| CN1172444C (zh) | 具有两个反馈环路的时钟倍增器 | |
| EP2757692B1 (en) | Synthesizer with lock detector and method of operation thereof | |
| CN101030779A (zh) | 延时锁定环电路 | |
| US7084681B2 (en) | PLL lock detection circuit using edge detection and a state machine | |
| CN102361456B (zh) | 一种时钟相位对齐调整电路 | |
| CN1249551C (zh) | 时钟生成装置 | |
| US7187217B2 (en) | Clock frequency divider and trigger signal generation circuit for same | |
| CN102957422A (zh) | 一种数字延时锁定环电路 | |
| CN1630197A (zh) | 可自动校正锁相回路频率范围的方法及相关的锁相回路 | |
| US6646484B2 (en) | PLL circuit including a control logic circuit for adjusting the delay times of the clocks so that the phase error of the clocks is reduced | |
| CN1126254C (zh) | 时钟发生电路以及时钟发生方法 | |
| CN1940584A (zh) | 能够检测频率锁定的信息处理系统和方法 | |
| JPH0255976B2 (zh) | ||
| US20240195421A1 (en) | Clock signal noise reduction device and noise reduction method, and multi-phase delay phase-locked loop | |
| CN1217486C (zh) | 相位比较电路 | |
| CN1236239A (zh) | 数据传输设备 | |
| EP0474616B1 (en) | Apparatus and method for variable ratio frequency division | |
| US8406365B2 (en) | Frequency reacquisition in a clock and data recovery device | |
| EP2288031A1 (en) | A frequency divider | |
| US11228304B2 (en) | Method and apparatus for precision phase skew generation | |
| US7263154B2 (en) | Method and apparatus for enabling fast clock phase locking in a phase-locked loop |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: CLUSTER CO., LTD. Free format text: FORMER OWNER: ERICSSON CO. Effective date: 20150421 Owner name: OPTIS WIRELESS TECHNOLOGY LLC Free format text: FORMER OWNER: CLUSTER CO., LTD. Effective date: 20150421 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150421 Address after: Texas, USA Patentee after: Telefonaktiebolaget LM Ericsson (publ) Address before: Delaware Patentee before: Clastres LLC Effective date of registration: 20150421 Address after: Delaware Patentee after: Clastres LLC Address before: North Carolina Patentee before: ERICSSON Inc. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050302 Termination date: 20171012 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |