CN1379462A - 闪存的制造方法 - Google Patents

Abstract

一种闪存的制造方法,提供一基底,在基底上形成数个浮置栅极结构,其中浮置栅极由介电层所包覆,且浮置栅极之间的间隔主要是作为源极或是漏极与控制栅极信道的预定位置。接着再形成多晶硅层覆盖于介电层与浮置栅极上,之后再依序形成顶盖层与缓冲层覆盖于多晶硅层上。其中浮置栅极之间较大的间隔,由于上述多层的覆盖将造成明显的凹陷处,此凹陷处会自行对准较大间隔的中央处,使得两旁预留的控制栅极信道长度一致。之后再以数道微影、蚀刻制程同时形成控制栅极、漏极与源极的位置。

Description

闪存的制造方法

本发明是关于一种闪存的制造方法，特别是关于一种闪存中自行对准漏极的制造方法，以形成具有相同控制栅极信道长度的闪存。

非挥发性内存已应用在各种电子组件的使用上，如储存结构资料、程序资料及其它可以重复存取的资料。而在可程序非挥发内存上，最近更是强调可电除且可编程只读存储器(EEPROMs)，其为个人计算机中与电子设备所广泛采用的内存组件。传统的可电除且可编程只读存储器系以浮置闸(floating gate)晶体管结构来完成，其具有可写入、可抹除和可保存资料的优点，但也有存取速度较慢的缺点。然而，近来发展的闪存结构的可电除且可编程只读存储器，已具有较快的存取速度。

以闪存来说，闪存在存取资料中，比任何其它种类的非挥发性内存例如可电除且可编程只读存储器于读取及写入操作，具有较先进的效能表现。闪存的高速操作效益，已被认为非常适用于可携式计算装置、蜂巢式电话或数字静止照相机等。一般来说，闪存包括两种类，例如NAND型其记忆单元串联漏极，以及NOR型其记忆单元并联漏极。如大家所熟知，NOR型闪存在资料存取中更具有竞争速度，使得NOR型比NAND型在高频内存系统中更加有利。

通常闪存的快闪记忆单元具有两个栅极结构，一为浮置栅极，另一为控制栅极。浮置栅极用来储存电荷，控制栅极则用来控制资料存取，其中浮置栅极位于控制栅极下方，其通常处于『浮置』的状态，并没有与任何线路相接，控制栅极则通常与字符线相接，而因控制栅极形成的位置可以大致分为堆栈式与分离式栅极两种。

一般公知在制作分离式栅极闪存时，分别以两层多晶硅层做为浮置栅极与控制栅极的材料，由于分离式栅极闪存的信道由两部分组成，一为控制栅极信道、一为浮置栅极信道，其中浮置栅极信道的长度通常相当固定，而控制栅极的下的控制栅极信道长度，通常决定了此闪存的电性表现，以及所生产组件的大小。

图1至图7是公知分离式栅极闪存的制作流程图。

首先请先参照图1，提供具有浅沟道隔离结构101(请参照图4)的基底100，于此基底100上形成一层闸氧化层102，再于闸氧化层102上形成一层已经过掺杂的第一多晶硅层104以做为浮置栅极114(请参照图5)的材料，在形成第一多晶硅层104之后，接着形成一层氮化硅层106于第一多晶硅层104上。

接着请参照图2，将一已经过图案化的光阻108覆盖于氮化硅层106上，此光阻层108具有一开口110用以定义出浮置栅极114(请参照图5)的位置，最后以此光阻层108为罩幕，将未受光阻层108保护的氮化硅层106移除至暴露出第一多晶硅层104为止。

接着请参照图3，在氮化硅层106移除之后，将光阻层108剥除，接着以氮化硅层106为罩幕，将暴露出的第一多晶硅层104氧化成多晶硅氧化层(poly-oxide)112，由于氮化硅层106的缘故，第一多晶硅层104在两侧的氧化作用会被抑制，因此导致靠近氮化硅层106两侧的多晶硅氧化层112出现尖端(peak)的形状。

接着请参照图4，图4为图3中的IV-IV剖面，由IV-IV剖面可看出基底100具有浅沟道隔离结构101，接着将浅沟道隔离结构101上方的多晶硅氧化层112移除至暴露出第一多晶硅层104为止，使多晶硅氧化层112分隔成数个部分。

接着请参照图5，将氮化硅层106移除，再以多晶硅氧化层112为罩幕，将多晶硅氧化层112下方以外的第一多晶硅层104移除至暴露出闸氧化层102为止，以形成浮置栅极114。

接着请参照图6，在浮置栅极114形成之后，于浮置栅极114上依序形成一层介电层116、一层第二多晶硅层118以及一层顶盖氮化硅层120，最后在以一经图案化的光阻122为罩幕，定义出第二多晶硅层118的宽度，此第二多晶硅层118的宽度对控制栅极信道的长度有直接的影响。根据上述，控制栅极信道的长度会受到组件设计规则(design rule)的影响。除此之外，因为控制栅极信道会形成于第二多晶硅层118与闸氧化层102接触位置下方的基底100，因此公知微影制程的误对准(misalignment)将会直接影响到控制栅极信道的长度。控制栅极信道的长度由于同时受限组件设计规则以及公知微影制程的误对准，所以控制栅极信道的长度会因对准的偏差而变长或是变短，因此无法达到一致的控制栅极信道长度。

最后请参照图7，同样以光阻122为罩幕进行源极124以及漏极126的离子植入步骤，最后进行回火步骤，以形成源极、漏极的浅接面。

公知控制栅极信道的长度会同时受到组件设计规则以及公知微影制程时误对准的影响，因此控制栅极信道的长度会较难控制，在控制栅极信道的长度控制不易而变长或变短的情况下，使得所生产组件的控制栅极信道长度不一致，因而有不同的电性表现。

公知因为控制栅极定义有误对准的困扰，故使得其制程裕度(process window)变得很小。

一般公知尚有其它的制作方法，例如在定义浮置栅极114时就将漏极126一起定义，但是由于后续制程仍须经过多次的高温回火步骤，会使得漏极126的植入离子在基底中扩散，其中水平方向上的扩散将造成控制栅极信道长度的缩短，影响产品的电性表现，而垂直方向上的扩散会造成无法形成浅接面，不符合现今制程的要求。

本发明提出一种漏极自行对准的方法，利用漏极位置的自行对准，使控制栅极信道的长度不会因微影制程的误对准偏差有所变动，具有一致性。

本发明提出的一种方法简述如下：提供一基底，于基底上形成数个浮置栅极结构，两个浮置栅极间隔下方的基底，可定义为源极或是漏极与控制栅极信道区域，其中较宽间隔下方的基底做为漏极与控制栅极信道，而较窄间隔下方的基底做为源极，接着形成一介电层于基底与浮置栅极的侧壁上，再形成多晶硅层覆盖于介电层与浮置栅极上，之后再依序形成顶盖层与缓冲层覆盖于多晶硅层上，其中宽度较大的间隔由于上述多层的覆盖，会在间隔上方产生一宽度较小的凹陷处(recess)，以此凹陷处会自行对准于间隔的中央处(即漏极的预定位置)，之后再以数道微影、蚀刻制程形成控制栅极，即完成组件的制作。

为让本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图，作详细说明：

图面说明：

图1至图7是公知分离式栅极闪存的制作流程图。

图8至图14是依照本发明较佳实施例的分离式栅极闪存的制作流程图。

附图标记说明：

100                             基底

101                       浅沟道隔离结构

102                       闸氧化层

104                       第一多晶硅层

106                       氮化硅层

108                       光阻

110                       开口

112                       多晶硅氧化层

114                       浮置栅极

116                       介电层

118                       第二多晶硅层

120                       顶盖氮化硅层

122                       光阻层

124                       源极

126                       漏极

200                       基底

202a、202b、202c、202d    浮置栅极

204、202b、202c           之间宽度较窄的间隔

206、202a、202b           之间宽度较宽的间隔

208                       介电层

210                       多晶硅层

212                       顶盖层

214                       缓冲层

216                       凹陷处

218                       氮化硅层

220                       多晶硅氧化层

221                       开口结构

222                       光阻层

224                       控制栅极

226                       预定的漏极位置

228                       预定的源极位置

230                       预定的控制栅极信道长度

图8至图14是依照本发明较佳实施例的分离式栅极闪存的制作流程剖面图。

首先请先参照图8，提供一基底200，于基底200上形成数个浮置栅极结构202a、202b、202c及202d，其中，在浮置栅极202b、202c之间形成较宽的间隔(gap)204，而在间隔204下方的基底200部分，预定为后续形成漏极与控制栅极信道的区域。在浮置栅极202a、202b及202c、202d的间较窄的间隔206，其下方的基底200部分预定为后续形成源极的区域。

同样请参照图8，浮置栅极结构202a、202b、202c及202d是由一介电层208包覆且与外界绝缘，此介电层208例如是以低压化学气相沉积方式(LPCVD)沉积一层二氧化硅，接着再形成多晶硅层210覆盖于介电层208与浮置栅极202a、202b、202c及202d上，之后再依序形成第一顶盖层212与缓冲层214覆盖于多晶硅层210上，此第一顶盖层212的材质例如为氮化硅，而缓冲层214的材质例如为多晶硅。其中，宽度较大的间隔204由于上述多晶硅层210、第一顶盖层212与缓冲层214的覆盖，会在间隔204的上方产生一明显的凹陷处216，此凹陷处216会自行对准于间隔204的中央，即后续形成漏极的预定位置。而较窄的间隔206上方的凹陷较不明显。

本实施例中强调凹陷处216会自行对准于间隔204的中央，即所谓漏极的预定位置，而漏极预定位置226两侧则为控制栅极信道的预定位置，由于凹陷处216会自行对准间隔204的中央，因此漏极两侧的预留长度(控制栅极信道长度)也会一致。

接着请参照图9，形成一层第二顶盖层218于缓冲层214上，此第二顶盖层218的材质例如为氮化硅，之后将第二顶盖层218回蚀刻，将凹陷处216部分的第二顶盖层218留下来，而其它部分包括间隔206上方的第二顶盖层218都被移除。由于间隔206上方的凹陷不明显，因此，只将凹陷处216部分的第二顶盖层218保留很容易达成。

至于凹陷处216部分的第二顶盖层218所占的的宽度，仅与后续形成漏极接触(drain contact)的宽度有关，并不会影响到组件中控制栅极信道长度之一致性，也就是说，只要凹陷处216对准于间隔204的中间，即可以达到两侧控制栅极信道长度一致的目的。

接着请参照图10，以凹陷处216残留的第二顶盖层218为罩幕，将未受第二顶盖层218覆盖的缓冲层214氧化，缓冲层214氧化后形成多晶硅氧化层220(poly-oxide)，接着再以多晶硅氧化层220为罩幕，将凹陷处216下方的第二顶盖层218与未被氧化的缓冲层214完全移除，以形成一开口结构221，此开口结构221的位置亦会对准于漏极的位置。

在上述图10中，以第二顶盖层218为罩幕，形成多晶硅氧化层220的方法，亦可以由其它方法取代，例如在图8中不形成第二顶盖层218于缓冲层214上，而采用大角度的氧离子植入于缓冲层214中，由于植入角度的关系，氧离子并无法有效的植入于缓冲层214中间的凹陷区域216，故后续在进行高温氧化时，中间凹陷处216并不会被氧化，可达到与上述相同的漏极自行对准效果。

接着请参照图11，以一经过图案化的光阻222覆盖于预定的控制栅极与漏极位置上，将未受光阻222保护的多晶硅氧化层220移除至暴露出其下的第一顶盖层212为止。

接着请参照图12，在多晶硅层220移除之后，将光阻222剥除，并将未受多晶硅氧化层220覆盖的第一顶盖层212移除至暴露出多晶硅层210为止。

接着请参照图13，在第一顶盖层212移除之后，将多晶硅氧化层220移除，而多晶硅氧化层220移除之后会暴露出形状有如尖角般的未氧化缓冲层214。

最后请参照图14，将暴露出的未氧化缓冲层214与未受第一顶盖层212覆盖的多晶硅层210一起移除，即形成控制栅极224，而两控制栅极224的间所暴露出的位置即为漏极的预定位置226，而位置则为源极的预定位置228，在漏极的预定位置226两侧的长度会一致，此长度相当于控制栅极信道长度230。之后的制程，例如于源极的预定位置226、漏极预定位置228进行源极、漏极区域的植入步骤，形成源极、漏极接触(S/D contact)并非属于本发明的重点，故不加赘述。

因此，本发明的特征为利用漏极位置的自行对准，可以使每个组件中的控制栅极信道长度一致。

本发明强调凹陷处会自行对准间隔的中央，即漏极的预定位置，以达到漏极预定位置两侧长度一致的目的，至于凹陷处所占的的宽度仅跟后续所形成漏极接触(drain contact)的宽度有关，并不会影响到组件中控制栅极信道长度之一致性。

本发明中凹陷处会自行对准间隔的中央，即漏极的预定位置，故有较佳的制程裕度。

本发明可以有效地解决公知因微影制程的误对准所造成控制栅极信道长度的变动，本发明的漏极位置为自行对准，因此控制栅极信道的长度不会受到微影制程误对准的影响。

虽然本发明已以一较佳实施例揭示如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当以权利要求书范围所界定为准。

Claims (18)

1、一种闪存的制造方法，其特征在于：其至少包括：

提供一基底，其中基底具有复数个浮置栅极，且这些浮置栅极之间分别以一宽度与二宽度相间隔；

形成一多晶硅层、一顶盖层与一缓冲层于该基底上，其中该宽度上方的该缓冲层具有一明显的凹陷处；

进行一大角度的氧离子植入，将氧离子布值于凹陷处以外的缓冲层，并进行一回火步骤将缓冲层氧化，以于该凹陷处以外形成一氧化缓冲层；

将未受氧化缓冲层覆盖的该顶盖层与缓冲层移除，以形成一开口结构；以及

定义一控制栅极的位置，并将控制栅极位置以外的氧化缓冲层、一顶盖层及多晶硅层移除，再将控制栅极上方的氧化缓冲层移除，以同时形成控制栅极与漏极接触位置。

2、根据权利要求1所述的闪存的制造方法，其特征在于：其中顶盖层的材质为氮化硅。

3、根据权利要求1所述的闪存的制造方法，其特征在于：其中缓冲层材质为多晶硅。

4、根据权利要求1所述的闪存的制造方法，其特征在于：其中开口结构自行对准一宽度间隔的中央位置。

5、根据权利要求1所述的闪存的制造方法，其特征在于：其中一宽度大于二宽度。

6、一种闪存的制造方法，其特征在于：其至少包括：

提供一基底，其中基底具有复数个浮置栅极，且这些浮置栅极之间分别以一宽度与二宽度相间隔；

形成一多晶硅层、一顶盖层与一缓冲层于该基底上，其中一宽度上方的缓冲层具有一明显的凹陷处；

形成一二顶盖层于该缓冲层上，并进行二顶盖层的回蚀刻，使凹陷处中残留二顶盖层，并将凹陷处以外的缓冲层氧化，以形成一氧化缓冲层；

将未受该氧化缓冲层覆盖的二顶盖层与缓冲层移除，以形成一开口结构；以及

定义一控制栅极的位置，并将该控制栅极位置以外的氧化缓冲层、一顶盖层及多晶硅层移除，再将该控制栅极上方的该氧化缓冲层移除，以同时形成一控制栅极与一漏极接触位置。

7、根据权利要求6所述的闪存的制造方法，其特征在于：其中顶盖层的材质为氮化硅。

8、根据权利要求6所述的闪存的制造方法，其特征在于：其中二顶盖层的材质为氮化硅。

9、根据权利要求6所述的闪存的制造方法，其特征在于：其中缓冲层材质为多晶硅。

10、根据权利要求6所述的闪存的制造方法，其特征在于：其中开口结构自行对准一宽度间隔的中央位置。

11、根据权利要求6所述的闪存的制造方法，其特征在于：其中该开口结构自行对准一宽度间隔的中央位置。

12、一种闪存的制造方法，其特征在于：其至少包括：

提供一基底，其中基底具有复数个浮置栅极，且这些浮置栅极之间分别以一宽度与二宽度相间隔；

形成一多晶硅层、一顶盖层及一缓冲层于该基底上，其中一宽度上方的该缓冲层具有一凹陷处，该凹陷处自行对准于漏极接触位置；

定义一控制栅极的位置，并将该控制栅极以外的缓冲层、顶盖层多晶硅层移除，以形成该控制栅极与源极/漏极接触。

13、根据权利要求12所述的闪存的制造方法，其特征在于：其中顶盖层的材质为氮化硅。

14、根据权利要求12所述的闪存的制造方法，其特征在于：其中缓冲层材质为多晶硅。

15、根据权利要求12所述的闪存的制造方法，其特征在于：其中一宽度大于二宽度。

16、根据权利要求12所述的闪存的制造方法，其特征在于：其中凹陷处定义为漏极接触位置的方式包括：

形成一二顶盖层于该缓冲层上；

进行该二顶盖层的回蚀刻步骤，使二顶盖层于该凹陷处中残留；

以凹陷处中的二顶盖层为罩幕，将缓冲层氧化，以形成一氧化缓冲层；以及

以氧化缓冲层为罩幕，将未受氧化缓冲层覆盖的二顶盖层与缓冲层移除，以形成一开口结构。

17、根据权利要求12所述的闪存的制造方法，其特征在于：其中凹陷处定义为漏极接触位置的方式包括：

进行一大角度的氧离子植入，将氧离子布值于该凹陷处以外的缓冲层中；

进行一回火步骤将凹陷处以外的缓冲层氧化，以形成一氧化缓冲层；以及

以氧化缓冲层为罩幕，将缓冲层移除，以形成一开口结构。

18、根据权利要求16或17所述的闪存的制造方法，其特征在于：其中开口结构的位置为漏极接触位置。

Images