CN1366735A - 数模转换器 - Google Patents
数模转换器 Download PDFInfo
- Publication number
- CN1366735A CN1366735A CN01800786A CN01800786A CN1366735A CN 1366735 A CN1366735 A CN 1366735A CN 01800786 A CN01800786 A CN 01800786A CN 01800786 A CN01800786 A CN 01800786A CN 1366735 A CN1366735 A CN 1366735A
- Authority
- CN
- China
- Prior art keywords
- unit
- converting unit
- converting
- array
- analog converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
- H03M1/0651—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by selecting the quantisation value generators in a non-sequential order, e.g. symmetrical
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Electrophonic Musical Instruments (AREA)
Abstract
一种通过多个相同的转换单元将多位数字输入信号转换为模拟输出信号的数模转换器,这些转换单元是根据动态单元匹配算法选择出来的。该动态单元匹配算法适合于对半导体芯片中的转换单元进行定位以便改进对由于转换单元的系统误差,也就是相关位置,所引起的噪声进行整形。
Description
本发明涉及一种用来将多位数字输入信号转换为模拟输出信号的数模转换器,该转换器包含有位于同一半导体芯片上的多个相同的转换单元和根据该多位数字输入信号,从所述的多个转换单元中选择多个用来和输出终端连接的信号转换单元的转换单元选择逻辑电路,该适于算术动态单元匹配算法的选择逻辑用于对由于不同的转换单元造成的噪声进行更高频率整形。这种数模转换器从下述的文章可知:在IEEE Transaction on Circuits and Systems-II:analog anddigital signal processing中第42卷12号753-762页,1995年12月的、由R.T.Baird和T.S.Fiez所著的“Linearity Enhancement of Multibit Delta Sigma A/D and D/AConverters Using Data Weighted Averaging”。
在多种情况下,例如电视或高清晰度音频,多位模数转换器的使用比单位转换器更广泛。该多位量化器的量化噪声电平比单位量化器的要低(该系统理论上的信噪比改进为大约6dB/位)。并且,多位转换器还具有更低的采样时钟抖动和符号间的冲突。
对多位转换器动态范围内的改进仅仅在于严重的线性消耗问题。当转换单元的值并不完全一致时,量化噪声并不是等距离的,转换器并不是线性的并且输出信号还会发生严重的失真。从R.J.van de Plassche的美国专利3982172和4703310中可以看出通过动态单元匹配来改进多位转换器的线性问题。这些技术并不依赖模拟准确度并且经常由现在的IC处理来提供。当然,为对某一数字输入信号进行转换,会有相应的多个转换单元被选中,动态单元匹配技术会避免对于任一个转换有相同的转换单元被选中。因此,动态单元匹配使输入信号转换单元的不匹配误差相互无关,这样就减小了非线性失真,也就是生成较和谐的模拟输出信号。一些动态单元匹配并不光使输入信号的不匹配误差相互无关,还对由于转换单元的不同导致的噪声在有用频带之外进行整形。后一种单一且优选的动态单元匹配方法是在上述参考文章中所述的数据加权平均(DWA)算法。在该算法中,每次转换都使用接下来的K组单元,K为被选中的单元数。通过这种方法,可以获得循环分配的转换单元,因此由于不匹配导致的误差平均化得更快并且该不匹配误差由于第一命令整形而变成高频率误差。
虽然上述已知的动态单元匹配方法对噪声进行更高频率整形并且增加了模数转换器的信噪比,本发明确认还可以获得更好些的噪声整形和更好的信噪比并且本发明的模数转换器可以被描述为按照动态单元匹配算法进行的选择适用于阵列中的转换单元,使得对由于系统性的转换单元不同造成的噪声进行的更高频率整形得到了改进。
本发明基于以下公知常识:在IC设备中,转换单元误差包括随机部分和系统部分。该系统误差是由在集成电路的人工处理时的变化和偏差引起的,例如温度变化、粘稠度变化、氧化厚度变化以及掩模未对准。本发明确信转换单元的系统误差是可以预见的,并且通过由可比值的相对误差对绝对误差(关于单元的平均值)迅速进行补偿来获得对单个误差进行更好的整形。因此,该动态匹配算法适用于优化对不匹配噪声进行更高频率的整形,而该不匹配噪声是由系统误差引起的。
在大多数情况下,转换单元被安排在半导体芯片的一行中。在这些情况下,经常关注的是各个单元值的变化斜率。因此,在至少有一部分转换单元位于转换单元的线性矩阵中时,本发明的数模转换器可以描述为:选择逻辑被定义为从位于线性矩阵不同侧的成对的转换单元中选取至少是该线性矩阵的大多数的转换单元。尤其是,该数模转换器可以被描述为所述成对的两个转换单元相对于线性矩阵中心是对称的。
除了从成对的位于线性矩阵中心两侧以及相对于线性矩阵中心对称的两个单元中选择转换单元之外,一个进一步的改进可以在更低重采样率的情况下,通过选择被连续选中的单元对来获得,并且因此本发明的数模转换器可以被进一步描述为所述转换单元对被连续的选中使得如果在线性矩阵一半中某一方向上的每个第二单元被选中则在其相反方向上的每个第二单元也将被选中。一个具有些许不同选择算法的数模转换器可以被描述为一单元对的第二单元和位于该单元对的第一单元与下一单元对的第一单元之间的单元相对于线性矩阵的中心是对称的。
本发明将参照附图进行进一步的说明:
图1使本发明中使用的数模转换器的示意方框图;
图2为现有技术中的转换单元选择方案;
图3为根据本发明的数模转换器的转换单元选择方案;
图4中的曲线表示转换单元值的可能情况;以及
图5为根据本发明的数模转换器的另一转换单元选择方案。
图1中的数模转换器包含有转换单元选择逻辑1,它是由一个多位数字输入信号Si控制的,该输入信号Si为N位。该选择逻辑1通过多个M线路与阵列2相连,该阵列2有M个可选转换单元其中的每一个都是由M线路中的一个来控制。该转换单元最好是由电流源构成,但其也可以采用电压源或电容来作为转换单元。
可选转换单元的最大值为2N-1并且该选择逻辑的基本功能是把由输入信号的位表示的值转换为相应的选中行和选中转换单元的数字。因此,当表示输入信号的值为K时,选择逻辑1使M输出线中的K个为高电位时阵列2的K个电流源被选中。这些被选中的电流源的电流和被供给输出终端3。在图1的实施例中,该模拟输出电流通过一个电阻被反馈给运算放大器。这种安排使得模拟输出电流转换为模拟输出电压。需要指出的是阵列2中没有被选中的电流源被转存到任何已知的适用之处。这种选择也就是转换电流的开和关,没有被优选的原因在于把电流源切换为关比使之重定向需要更多的边沿较缓的延时。
现有技术中通过选择逻辑来选择电流源的最简单的方法为当输入信号值K=1时只选择第一电流源,当K=2时选择前两个电流源,当K=3时选择前三个电流源等等。该称为温度计的代码允许当电流源的值不同时的高非线性失真和高频带噪声。
为使这些问题最小化,该选择逻辑可以执行一个动态单元匹配算法以达到减小信号的非线性失真和将由于电流源之间的不匹配造成的噪声进行有用频带外的更高频率整形。一种叫做“数据加权平均”(DWA)的简单、有效并且周知的动态单元匹配算法在图2的选择方案中采用了特定的输入信序列3、4、10、5、8、9、2、7、7来进行说明。该选中的电流源由做标记的块显示而没有被选中的块由空白显示。如图所示,选中的转换块的数量相当于将要被转换的输入信号的数量。但是,由第一电流源代替每个转换的开始,这样现在每个转换都是从上一次转换时选中的电流源之后的电流源开始。在转换过程中,最后的电流源被选中,该转换以循环的方式由第一电流源继续进行。在图中示出了26个转换单元,但是在实际中任一其它数量的转换单元也都可以使用。图2的首行表示各个电流源的数量。
图3示出了一种改进的选择算法。在该图中,可以假设电流源位于一半导体芯片的线性矩阵中。电流源的不同部分在于个体的特性也就是各芯片之间的电流源的值是不同的,并且还有一部分在于系统的特性也就是电流源阵列中的偏差对所有的芯片都是一样的并且是公知和可预见的。系统误差一般产生于生产过程的变化,例如温度、粘稠度和氧化厚度的变化。
在图3的选择算法中,可以假设电流源阵列的系统误差是线性的(视图4中的直线a)。如图2所示该选中的电流源由做标记的块显示而没有被选中的块由空白显示。并且同样采用了如图2中所示的输入信号序列。对于第一转换,为把数字输入信号值3转换为模拟格式,3个电流源1、26和2也就是对于平均值系统误差为正值最大的源、系统误差为负值最大的源以及系统误差为正值第二大的源被选中。对于第二转换,为把数字值4转换为模拟格式,4个电流源25、3、24和4也就是系统误差为负值第二大的源、系统误差为正负值第三大的源以及系统误差为正值第四大的源被选中。对于为了转换数字信号值10的第三转换,电流源23、5、22、6、21、7、20、8、19和9被选中并以此类推。可以看出电流源是被成对选中的1-26、2-25、3-24等等,也就是说具有最大正值系统误差的电流源是跟在具有最大负值系统误差的电流源之后的,并且具有小一些的正值系统误差的电流源是跟在具有相同值负值系统误差的电流源之后的。换句话说,一个正的系统误差是通过一个相同值的负系统误差来弥补的,两个电流源或者在同一次转换中被选中或者其中的一个在下一次转换中被选中。结果使得系统误差适合于更高频带的整形。计算结果显示根据附图2的算法对于算法信号/噪声的改进获得了大于10dB的改进。
可以看出,参照图3所示的选择算法适合于根据转换单元阵列的任何线性源的系统误差对噪声进行整形。例如,高或低的系统误差电平和从正值变到负值并又从负值变到正值的系统误差都是使用相同的算法进行整形的。因此,并不需要确切的知道失真和系统误差源。当系统误差源为线性时,参照图3所描述的算法就会显示出其优越性来。
需要进一步指出的是,选中单元对的连续性并不是很重要。重要的是对于具有某一种系统误差的单元的选择尽可能的跟在对与其相等却相反的单元的选择之后,这都是对于平均值而言。如果转换单元的个数为奇数,这可以很容易的通过用其值最接近平均值的单个单元来代替其值最接近平均值的单元对来进行调整。
当系统误差源为非线性时选取了根据本发明的一种不同的算法。例如,如果系统误差源是对称的,如图4中的曲线b所示,则对源的选择可如下所示:1-13、26-14、2-12、25-15、3-11、24-16、4-10、23-17、5-9、22-18、6-8、211-19、7-20。这种选择算法可以在系统误差源由两个线性部分构成时被选用,其中的一个在阵列的一半中降序,而另一个在阵列的另一半中升序。
如果系统误差源是非对称的,如图4中的曲线c所示,则对转换单元的选择可以如下方式进行:26-7、25-6、24-8、23-5、22-9、21-4、20-10、19-3、18-11、17-2、16-12、15-1、14-13。
在上面给出的参照图3和4的描述中,示出了可以通过对由两个相互进行弥补系统误差的单元构成的成对转换单元的选择来改进对系统误差进行的整形。尤其是在更低重采样率的情况下,对系统误差噪声整形的进一步改进也可以通过对连续的转换单元对进行选择来获得。这将参照图5进行说明。
这里可以再次假设在一个线性矩阵中有编号为1-26的26个转换单元,并且其系统误差从-2.5至+2.5成线性变化也就是后一个比前一个依次递增0.2。转换单元的编号以及它们各自的系统误差在图5的A栏中列出。
当如图3所示的单元被成对选中时,选中单元的序列以及它们各自的系统误差在图5的I栏中列出。从栏I中可以看出,系统误差的值逐渐的从±2.5减小至±0.1,并再增至±2.5,接着再逐渐减小并以此类推。因此,在该序列中出现大量的不连续现象并且对波形的傅立叶分析显示出这些不连续现象可能在一些情况下导致模拟输出信号中的大量剩余低频率噪声。
参照图5的II栏示出的序列对26个转换单元(以及它们各自的系统误差)进行选择则可以获得一个具有较低剩余低频率误差的波形。当序列II被重复时,序列I的系统误差中的大量不连续现象没有再出现。可以注意到序列II由成对的1-26;3-24;5-22;---4-23;2-25构成,并且其中的单元如序列I中的情况一样相对于阵列的中心是对称的。但是,在序列II中,阵列第一半的奇数单元(1-13)是从1至13被向上选中的而偶数单元是从12至2被向下选中的。相同的,阵列第二半的单元(14-26),其中的偶数是从26至14被向下选中的而奇数是从15至25被向上选中的。
图5的III栏示出了另一种选择序列。在该序列中,阵列第一半的单元(1-13)被选中并使得奇数从1至13向上被选中而偶数从12至2向下被选中,并且阵列第二半的单元(14-26)中的偶数从14至26向上被选中而奇数从25至15向下被选中。在该序列中,一对的单元相对于阵列的中心并不是对称的,但是某一单元对的第二单元相对于位于阵列中上述单元对的第一单元以及下一单元对的第一单元中间的单元是对称的。
本发明是用含有26个单元的阵列进行说明的,但其也可以用更多或更少的单元来说明。当然在实际中对单元的选择可以在不脱离本发明的范围内有所变化,尤其是转换单元平均值的系统误差比较小的单元。本发明也可以通过奇数个转换单元来实现,在这种情况下不可能将所有单元都成对安排。
在上文中参照最简单的数模转换器进行描述的本发明也可以用在所有多位数模转换器中,例如欧洲专利申请99203538.6(PHN017689)中所述的相关转换单元的数模转换器和剩余转换单元的数模转换器。
Claims (5)
1.一种用来将多位数字输入信号转换成模拟输出信号的数字模拟转换器,该转换器包括在一半导体芯片上含有多个相同转换单元的阵列(1)和根据多位数字输入信号从所述转换单元阵列中选出多个用来与输出终端(3)相连的信号转换单元的转换单元选择逻辑(2),该适合于执行动态单元匹配算法的选择逻辑用来对由于转换单元的不同而导致的噪声进行更高频率的整形,其特征在于,依照动态单元匹配算法进行的选择适用于对所述阵列中的转换单元进行定位,以改进对由于转换单元的系统不同而导致的噪声进行更高频率的整形。
2.如权利要求1所述的数字模拟转换器,还包括一个线性转换单元阵列,其特征在于该选择逻辑用来从位于该线性阵列的两个不同部分的转换单元对中选择至少为线性阵列的多数的转换单元。
3.如权利要求2所述的数字模拟转换器,其特征在于,各个所述对中的两个转换单元相对于线性阵列的中心是对称的。
4.如权利要求2或3所述的数字模拟转换器,其特征在于,所述转换单元对是被连续选中的,使得如果在线性阵列的每一半中每个第二单元在某一方向上被选中则在其相反方向上的第二单元也被选中。
5.如权利要求4所述的数字模拟转换器,其特征在于,一单元对的第二单元和位于所述单元对的第一单元和下一单元对的第一单元之间的单元相对于线性阵列的中心是对称的。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00201224 | 2000-04-04 | ||
EP00201224.3 | 2000-04-04 | ||
EP00201617 | 2000-05-04 | ||
EP00201617.8 | 2000-05-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1366735A true CN1366735A (zh) | 2002-08-28 |
CN1286273C CN1286273C (zh) | 2006-11-22 |
Family
ID=26072091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB018007864A Expired - Lifetime CN1286273C (zh) | 2000-04-04 | 2001-03-28 | 将多位数字输入信号转换成模拟输出信号的数模转换器 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6556161B2 (zh) |
EP (1) | EP1273102B1 (zh) |
JP (1) | JP2003529997A (zh) |
KR (1) | KR100790025B1 (zh) |
CN (1) | CN1286273C (zh) |
AT (1) | ATE310338T1 (zh) |
DE (1) | DE60115003T2 (zh) |
WO (1) | WO2001076073A1 (zh) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6642867B1 (en) * | 2002-07-03 | 2003-11-04 | Maxim Integrated Products, Inc. | Replica compensated heterogeneous DACs and methods |
AU2003275302A1 (en) * | 2002-09-30 | 2004-04-23 | Utstarcom, Inc. | Digital to analog converter with integral intersymbol interference cancellation |
US6897797B2 (en) * | 2003-09-29 | 2005-05-24 | Utstarcom, Inc. | Digital to analog converter with integral intersymbol interference cancellation |
US6927719B1 (en) * | 2004-03-04 | 2005-08-09 | Texas Instruments Incorporated | Segmented, current-mode digital-to-analog converter |
WO2005104376A1 (en) * | 2004-04-20 | 2005-11-03 | Koninklijke Philips Electronics N.V. | Method to improve error reduction in a digital-to-analog converter and digital-to-analog converter in which this method is applied |
JP3801602B2 (ja) * | 2004-06-23 | 2006-07-26 | 株式会社半導体理工学研究センター | Da変換回路及びそれを用いたδσad変調器 |
US20060285615A1 (en) * | 2005-06-15 | 2006-12-21 | Ultradesign, Llc | Sinusoidal carrier synthesis apparatus and method |
KR100693816B1 (ko) * | 2005-08-20 | 2007-03-12 | 삼성전자주식회사 | 동적 소자 정합 방법 및 다중 비트 데이터 변환기 |
JP2009296391A (ja) * | 2008-06-05 | 2009-12-17 | New Japan Radio Co Ltd | ダイナミック・エレメント・マッチング方法 |
EP2487797B1 (en) | 2011-02-11 | 2014-04-09 | Dialog Semiconductor GmbH | Minimum differential non-linearity trim DAC |
KR101831696B1 (ko) | 2011-12-06 | 2018-02-23 | 삼성전자주식회사 | 디지털-아날로그 변환 장치 및 동작 방법 |
KR101837497B1 (ko) | 2011-12-16 | 2018-03-12 | 삼성전자주식회사 | 디지털-아날로그 변환 장치 및 방법 |
TWI495271B (zh) * | 2012-12-26 | 2015-08-01 | 創意電子股份有限公司 | 動態元件匹配之方法及實現此方法之數位類比轉換器 |
JP6474627B2 (ja) * | 2015-02-02 | 2019-02-27 | アルプスアルパイン株式会社 | データ加重平均回路及びこれを有するデジタルアナログ変換器 |
US9991901B2 (en) | 2015-09-03 | 2018-06-05 | International Business Machines Corporation | Method of optimizing CMOS IDAC linearity performance using golden ratio |
KR102440369B1 (ko) | 2018-01-22 | 2022-09-05 | 삼성전자주식회사 | 3단 셀들을 사용하는 디지털-아날로그 변환을 위한 회로 및 방법 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7405441A (nl) | 1974-04-23 | 1975-10-27 | Philips Nv | Nauwkeurige stroombronschakeling. |
DE2737260A1 (de) * | 1977-08-18 | 1979-07-12 | Cassella Ag | Egalisiermittel und verfahren zum gleichmaessigen faerben von materialien aus synthesefasern |
DE2737303C3 (de) * | 1977-08-18 | 1980-07-17 | Wacker-Chemie Gmbh, 8000 Muenchen | Unter Ausschluß von Wasser lagerfähige, bei Zutritt von Wasser bei Raumtemperatur zu Elastomeren vernetzende Formmassen |
NL8003948A (nl) | 1980-07-09 | 1982-02-01 | Philips Nv | Digitaal-analoog omzetter. |
US4812818A (en) * | 1987-02-24 | 1989-03-14 | Brooktree Corporation | Digital-to-analog converter |
GB9209498D0 (en) * | 1992-05-01 | 1992-06-17 | Univ Waterloo | Multi-bit dac with dynamic element matching |
US5872532A (en) * | 1994-09-30 | 1999-02-16 | Kabushiki Kaisha Toshiba | Selection apparatus |
JP3852721B2 (ja) * | 1997-07-31 | 2006-12-06 | 旭化成マイクロシステム株式会社 | D/a変換器およびデルタシグマ型d/a変換器 |
US5949362A (en) * | 1997-08-22 | 1999-09-07 | Harris Corporation | Digital-to-analog converter including current cell matrix with enhanced linearity and associated methods |
GB2368209B (en) * | 1998-01-08 | 2002-06-12 | Fujitsu Ltd | Cell array circuitry |
US6304608B1 (en) * | 1998-11-04 | 2001-10-16 | Tai-Haur Kuo | Multibit sigma-delta converters employing dynamic element matching with reduced baseband tones |
-
2001
- 2001-03-28 WO PCT/EP2001/003555 patent/WO2001076073A1/en active IP Right Grant
- 2001-03-28 JP JP2001573637A patent/JP2003529997A/ja not_active Withdrawn
- 2001-03-28 CN CNB018007864A patent/CN1286273C/zh not_active Expired - Lifetime
- 2001-03-28 EP EP01927828A patent/EP1273102B1/en not_active Expired - Lifetime
- 2001-03-28 KR KR1020017015571A patent/KR100790025B1/ko not_active IP Right Cessation
- 2001-03-28 AT AT01927828T patent/ATE310338T1/de not_active IP Right Cessation
- 2001-03-28 DE DE60115003T patent/DE60115003T2/de not_active Expired - Lifetime
- 2001-04-03 US US09/825,280 patent/US6556161B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1273102B1 (en) | 2005-11-16 |
KR100790025B1 (ko) | 2007-12-31 |
EP1273102A1 (en) | 2003-01-08 |
JP2003529997A (ja) | 2003-10-07 |
CN1286273C (zh) | 2006-11-22 |
KR20020047041A (ko) | 2002-06-21 |
WO2001076073A1 (en) | 2001-10-11 |
DE60115003T2 (de) | 2006-08-10 |
ATE310338T1 (de) | 2005-12-15 |
US6556161B2 (en) | 2003-04-29 |
US20010026235A1 (en) | 2001-10-04 |
DE60115003D1 (de) | 2005-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1286273C (zh) | 将多位数字输入信号转换成模拟输出信号的数模转换器 | |
US5982317A (en) | Oversampled digital-to-analog converter based on nonlinear separation and linear recombination | |
US5283580A (en) | Current/resistor digital-to-analog converter having enhanced integral linearity and method of operation | |
US5969657A (en) | Digital to analog converter | |
US6642873B1 (en) | Multi-level D/A converter incorporated with multi-level quantizer in multi-bit sigma-delta A/D converter | |
CN101056106A (zh) | 数模转换器 | |
CN104901693A (zh) | 选择装置 | |
WO1998027655A2 (en) | Pipeline analog-to-digital conversion | |
US7259706B2 (en) | Balanced dual resistor string digital to analog converter system and method | |
CN1809962B (zh) | 高分辨率数字模拟转换器装置 | |
EP1748565B1 (en) | Digital to analog conversion using summation of multiple DACs | |
US7215272B2 (en) | Schemes to implement multi-level PWM in digital system | |
US20030164786A1 (en) | Programmable architecture analog-to-digital converter | |
US6369733B1 (en) | Method and system for operating two or more dynamic element matching (DEM) components with different power supplies for a delta-sigma modulator of an analog-to-digital converter | |
CN1945978B (zh) | 采用积分非线性误差整形的流水线adc | |
US5986595A (en) | Reduction of mismatch errors for multibit oversampled data converters | |
US6380878B1 (en) | Digital-to-analog conversion circuit | |
US6549152B1 (en) | 1-bit digital-analog converter to convert digital information into current and voltage pulses | |
Wu et al. | A design method of capacitor arrays for high-resolution SAR ADCs | |
WO1981000653A1 (en) | Cyclic digital-to-analog conversion system | |
CN110190855B (zh) | 一种σδ调制器的动态元件匹配系统及方法 | |
US6788234B2 (en) | Method of selecting cells for input code in a digital-to-analog converter | |
JP2014160990A (ja) | D/a変換器およびデルタシグマ型d/a変換器 | |
CN114665881A (zh) | 一种电阻型dac电路结构及数模转换器 | |
US6496133B1 (en) | Resistor string integrated circuit and method for reduced linearity error |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD. Effective date: 20070907 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20070907 Address after: Holland Ian Deho Finn Patentee after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Patentee before: Koninklike Philips Electronics N. V. |
|
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20061122 |