TWI495271B - 動態元件匹配之方法及實現此方法之數位類比轉換器 - Google Patents
動態元件匹配之方法及實現此方法之數位類比轉換器 Download PDFInfo
- Publication number
- TWI495271B TWI495271B TW101149982A TW101149982A TWI495271B TW I495271 B TWI495271 B TW I495271B TW 101149982 A TW101149982 A TW 101149982A TW 101149982 A TW101149982 A TW 101149982A TW I495271 B TWI495271 B TW I495271B
- Authority
- TW
- Taiwan
- Prior art keywords
- current
- current source
- analog converter
- digital analog
- output
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 28
- 230000008859 change Effects 0.000 claims description 29
- 238000010586 diagram Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 230000009471 action Effects 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
本發明係關於一數位類比轉換器之技術,特別指一種降低數位類比轉換器積分非線性度之技術。
一般而言,數位類比轉換器(Digital-to-Analog Converter,DAC)有許多種非理想特性,諸如差分非線性(Difference Non-linearity,DNL)及積分非線性(Integral Non-linearity,INL),在此一領域中,有許多方法已被提出以解決該類問題,最廣為人知的方法之一即為動態元件匹配(Dynamic Element Matching,DEM)。
雖然動態元件匹配(DEM)可以有效降低積分非線性之問題,然而實作上有些亟待解決之問題,比如亂數產生器之實作。其中一種解決此類問題之方法為虛擬動態元件匹配(Pseudo DEM,PDEM),虛擬動態元件匹配係以一近似於隨機之方法或以一有規律之分配順序達到接近動態元件匹配之效果。
請參見第1圖,係一先前技術之實施方法,該先前技術為US7,679,539專利。在此一先前技術中,係使用一亂數產生器以決定複數個一位元數位類比轉換器之「起始點」。再根據輸入之數位信號及前述由亂數產生器決定之起始點,以一編碼器選擇用於輸出之一個一位元數位類比轉換器集合。然而,在此類操作中,可能會在連續兩次輸出間,使用完全不同之一位元數位類比轉換
器,從而產生明顯之突波現象(glitch)。舉例來說,假設一數位類比轉換器10有16個一位元數位類比轉換器101~116,第一次輸出時起始點為101,則使用101、102及103當作輸出單元,第二次輸出時起始點為105,則使用105、106及107當作輸出單元,則由於兩次輸出使用完全不同之輸出單元,此類操作往往造成較大之突波。
為避免動態元件匹配作用時之突波現象,后有進者發展出另一類虛擬動態元件匹配法。請參見第2圖,其係另一先前技術之實施方法,該先前技術為US2011/0,279,292。在此一先前技術之一種實施例中,假如第一次輸入值為二進位之011,亦即十進位之3,則201、202及203三個一位元數位類比轉換器被選擇當作輸出元件;接下來假如第二次輸入值為二進位之101,亦即十進位之5,則向後再多選兩個一位元數位類比轉換器作為輸出元件,也就是201~205都被選擇當作輸出元件;如果第三次輸入值為二進位之010,亦即十進位之2,則僅有204及205被保留當作輸出元件。然而,在此一先前技術中,並未定義若連續兩次輸入值相同時,輸出元件要如何選取。亦即,在此一先前技術中,若連續出現相同之輸入值,則用於輸出之一位元數位類比轉換器亦會連續相同,而動態元件匹配方法在此一狀況下將失去效用。
鑒於前述各種先前技術所產生之問題,本發明提出另一種以移位方法實現之虛擬動態元件匹配法(PDEM)以降低在動態元件匹配
法作用時所產生突波,同時也避免當所輸入之數位信號維持不變時,動態元件匹配法失效之問題。
本發明之一目的係提供一種虛擬動態元件匹配(PDEM)方法以改善數位類比轉換器(DAC)之積分非線性度(INL)。
在本發明之一實施例中,每隔一段時間以一電流源選擇順序產生器產生一組新的電流源選擇順序,以之決定複數個輸出電流大致相同之電流源被數位類比轉換器選擇為輸出電流元件之優先順序,優先順序越高之電流源將被先被選為輸出電流元件。每次產生新的電流源選擇順序時,係將優先順序最高之一個或多個電流源其優先順序改為最低,從而產生新的電流源選擇順序。
本發明之一實施例中,重新產生電流源選擇順序之時間間隔係由一匹配變更指示器決定,其方法係由該匹配變更指示器亂數產生一數值,決定下次變更前須經過多少個操作週期。
本發明之一實施例中,是否重新產生電流源選擇順序係由一匹配變更指示器決定,其方法係為每一操作週期產生一旗標,決定下一週期是否變更電流源選擇順序。
從以下對某些具體實施例之解說及其相應之圖示,將可輕易瞭解本發明其他目標、技術內容、技術特徵及優點。
本發明詳述如下。所述之例係用以呈現最佳實施例而非用以限縮本發明之範疇。
本發明提出一種用以降低電流引導(current steering)數位類比轉換器(DAC)之積分非線性度(INL)之方法,本發明係使用一種改良式虛擬動態元件匹配(PDEM)法,相較於如圖一所敘述之前案,本發明可有效降低動態元件匹配作用時之突波(glitch);相較於如圖二所敘述之前案,本發明可避免當輸出值連續相同時,動態元件匹配失效之問題。
請參見第3圖,係描述本發明一實施例之電路示意圖,一數位類比轉換器30包括一時脈信號301,一輸入端302,複數個輸出電流大致相同之電流源組成之電流輸出矩陣303,一匹配變更指示元件304,一電流源選擇順序產生器305,一輸出端306,以及一解碼裝置307。該時脈信號301係用以提供該數位類比轉換器30之工作時脈,亦即用以定義該數位類比轉換器30之操作週期。該輸入端302係於每一週期接收一輸入信號。該電流選擇順序產生器305係用於每幾個週期重新產生一電流源選擇順序,決定該電流輸出矩陣303中每個單一電流源被選擇之優先順序,其操作細節將於後文詳述之。該匹配變更指示器304係用以決定該電流選擇順序產生器305何時需要重新產生一電流選擇
順序。該解碼裝置307在每個週期根據當時之輸入信號及當時之電流選擇順序,決定該電流輸出矩陣303中用於輸出電流之電流源。該用於輸出電流之電流源電性連結到該輸出端306以輸出電流。
本發明之一流程如下,請參見第4圖,其係本發明之一流程圖。
步驟401:首先給定一電流引導式數位類比轉換器,其包含一時脈信號源用以定義該數位類比轉換器之操作週期,複數個輸出電流大致相同之電流源用以提供電流,一輸入端用以在每個操作週期接收一組數位信號,該組數位信號決定前述複數個輸出電流大致相同之電流源中,應有多少數量之電流源被用於輸出電流,一輸出端用以將被選擇電流源所供給之電流輸出。
步驟402:接著給定一電流源選擇順序,該電流源選擇順序決定了該複數個輸出電流大致相同之電流源被選擇為輸出電流源之優先順序。
步驟403:嗣後每隔一特定時間間隔重設該電流源選擇順序,將原本優先順序最高的特定數量電流源之優先順序改為最低,其中該特定數量可為一預設常數。
步驟404:每一操作週期根據所接收之一組數位信號及
當時之電流源選擇順序,決定一組用於輸出電流之電流源。
在步驟404中例如有一輸入信號其對應之輸出需要十個電流源提供電流,則在該電流源選擇順序中,優先順序最高之十個電流源將被選為輸出電流源。
關於該電流選擇順序產生器305之一種運作方法,請參見第5圖,501~515分別代表前述電流矩陣中之15個輸出電流大致相同之電流源。該電流選擇順序產生器305第一次產生一第一電流選擇順序51,其中501有最高之優先順序,502有第二高之優先順序,515則將最後被選擇。若此時有一輸入信號其對應之輸出電流需要四個前述輸出電流大致相同之電流源提供,則501、502、503及504將被選擇。當第二次要產生一第二電流選擇順序52時,假如一預設電路設定變更量為三,則在第一電流選擇順序51中優先順序最高之三個電流源,亦即501、502及503將變成優先順序最低之三個電流源。則在該第二電流選擇順序52中,504有最高之優先順序,505有第二高之優先順序,而503有最低之優先順序,502有第二低之優先順序,501之優先順序為第三低。若此時有以輸入信號其對應之輸出電流需要七個前數輸出電流大致相同之電流源提供,則504~510將被選擇。
在本發明之另一實施例中,請參見第6A~D圖,其係電
流選擇順序產生器305之另一實作方法,在此一實作概念中,電流源501~515排成一循環,如第6A圖。當該電流選擇順序產生器305每次產生電流選擇順序時,僅決定電流選擇順序之起始點及選取方向。起始點決定由哪一個電流源開始選擇做為輸出,選取方向則定義了選擇之順序為順時針或逆時針。如第6B圖,假設第一次決定503為起始點,順序為順時針,則選取之優先順序如表61所示。此時若有一輸入信號其對應之輸出電流需由七個輸出電流大致相同之電流源提供,則503~509將被選作輸出電流源。
當該電流選擇順序產生器305要產生第二電流選擇順序時,如第6C圖,其根據前一瞬間所被選擇之電流定義所謂優先順序最高之電流源。再決定選取方向,最後根據一預設之變更量決定起始點。如符號62所指,前一瞬間被選取之電流源為507~510,則其被定義為優先順序最高之一組電流源。若選取方向被設定為順時針,且該預設之變更量為二,則不論之前之選取方向為順時針或逆時針,第二電流選擇順序中,起始點為509,選取方向為順時針,如符號63所指。
請參見第6D圖,如符號64所指,若前一瞬間被選取之電流源為503~508,則其被定義為優先順序最高之一組電流源。此時若選取方向被設定為逆時針,且該預設之變
更量為四,則不論之前之選取方向為順時針或逆時針,第二電流選擇順序中,起始點為504,選取方向為逆時針,如符號65所指。
前述關於電流選擇順序產生器305之運作方式中所提及之預設之變更量,可為一預設值,亦可由亂數產生器每隔一段時間決定該變更量之數值。
在本發明之一實施例中,請參見第7A圖,其係用以說明本發明中匹配變更指示器304之一種運作方式,首先,電流選擇順序產生器305產生一電流選擇順序,如步驟701。接著該匹配變更指示器304產生一第一整數常數k並設定一第二常數cnt為零,其中k≧1,如步驟702。每一個週期將cnt之值增加1,如步驟703。每一週期檢查cnt是否等於k,如步驟704。如果cnt不等於k,則跳回步驟703。如果cnt等於k,則跳到步驟701。換句話說,該匹配變更指示器304係用以決定兩次變更之間間隔多少週期。
在本發明之另一實施例中,請參見第7B圖,其係用以說明本發明中匹配變更指示器304之另一種運作方式,首先,每個週期產生一布林常數,如步驟711。如果該布林常數為真,則電流選擇順序產生器305重新產生一電流選擇順序,如步驟712。由是,該匹配變更指示器304係於
每一週期決定該電流選擇順序產生器305是否重新產生一電流選擇順序。
此外,匹配變更指示器304亦可用以儲存一預設之數值,依此,則每隔固定時間,本發明之動態匹配方法將作動一次。
在本發明之一實施例中,一數位類比轉換器其輸入端係用以接收一4位元之數位信號。一般而言,其需要15個輸出電流大致相同之電流源,然而在本實施例中,使用25個輸出電流大致相同之電流源,換句話說,電流源之數目大於輸入信號所對應需要之數目。
在本發明之一實施例中,請參見第8A及8B圖,其係用以說明本發明之一具體實施電路架構,一數位類比轉換器80包含一時脈信號801用以定義該數位類比轉換器80之週期,一輸入端802用以在每個週期接收一組數位信號,一個由複數個輸出電流大致相同之電流源所組成之電流源矩陣803,一個匹配變更指示器804用以決定何時該重新產生一組電流選擇順序,一個電流選擇順序產生器805用以產生電流選擇順序,一個列編碼器(row encoder)806在每個週期根據當時所接收之該組數位信號決定哪幾列電流源被選為輸出電流源。每一列電流源包含一個行編碼器(column encoder)807在每個週期根據當時所接收之該組
數位信號以及當時知電流選擇順序決定哪幾個電流源被選為輸出電流源。每一個電流源若被所對應之列編碼器及行編碼器同時決定用於輸出,則該電流源將被連接至一輸出端808。
在本發明之一具體實施例中,請參見第9圖,一應用本發明之數位類比轉換器包含一輸入端用以接收一3位元之信號、一輸出端用以輸出類比信號及七個輸出電流大致相同之電流源,由左至右為第一至第七個電流源。其中,該數位類比轉換器被設定每一週期進行一次本發明所揭露之動態元件匹配法,且該預設變更量為1,依此,則每週期之起始點會向右移動一位,當起始點為第七個電流源時,下一週期起始點為第一個電流源。舉例而言,第一週期時,該數位類比轉換器將一起始點設定在第三個電流源,且接收一011之輸入信號,因此用以輸出之電流源為第三、第四、第五個電流源,如狀態91所示。當第二週期時,先進行一次動態元件匹配,則重新設定該起始點於第四個電流源。此時,接收一101之輸入信號,則用以輸出之電流源為第四到第七個電流源以及第一個電流源,如狀態92所示。在第三週期時,再進行一次動態元件匹配,設定該起始點於第五個電流源。此時,接收一010之輸入信號,則用以輸出之電流源為第五及第六個電流源,如狀態93所示。
在本發明之實施方法中雖僅提到輸出電流大致相同之電流
源,然每一輸出電流大致相同之電流源亦可以一一位元數位類比轉換器取代之,任何熟習技藝者當可輕易理解並據以實施。
本發明之最佳實施例詳述如上。然而此實施例非用以限制本發明,顯而易見地,在不脫離本發明之精神與範圍內,任何熟習技藝者得以完成許多更動及潤飾。本發明之專利保護範圍須視本說明書所附之申請專利範圍所界定者為準。
10‧‧‧數位類比轉換器
30,80‧‧‧數位類比轉換器
51‧‧‧第一電流選擇順序
52‧‧‧第二電流選擇順序
61‧‧‧優先順序
62,63,64,65‧‧‧符號
101,102,103,104,105,106,107,108,109,110,111,112,113,114,115,116,201,202,203,204,205,206,207‧‧‧一位元數位類比轉換器
301‧‧‧時脈信號
302‧‧‧輸入端
303‧‧‧電流源矩陣
304‧‧‧匹配變更指示器
305‧‧‧電流選擇順序產生器
306‧‧‧輸出端
307‧‧‧解碼裝置
401,402,403,404,701,702,703,704,711,712‧‧‧步驟
501,502,503,504,505,506,507,508,509,510,511,512,513,514,515‧‧‧電流源
801‧‧‧時脈信號
802‧‧‧輸入端
803‧‧‧電流源矩陣
804‧‧‧匹配變更指示器
805‧‧‧電流選擇順序產生器
806‧‧‧列編碼器
807‧‧‧行編碼器
808‧‧‧輸出端
91,92,93‧‧‧狀態
第1圖係為一先前技術如何決定輸出電流源之示意圖;第2圖係為另一先前技術如何決定輸出電流源之示意圖;第3圖係為本發明最佳實施例之電路示意圖;第4圖係為本發明最佳實施例之流程示意圖;第5圖係用以解釋本發明中電流順序產生器之一運作模式;第6A~6D圖中電流順序產生器之另一運作模式;第7A及7B圖係用以說明本發明中一匹配變更指示器之運作方式;第8A及8B圖係為實施本發明之一具體電路結構;以及第9圖係為實施本發明之一具體電路結構。
30‧‧‧數位類比轉換器
301‧‧‧時脈信號
302‧‧‧輸入端
303‧‧‧電流源矩陣
304‧‧‧匹配變更指示器
305‧‧‧電流選擇順序產生器
306‧‧‧輸出端
307‧‧‧解碼裝置
Claims (14)
- 一種改善數位類比轉換器積分非線性度之方法,該數位類比轉換器包含一時脈信號源用以定義該數位類比轉換器之週期及一輸入端用以在每個週期接收一輸入信號以及N個輸出電流大致相同之電流源用以輸出電流,其中N為一正整數,每個週期根據所接收之輸入信號,決定一用於輸出之電流源數目,該方法包含下列步驟:A.給定一電流源選擇順序,該電流源選擇順序係用以定義該N個電流源被選擇用以輸出之優先順序,根據該優先順序及該用於輸出之電流源數目,可決定每個週期用於輸出之電流源集合;以及B.每間隔一第一時間區間,重新設定該電流源選擇順序,使優先順序原為最高之k個電流源變成優先順序最低之k個電流源,其中k係一預先定義之整數常數,且1≦k<N。
- 如申請專利範圍第1項所述之方法,其中k=1。
- 如申請專利範圍第1項所述之方法,其中該第一時間區間係為m個週期,其中m為一正整數。
- 如申請專利範圍第3項所述之方法,其中m=1。
- 如申請專利範圍第3項所述之方法,其中m係一預先定義之正整數。
- 如申請專利範圍第3項所述之方法,其中m係由一數值產生器產生。
- 一種數位類比轉換器,包含:一時脈信號源,用以定義該數位類比轉換器之週期;p個電流源,用以輸出電流,其中每個電流源之電流大致相同,其中p為一正整數;一輸入端,用以在每個週期接收一n位元之輸入信號,該輸入信號係決定該複數個電流源中用於輸出之電流源數目,其中n為一正整數;一電流源選擇順序產生器,每隔一第一時間間隔,產生一電流源選擇順序,該電流源選擇順序係用以定義該p個電流源中每個電流源被選擇之優先順序,其中每次重新產生之電流源選擇順序係將前一次電流源選擇順序中,優先順序最高之特定數目電流源之優先順序改為優先順序最低之特定數目電流源;以及一編碼器,每個週期根據所接收之輸入信號及該電流源選擇順序決定該週期中,該p個電流源中一個或多個電流源用於輸出。
- 如申請專利範圍第7項所述之數位類比轉換器,更包含一匹配變更指示器,係決定該第一時間間隔。
- 如申請專利範圍第7項所述之數位類比轉換器,更包含一匹配變更指示器,係在每一週期決定該電流源選擇順序產生器是否重新產生一電流源選擇順序。
- 如申請專利範圍第7項所述之數位類比轉換器,其中該第一時間間隔係一預設數值。
- 如申請專利範圍第7項所述之數位類比轉換器,其中該第一時間間隔係為週期之m倍,其中m為一正整數。
- 如申請專利範圍第11項所述之數位類比轉換器,其中m=1。
- 如申請專利範圍第7項所述之數位類比轉換器,其中該特定數目電流源為一個電流源。
- 如申請專利範圍第7項所述之數位類比轉換器,其中p>2n -1。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101149982A TWI495271B (zh) | 2012-12-26 | 2012-12-26 | 動態元件匹配之方法及實現此方法之數位類比轉換器 |
US13/906,351 US8779959B1 (en) | 2012-12-26 | 2013-05-31 | Method of dynamic element matching and an apparatus thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW101149982A TWI495271B (zh) | 2012-12-26 | 2012-12-26 | 動態元件匹配之方法及實現此方法之數位類比轉換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201427287A TW201427287A (zh) | 2014-07-01 |
TWI495271B true TWI495271B (zh) | 2015-08-01 |
Family
ID=50974012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW101149982A TWI495271B (zh) | 2012-12-26 | 2012-12-26 | 動態元件匹配之方法及實現此方法之數位類比轉換器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8779959B1 (zh) |
TW (1) | TWI495271B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6232903B1 (en) * | 1994-12-22 | 2001-05-15 | Motorola, Inc. | Sequencing scheme for reducing low frequency tone generation in an analogue output signal |
US6556161B2 (en) * | 2000-04-04 | 2003-04-29 | Koninklijke Philips Electronics N.V. | Digital to analog converter employing dynamic element matching |
CN102130687A (zh) * | 2010-12-29 | 2011-07-20 | 上海贝岭股份有限公司 | 一种数模转换器的电流源开关阵列的序列排布方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8223055B2 (en) * | 2010-11-05 | 2012-07-17 | Texas Instruments Incorporated | Reduced-switching dynamic element matching apparatus and methods |
-
2012
- 2012-12-26 TW TW101149982A patent/TWI495271B/zh active
-
2013
- 2013-05-31 US US13/906,351 patent/US8779959B1/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6232903B1 (en) * | 1994-12-22 | 2001-05-15 | Motorola, Inc. | Sequencing scheme for reducing low frequency tone generation in an analogue output signal |
US6556161B2 (en) * | 2000-04-04 | 2003-04-29 | Koninklijke Philips Electronics N.V. | Digital to analog converter employing dynamic element matching |
CN102130687A (zh) * | 2010-12-29 | 2011-07-20 | 上海贝岭股份有限公司 | 一种数模转换器的电流源开关阵列的序列排布方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201427287A (zh) | 2014-07-01 |
US8779959B1 (en) | 2014-07-15 |
US20140176355A1 (en) | 2014-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7777658B2 (en) | System and method for area-efficient three-level dynamic element matching | |
Shen et al. | Random swapping dynamic element matching technique for glitch energy minimization in current-steering DAC | |
US10693483B1 (en) | Adaptive toggle number compensation for reducing data dependent supply noise in digital-to-analog converters | |
TW201713047A (zh) | 用於數位類比轉換器之低功率切換技術 | |
CN106899304B (zh) | 一种基于数据权重平均化方法的多比特sigma-delta调制器及调制方法 | |
US8537042B2 (en) | Multi-bit digital to analogue converter and a delta-sigma analogue to digital converter | |
KR20130115038A (ko) | 누산기 및 이를 포함하는 데이터 가중 평균화 장치 | |
US8872687B1 (en) | Digital to analog converting method and converter insensitive to code-dependent distortions | |
US7304593B2 (en) | Linearization circuit with digital element matching for digital-to-analog converters | |
US10411883B2 (en) | Devices and methods for multi-channel sampling | |
TWI495271B (zh) | 動態元件匹配之方法及實現此方法之數位類比轉換器 | |
CN111865310A (zh) | 时间交错式模拟至数字转换器装置及其控制方法 | |
KR100398013B1 (ko) | 선택 회로, d/a 변환기 및 a/d 변환기 | |
US6753799B2 (en) | Randomizer for sigma-delta-type converter | |
US9356617B2 (en) | Uniform distribution dithering in sigma-delta A/D converters | |
JP5129298B2 (ja) | DWA(Data−Weighted−Averaging)回路、それを用いたデルタシグマ変調器 | |
TWI825942B (zh) | 數位至類比轉換器及其操作方法 | |
CN103905051A (zh) | 动态元件匹配的方法及实现此方法的数字模拟转换器 | |
JP2010278669A (ja) | Da変換回路 | |
CN111181556B (zh) | 一种随机多相时钟产生电路 | |
JP2014027498A (ja) | Da変換装置および試験装置 | |
JP6976301B2 (ja) | デジタル・アナログ変換装置と補償回路 | |
CN117674842A (zh) | 数模转换器及其操作方法 | |
CN110036568B (zh) | 模数信号转换系统及方法 | |
KR20060101039A (ko) | 갈로이스 필드의 원소 재배열을 이용한 인터리빙 방법 |