CN1356800A - 扩频接收机的路径检索器 - Google Patents

Abstract

一种扩频接收机的路径检索器,包括多个相关器,每个相关器产生加密同步代码的复制代码,并确定复制代码和接收的扩频信号之间的相关值,通过连续移位有关所述扩频信号的复制代码,并以高于扩频信号的码片率的速率,每个所述相关器在接收的扩频信号和复制代码之间进行相关操作。

Description

扩频接收机的路径检索器

技术领域

本发明涉及扩频(CDMA)通信系统，具体地说，涉及用于扩频通信接收机中的路径检索器，通过在加密同步代码的复制品和接收的扩频信号之间进行相关，用于检测如瑞克(RAKE)解调器的分集解调器的多个通信路径的延迟特性。

背景技术

扩频系统中的分集组合是众所周知的技术，通过组合不同通信路径的分量信号获得接收信号的增益。这是通过单个路径延迟的知识获得的。为了确定单个路径的延迟，发送加密的同步代码作为时序信息。在接收站点，同步代码由接收的信号和加密的同步代码的复制信号之间的相关检测。单个通信路径的相关值表示它们的延迟特性。因为相关值必须根据一个接一个的码片获得，所以计算量是相当大的并且硬件的负担相当重。例如，如果加密的同步代码具有“P”个符号，每个符号的码片数是“S”，相关在“T”点进行，则对于检测同步代码，必须进行相乘和相加操作“P×S×T”次。

在扩频通信网络的现有技术基站接收机中，相关技术需要为每个移动用户使用T个相关器，每个基站所需的相关器的总数是m×T。

一种已知的技术通过在存储器中存储接收的扩频信号的P×T码片长度并重复地读取用于相关的存储数据减少相关器的数量。然而，需要大容量存储器保持这个信息量。

发明内容

因此，本发明的目的是提供一种需要少量相关器的用于扩频接收机的路径检索器。

按照本发明的第一方面，提供一种扩频接收机的路径检索器，用于接收包含加密同步代码的扩频信号，其中，接收机包括多个相关器，每个相关器产生加密同步代码的复制代码，并确定复制代码和接收的扩频信号之间的相关值。本发明的特征在于通过连续移位有关扩频信号的复制代码，以高于扩频信号的码片率的速率，每个相关器在接收的扩频信号和复制代码之间进行相关操作。

按照第二方面，提供一种扩频接收机的路径检索器，用于接收扩频信号，其中，接收机包括多个相关器，每个相关器产生加密同步代码的复制代码，并确定复制代码和接收的扩频信号之间的相关值。本发明的特征在于第一存储器存储接收的扩频信号。每个相关器以高于接收的扩频信号的码片率的速率从第一存储器中读取存储的扩频信号，并通过连续移位有关扩频信号的复制代码，以高于扩频信号的码片率的速率，在接收的扩频信号和复制代码之间重复地进行相关操作。提供第二存储器，用于初始化从每个相关器存储相关值的中间结果，随后，将存储的中间结果读入对应的一个相关器。每个相关器用码片间隔结束时执行的相关操作产生的相关值从第二存储器增加中间结果。

附图说明

以下将参考附图详细描述本发明，其中：

图1是并入本发明的路径检索器的扩频接收机的方框图；

图2是本发明第一实施例的路径检索器的方框图；

图3是图2的乘法器的方框图；

图4是图3的相乘结果的图表；

图5是图2的路径检索器的时序图；

图6是图2的加法器及与存储器有关的方框图；

图7是本发明第二实施例的路径检索器的方框图；

图8是图7的乘法器的方框图；

图9是图8的相乘结果的图表；

图10是图7的路径检索器的时序图；

图11是图8的加法器及与电路有关的方框图。

具体实施方式

参考图1，本发明的扩频接收机由N个天线系统或分集支路构成，每个分集支路包括天线1，用于接收在多路径衰减信道上传播的扩频信号，RF接收机或下转换器2，用于下转换接收的信号，A/D转换器3，用于把下转换的信号转换成数字形式，带通滤波器4，用于把数字信号的频率限制到预定的带宽。

为说明的目的，我们假设本发明的扩频接收机位于移动通信系统的基站。每个移动站被分配一个由信道化代码相乘的专用加密代码，以产生一个扩频代码。使用扩频代码对载有移动站信号的信息进行加密并在前一信道上发送到基站。同步代码用扩频代码加密并在前一信道上发送，以使得基站建立同步。

N个分集支路的输出被供给到路径检索器5和解调器6。后面将描述路径检索器5如何从发射机到各个天线1产生多通信路径的相关值。解调器6具有许多对应分集支路的RAKE指状物，以便使用相关值解调它们的输出信号。解码器7在解调信号上提供误差校正和解码处理。

如图2所示，本发明这个实施例的路径检索器5包括多个相同的相关器10-1至10-m，这些相关器的数量对应移动用户的数量。如果对于每个“m”用户在“T”点确定相关值，相关器10的数量由T×m/Q给出，其中Q是每个相关器必须在加密的信号之间重复相关操作的次数。如果扩频信号的码片率是3.84MHz，相关器的工作速度是61.44MHz，则整数“Q”等于16。如果T＝Q，则相关器10的数量等于移动用户的数量。另外，相关器10数量的增加取决于相关点的数量。只要整数T不大于整数Q，则需要产生足够延迟信息量的相关器的数量就大大少于现有技术中要求的相关器的数量。可以看出，通过提高相对扩频信号码片率的相关器的运算速度，就可以减少相关器的数量。

为m个用户的加密代码提供了多个PN(伪噪声)产生器11-1至11-m。控制器12提供整个时序和相关器的选择功能。

每个相关器10由使用控制器12的控制信号的选择器14构成，以选择对应用户的一个加密信号，并供给具有选择的加密代码的复制产生器15。复制产生器15包括映射表15A，在该映射表中，同步代码被映射到信道化代码。通过对应接收的扩频信号的控制器12从映射表15A选择信道化代码和对应同步代码之一。选择的信道化代码被供给到乘法器电路15B，在乘法器电路15B中，选择的信道化代码与从选择的PN产生器的加密代码相乘，以产生相同于移动用户使用的扩展代码。由于接收的扩频信号包含加密的同步代码，所以在前一信道中使用的扩展代码以这种方式被再现。然后，再现的扩展代码由扩展电路15C使用，用于对选择的同步代码加密，产生发射的加密同步代码的复制代码。

带通滤波器4的输出信号被供给到选择器16，并由控制器12选择一个选择器，并供给到乘法器17。在乘法器17中，以高于接收的扩频信号的码片率的速率，相关操作在选择的带通滤波器4的复制信号和输出信号之间重复地进行。

如图3详细示出的一样，乘法器17包括移位寄存器41和42。如果加密的同步代码具有2560个码片，相关点的数量(T)是16，那么，移位寄存器41具有2560个级，用于从扩展电路15C装载加密的同步代码，并以码片率3.84MHz被驱动，并通过再循环路径44移位和再循环存储的码片。以为寄存器42具有T×Q(256＝16×16)级，其被分成16个级Q0-Q15的16组，每组的所有Q0-Q15被分别连接到移位寄存器的R0-R15级。这些寄存器级也被指定到T0-T15级，因为它们对应T＝16个相关点。为相应供给的负载脉冲，移位寄存器42以码片率3.84从T0-T15接收码片数据。结果，移位寄存器41的级T0-T15上的每16个码片作为相同的16个码片被复制在移位寄存器42的Q0-Q15级上，其总数是256个码片。为响应移位脉冲，移位寄存器42以高于码片率16倍的61.44MHz被驱动，以便通过再循环路径45移位和循环复制的码片。

提供了多个乘法器单元43-1至43-16。这些乘法器单元43的第一输入端连接到寄存器42的16级Q0，它们的第二输入端一起连接到选择器16的输出端，以接收扩频信号。为方便起见，扩频信号表示为信号码片S0、S1、、、S2559的顺序。每个信号码片被供给到乘法器单元43，用于与在移位寄存器41上运动的码片匹配(或相乘)。因此，对于每个信号码片，在复制的码片顺序上的具有T＝16点的分辨率的码片间隔期间，重复执行Q＝16次的相乘。

当复制的256个码片以61.44MHz的速率沿着寄存器42各级移动时，选择器16的输出信号在与这些码片匹配时被供给到一个码片，以便从乘法器单元43-1至43-16产生多个相乘的值。

下面参考图4描述图3的一个相乘处理的例子，假设当复制码片#1至#2560被分别存储在级R0至R2559中时，信号码片S0至S15被供给到乘法器单元43。可以看出，信号码片S0同时地与R0至R15级的复制码片#1至#16相乘，通过在寄存器42的Q0至Q15级上重复地相乘它们的16个复制码片，产生了256个相乘的值。当供给信号码片S1时，移位寄存器41向左移动一个码片的位置，使得码片#2至#17倍转入寄存器42。因此，信号码片S1与寄存器42的Q0至Q15级上的这些码片的复制码片相乘，产生256个相乘的值。如图5所示，在随后的信号码片上重复该处理，在信号码片S0至S15的周期内，产生了总数为4096个相乘值。

回到图2，乘法器17的输出值被供给到加法器18，加法器将相乘值相加并供给到双端口RAM 19作为相关值的中间结果，并存储在对应每个相乘处理的间隔，然后，读取这个存储器作为前面的值。

如图6详细示出的一样，加法器18包括多个加法器单元18-1至18-16，加法器由乘法器17的输出信号分别供给。对应相关点T0至T15的一组加法器单元的输出值被存储在存储器19的各个存储位置。当后一组相乘值从乘法器17供给到加法器单元18时，访问存储器，以读出它的内容并馈送它们到加法器单元，以便新的相乘值在加法器单元18-1至18-16中用对应的前面的值相加。使用相加的值更新存储器19存储的前面的值。重复这种处理，直到为每个码片间隔进行16次相乘和相加处理，以便产生相关值。以这种方式从每个相关器10产生的相关值通过输出门20被传送到解调器6。

解调器使用相关值作为通信路径的延迟特性，以已知的方式控制它的RAKE指状物。

从前述可以看出，本发明使用少量的相关器获得了高清晰度路径延迟数据。

因为每次访问双端口RAM19必须进行相乘和相加处理，所以需要宽带访问这个存储器。通过减少重复访问的数量，则所要求的存储器的带宽尽可能的窄。

图7所示的本发明第二实施例满足了这个需要。在这个改进中，两个双端口RAM 31和32被分别提供在相关器10-1至10-m的输入和输出端作为共用存储区域。这些存储器的读-写操作由控制器12控制。

所有带通滤波器4的输出信号被供给到输入RAM 31并存储在这个存储器中用于16个连续的码片间隔。存储的信号从这个存储器读出后到选择器16，选择这些信号之一并耦合到每个相关器的乘法器21。

如图8详细示出的一样，乘法器21基本上类似于图3的乘法器17。乘法器21的不同点在于移位寄存器41以码片率3.84MHz的1/16被驱动，并且移位寄存器42响应发生在相同的3.84/16MHz的负载脉冲，存储的码片在码片率3.84MHz下移位。RAM 31的16个信号码片通过选择器16供给，并分别供给到乘法器单元43-1至43-16。

参考图9和图10将会理解图8的乘法器的工作情况，假设，当复制码片#1至#2560被存储在级R0至R2559中时，信号码片S0至S15被供给到乘法器单元43-1至43-16。信号码片S0值S15分别与R0至R15级的复制码片#1至#16相乘，通过在第一码片间隔期间在所有寄存器42的Q0级上乘以它们的16个复制码片，产生256个相乘值。在第二个码片间隔期间，移位寄存器42向左移位一个码片的位置，使得复制码片#2至#17的的复制码片从Q1级移位到Q0级。因此，信号码片S0值S14在寄存器42的Q0级上与这些码片的复制码片相乘，产生了256个相乘值。如图10所示，在随后的码片间隔期间重复该处理，直到码片S0至S15分别与#16至#31码片相乘，在16个码片间隔期间，#16至#31码片已经从Q15级移位到Q0级，在16个码片间隔期间共产生了4096个相乘值。

如图11详细示出的一样，加法器22包括多个加法器单元22-1至22-16，加法器分别由乘法器21的输出信号供给。对应相关点T0至T15的这些加法器单元的输出信号被存储在延迟存储器或触发器23的各个存储位置，用于对应乘法操作的间隔。当后一组新相乘值从乘法器21供给到加法器单元22时，触发器23供给存储的值到选择器24。选择器24把这些信号传送到加法器22作为前面的值，它们从乘法器21用新值相加起来。相加的输出被馈送到触发器23，以更新前面的值。触发器23的输出也被供给到输出RAM 32并通过重写前面的值存储在各个存储位置。该处理继续进行下去，直到相乘被重复15次，以至前面15个值的总值被存储在对应每个相关点T0至T15的存储器32的存储位置。在16个计算结束时，选择器24切换它的路径并访问存储器32，以读出前面计算的中间结果。存储器32的输出分别通过选择器24的切换路径到加法器22，其中，中间结果被相加成最后结果，在触发器23的输出端产生了16个相关值。

输出门33能够把这种方式获得的相关值传送到解调器16。

Claims (8)

1.一种扩频接收机的路径检索器，用于接收包含加密同步代码的扩频信号，其中，接收机包括多个相关器(10)，每个相关器产生所述加密同步代码的复制代码，并确定复制代码和接收的扩频信号之间的相关值，其特征在于：通过连续移位有关所述扩频信号的复制代码，并以高于扩频信号的码片率的速率，每个所述相关器在接收的扩频信号和复制代码之间进行相关操作。

2.按权利要求1所述的路径检索器，其特征在于每个所述的相关器(10)包括乘法器(17)，用于以较高速率把所述扩频信号和所述复制码片相乘；加法器(18)，用于把乘法器的输出信号与前面的值相加；存储器(19)，用于存储所述加法器的输出信号作为相关值的中间结果，并直到获得相关值之前，把存储的信号供给到所述加法器作为所述的前面的值。

3.一种扩频接收机的路径检索器，用于接收扩频信号，其中，接收机包括多个相关器(10)，每个相关器产生加密同步代码的复制代码，并确定所述复制代码和接收的扩频信号之间的相关值，其特征在于：

第一存储器(31)存储接收的扩频信号；

每个相关器(10)以高于所述接收的扩频信号的码片率的速率，从第一存储器(31)读取存储的扩频信号，并通过连续移位有关扩频信号的复制代码；以高于扩频信号的码片率的速率，在读取的扩频信号和所述复制代码之间重复地进行相关操作；

提供第二存储器(32)，用于初始化从每个所述相关器(10)存储相关值的中间结果，随后，将存储的中间结果读入对应的一个所述相关器；以及

每个相关器(10)用码片间隔结束时执行的相关操作产生的相关值从第二存储器(32)增加中间结果。

4.按权利要求3所述的路径检索器，其特征在于，每个所述的相关器(10)包括乘法器(17)，用于以所述较高速率把来自第一存储器(31)的扩频信号和所述复制码片相乘；加法器(18)，用于把乘法器的输出信号与前面的值相加；延迟装置(21)，用于延迟加法器的输出信号；选择器(24)，在码片间隔的开始部分把延迟的输出信号供给到所述加法器作为所述前面的值，并在码片间隔结束时把来自所述第二存储器(32)存储的中间结果供给到所述加法器。

5.一种扩频接收机的路径检索器，用于接收含有加密同步代码的扩频信号，它包括：

接收所述扩频信号的多个天线系统(1、2、3)，用于产生表示多个通信路径特性的多个输出信号；

多个相关器(10)，用于接收所述天线系统的输出信号，每个相关器包括：

复制产生器(15)，用于产生所述加密的同步代码的复制代码；

乘法器(17)，通过连续移位有关所述扩频信号的复制代码，并以高于所述扩频信号的码片率的速率，在所述一个输出信号和所述复制码片之间进行相乘操作；

加法器(18)，用于把所述乘法器的输出信号与前面的值相加；以及

存储器(19)，用于存储所述加法器的输出信号并把存储的输出信号反馈到所述加法器作为所述的前面的信号。

6.按权利要求5所述的路径检索器，其特征在于所述的乘法器(17)包括：

第一移位寄存器(41)，用于存储所述复制码片并连同一系列的级再循环存储的复制码片；

第二移位寄存器(42)，具有被分成多个组的多个级，多个级分别对应所述第一移位寄存器部分的级，每组的级一起被连接到所述部分的一个级，用于装载码片数据，在所述第一移位寄存器中每次由一个级移位复制的码片，并连同第二移位寄存器再循环装载的码片数据；以及

多个乘法器单元(43)分别与所述第二移位寄存器(42)的所述级的组有关，每个乘法器连接到第二移位寄存器的级的有关组的一个级，用于把所述天线系统的一个输出信号与所述第二移位寄存器的码片数据相乘。

7.一种扩频接收机的路径检索器，用于接收包含加密的同步代码的扩频信号，包括：

多个天线系统(1、2、3)，用于接收所述扩频信号，并产生表示多个通信路径特性的多个输出信号；

第一存储器(31)，用于存储所述天线系统的输出信号为码片间隔的预定长度；

多个相关器(10)，用于从所述第一存储器(31)接收一个存储的输出信号，每个相关器包括：

复制产生器(15)，用于产生所述加密的同步代码的复制代码；

乘法器(21)，通过连续移位有关所述第一存储器(31)的输出信号的复制代码，并以高于所述扩频信号的码片率的速率，在所述第一存储器(31)的输出信号和所述复制码片之间进行相乘操作；

加法器(22)，用于把所述乘法器的输出信号与前面的信号相加；

连接到所述加法器输出端的延迟装置(23)，以产生延迟的输出信号；

选择器(24)开始把延迟的输出信号重复地供给到所述加法器作为所述的前面的信号，以在所述延迟装置的输出端产生相关值的中间结果；

第二存储器(32)连接到每个所述相关器的延迟装置的输出端，用于存储所述的中间结果；

所述选择器(24)把从第二存储器(32)读出的中间结果读如所述加法器(22)以在所述延迟装置(23)的输出端获得最后结果时获得所述的相关值。

8.按权利要求7所述的路径检索器，其特征在于所述的乘法器(21)包括：

第一移位寄存器(41)，用于存储所述复制码片并连同一系列的级再循环存储的复制码片；

第二移位寄存器(42)，具有被分成多个组的多个级，多个级分别对应所述第一移位寄存器部分的级，每组的级一起被连接到所述部分的一个级，用于装载码片数据，在所述第一移位寄存器中每次由一个级移位复制的码片，并连同第二移位寄存器再循环装载的码片数据；以及

多个乘法器单元(43)分别与所述第二移位寄存器(42)的所述级的组有关，每个乘法器单元连接到第二移位寄存器的级的有关组的一个级，用于把存储的码片数据与所述第一存储器(31)的输出信号的一个连续排列的并行码片相乘。

Images