CN1354568A - 通信系统用仪器和半导体集成电路装置 - Google Patents

通信系统用仪器和半导体集成电路装置 Download PDF

Info

Publication number
CN1354568A
CN1354568A CN01135078.4A CN01135078A CN1354568A CN 1354568 A CN1354568 A CN 1354568A CN 01135078 A CN01135078 A CN 01135078A CN 1354568 A CN1354568 A CN 1354568A
Authority
CN
China
Prior art keywords
semiconductor layer
communication system
doped layer
instrument
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01135078.4A
Other languages
English (en)
Other versions
CN1254026C (zh
Inventor
横川俊哉
高桥邦方
内田正雄
北畠真
楠本修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1354568A publication Critical patent/CN1354568A/zh
Application granted granted Critical
Publication of CN1254026C publication Critical patent/CN1254026C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/7725—Field effect transistors with delta-doped channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种通信系统用仪器,包括:在SiC衬底上集成了肖特基二极管、MOSFET、电容器以及电感器的半导体装置。在SiC衬底10上,从下至上依次设置有:把含有高浓度的n型杂质(氮)的δ掺杂层12a和非掺杂层12b相互叠层在一起形成的第一叠层部12;把含有高浓度的p型杂质(铝)的δ掺杂层13a和非掺杂层13b相互叠层在一起形成的第二叠层部13。δ掺杂层的载流子扩散到非掺杂层。而且,由于非掺杂层中的杂质浓度较低,所以杂质离子的散乱减少,能得到低电阻和高耐压值。适合配置在使用温度、空间上的限制等非常苛刻的条件下。

Description

通信系统用仪器和半导体集成电路装置
技术领域
本发明涉及一种配置有用于高耐压、大电流的半导体电源装置的半导体集成电路装置和使用该半导体集成电路装置的便携式终端、基地电台等的通信系统用仪器。
背景技术
因为炭化硅(SiC)是比硅(Si)的带间距大的半导体，具有很高的绝缘耐压性，并且，在高温下也是稳定的半导体，所以用SiC衬底形成的有源元件将有望应用于下一代的电源装置和高温工作装置。
一般情况下，电源装置是进行大功率转换和控制的装置的总称，被称为功率二极管、功率晶体管等。而且，作为电源装置的应用，有例如配置在作为通信系统的移动式电台来发挥作用的便携式终端设备、汽车电话、以及基地电台等上面的晶体管、二极管等，可以说，今后电源装置的应用领域将会更加广泛。
在一般情况下，为了实现这些用途，采用下面所述的构成：即把内藏有电源装置的多个半导体芯片按照其用途和目的，用配线连接起来并容纳在一个封装内，使之模块化。例如，在印刷电路板上，预先按用途形成相应的布线，使之构成电路，通过在印刷电路板上安装各半导体芯片，由半导体芯片和布线来构成所需的电路。在此，作为现有的配置了半导体电源装置的电路的例子，就使用了肖特基二极管和MESFET的无线基地电台的收发信电路进行说明。
图20是文献(“开辟信息通信新时代的高频·光半导体装置p124”，上田大助，平成11年12月1日，电子信息通信学会发行)中所述的表示现有基地电台(通信系统的基地电台)内部结构的电路框图。如该图所示，它包括：天线主体、天线部、接收放大部、发送放大部、无线收发部、基带信号处理部、接口部、交换控制部、控制部、电源部。接收放大部由两段构成，每一段由滤波器和低噪音放大器(LNA)串联在一起组成。在无线收发部中配置有用于把局部放大器和高频发送器的输出混合后生成高频信号的混频器。在发送放大器中配置有驱动放大器、滤波器、中间放大器和包含四个主放大器的电源分配·合成电路。而且，还设有与用于处理声音信号的基带信号处理部、接口部以及交换网(网络)连接的交换控制部。
在此，在现有的基地电台中，主放大器由输入匹配电路和使用GaAs衬底形成的场效应晶体管(MESFET)构成，为了实现阻抗的匹配，在输入一侧、输出一侧配置有电容、电感和电阻元件。
并且，在控制部、基带信号处理部、接口部和交换控制部中，配置有在硅衬底上形成的MOSFET、二极管、电容和电阻元件等。作为独立的芯片，形成特别需要大面积的电容(电容器)和电感等部件。
但是，在以上所述的现有通信系统中，存在着下面所述的问题。
在以上所述的现有基地电台中，一般是用GaAs衬底来形成收发信电路等的最重要部分即信号放大用元件。因为GaAs的耐热性差，所以为了抑制温度的上升，就需要具有很强的冷却能力的冷却装置，为了维持基地电台，就需要很大的营业成本。并且，当应用于便携式终端时，虽然需要使电路小型化，但是GaAsMESFET等耐热性差的元件在位置上受到严格的制约，即它必须远离由于高频信号的作用而容易上升到高温的FET和电感。虽然在各部件的位置关系上下了各种工夫，但其结果却只能使收发信电路本身大型化。
而且，收发信电路等的最重要部分即信号放大用元件，特别是在放大大电力所需的部分中，虽然设置有多个MESFET，但是伴随着高频信号频率的升高，来自MESFET的反射波所造成的影响叠加，因此很难实现阻抗的匹配。其结果，为了使阻抗匹配就要花费很多的时间来进行调整。
发明内容
鉴于以上所述问题的存在，本发明的目的在于：提供一种利用了适于配置在使用温度、空间上的限制等都非常苛刻的条件下的有源元件的通信系统用仪器。
为了实现以上所述目的，本发明的通信系统用仪器，是配置在通信系统中，并具有用化合物半导体形成的有源元件的仪器，所述有源元件包括：
设置在衬底上的化合物半导体层；
设置在所述化合物半导体层的上面，并且使作为载流子飞越区域来发挥作用的至少一个第一半导体层，和含有高浓度的载流子用杂质并且其膜厚度比所述第一半导体层更薄，并且因量子效应导致在其中能分布载流子的至少一个第二半导体层相互连接在一起而构成的活性区域。
根据该结构，第二半导体层内的载流子扩散到第一半导体层，其状态为载流子分布到整个活性区域中。而且，当有源元件工作时，因为第一半导体层中的杂质浓度较低，所以第一半导体层中的杂质离子散乱减少。因此，当采用MESFET和肖特基二极管作为所述有源元件时，因为能得到非常高的载流子飞越速度，所以利用低电阻性就能得到大电流。并且，尽管活性区域中的平均杂质浓度比较高，但是在截止状态下，活性区域整体被耗尽化，在活性区域中不再存在载流子，所以由杂质浓度较低的第一半导体层决定耐压，在化合物半导体层整体中能获得较高的耐压值。
因此，通过把具有高耐压值和低电阻性(即高电流驱动力)的有源元件配置在通信系统中，就能减少通信系统用仪器中有源元件的数量，就能实现仪器的小型化，并使阻抗调整变得比较容易。
通过分别把多层所述第一半导体层和第二半导体层叠层在一起，就能更好地发挥以上所述的作用。
通过采用卧式肖特基二极管作为所述有源元件，就能把肖特基二极管与MESFET等一起集成化到同一衬底上，因此，特别是在处理高频信号的通信系统用仪器中，能使阻抗的匹配变得比较容易，并且还能发挥能提高工作频率这一显著作用。
通过把具备设置在所述第一半导体层上的栅绝缘膜、设置在所述栅绝缘膜上的栅极、设置在所述化合物半导体层中的所述栅极两侧的源极区域和漏极区域的MISFET作为所述有源元件，由于第一半导体层内的杂质浓度较低，所以栅绝缘膜中和栅绝缘膜—化合物半导体层间的界面附近捕获的第二导电型电荷的数量也降低，对电荷导致的载流子飞越的妨碍作用减小。并且，当由于量子效应而导致载流子扩散时，因为第二半导体层内的杂质捕获了第一导电型电荷，所以能补偿栅绝缘膜中和栅绝缘膜—化合物半导体层间的界面附近捕获的第二导电型电荷所导致的载流子飞越。因此，能进一步提高通道迁移度。
由于还包括设置在所述化合物半导体层上的电容器和电感器，所以能构成利用化合物半导体层的MMIC。而且，由于把电容器和电感器集成化到同一衬底上，所以能使阻抗匹配变得更加容易。
通过把SiC层作为所述化合物半导体层，就能实现利用了SiC的较大带间距离的高耐压性和利用了高耐热性的元件的高集成化。
所述仪器可以是通信系统的基地电台或移动电台中的任意一种。
所述通信系统可以是携带电话、PHS、汽车电话以及PDA中的任意一种。
通过把所述有源元件配置在所述通信系统的发送部，就能活用特别适用于大功率化的结构。
本发明的半导体集成电路装置，具有用化合物半导体形成的有源元件，所述有源元件包括：
设置在衬底上的化合物半导体层；
设置在所述化合物半导体层的上面，并且使作为载流子飞越区域来发挥作用的至少一个第一半导体层，和含有高浓度的载流子用杂质并且其膜厚度比所述第一半导体层更薄，并且因量子效应导致在其中能分布载流子的至少一个第二半导体层相互连接在一起而构成的活性区域。
根据该结构，第二半导体层内的载流子扩散到第一半导体层，其状态为载流子分布到整个活性区域中。而且，当有源元件工作时，因为第一半导体层中的杂质浓度较低，所以第一半导体层中的杂质离子散乱减少。因此，当采用MESFET和肖特基二极管作为所述有源元件时，因为能得到非常高的载流子飞越速度，所以利用低电阻性就能得到大电流。并且，尽管活性区域中的平均杂质浓度比较低，但是在截止状态下，活性区域整体被耗尽化，在活性区域中不再存在载流子，所以由杂质浓度较低的第一半导体层决定耐压，在化合物半导体层整体中能获得较高的耐压值。
而且，在本发明的半导体集成电路装置中，也能采用与以上所述的通信系统用仪器相同的理想结构。
附图说明
下面，简要说明附图。
图1是简要表示本发明的实施例中的通信系统结构的框图。
图2是更加详细地表示本发明实施例中的通信系统的基地电台内部结构的电路框图。
图3是表示配置在图1所示的收发信放大部中的主放大器的结构例的电路图。
图4是本发明实施例中在SiC衬底上集成肖特基二极管、MESFET、MOSFET、电容器和电感器而形成的半导体装置的剖面图。
图5是表示在本发明的实施例中形成的活性区域的深度方向的掺杂剂浓度分布的图。
图6(a)是模式化地表示本发明实施例中的第一叠层部在深度方向上的氮浓度曲线和载流子分布之间关系的图，(b)是表示沿着第一叠层部的深度方向的传导带端形状的局部导带图。
图7(a)是表示模拟具有厚度为10nm的δ掺杂层的样品A中的导带端的带结构所得到的结果的图，(b)是表示模拟载流子浓度分布所得到的结果的图。
图8(a)是表示模拟具有厚度为20nm的δ掺杂层的样品B中的导带端的带结构所得到的结果的图，(b)是表示模拟载流子浓度分布所得到的结果的图。
图9(a1)～(c3)是表示本发明实施例的肖特基二极管和现有的肖特基二极管，由偏压的变化而导致的导带端形状变化的能带图。
图10是表示对本发明实施例的MESFET的漏极电流和漏极电压之间关系的栅电压依存性(I-V特性)进行测定后所得到的结果的图。
图11(a)～(c)是表示在实施例的半导体装置制造工序中，从形成第一、第二叠层部到形成元件分离区域的工序的剖面图。
图12(a)～(c)是表示在实施例的半导体装置的制造工序中，从形成源极·漏极区域到形成各元件的电极或导体膜的工序的剖面图。
图13(a)、(b)是表示在实施例的半导体装置制造工序中，从形成电容器的上部电极到形成各元件向导体部的接触孔的工序的剖面图。
图14是简要表示图1所示的通信系统中的携带电话终端(移动式电台)的一个例子的图。
图15是表示图2或图14所示的混频器的电路结构例的电路图。
图16是表示含有图14所示的SPDT开关的高输出开关电路、或配置在图2所示的天线部的高输出开关电路的例子的电路图。
图17是表示实施例中的图3所示的主放大器的其他结构例(第一变形例)的图。
图18是表示所述实施例中的图3所示的主放大器的其他结构例(第二变形例)的图。
图19是简要地表示并列配置有2个主放大器的第三变形例的基地电台构成的电路框图。
图20是表示现有基地电台(通信系统的基地电台)的内部结构的电路框图。
符号说明
下面简要说明附图符号。
10-SiC衬底，11-元件分离区域，12-第一叠层部，12a-n型掺杂层，12b-非掺杂层，13-第二叠层部，13a-p型掺杂层，13b-非掺杂层，20-肖特基二极管，21-肖特基电极，22-电极引出层，23-欧姆电极，30-pMOSFET，32-栅极，33a-源极区域，33b-漏极区域，34-源极，35-漏极，40-nMOSFET，41-栅绝缘膜，42-栅极，43a-源极区域，43b-漏极区域，44-源极，45-漏极，50-电容器，51-基底绝缘膜，52-下部电极，53-电容绝缘膜，54-上部电极，60-电感器，61-电介质膜，62-导体膜，70-层间绝缘膜，71-触点，74-接触孔，75-垫，100-交换网(网络)，101-基地电台，102-便携式终端，111-天线，112-接收放大部，113-发送放大部，114-无线收发部，115-控制部，116-有线连接部，117-基带信号处理部，118-接口部，119-交换控制部，120-电源部，121-天线，122-接收放大部，123-发送放大部，125-控制部，131-滤波器，132-低噪音放大器(LNA)，134-混频器，135-驱动放大器，136-滤波器，137-中间放大器，138-主放大器。
具体实施方式
下面，参照附图简要说明本发明的实施例。
图1简要表示本发明的实施例中的通信系统结构。如同图所示，本实施例的通信系统包括通过交换网100(网络)相互连接起来的多个基地电台101和用于通过各基地电台101相互进行通信的携带电话终端102。各基地电台101包括下面各部分：用于收发无线电波的天线装置111、具有放大由天线装置111接收的无线电波信号的功能的接收放大部112、用于向天线装置111发送放大了的高频信号的发送放大部113、与接收放大部112和发送放大部113连接在一起的无线收发部114、用于控制各装置的动作的控制部115、用于在基地电台101和交换网100之间接通信号的有线连接部116。并且，携带电话终端102包括以下所述部分：用于收发无线电波的天线装置121、具有放大由天线装置121接收的无线电波信号的功能的接收放大部122、用于向天线装置121发送放大了的高频信号的发送放大部123、用于控制各装置的动作的控制部125。
图2是更加详细地表示各基地电台101的内部结构的电路框图。如同图所示，天线装置111由天线主体111a和用于切换天线主体111a的收发信状态的天线部111b构成。并且，接收放大部112由两段构成，每一段中由滤波器131和低噪音放大器(LNA)132串联在一起构成。无线收发部114中配置有用于把局部放大器和高频发送器的输出混合后生成高频信号的混频器134。发送放大器113中配置有驱动放大器135、滤波器136、中间放大器137和主放大器138。有线连接部116由用于处理声音信号的基带信号处理部117、接口部118、和与交换网(网络)100连接在一起的交换控制部119构成。
图3是表示图1所示的发送放大器113中配置的主放大器138的构造的电路图。如同图所示，主放大器138由在栅极通过输入电路接受输入信号Pin且从漏极输出输出信号Pout的MESFET构成。并且，在MESFET的栅极上，通过电阻Rg附加栅偏压Vg，在MESFET的漏极上，通过扼流圈电感附加电源电压Vd，MESFET的源极接地。并且，在输入电路中设置有：用于向MESFET提供输入信号Pin的输入端子Tin；用于通过信号源电阻Rs向输入端子Tin提供电力的信号源；构成输入阻抗匹配电路的电容C1、Cin和微波传输带线路。输出电路中设置有：用于通过输出电路向外部发送输出信号的输出端子Tout；构成输出阻抗匹配电路的电容C2、Cout和微波传输带线路。另外，当用双极晶体管代替MESFET时，在双极晶体管的发射极和接地之间，可配置虚线所示的二极管。
通信中使用的功率放大器要求具有高效率、低失真的特性。一般情况下，在高频用电源装置中，效率和失真是一种平衡的关系。功率放大器中，在确保低失真的同时，提高效率是很重要的。如同图所示，在输入阻抗匹配电路中，调整并联连接的电容Cin的电容值和微波传输带线路的Lin的长度，应尽量使从输入端子Pin观察MESFET一侧的反射系数变小。在此，电容C1、C2是用来阻止电流的电容器，在高频区域，阻抗变得很低。用于提供栅偏压的电阻Rg，被设置为比输入阻抗高的值，使高频电力不会泄漏。用来提供漏极偏压的扼流圈电感的电感值、电容C1和C2的电容值、电阻Rg的电阻值对高频区域的阻抗不产生影响。
半导体装置的例子
在此，说明本发明的特征部分，即基地电台101的各电路中配置的晶体管、二极管等有源元件和电容、电感等无源元件集成后形成的半导体装置。
图4是本发明的实施例中的在SiC衬底上集成肖特基二极管、MESFET、MOSFET、电容和电感而形成的半导体装置(半导体集成电路装置)的剖面图。
在4H-SiC衬底即SiC衬底10上，从下至上依次设置有下面所述各层：含有低浓度的n型杂质(氮)的第一低浓度掺杂层15；含有高浓度的n型杂质(氮)的δ掺杂层和非掺杂层相互连接在一起形成的第一叠层部12(成为载流子飞越区域的活性区域)；含有低浓度的p型杂质(铝)的第二低浓度掺杂层16；含有高浓度的p型杂质(铝)的δ掺杂层和非掺杂层相互连接在一起形成的第二叠层部13(成为载流子飞越区域的活性区域)。把所述第二叠层部13和第二低浓度掺杂层16的一个区域去掉，在衬底上露出第一叠层部12的一部分。而且，为了使各叠层部12、13和各低浓度掺杂层15、16等各元件彼此间隔起来，设置有在沟道中嵌入氧化硅薄膜而形成的元件分离区域11。另外，低浓度掺杂层15、16都可以是非掺杂层。
在此，把图4的下方放大显示，第一叠层部12的结构是：由含有高浓度(例如1×1018atoms·cm-3)氮的厚度约为10nm的n型掺杂层12a、由非掺杂4H-SiC单晶构成的厚度约为50nm非掺杂层12b各五层相互连接在一起。另一方面，第二叠层部13的结构是：由含有高浓度(例如1×1018atoms·cm-3)铝的厚度约为10nm的p型掺杂层13a、由非掺杂4H-SiC单晶构成的厚度约为50nm非掺杂层13b各五层相互连接在一起。而且，n型掺杂层12a和p型掺杂层13a的厚度很薄，使量子效应导致的载流子向非掺杂层12b、13b的渗出成为可能。如后所述，n型掺杂层或p型掺杂层的杂质浓度曲线，对于掺杂层的基底几乎是δ函数的形状。在此，在本说明书中，把n型掺杂层12a和p型掺杂层13a称作所谓的δ掺杂层。并且，把代表陡的浓度斜度的多个高浓度掺杂层(δ掺杂层)与低浓度掺杂层(非掺杂层)相互连接在一起的构造称作多重δ掺杂层。
并且，在SiC衬底10上的第一叠层部12露出的部分上，设置有肖特基二极管20(整流元件)、MESFET30(功率放大器)。在SiC衬底10上的第二叠层部13，在存在于最上部的部分上，设置有nMOSFET40(开关元件)、电容50(电容元件)、电感60(感应元件)。即构成图3所示的发送放大部113的主放大器138的MESFET、二极管(虚线部分)、电容、电感与图2所示的基带信号处理部117等中配置的MOSFET设置在一块SiC衬底上。
所述肖特基二极管20包括以下所述部分：与第一叠层部12肖特基接触的由镍(Ni)构成的肖特基电极21；在第一叠层部12中注入高浓度(例如约1×1018atoms·cm-3)氮后形成的电极引出层22；与电极引出层22电阻接触的由镍(Ni)构成的欧姆电极23。
所述MESFET30包括以下所述部分：与成为第一叠层部最上部的非掺杂层12a肖特基接触的由Ni合金薄膜构成的肖特基栅极32；设置在第一叠层部12的肖特基栅极32的两侧区域上，与第一叠层部12电阻接触的源极34和漏极35。但是，也可以在与第一叠层部的源极34、漏极35接触的区域导入高浓度的氮。
所述nMOSFET40包括以下所述部分：第二叠层部13上形成的由SiO2构成的栅绝缘薄膜41；在栅绝缘薄膜41上形成的由Ni合金薄膜构成的栅极42；在第二叠层部13两侧的区域注入浓度为1×1018cm-3的氮后形成的n型源极区域43a和漏极区域43b；分别与源极区域43a和漏极区域43b电阻接触的由Ni合金薄膜构成的源极44和漏极45。另外，在第一叠层部12内的区域中，通过形成绝缘栅极，p型源·漏极区域等，不用说当然能设置pMOSFET。
所述电容50包括以下所述部分：第二叠层部13上设置的由SiN薄膜形成的基底绝缘薄膜51；在该基底绝缘薄膜51上设置的由白金(Pt)薄膜构成的下部电极52；在下部电极52上设置的由BST等高电介质膜构成的电容绝缘薄膜53；隔着电容绝缘薄膜53在下部电极52的对面的由白金(Pt)薄膜构成的上部电极54。
所述电感60包括以下所述部分：第二叠层部13上设置的由SiN薄膜构成的电介质膜61；在该电介质膜61上形成的由螺旋状Cu薄膜构成导体薄膜62。在此，导体薄膜62的宽度约为9μm，导体薄膜62彼此间的间隙约为4μm左右。但是，因为SiC衬底耐热性高，并且热传导率也高，所以根据电流量，能使导体薄膜62微细化，能采用更微细的结构，例如，宽度为1至2μm，间隙为1～2μm左右的形状。
并且，在衬底上，形成了由氧化硅薄膜构成的层间绝缘膜70。在层间绝缘膜70上设置有由铝合金薄膜、Cu合金薄膜等构成的布线(无图示)。而且，所述各元件30、30、40、50、60的导体部，通过填充了层间绝缘膜70上形成的接触孔的由铝合金薄膜形成的触点71，与布线连接，形成图2所示的基地电台中的各电路。但是，没必要在一块SiC衬底上设置图2所示的所有电路，可以把一些元件设置在别的衬底(硅衬底上)。例如，因为发送放大部和接收放大部等需要电源元件，所以设置在SiC衬底上，而不需要电源元件的基带处理部可以设置在硅衬底上。
在本实施例中，如图4所示，基地电台101内的主要装置都放在一块SiC衬底内，使必要的电路小型化。因此，能使本实施例中的基地电台101内的各电路(例如图2所示的全部电路)小型化，并且，因为整体的厚度不过是SiC衬底的厚度加上叠层膜和层间绝缘膜的厚度，所以基地电台101整体变为极薄的结构。总之，能使基地电台101自身的尺寸小型化。特别是，如图4所示，使肖特基二极管为卧式结构，因为能在一块SiC衬底上设置MESFET、肖特基二极管、MOSFET等，所以使集成化变得容易。并且，通过把电感、电容等无源元件也设置在公共的SiC衬底上，能使小型化更进一步。
并且，因为确保SiC衬底上形成的MESFET和肖特基二极管能正常工作的温度是400℃左右，所以以前在Si衬底上设置有FET时，150℃的严格温度上限造成的种种制约得到了大幅度的缓解。总之，在本实施例中，因为SiC衬底上的MESFET和肖特基二极管的耐热性高，所以，即使把所有的元件配置在彼此接近的位置，也不会发生因耐热性导致的问题。因为电路能大幅度地小型化，所以能确保基地电台内的配置有很高的自由度，并且，因为SiC衬底热传导率高，散热性也好，所以电路内各元件能容易地避免受功率放大器的散热的不良影响。
因此，能提供具有大功率、高耐压特性，且适用于通信系统中的基地电台和移动式电台的半导体装置。而且，因为SiC衬底的耐热性高，当在基地电台配置该半导体装置时，特别是即使不设置有很强冷却能力的冷却装置，也经得起长期使用，能降低设置冷却设备所需费用和电力等的运行费用。并且，当在基地电台配置该半导体装置时，即使把电感等发热型元件配置在接近MESFET的位置，也能抑制象使用GaAs衬底时的温度上升导致的特性恶化。因此，半导体装置在基地电台内的配置关系的制约得到缓和，就能实现移动式电台整体的小型化。
而且，通过把基地电台和移动式电台中的很多元件集成到公共的SiC衬底上，能省了在零件装配时的很多麻烦，就能实现半导体装置的制造成本的降低。具有把δ掺杂层和低浓度掺杂层叠层后得到的叠层部的元件，因为提高了装置的可靠性，所以可以预见成品率的提高，就能实现成品率的提高导致的成本下降。
另外，特别是把半导体装置应用于处理GHz级的高频信号的仪器时，所述电感60的电介质膜61最好由BCB膜(苯环丁烷膜)构成。BCB膜，是把BCB-DVS单体在溶剂中溶解、涂敷后，进行烘干后得到的在结构中含有BCB的膜。BCB膜的介电常数很小，只有2.7左右，并且，它具有如下特征，即只需一次涂敷，就能容易地形成厚度在30μm左右的膜。并且，因为在60GHz时，BCB膜的tanδ是0.006左右，比SiO2的小一位数，所以，特别是把BCB膜作为构成电感和微波传输带线路的电介质膜，能发挥优异的特性。
多重δ掺杂层
如以上所述，本实施例的半导体装置具备由作为δ掺杂层的n型掺杂层12a或p型掺杂层13a和非掺杂层12b、13b相互连接在一起形成的叠层部(多重δ掺杂层)。如后所述，象这样的高浓度掺杂层(δ掺杂层)和低浓度掺杂层(非掺杂层)相互叠层的结构，是使用专利申请2000-58964和专利申请2000-06210的说明书和附图中说明的结晶生长装置和结晶生长方法得到的。具体而言，同时使用脉冲阀供给掺杂剂气体(脉冲掺杂)、供给原料气体，使用基于in-situ掺杂的外延生长法。
图5表示本实施例中形成的活性区域即多重δ掺杂层(相当于叠层部12、13)在深度方向的掺杂剂浓度分布。如以上所述，在形成n型掺杂层时，脉冲阀开放的时间为102μs，关闭的时间为4ms。同一图的浓度曲线是根据二次离子质量分析装置(SIMS)测定的结果得到的。在同一图中，恒轴表示以衬底的最上面为基准得到的深度(μm)，纵轴表示掺杂剂即氮的浓度(atoms·cm-3)。如同图所示，用本实施例的方法形成的各n型掺杂层12a中氮(N)的浓度几乎是均匀的(约1×1018atoms·cm-3)。并且，无论是从n型掺杂层12a向非掺杂层12b过渡的区域，还是从非掺杂层12b向n型掺杂层12a过渡的区域中，都显示了极剧烈的杂质浓度变化。另外，因为图5的数据，是从脉冲阀开放的时间为102μs，掺杂剂气体为氮气时形成的掺杂层中得到的数据，所以，虽然图5所示的氮的峰值浓度是1×1018atoms·cm-3，但是，通过把脉冲阀开放的时间变为110μs左右，就能使氮的峰值浓度提高到1×1019atoms·cm-3。并且，如果注入作为载流子气体的氮气，非掺杂层的氮浓度也能容易地控制在1×1016atoms·cm-3左右。通过注入载流子气体，为非掺杂层也提供某种流量程度的氮，能使非掺杂层的氮浓度稳定，控制在一定浓度。
图5虽然是关于n型掺杂层12a的数据，但是含有铝等作为掺杂剂的p型掺杂层也能得到同样的杂质浓度曲线。如图5所示，n型掺杂层或p型掺杂层的杂质浓度曲线，对于非掺杂层的基底，几乎是δ函数的形状。
图6(a)、(b)模式地表示本实施例中的多重δ掺杂层即第一叠层部12在深度方向上，作为n型杂质的氮的浓度曲线和载流子分布的关系，和表示沿着第一叠层部12在深度方向的导带端的形状的局部导带图。但是，图6(a)、(b)是不使用氮作为载流子气体，在非掺杂层12b(低浓度掺杂层)中氮的浓度为5×1015atoms·cm-3，脉冲阀的脉冲幅度控制在102μs左右，n型掺杂层12a(高浓度掺杂层)中氮的浓度1×1018atoms·cm-3时生成的模型。图6(a)、(b)中，虽然以第一叠层部12为例，表示多重δ掺杂层的结构和载流子的分布状态，但是在第二叠层部13中，也具有同样的结构和载流子的分布状态。因此，在第二叠层部13中，也产生了与如下所述的第一叠层部12相同的作用。
如图6(a)、(b)所示，因为n型掺杂层12a的厚度很薄，只有10nm，所以n型掺杂层12a中发生量子效应导致的量子能级，n型掺杂层12a中局部存在的电子波动函数有了某种程度的扩展。结果如图中虚线所示，载流子的分布状态变为不仅在n型掺杂层12a，连非掺杂层12b中的载流子浓度也变为高于原来浓度的高浓度。而且，该第一叠层部12的电势被提高，在载流子的飞越状态中，不断地向n型掺杂层12a和非掺杂层12b供给电子，电子分布状态变为不仅在n型掺杂层12a，连非掺杂层12b中的电子浓度也变为较高浓度。在该状态下，因为电子不仅在n型掺杂层12a，也飞越非掺杂层12b，所以第一叠层部12的电阻值降低了。此时，因为非掺杂层12b中的杂质离子的散乱变少，所以非掺杂层12b中得到了高电子迁移度。
另一方面，因为第一叠层部的整体被耗尽的状态中，非掺杂层12b和n型掺杂层12a中不存在载流子，所以根据杂质浓度较低的非掺杂层12b规定耐压后，第一叠层部12的整体也就取得了高耐压值。
并且，在载流子飞越区域中，不仅是存在多个δ掺杂层时，存在单个δ掺杂层时也能发挥所述的基本效果。即附加使装置工作的电压时，变为耗尽层的载流子飞越区域中，因为只要存在一个δ掺杂层，载流子就会向与δ掺杂层相邻的非掺杂层(低浓度掺杂层)渗出，所以载流子飞越非掺杂层中载流子的渗出区域，取得了所述作用导致的低电阻性。另一方面，装置断电时，因为δ掺杂层也被耗尽，所以能获得了高耐压性。因此，附加使装置工作的电压时，只要存在一个δ掺杂层，就能同时发挥低电阻性和高耐压性。
以上所述的各作用是：当不使用电子作为载流子而用空穴时，也能得到的同样的作用。
并且，如图6(b)所示，第一叠层部12整体的导带端，是图中虚线所示的n型掺杂层12a(δ掺杂层)的导带端和非掺杂层12b的导带端连接在一起的形状。另外，虽然一般使n型掺杂层12a的杂质浓度增加，使其导带端在费密能级Ef的下方，但是也可以不用这么浓。在第二叠层部13中，费密能级Ef和δ掺杂层价电子带端的关系的形状是把图6(b)中的导带端置换为价电子带端，并把上下颠倒。
而且，通过把具有这样结构的第一叠层部12、第二叠层部13作为载流子飞越区域，在如后所述的各实施例中，能得到高性能的装置。在下面各实施例中，说明在多重δ掺杂层中，把δ掺杂层和非掺杂层作为载流子飞越区域。
另外，在本实施例中，虽然使用氮形成了n型掺杂层，但是作为代表n型传导性的掺杂剂，也可使用含其他元素(例如，磷(P)、砷(As)等)的掺杂剂气体。
并且，在本实施例中，虽然使用铝形成了p型掺杂层，但是作为代表p型传导性的掺杂剂，也可使用含其他元素(例如，硼(B)、镓(Ga)等)的掺杂剂气体。
并且，在本实施例中，虽然在非掺杂层上形成了δ掺杂层，也可以用打开脉冲阀后形成的低浓度n型或p型掺杂层代替非掺杂层。
并且，在本实施例中，虽然说明了在炭化硅衬底(SiC衬底)上，设置有由外延生长法把非掺杂层(低浓度掺杂层)和δ掺杂层(高浓度掺杂层)叠层后得到的叠层部的结构，但是本发明的叠层部的结构也可以设置在由SiC以外的材料构成的衬底上。特别是因为GaAs、GaN等衬底的带间距宽到可被称作半绝缘材料，所以通过在本发明中使用，能形成高耐压的装置。
并且，在本实施例中，作为基体材料上的薄膜生长方法，虽然描述了使用感应加热的CVD方法，但是，如果是使用气体使薄膜生长，那么基于等离子体CVD方法、光照射CVD方法、电子照射CVD方法中任意一种的作用，在所述基体材料上使薄膜生长时，本发明的薄膜生长方法也是有效的。
而且，本发明并不局限于使用CVD方法，使用溅射方法、蒸镀法、MBE法等其他方法，也可以适用于把低浓度掺杂层(含非掺杂层)和厚度薄到能使载流子由于量子效应而向低浓度掺杂层渗出的高浓度掺杂层叠层到一起。
试验数据
下面，参考本发明者在PCT申请(PCT/JP00/01855)中的试验例，来说明多重δ掺杂层的厚度和作用效果的关系。
图7(a)、(b)分别表示模拟含有厚度为10nm的δ掺杂层和厚度为50nm的非掺杂层各五层相互连接在一起形成的叠层部的样品A中导带端的带结构得到的结果，和表示模拟载流子浓度分布得到的结果。图8(a)、(b)表示模拟含有厚度为20nm的δ掺杂层和厚度为50nm的非掺杂层各五层相互连接在一起形成的叠层部的样品B中导带端的带结构得到的结果，和表示模拟载流子浓度分布得到的结果。如图7(a)、图8(a)所示，在与δ掺杂层正交的截面中，电子正好被困入由冲了电的给与体层夹着的V型库仑电势(量子井)中，在该量子井内形成量子状态。电子的有效质量为1.1，6H-SiC层的介电常数为9.66。掺杂层中使用的6H-SiC层的背景载流子浓度为5×1015cm-3，n型掺杂层的载流子浓度为1×1018cm-3。
如图7(b)所示，在厚度为10nm的δ掺杂层(样品A)中，二元电子的分布扩展到由两个δ掺杂层夹着的非掺杂层，电子浓度在2×1016cm-3以上的区域是从界面开始25nm的范围。总之，与图6(a)中模式地描述的载流子分布状态一致，载流子从δ掺杂层渗出到非掺杂层。
另一方面，如图8(b)所示，在厚度为20nm的δ掺杂层(样品B)中，由电子的波动函数规定的载流子的存在概率高的区域和有离子化散乱中心的δ掺杂层强烈重叠，电子浓度在2×1016cm-3以上的区域是从界面开始11nm的范围。总之，载流子从δ掺杂层向非掺杂层的渗出比较少。但是，这种情况下，如果δ掺杂层之间的区域中载流子浓度的极小值大于非掺杂层原来的载流子浓度，就能发挥基于本发明的多重δ掺杂层的基本效果。而且，能通过δ掺杂层、非掺杂层的杂质浓度和膜厚，适当调整象这样的载流子渗出效果的强弱。
在本实施例中，因为在SiC衬底10上设置有具有图4的下方所示结构的第一叠层部12和第二叠层部13，所以各元件能发挥下面的显著效果。
肖特基二极管
首先，肖特基二极管20中，n型掺杂层12a内的载流子由于量子效应也分布到非掺杂层12b中。在该状态下，在肖特基二极管20附加正偏压后，因为第一叠层部12的电势变高，不断地向n型掺杂层12a和非掺杂层12b供给电子，所以通过第一叠层部12的n型掺杂层12a和非掺杂层12b，电流容易地流到肖特基电极21。总之，不只是第一叠层部12的n型掺杂层12a，非掺杂层12b也起到了载流子飞越区域的作用。此时，因为非掺杂层12b中的杂质浓度较低，所以非掺杂层12b中杂质的散乱下降了。因此，就能把电阻值维持在很小，就能实现低耗电、大电流。另一方面，在肖特基二极管附加返偏压后，因为耗尽层从第一叠层部12的非掺杂层12b扩展到n型掺杂层12a，第一叠层部12的整体被容易地耗尽，因此能获得较高的耐压值。因此，就能实现正向电阻小、大功率、高耐压的功率二极管。
下面，通过与现有的立式肖特基二极管做比较，来详细说明本实施例的卧式肖特基二极管的作用。
图9(a1)～(c3)是表示本实施例的肖特基二极管和现有的肖特基二极管，随着偏压的变化导致导带端的形状发生变化的能带图。在此，图9(a1)、(b1)、(c1)分别表示本实施例的肖特基二极管的非掺杂层12b的导带端，图9(a2)、(b2)、(c2)分别表示本实施例的肖特基二极管的n型掺杂层12a的导带端，图9(a3)、(b3)、(c3)分别表示本实施例的肖特基二极管的SiC衬底的导带端。但是，在现有的肖特基二极管中，采取立式结构，掺杂了均匀浓度的氮的均匀掺杂层与肖特基电极接触，欧姆电极与均匀掺杂层的任何部位都是欧姆接触。并且，图9(a1)～(c3)表示在肖特基电极和欧姆电极之间不附加电压时(0偏压)导带端的形状，图9(b1)～(b3)表示在肖特基电极和欧姆电极之间附加电压，使肖特基电极的电位高时(正偏压)导带端的形状，图9(c1)～(c3)表示在肖特基电极和欧姆电极之间附加电压，使欧姆电极的电位高时(反偏压)导带端的形状。另外，因为欧姆电极和第一叠层部12的接触状态不会因偏压的变化而发生本质的变化，所以省略了图示。并且，在本实施例中，因为说明的是设置有以电子作为载流子飞越的n型半导体，所以省略了关于价电子带端形状的图示。
如图9(a1)～(c3)所示，本实施例和现有的肖特基二极管，在0偏压状态下，分别在活性区域的非掺杂层或n型掺杂层等和肖特基电极之间，均匀掺杂层和肖特基电极之间，形成了高的肖特基势垒(约1～2eV)。
而且，如图9(b1)、(b2)所示，在本实施例的肖特基二极管上附加了正偏压后，第一叠层部12的电势升高，总之，第一叠层部12的非掺杂层12b和n型掺杂层12a中导带端的能级上升。此时，因为非掺杂层12b中也发生了如图6(a)所示的载流子分布，所以电流通过肖特基二极管的n型掺杂层12a和非掺杂层12b，容易地流到肖特基电极。总之，不只是第一叠层部12的n型掺杂层12a，非掺杂层12b也起到了载流子飞越区域的作用。此时，因为非掺杂层12b中发生了如图6(a)所示的载流子分布，杂质浓度较低，所以非掺杂层12b中杂质的散乱下降了。因此，就能把第一叠层部12整体的电阻值维持在很小，就能实现低耗电、大电流。
另一方面，如图9(b3)所示，在现有的肖特基二极管上附加了正电压后，电流从均匀掺杂层流向肖特基电极。
并且，如图9(c1)、(c2)所示，在本实施例的肖特基二极管上附加了负电压后，在第一叠层部12的非掺杂层12b和n型掺杂层12a中导带端的能级全体下降。如以上所述，耐压值是由负电压时附加在耗尽层的电场决定的。此时，杂质的浓度越低，导带端的倾斜越平缓，因此杂质的浓度越低，耗尽层的幅度就越大。因此，如图9(c1)所示，在非掺杂层12b中，取得了大的耐压值。另一方面，当只是高浓度掺杂层和肖特基电极接触时，负偏压时的高浓度掺杂层的导带端，变为如图9(c2)的虚线所示那样，高浓度掺杂层的耗尽层应变得极窄。但是，在本实施例中，因为n型掺杂层12a的厚度极薄，只有10nm，所以如图9(c2)的实线所示，耗尽层从非掺杂层12b扩展到n型掺杂层12a，就不会发生电子的移动。
并且，第一叠层部12的整体被耗尽时，在非掺杂层12b中不产生载流子分布，因此，第一叠层部12的整体电阻变得很高。另外，当耗尽不完全时，即使电流要从肖特基电极21流向引出用掺杂层22，因为n型掺杂层12a的厚度极薄，只有10nm，在n型掺杂层12a中存在很大电阻，所以实际上几乎不产生电流。即n型掺杂层12a和肖特基电极21之间实际上不是电阻接触，而是肖特基接触。并且，通过调整非掺杂层12b、n型掺杂层12a的厚度和杂质浓度，由厚度大的非掺杂层12b和肖特基电极21之间的耗尽层的幅度决定耐压值。因此，能获得高耐压值。
另一方面，如图9(c3)所示，在现有的肖特基二极管中，因为均匀掺杂层的耗尽层幅度随着均匀掺杂层的杂质浓度变化，所以通过调整均匀掺杂层的杂质浓度，能控制电阻值和耐压值。但是，为了使电阻值下降，如果提高均匀掺杂层的杂质浓度，耗尽层的幅度就变窄，耐压值下降；如果降低均匀掺杂层的杂质浓度，电阻值就增大。因此，在现有的肖特基二极管中，很难同时实现作为电源装置所需要的低电阻性(低耗电)和高耐压性。另一方面，如果在现有的肖特基二极管中采用卧式结构，虽然确保了大电流，但是很难取得大的耐压性，只有立式结构才能用于电源装置。
对此，在本实施例的肖特基装置中，在正偏压状态下，载流子分布在从n型掺杂层12a(高浓度掺杂层)到非掺杂层12b(低浓度掺杂层)的范围内，并且，因为非掺杂层12b中的杂质散乱降低了，所以载流子(电子)能容易地从引出电极22向肖特基电极21移动。另一方面，在负偏压状态下，由于耗尽导致非掺杂层12b中不存在载流子，所以电子几乎不从肖特基电极21向引出电极22流动。总之，本实施例的MESFET，通过使正偏压状态和负偏压状态下，载流子的分布状态不同，能解决现有的肖特基二极管中存在的无法同时实现低电阻性和高耐压性的问题。
而且，通过对该功率二极管采取卧式结构，能很容易地把功率二极管和功率MOSFET等集成到公共的SiC衬底上。总之，因为现有的卧式结构的肖特基二极管虽然确保了大电流，但是很难确保高耐压性，所以大功率肖特基二极管只能采取立式结构。对此，本实施例的肖特基二极管，解决了无法同时实现低电阻性和高耐压性的矛盾，并且，能确保大电流量，能作为电源装置使用。因此，把本实施例的肖特基二极管和MESFET、MOSFET等一同集成到公共的SiC衬底上，形成集成电路装置，就能把该集成电路装置应用于通信系统仪器。此时，在处理高频信号的通信用仪器中，与分立型立式肖特基二极管相比，阻抗匹配变得容易了，并且能发挥提高工作频率的显著作用。
并且，因为立式肖特基二极管具有电容器结构，所以存在寄生电容导致的工作频率下降的问题。对此，本实施例的卧式肖特基二极管不具有电容器结构，所以能进一步提高工作频率。
另外，在现有的基地电台等的通信系统用仪器中，在硅衬底上设置二极管。此时，由于硅的特性，一般形成的不是肖特基二极管，而是pin二极管和pn二极管。但是，如果象本发明那样使用SiC衬底，就能很容易形成肖特基二极管。而且，因为肖特基二极管具有比pin二极管和pn二极管的恢复时间还短的特性，所以能得到适用于更高速的动作的结构。
MESFET
再者，在MESFET30中，与肖特基二极管20同样，n型掺杂层12a内的载流子分布，由于量子效应，还渗出到非掺杂层12b中。在该状态下，在MESFET30附加正偏压后，因为第一叠层部12的电势变高，所以不断地向n型掺杂层12a和非掺杂层12b供给电子。因此，过第一叠层部12的n型掺杂层12a和非掺杂层12b，电流容易地在源极和漏极之间流动。此时，因为非掺杂层12b中的杂质浓度较低，所以非掺杂层12b中杂质的散乱下降了。因此，就能把电阻值维持在很小，就能实现低耗电、大电流。
另一方面，在MESFET的截止状态下，耗尽层从第一叠层部12的非掺杂层12b扩展到n型掺杂层12a，第一叠层部12整体很容易地被耗尽，所以取得了大的耐压值。因此，能得到正向电阻小、大功率、高耐压的功率放大器用装置。
在此，通过比较本实施例的MESFET和现有的MESFET的性能，来说明本发明者在PCT申请(PCT/JP00/01855)中公开的事项。
首先，比较两者的栅、源极之间的耐压性。在本实施例中的把非掺杂层和n型掺杂层各五层相互叠层后形成的活性区域(多重δ掺杂层)作为通道层的MESFET中，绝缘耐压为120V，是现有的MESFET的耐压值的四倍。
接着，调查了本发明的MESFET的漏极电流和漏极电压的关系的栅电压依存性(I-V特性)。在源极34和漏极35之间附加一定电压，通过在栅极32附加电压，随着附加在栅极32上的电压，能调制源极、栅极之间的电流，能起到开关的作用。此时，漏极电压即使在140V以上，也不会被击穿，能得到稳定的漏极电流。
图10表示对本实施例的MESFET漏极电流和漏极电压的关系的栅电压依存性(I-V特性)进行测定后得到的结果。在同一图中，横轴表示漏极间电压Vds(V)，纵轴表示漏极电流Ids(A)，把栅电压Vg作为参数。
而且，对于本实施例和现有的MESFET，测定了阙值电压附近的互导。结果表明，把所述的第一叠层部12作为通道层使用的本实施例的MESFET的互导，是把均匀掺杂层作为通道层使用的现有的MESFET的互导约近二倍。这是因为本实施例的MESFET中的电子迁移度如以上所述的那样升高而造成的。
基于以上所述的结果，在本实施例的MESFET中，能发挥低耗电、高耐压、高增益的效果。
对应以上所述的本实施例的MESFET和现有的MESFET的功能的不同，比较本实施例的功率放大器和现有的功率放大器，可以得到下面的不同点。
如图20所示，在现有的基地电台中，在需要大功率的放大的发送放大部中，配置有具备四个MESFET的主放大器。但是，MESFET的数量越多，就越难匹配各MESFET间的阻抗，高频信号的频率越高，该困难程度就越大。
对此，在本实施例中，在发送放大电路中，只通过配置一个具有MESFET的主放大器138，就能得到所需的功率。而且，通过减少这样的MESFET的数量，即使在处理高频区域的高频信号的电路中，也能实现比现有的基地电台中的电路在结构上简化了的阻抗匹配电路。并且，如以上所述，把肖特基二极管和MESFET也一同集成到同一SiC衬底上，减少了它的数量，因此，使阻抗匹配电路的构成变得越来越容易。因此，例如，在处理GHz级高频的通信系统中能使用配置有本实施例的MESFET的半导体集成电路装置。
MOSFET
在nMOSFET40中，如果在栅极42上附加驱动用电压，在载流子飞越的反向状态中，电子集中到因对应于附加电压V的电势eV而向上方弯曲的导带端端部，该电子在源极区域43a和漏极区域43b之间的电位差的作用下，飞越第二叠层部13的通道层部分。此时，载流子(在此是电子)的浓度分布为：在栅绝缘膜41的正下面是高浓度，越往下浓度越低，因此，实际上栅绝缘膜41的正下面的区域即非掺杂层13b几乎占了通道层的大部分。但是，因为非掺杂层13b几乎未掺杂任何杂质，所以对于飞越非掺杂层13b的载流子，杂质离子的散乱变少。总之，妨碍第二叠层部13中的载流子飞越的杂质离子的散乱变少，因此能获得较高的通道迁移度。
并且，因为MOSFET的栅绝缘膜几乎都是由衬底的热处理形成的氧化膜，所以被非掺杂层13b经氧化处理后形成的栅绝缘膜41捕获的负电荷少。因此，第二叠层部13中，特别是流过最上面的非掺杂层13b的电子几乎不会与栅绝缘膜41上的电荷相互作用，而妨碍电子的飞越，从而提高了通道迁移度。并且，当不在栅极42上附加驱动用电压时，即使在源极区域43a和漏极43b之间附加高电压，与MESFET同样，耗尽层也从非掺杂层13b容易地扩展到p型掺杂层13a，因此能获得高耐压。
即，能发挥高耐压、正向电阻小、大电流容量、高相互容抗等优异特性。例如，即使漏极电压在400V以上，也不会被击穿，能得到稳定的漏极电流，在截止状态的MOSFET中，绝缘破坏电压在600V以上。
并且，当设置有pMOSFET时，与nMOSFET同样，飞越通道区域的空穴，几乎不受通道区域中的杂质离子导致的散乱和被栅绝缘膜中的杂质捕获的正电荷的妨碍，因此能发挥高耐压、正向电阻小、大电流容量、高相互容抗等优异特性。
电容器
电容器50，例如，如果以边长5mm的四方形面积形成BST膜，BST膜的介电常数为1000左右，厚度也能薄到10nm左右，能获得22μF的容量。总之，能形成小面积、大容量的电容器。
电感器60，如果在边长5mm的四方形面积上以4μm为间隔，设置线宽为9μm的螺旋状导体膜，则其匝数就变为160左右，电感变为780μH。总之，能设置小面积且满足所需规格的电感器。
在此，所述肖特基二极管、MESFET、MOSFET中的叠层部可以只有一层高浓度掺杂层和一层低浓度掺杂层。也可以在一层高浓度掺杂层的上下分别配置一层低浓度掺杂层(非掺杂层)。总之，高浓度掺杂层和低浓度掺杂层的数量可以不同。
制造工序
下面，参考图11(a)至图13(b)来说明本实施例中半导体装置的制造工序。在此，图11(a)～(c)是表示本实施例中半导体装置的制造工序中，从形成第一、第二叠层部到形成元件分离区域的工序的剖面图。图12(a)～(c)是表示本实施例中半导体装置的制造工序中，从形成源、漏极区域到形成各元件的电极或导体膜的工序的剖面图。图13(a)、(b)是表示本实施例中半导体装置的制造工序中，从形成电容的上部电极到形成各元件的导体部的接触孔的工序的剖面图。另外，本实施例中结晶生长装置和结晶生长方法是基于专利申请2000-58964号或专利申请2000-06210号中的说明书和附图所说明的结果或方法。
首先，在图11(a)所示的工序中，准备p型SiC衬底10。在本实施例中，作为SiC衬底10，使用主面具有与{11-20}面(A面)一致的方位的4H-SiC衬底。但是，也可以使用主面从(0001)面(C面)偏离数度的SiC衬底。
而且，把SiC衬底10在由流量为5(l/min)的氧溅射的水蒸气中，在1100℃的条件下，热氧化三小时左右，在表面形成厚度约为40nm的热氧化膜后，用稀释的氟酸(氟酸∶氟化铵水溶液＝1∶7)，除去该热氧化膜。而且，把SiC衬底10放在CVD装置的罐内，在罐内减压，直到真空度达到10-6pa左右(约为10-8Torr)。接着，作为稀释气体(载流子气体)，向罐内供给流量为2(l/min)的氢气和流量为1(l/min)的氩气，使罐内压力为0.0933Mpa，衬底温度控制在约1600℃。氢气和氩气的流量保持为所述值的同时，作为原料气体，向罐内导入流量为2(ml/min)的丙烷气、流量为3(ml/min)的硅烷气。把原料气体用流量为50(ml/min)的氢气稀释。而且，通过在罐内边供给原料气体和稀释气体，边以脉冲形式供给作为n型杂质的氮(掺杂剂气体)，在SiC衬底的主面上，形成厚度约为1200nm的第一低浓度掺杂层15。在此，作为掺杂剂气体，例如氮气，是存放在高压储气瓶中，在高压储气瓶和掺杂剂气体供给用管道之间设置有脉冲阀。而且，通过边供给原料气体和稀释气体，边反复开关脉冲阀，能向罐内的SiC衬底10的正上方以脉冲形式供给掺杂剂气体。
接着，在低浓度掺杂层15上，形成厚度约为10nm的n型掺杂层12a(高浓度掺杂层)。在此，在形成低浓度掺杂层15时，通过使脉冲阀开放的时间变短，在形成n型掺杂层12a时，使脉冲阀开放的时间变长，能容易地实现杂质浓度的高低差。
而且，当n型掺杂层12a的外延生长一结束，就停止供给掺杂剂气体，总之，在脉冲阀完全关闭的状态下，通过向SiC衬底上供给丙烷气和硅烷气，在SiC衬底的主面上，外延生长成由非掺杂的SiC单晶构成的厚度约为50nm的非掺杂层12b(低浓度掺杂层)。
这样，通过在供给原料气体的同时，开关脉冲阀，导入掺杂剂气体形成n型掺杂层12a；在脉冲阀关闭的状态下，不供给掺杂剂气体，只通过供给原料气体形成非掺杂层12b。通过分别重复以上n型掺杂层12a的形成步骤和非掺杂层12b的形成步骤各五次，n型掺杂层12a和非掺杂层12b各五层叠层在一起形成第一叠层部12。此时，在最上层形成非掺杂层12b，它的厚度比其他非掺杂层12b厚15nm。第一叠层部12中的平均氮浓度约为1×1017atoms·cm-3第一叠层部12的厚度约为300nm。
接着，保持原料气体和稀释气体不变，通过把掺杂剂气体切换为含p型杂质铝的气体(掺杂剂气体)，在第一叠层部12上，形成厚度约为1200nm的低浓度掺杂层16。在此，作为掺杂剂气体，例如使用含10％的三甲基化铝(Al(CH3)3)的氢气。
而且，与以上所述的形成第一叠层部12时的步骤同样，通过在供给原料气体的同时，开关脉冲阀，导入掺杂剂气体(含三甲基化铝的氢气)形成厚度约为5nm的p型掺杂层13a(高浓度掺杂层)；在脉冲阀关闭的状态下，不供给掺杂剂气体，只通过供给原料气体形成非掺杂层13b。通过分别重复以上p型掺杂层13a的形成步骤和非掺杂层13b的形成步骤各20次，n型掺杂层12a和非掺杂层12b各20层叠层在一起形成第二叠层部13。此时，在最上层形成非掺杂层13b，它的厚度比其他非掺杂层13b厚15nm左右。第二叠层部13中的平均铝浓度约为1×1017atoms·cm-3，第二叠层部13在热氧化后的总厚度约为1100nm。
接着，在图11(b)所示的工序中，通过选择蚀刻，在第二叠层部13和第二低浓度掺杂层16中，去掉要形成肖特基二极管20和MESFET30的区域，使要形成肖特基二极管20和MESFET30的区域上露出第一叠层部12。
接着，在图11(c)所示的工序中，在衬底上形成用于形成元件分离区域的沟道，在沟道内嵌入硅氧化膜，形成元件分离区域11。
接着，在图12(a)所示的工序中，通过注入n型杂质(例如氮离子N+)，形成肖特基二极管20的电极引出层22。此时，在衬底上，覆盖注入了n型杂质的区域以外的区域，形成了由在注入n型杂质离子的区域开口的硅氧化膜构成的注入遮膜后，把衬底温度加热到500至800℃，从注入遮膜的上方注入氮离子(N+)。通过在1500℃进行10分钟用于杂质的活性化的退火，形成n型杂质浓度约为1×1018atoms·cm-3的电极引出层22。此时，例如，分为六次注入能量不同的注入过程，向衬底内注入氮离子(N+)。例如，第一次的离子注入条件为加速电压180keV，剂量为1.5×1014atoms·cm-2；第二次的离子注入条件为加速电压130keV，剂量为1×1014atoms·cm-2；第三次的离子注入条件为加速电压110keV，剂量为5×1013atoms·cm-2；第四次的离子注入条件为加速电压100keV，剂量为8×1013atoms·cm-2；第五次的离子注入条件为加速电压60keV，剂量为6×1013atoms·cm-2；第六次的离子注入条件为加速电压30keV，剂量为5×1013atoms·cm-2。离子注入的方向在任何时候都是沿着与SiC衬底10的法线成7°的方向，注入深度为0.3μm。另外，这时在位于MESFET30的源极、漏极的正下方的部分，也形成了薄的接触用高浓度掺杂层。
同样，通过注入n型杂质(例如氮离子N+)，形成nMOSFET40的源极区域43a和漏极区域43b。此时，在衬底上，覆盖要注入n型杂质的区域以外的区域，形成了由在注入n型杂质离子的区域开口的硅氧化膜构成的注入遮膜后，把衬底温度加热到500至800℃，从注入遮膜的上方注入氮离子(N+)。通过在1500℃进行10分钟用于杂质的活性化的退火，形成注入深度0.8μm，n型杂质浓度约为1×1018atoms·cm-3的源极区域43a和漏极区域43b。另外，这时在位于MESFET30的源极、漏极的正下方的部分，也可以浅浅地注入n型杂质(例如氮离子N+)。
接着，在12(b)所示的工序中，在衬底上，除掉注入遮膜后，通过等离子CVD法，形成厚度约为0.4μm的SiN膜后，把SiN膜蚀刻后，在第二叠层部13中要形成电容器50和电感器60的区域上，形成基底绝缘膜51和电介质膜61。
接着，在图12(c)所示的工序中，在MOSFET形成区域中，通过在约1100℃的温度下，对第二叠层部13的最上层的非掺杂层13b的表面层(厚度约为15nm的部分)进行热氧化，形成由厚度约为30nm的热氧化膜构成的栅绝缘膜41。接着，除去位于栅绝缘膜41中的源极区域43a和漏极区域43b的上方的部分，设置开口部，在开口部形成由真空蒸镀法形成的Ni合金薄膜构成的源极44和漏极45。此时，同时在肖特基二极管20的电极引出层22和第一叠层部12的上面形成由Ni合金薄膜构成的欧姆电极23、源极34和漏极35。为了使源极34、源极44、漏极35、漏极45、欧姆电极23与各叠层部12、13或电极引出层是采用欧姆接触，在1000℃下，进行3分钟的退火。接着，在栅绝缘膜41上蒸镀镍(Ni)合金薄膜，形成由镍合金薄膜构成的栅长约为1μm的栅极42。并且，在第一叠层部12的形成肖特基二极管20和MESFET30的区域上，蒸镀镍，在形成由镍构成的肖特基电极21和肖特基栅极32的同时，在电容器50的基底绝缘膜51上蒸镀白金(Pt)，形成由白金构成的下部电极。
然后，在要形成电感器60的区域中，形成有螺旋状开口的保护膜后，在其上堆积厚度约为4μm的Cu膜，进行蚀刻，在电介质膜61上留下螺旋状导体膜62。另外，也可以用铝合金薄膜代替铜膜构成导体膜。此时，在堆积了铝合金薄膜后，通过Cl2气体和BCl3气体的RIE干蚀刻，蚀刻铝合金薄膜，形成螺旋状的导体膜62。
接着，在图13(a)所示的工序中，由溅射法在电容器的下部电极上形成BST膜后，用蒸镀法在BST膜上形成白金(Pt)膜。而且，把白金膜和BST膜蚀刻为所定的形状，形成上部电极54和电容绝缘膜53。
接着，在图13(b)所示的工序中，在衬底上堆积由氧化硅构成的层间绝缘膜70，在层间绝缘膜70上形成肖特基二极管20的肖特基电极21和欧姆电极23，MESFET30的肖特基栅极32、源极34和漏极35，nMOSFET40的栅极42、源极44和漏极45，电容器50的上部电极54和下部电极52，分别到达电感器60的导体膜62的螺旋中心部和周边的接触孔74。
然后，在各接触孔74内和层间绝缘膜70上形成铝合金薄膜后，通过蚀刻，得到如图3所示的半导体装置的结构。
这样，利用本实施例的制造方法，就能容易地把肖特基二极管、MESFET、MOSFET、电容器、电感器设置在一个SiC衬底上。特别是，如以上所述，对MESFET、肖特基二极管等有源元件采用卧式结构，能在公共的SiC衬底内设置MESFET、肖特基二极管，因此集成化变得容易。并且，通过把电感器等无源元件也设置在公共的SiC衬底上，能进一步实现小型化。
在本实施例中，虽然使用了SiC衬底，但是不仅是公共的SiC衬底上设置的半导体装置，例如GaAs、GaN、AlGaAs、SiGe、SiGeC等由多元素化合物构成的化合物半导体衬底上设置的半导体装置(作为活性层，是GaAs、AlGaAs、GaN、AlGaN、InGaN、SiGe、SiGeC构成的层)也能适用于本实施例。此时，通过在栅绝缘膜的下方设置由δ掺杂层和低浓度掺杂层(含非掺杂层)叠层后得到的叠层部，利用杂质离子散乱的下降、在截止状态下通道区域的全体耗尽化、δ掺杂层的杂质对电荷的捕获(电荷补偿)，能提高通道迁移度和耐压。
便携式终端的结构例
接着，图14简要表示图1所示的通信系统用携带电话终端(移动式电台)102的一个例子。在此，采用PDC方式。图14所示的高频无线部包含图1所示的接收放大部122和发送放大部123。图1所示的作为移动式电台的便携式终端102的控制部由图14所示的CPU、密码TDMA-CCT、SP-CODEC、ROM/RAM、TERM-ADP、DPSK-MOD、高速SYNTH、IF-IC、CPSK-DEMOD(EQL)构成。
图14所示的高频无线部内的线性PA(功率放大器)，例如，能由所述图3所示的配置有MESFET的电路构成。此时，控制部的各电路中的MOSFET能由图4所示的MOSFET(n通道型MOSFET或p通道型MOSFET)构成。
图15是表示图2所示的混频器134或图14所示的混频器的电路结构例的电路图。在此，表示带本地放大器的混频器的例子。总之，配置有MESFET1和MESFET2，即栅极收到本地信号Alo，把其放大后的信号Sout1从漏极输出的本地信号放大用MESFET1；栅极收到信号Smix1、Smix1，把它们混合后的信号Sout2从漏极输出的混频信号放大用MESFET2。该电路中的MESFET、二极管、电容器，如图4所示，在一个SiC衬底上形成，能构成一个MMIC。另外，虽然图4中未显示，但是，因为电阻元件可看作是电感器的导体膜的一部分，所以能在SiC衬底上极容易地形成电阻元件。
图16是表示图14所示的含SPDT开关的高输出开关电路或图2所示的配置在天线部的高输出开关电路的例子的电路图。该例子中，其结构为：接收输入信号Sin1、Sin2，把任何的输入信号Sin1、Sin2放大后得到的信号Sout输入。在此，在一个SiC衬底上形成MESFET1-MESFET4、电容器C1-C6、二极管D1-D2和电阻元件R1-R6，能构成MMIC。
变形例
图17表示所述实施例中图3所示的主放大器的别的结构例(第一变形例)。在该变形例中，设置有两段放大用晶体管，即前段MESFET和后段MESFET。而且，在前段MESFET的输入一侧，设置有含有电容器C1、电阻R1和电感器I1的输入阻抗调整电路。在前段MESFET和后段MESFET之间，设置有含有电容器C2、C3、电阻R2和电感器I2的中间阻抗调整电路。在后段MESFET的输出一侧，设置有含有电容器C4电感器I3的输出阻抗调整电路。
该第一变形例中的各元件能由图4所示的MESFET30、电容器50、电感器60构成。因此，能在一个SiC衬底上设置如图17所示的电路，得到MMIC。
图18表示所述实施例中图3所示的主放大器的别的结构例(第二变形例)。在该变形例中，采用了把构成差动放大器的四个MESFETA-D并联在一起的结构。在各MESFETA-D的输入一侧，设置有含有电容器、电阻(无图示)的输入预匹配和接合线；在各MESFETA-D的输出一侧，设有含有电容器、电阻元件(无图示)等的输出预匹配和接合导线。
该第二变形例中的各元件能由图4所示的MESFET30、电容器50、电感器60来构成。因此，能获得在一个SiC衬底上设有如图18所示的电路的MMIC。
图19是简要地表示并列配置有2个主放大器138的第三变形例的基地电台101a构成的电路框图。此时，两个主放大器可以由图3所示的电路构成。
分别比较图3、图16和图17所示的放大器电路，为了得到最大的放大率，最好设置图16或图17所示的放大器电路。反之，MESFET的数量越多，阻抗匹配电路的结构就越复杂，特别是在处理GHz级的高频区域的信号时，MESFET的数量越多，为了匹配阻抗所需的步骤(微调等)就越发复杂化。因此，最好根据用途、规模来选择基地电台的结构。
并且，通过把本发明的有源元件即MESFET、肖特基二极管等配置在通信系统用仪器的发送一侧，就能充分地利用本发明的MESFET、肖特基二极管等的适合于大功率的结构。
其他实施例
虽然在以上所述的实施例中，说明了把本发明的通信系统用仪器应用于携带电话的基地电台、终端(移动式电台)的例子，但本发明并不只限于以上所述的实施例。作为通信系统，例如，有汽车电话系统、PHS、PDA等，通过在配置在这些系统内的仪器中设置如图4所示的MESFET、二极管、MOSFET、电容器、电感器等，就能发挥与以上所述实施例同样的作用。
并且，在所述各实施例中，虽然使用了SiC衬底，但也可以使用SiC衬底以外的半绝缘性衬底，例如使用GaAs、GaN衬底等，设置由图4所示的δ掺杂层、非掺杂层所构成的叠层部(作为活性层，是由GaAs、AlGaAs、GaN、AlGaN、InGaN、SiGe、SiGeC等构成的层)，也能发挥大电流特性和高耐压性。
根据本发明的通信系统用仪器，由于其结构为：配置具有使低浓度的第一半导体层和含有因量子效应而导致能在其中分布载流子的高浓度杂质的第二半导体相互叠层之后形成的叠层部的有源元件，所以利用较高的载流子的高飞越特性和耐压性，就能提供适合配置在使用温度、空间上的限制等都非常苛刻的条件下的通信系统用仪器。

Claims (20)

1.一种通信系统用仪器，是配置在通信系统中，并具有用化合物半导体形成的有源元件的仪器，其特征在于：
所述有源元件包括：
设置在衬底上的化合物半导体层；
设置在所述化合物半导体层上，并且使作为载流子飞越区域发挥作用的至少一个第一半导体层，和含有高浓度的载流子用杂质并且其膜厚度比所述第一半导体层更薄，并且因量子效应导致在其中能分布载流子的至少一个第二半导体层相互连接在一起而构成的活性区域。
2.根据权利要求1所述的通信系统用仪器，其特征在于：
把所述第一半导体层和第二半导体层各自叠层多层。
3.根据权利要求1或2所述的通信系统用仪器，其特征在于：
所述有源元件是把所述第一半导体层配置在栅极的正下方的MESFET。
4.根据权利要求1或2所述的通信系统用仪器，其特征在于：
所述有源元件是把所述第一半导体层配置在肖特基电极的正下方的肖特基二极管。
5.根据权利要求4所述的通信系统用仪器，其特征在于：
所述有源元件是卧式的肖特基二极管。
6.根据权利要求1或2所述的通信系统用仪器，其特征在于：
所述有源元件是还包括设置在所述第一半导体层上的栅绝缘膜、设置在所述栅绝缘膜上的栅极、以及设置在所述化合物半导体层中的所述栅极两侧的源极区域和漏极区域的MISFET。
7.根据权利要求1或2所述的通信系统用仪器，其特征在于：
还包括：设置在所述化合物半导体层上的电容器和电感器。
8.根据权利要求1或2所述的通信系统用仪器，其特征在于：
所述化合物半导体层是SiC层。
9.根据权利要求1或2所述的通信系统用仪器，其特征在于：
所述仪器是通信系统的基地电台。
10.根据权利要求1或2所述的通信系统用仪器，其特征在于：
所述仪器是通信系统的移动式电台。
11.根据权利要求1或2所述的通信系统用仪器，其特征在于：
所述通信系统是携带电话、PHS、汽车电话以及PDA中的任意一种。
12.根据权利要求1或2所述的通信系统用仪器，其特征在于：
把所述有源元件配置在所述通信系统的发送部。
13.一种半导体集成电路装置，具有用化合物半导体形成的有源元件，其特征在于：
所述有源元件包括：
设置在衬底上的化合物半导体层；
设置在所述化合物半导体层上，并且使作为载流子飞越区域发挥作用的至少一个第一半导体层，和含有高浓度的载流子用杂质并且其膜厚度比所述第一半导体层更薄，并且因量子效应导致在其中能分布载流子的至少一个第二半导体层相互连接在一起而构成的活性区域。
14.根据权利要求13所述的半导体集成电路装置，其特征在于：
把所述第一半导体层和第二半导体层各自多层叠层。
15.根据权利要求13或14所述的半导体集成电路装置，其特征在于：
所述有源元件是把所述的第一半导体层配置在栅极的正下方的MESFET。
16.根据权利要求13或14所述的半导体集成电路装置，其特征在于：
所述有源元件是把所述的第一半导体层配置在肖特基电极的正下方的肖特基二极管。
17.根据权利要求16所述的半导体集成电路装置，其特征在于：
所述有源元件是卧式的肖特基二极管。
18.根据权利要求13或14所述的半导体集成电路装置，其特征在于：
所述有源元件是还包括设置在所述第一半导体层上的栅绝缘膜、设置在所述栅绝缘膜上的栅极、以及设置在所述化合物半导体层中的所述栅极两侧的源极区域和漏极区域的MISFET。
19.根据权利要求13或14所述的半导体集成电路装置，其特征在于：
还包括：设置在所述化合物半导体层上的电容器和电感器。
20.根据权利要求13或14所述的半导体集成电路装置，其特征在于：
所述化合物半导体层是SiC层。
CN01135078.4A 2000-11-21 2001-11-19 通信系统用仪器 Expired - Lifetime CN1254026C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000353699 2000-11-21
JP2000-353699 2000-11-21
JP2000353699 2000-11-21

Publications (2)

Publication Number Publication Date
CN1354568A true CN1354568A (zh) 2002-06-19
CN1254026C CN1254026C (zh) 2006-04-26

Family

ID=18826413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01135078.4A Expired - Lifetime CN1254026C (zh) 2000-11-21 2001-11-19 通信系统用仪器

Country Status (5)

Country Link
US (2) US6654604B2 (zh)
EP (1) EP1209740B1 (zh)
CN (1) CN1254026C (zh)
CA (1) CA2363437A1 (zh)
TW (1) TW511166B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100568644C (zh) * 2002-11-27 2009-12-09 国际商业机器公司 高速集成光驱动器及高速数据通道
CN107071314A (zh) * 2017-05-12 2017-08-18 天津大学 一种时域灵敏度增强型的动态视觉传感器
CN107104664A (zh) * 2016-02-23 2017-08-29 深圳市佳伟思智能照明有限公司 微型微波感应模块
CN113161348A (zh) * 2020-01-22 2021-07-23 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004533715A (ja) * 2001-03-30 2004-11-04 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 低温Ｓｉ及びＳｉＧｅエピタキシーにおけるｎ−型オートドーピングの抑制
DE10160829A1 (de) * 2001-12-11 2003-06-26 Infineon Technologies Ag Diodenschaltung und Verfahren zum Herstellen einer Diodenschaltung
US20030132433A1 (en) * 2002-01-15 2003-07-17 Piner Edwin L. Semiconductor structures including a gallium nitride material component and a silicon germanium component
US7087977B2 (en) * 2002-09-27 2006-08-08 Renesas Technology Corp. Semiconductor device including multiple wiring layers and circuits operating in different frequency bands
US7112860B2 (en) * 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7026797B2 (en) * 2003-03-21 2006-04-11 Tropian, Inc. Extremely high-speed switchmode DC-DC converters
JP4272142B2 (ja) * 2004-12-07 2009-06-03 株式会社ルネサステクノロジ スイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュール
KR100634207B1 (ko) * 2004-12-16 2006-10-16 한국전자통신연구원 도핑층을 이용하여 임피던스 정합용 저항 성분을 집적한반도체 광변조기 및 그 제작 방법
US7250668B2 (en) * 2005-01-20 2007-07-31 Diodes, Inc. Integrated circuit including power diode
JP2006339606A (ja) * 2005-06-06 2006-12-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8482035B2 (en) * 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
US8183595B2 (en) 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
US20070170897A1 (en) * 2006-01-26 2007-07-26 Advanced Analogic Technologies, Inc. High-Frequency Power MESFET Buck Switching Power Supply
US20070235877A1 (en) * 2006-03-31 2007-10-11 Miriam Reshotko Integration scheme for semiconductor photodetectors on an integrated circuit chip
US7700975B2 (en) * 2006-03-31 2010-04-20 Intel Corporation Schottky barrier metal-germanium contact in metal-germanium-metal photodetectors
JP2008235403A (ja) * 2007-03-19 2008-10-02 Toshiba Corp 半導体装置およびその製造方法
JP2008235402A (ja) * 2007-03-19 2008-10-02 Toshiba Corp 半導体装置およびその製造方法
US8629495B2 (en) * 2008-04-15 2014-01-14 Nxp, B.V. High frequency field-effect transistor
CN101853882B (zh) 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
US9768305B2 (en) 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US9087926B2 (en) * 2009-12-23 2015-07-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Low capacitance semiconductor device
US8401512B2 (en) 2010-04-08 2013-03-19 Viasat, Inc. Compact high linearity MMIC based FET resistive mixer
US20110250861A1 (en) * 2010-04-08 2011-10-13 Viasat, Inc. Highly integrated, high frequency, high power operation mmic
CN102569421B (zh) * 2010-12-17 2015-06-17 浙江大学 新型碳化硅肖特基二极管
US20120313111A1 (en) * 2011-06-07 2012-12-13 Raytheon Company DIE ALIGNMENT WITH CRYSTALLOGRAPHIC AXES IN GaN-ON-SiC AND OTHER NON-CUBIC MATERIAL SUBSTRATES
SG188064A1 (en) * 2011-08-23 2013-03-28 Agency Science Tech & Res Circuit arrangement and receiver including thecircuit arrangement
JP6048317B2 (ja) 2013-06-05 2016-12-21 株式会社デンソー 炭化珪素半導体装置
CN114639607B (zh) * 2022-03-16 2023-05-26 江苏东海半导体股份有限公司 Mos器件的形成方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01155665A (ja) * 1987-12-12 1989-06-19 Agency Of Ind Science & Technol 半導体集積回路
US5091759A (en) * 1989-10-30 1992-02-25 Texas Instruments Incorporated Heterostructure field effect transistor
US5013685A (en) * 1989-11-02 1991-05-07 At&T Bell Laboratories Method of making a non-alloyed ohmic contact to III-V semiconductors-on-silicon
US5378708A (en) 1990-11-19 1995-01-03 E. I. Du Pont De Nemours And Company Insecticidal, acaricidal and fungicidal aminopyrimidines
JPH0513446A (ja) 1991-07-08 1993-01-22 Nippondenso Co Ltd 化合物半導体装置
KR940006711B1 (ko) * 1991-09-12 1994-07-25 포항종합제철 주식회사 델타도핑 양자 우물전계 효과 트랜지스터의 제조방법
US5488237A (en) 1992-02-14 1996-01-30 Sumitomo Electric Industries, Ltd. Semiconductor device with delta-doped layer in channel region
CA2113336C (en) * 1993-01-25 2001-10-23 David J. Larkin Compound semi-conductors and controlled doping thereof
US5493136A (en) * 1993-02-22 1996-02-20 Sumitomo Electric Industries, Ltd. Field effect transistor and method of manufacturing the same
US5324682A (en) * 1993-04-29 1994-06-28 Texas Instruments Incorporated Method of making an integrated circuit capable of low-noise and high-power microwave operation
US5572040A (en) * 1993-07-12 1996-11-05 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
EP0710984B1 (en) * 1994-11-02 2001-08-08 Trw Inc. Method of fabricating monolithic multifunction integrated circuit devices
US5686744A (en) * 1996-06-17 1997-11-11 Northern Telecom Limited Complementary modulation-doped field-effect transistors
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
JP3156620B2 (ja) * 1997-02-12 2001-04-16 日本電気株式会社 電界効果トランジスタ及びその製造方法
SG74672A1 (en) * 1997-12-29 2000-08-22 Texas Instruments Inc Integrated circuit and method of using porous silicon to achieve component isolation in radio frequency applications
US6057566A (en) * 1998-04-29 2000-05-02 Motorola, Inc. Semiconductor device
US6258616B1 (en) * 1998-05-22 2001-07-10 Lucent Technologies Inc. Method of making a semiconductor device having a non-alloyed ohmic contact to a buried doped layer
US6380569B1 (en) 1999-08-10 2002-04-30 Rockwell Science Center, Llc High power unipolar FET switch
EP1107044A1 (en) * 1999-11-30 2001-06-13 Hitachi Europe Limited Photonic device
US6803596B2 (en) * 1999-12-27 2004-10-12 Sanyo Electric Co., Ltd. Light emitting device
US6617653B1 (en) * 2000-05-31 2003-09-09 Matsushita Electric Industrial Co., Ltd. Misfet
EP1231640A4 (en) * 2000-06-27 2008-10-08 Matsushita Electric Ind Co Ltd SEMICONDUCTOR COMPONENT

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100568644C (zh) * 2002-11-27 2009-12-09 国际商业机器公司 高速集成光驱动器及高速数据通道
CN107104664A (zh) * 2016-02-23 2017-08-29 深圳市佳伟思智能照明有限公司 微型微波感应模块
CN107071314A (zh) * 2017-05-12 2017-08-18 天津大学 一种时域灵敏度增强型的动态视觉传感器
CN107071314B (zh) * 2017-05-12 2019-12-10 天津大学 一种时域灵敏度增强型的动态视觉传感器
CN113161348A (zh) * 2020-01-22 2021-07-23 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路

Also Published As

Publication number Publication date
EP1209740B1 (en) 2017-03-15
EP1209740A2 (en) 2002-05-29
US6654604B2 (en) 2003-11-25
CN1254026C (zh) 2006-04-26
CA2363437A1 (en) 2002-05-21
US6940127B2 (en) 2005-09-06
US20020060315A1 (en) 2002-05-23
US20040022025A1 (en) 2004-02-05
EP1209740A3 (en) 2008-03-19
TW511166B (en) 2002-11-21

Similar Documents

Publication Publication Date Title
CN1254026C (zh) 通信系统用仪器
CN1259727C (zh) 半导体装置和通信系统用机器
CN100345306C (zh) 金属－绝缘体－半导体场效应晶体管
CN101562182B (zh) 集成的hemt和横向场效应整流器组合、方法及系统
US7135720B2 (en) Gallium nitride material transistors and methods associated with the same
TWI515874B (zh) 半導體裝置及其製造方法、電源供應器與高頻放大器
US8436399B2 (en) Semiconductor device
CN1675775A (zh) 具有肖特基结电极的半导体装置
CN1592950A (zh) 半导体器件及其制造方法
CN102709319A (zh) 半导体器件及其制造方法以及电源装置
CN102239550A (zh) 场效应晶体管
JP2015529019A (ja) 調整可能な及び高いゲート・ソース定格電圧を備えるｉｉｉ‐窒化物エンハンスメントモードトランジスタ
JP2008211089A (ja) 化合物半導体装置及びそれを用いたドハティ増幅器
JP2010272689A (ja) 電界効果トランジスタ
TW201513342A (zh) 半導體裝置及其製造方法
KR20240008373A (ko) 향상된 성능을 갖는 고전자 이동도 트랜지스터들의 제조 방법들
US8358005B2 (en) Packaged gallium nitride material transistors and methods associated with the same
JP2004165387A (ja) ＧａＮ系電界効果トランジスタ
JP2009021279A (ja) 半導体エピタキシャルウエハ
JP5509544B2 (ja) 半導体装置及びその製造方法
KR20120124101A (ko) 고효율 질화계 이종접합 전계효과 트랜지스터
CN111640796A (zh) 5G民用射频GaN基HEMT器件、MOS-HEMT器件及制备方法
Chu et al. MOCVD-grown AlGaN buffer GaN HEMTs with V-gates for microwave power applications
Kanamura et al. An over 100 W n-GaN/n-AlGaN/GaN MIS-HEMT power amplifier for wireless base station applications
US11869964B2 (en) Field effect transistors with modified access regions

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20060426

CX01 Expiry of patent term