TW511166B - Equipment for communication system and semiconductor integrated circuit device - Google Patents

Equipment for communication system and semiconductor integrated circuit device Download PDF

Info

Publication number
TW511166B
TW511166B TW090128775A TW90128775A TW511166B TW 511166 B TW511166 B TW 511166B TW 090128775 A TW090128775 A TW 090128775A TW 90128775 A TW90128775 A TW 90128775A TW 511166 B TW511166 B TW 511166B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor layer
communication system
impurity
electrode
Prior art date
Application number
TW090128775A
Other languages
English (en)
Inventor
Yoshiya Yokogawa
Kunimasa Takahashi
Osamu Kusumoto
Masao Uchida
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW511166B publication Critical patent/TW511166B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/157—Doping structures, e.g. doping superlattices, nipi superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/7725—Field effect transistors with delta-doped channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

511166 五、發明說明⑴ —"〜 - 【發明所屬的技術區域】 本發明是有關於配置有使用於高耐壓，大電流的 體功率元件之半導體積體電路裝置，以及利用此^導、 體電路裝置之行動終端及無線基地台等通信系統用機器積 【習知技術】 碳化矽（Silicon Carbide，SiC)與矽（Si)相比，Η 月b隙較大的半導體，具有較高的絕緣耐壓，而且在汽、、㈤ 也是安定的半導體，所以使用SiC基板所形成的主動^元里下 件，被認為可以應用在下一代的功率元件及高溫動作7\ 一般而言，功率元件是進行大電流的轉換及控制的元 件的總稱，例如功率二極體及功率電晶體等。功率元件3 f用’則是在例如通信系統的移動台功能的行動終端機、 器三汽車電話，以及配置在這些基地台等的電晶體及二極 體等，今後功率元件的應用區域被認為會進一步擴大。 的束：Ϊ而言’為了這些用*，將包含功率元件之複數個 =千导體晶片依其甩途及目的，藉由導線來加以連接，再
抓用將其包裝在一個封裝内形成模組的構成。例如，在電 ，板^ >隨著用途預先形成導線以構成電路，然後在電ς 上裝^各個半導體晶片，藉由半導體晶片及導線來構成 所要的電路。以下用先前的配置了半導體功率元件的電路 例子，來說明使用蕭特基二極體及MESFET之無線基地台私 射接收電路。
第7頁 511166 五、發明說明（2) 圖20是在文獻（「開拓電腦通信的新時代之高頻•光 半導體元件P124」，上田大助等人平成^年以月丨日電 ，情報通信學會發行）中所記載之說明先前的基地台（通信 糸統的基地台）的内部構成之方塊電路圖。如同圖所示， 具有天線本體、天線單元、接收放大單元、發射放大單 兀、無線發射接收單元、基頻信號處理單元、介面單元、 交換控制單元、控制單元、及電源單元。接收放大單元中 配置有將/慮波器及低雜音放大器（L n a )各2段所串聯而成。 無線發射接收單元中則配置有用來將局部放大器與高頻發 射ι§的輸出加以混合以生成高頻信號的混波器（Mixer)。 在發射放大單元中則配置有包含驅動放大器、濾波器、t I又放大器、及主放大器四者之功率分配•合成電路。另外 设置有與用來處理語音信號的基頻信號處理單元、介面單 元、及父換網（網路）相連接之交換控制單元。 f先㈤的基地台的構成中的主放大器及輸入整合電 路、疋使用GaAs基板所形成之場效電晶體（MESFET)，另外 在輸入侧，輸出侧配置電容，電感及阻抗元件，以達到阻 抗的整合。 仲在控制單元，基頻信號處理單元，介面單元及交換控 制單70中，則配置有在矽基板上形成的M〇SFET，二極體， 電谷’及阻抗元件等。特別是使用大面積的電容及電感等 的零件，是以獨立的晶片來形成。 【發明所欲解決的課題】
511166 五、發明說明（3) 在上述先前的通侍糸 在上述先前的下的間題。 部分之信號放大元件，二:抱f射接收電路等中最重要的 GaAs的耐熱性較差，為了 疋以GaAs基板來形成。因為 冷卻能力的冷卻裝置:、昇，需要具有強大 大的營運成本。而使用土 =基地台的運作，便需要很 ,,0 n A 在仃動終端中時，需要使電路小型 因古；f J S SFET等耐熱性差的零件，因為需要遠離 f溫度上升的m及電感等，使其位置受 是’雖然耗費種種努力來安排各零 件間的位置關係’仍使得發射接收電路本身不得不變大。 一而發射接收電路等的最重要的部分之信號放大用 兀件’特別是需要將大電流放大的部分，酉己置有許多的 MESFET，隨著高頻信號的頻率變高，因為來自mesfet的反 射，的影響’使得取得阻抗的整合變得較困難。其結果 使得為了調整阻抗所花的調整功夫變得很大。 本發明的目的是在提供一種通信系統用機器，复 用適合配置在有著使用溫度、空間上的嚴格限制的& ^ 之主動元件。 1禾件下 【用以解決課題的方式】 本發明的通信系統用機器’是配置在通信系統中，I 有以化合物半導體所形成之主動元件，上述主動元件 ^ 有的活性區域，其是由設置在基板上之化合物半導體屛具 設置在上述化合物半導體層之上作為載子移動區域之^少 第9頁
I 五、發明說明（4) 一層的第一 上述第一半 分布之至少 藉由此 一半導體層 而且，當主 濃度較低， 因此，當上 可以得到特 抗性來得到 物濃度比較 化，在活性 度較低的第 體中得到較 ^ : f層、及具有高濃度的載子用不純物，較 層的膜厚來得薄能以量子效應來形成载子 —層的第二半導體層相鄰設置所構成。 中構Ϊ軟，第二半導體層内的載子會擴散到第 動元性區域成為有載子分布的狀態。 在第一束道触疏士 亍等體層中之不純物 弟+導體層中之不純物離子散亂也變少。 動元件為MESFET及蕭特基二極體時，因為 丄向的載子移動速度，所以可以利用此一低阻 古電々IL而且，雖然活性區域中之平均的不純 阿在關閉（OFF)狀態下活性區域全體會空乏 ^域中變成不存在載子，其耐壓會由不^純"物濃 二半導體層所決定，使得在化合物半導體層全 高的耐壓值。 曰 . ^藉由在通4糸統中配置具有高耐壓值與低阻抗 性c ^即馬電流驅動能力）之主動元件，可以減少通信系統 用機^中之主動元件的數量，使得機器的小型化與阻抗調 整變得較容易。
將上述第一半導體層及第二半導體層各以複數層加以 沉積而成，可以更確實地發揮上述的作用。 當上述主動元件是橫型的蕭特基二極體時，可以將蕭 特基二極體與MESFET等一起整合在一個基板上，特別是， 在處理兩頻信號之通信系統用機器中，使得阻抗的整合變 得較容易，而且可以發揮提升操作頻率的效果。
第10頁 M1166
主動元件因為是misfet，其中包含有設置於上述 弟一半導體層上面的閘極絕緣膜、設置於上述閘極絕緣膜 上面的閘極電極、設置於上述化合物半導體層中的上述閘 ，電，的兩側之源極•汲極區域，由於第一半導體層的不 屯物辰度較低’使得在閘極絕緣膜中與閘極絕緣膜及化合 物=導體層間的界面附近被捕捉（Trap)住的第二導電型的 電何的數目變少，電荷對載子的移動的妨害作用也變小。 而且’ ^為量子效應使得載子產生擴散時，因為第一導電 型的電荷被捕捉在第二半導體層内的不純物中，可以抵消 在閉極絕緣膜中及閘極絕緣膜與化合物半導體層間的界面 附近被捕捉住的第二導電型電荷對載子移勳的作用。因 此，可以進一步提高通道移動度。 藉由在上述化合物半導體層之上進一步設置電容及電 感，I以建構以化合物半導體所形成的MMIC。而且，因為 將笔谷與電感整合在一個基板上，可以進一步使阻抗的整 合更容易。 藉由使用SiC層來構成上述化合物半導體層，可以實 現利用SiC的大能隙而得到高耐壓性及高耐熱性之元件的 高密度化。 上述的機器可以是通信系統的基地台或是移動台中的 任一者。 上述通信系統可以是行動電話、pHS、汽車電話及pda 中的任一者。 藉由將上述主動元件配置在上述通信系統的發射單元
第11頁 五、發明說明（6) 〜 本發：ϊΐΐϊ用在高電流之構造。 化合物半導 設置在基板 體層上面之 一半導體 一半導體層 少一層的第 擴散到第一 的狀態。而 中之不純物 也變少。因 時，因為可 低阻抗性以 不純物濃度 ，在活性區 較低的第一 得到較高的 與上述的通 體所形成的積體電路農置包含有使用 上之化合物丰 述主動元件包括有： 活性區域，置在上述化合物半導 層、及包含動區域之至少-層的第 的膜厚來得薄=2、f*子用不純物，較上述第 二半導里子效應來形成載子分布之至 Ϊ體層相鄰設置所構成。 至 半導；造，第二半導體層内的載子會 且，者 使整個活性區域成為分布有載子 濃動ϊ件在動作時，因為第—半導體層 此=-’第一半導體層中之不純物離子散亂 、二當上述主動元件為MESFET及簫特基二極體 $得到特別高的載子移動速度，可以利用此一 知到大電流。而且，雖然活性區域中之平均的 比較高’在關閉狀態下活性區域全體會空乏化 域中變成不存在載子，其耐壓會由不純物濃度 半導體層所決定，使得化合物半導體層全體中 耐壓值。 在本發明中的半導體積體電路裝置，可以 信系統用機器相同地得到適合的實施形態。 【發明的實施形態】 圖1是概略地說明本發明的實施形態中之通信系統的
第12頁 511166
構成之方塊圖。如同圖所示，本實施形態的通信系統中包 括：透過交換網（網路）100來互相連接之多數的基地台 =、及透過各基地台mi進行互相通信的行冑電話終端 102。各基地台101中具有，執行電波的接收，發射用的天 線$置111、具有將天線裝置lu所接收的電波信號加以放 士寻功能之接收放大單元112、用來將放大後之高頻信號 送入天線裝置111的發射放大單元113、與接收放大單元 112及發射放大單元113相連接之無線發射接收單元Hi 及用來控制各元件的動作的控制單元115、接用V早連::地 台1 〇 1與交換網1 ο 〇之間信號的有線連接單元丨丨6。行·動電 話終端102中包括··用來執行電波的接收，發射的天線裝 置12 1、具有將天線裝置1 21所接收的電波信號放大等功能 之接收放大單元1 2 2、用來將放大後之高頻信號送入天線 裝置121的發射放大單元123、及用來控制各元件動作的控 制單元125。 ' 圖2疋更洋細地纟兄明基地台1 〇 1内部構成之方塊電路 圖。如同圖所示，天線裝置1 1 1包括：天線本體丨丨la、用 來切換天線本體111 a的發射接收用的天線單元11丨b。接收 放大單元11 2中配置有將濾波器1 3 1、低雜音放大器 (LNA) 132各2段以串聯所構成。無線發射接收單元114中則 配置有用來將局部放大器與高頻發射器的輸出加以混合以 生成高頻信號的混波器134。在發射放大器113中則配置有 包括：驅動放大器135、濾波器136、中段放大器137、及 主放大器138。有線連接單元116包括：用來處理語音信號
第13頁 511166 五、發明說明（8) !"" 的基頻信號處理單元117、介面單元118、及與交換網（網 路）100相連接之交換控制單元119。 圖3是說明圖1所示配置在發射接收放大單元113之主 放大器138的構造例子之電路圖。如同圖所示，主放大器 1 38疋由MESFET所構成，在其閘極上透過輸入侧電路接受 輸入#號接腳，輸出信號pout則由汲極輸出。在MESFET的 閘極上透過阻抗Rg，加上閘極偏壓Vg，在MESFET的汲極上 經由阻流電感接到電源電壓Vd，MESFET的源極則與接地相 連接。輸入侧電路中則設置有：用來供給輸入信號接腳到 MESFET的輸入端子Tin、經由信號源阻抗。將電力供給到 輸入端子Tin的信號源、用來構成輸入侧阻抗整合電路之 電容π，Cin及微帶（Microstrip)電路。輸出側電路中則 設置有：經由輸出侧電路將輸出信號送到外部的輸出端子 Tout、構成輸出侧阻抗整合電路之電容C2
Strip線路、存在輸出端子丁〇討與接地之間的負荷阻抗 RL。此外，當使用雙極電晶體來取代mesfet時，在雙極電 晶體的射極與接地之間，配置有以虛線來表示的二極體。 ^用在通信上的功率放大器需要具有高效率、低扭曲 :特性。-般兩言，在高頻功率元件中，&率與扭曲有著 .^ t ^ ^ *刀手褒大态上，在確保低扭曲的同 何k升效率變得非常重要。如同圖所示，在輸入侧 阻抗整合電路上，要使得從輪 沾g私及机去n 從輸入鈿子接腳所看到MESFET侧 的反射係數盡可能小，來調餐* _ 旦#. π木凋整並聯連接後之電容Cin的容 里值及M1Cr0 Strip線路的長度Lin。在此，電容^及以為
第14頁 511166 五、發明說明（9) 電流阻止用的電容，在高頻區域時 閘極偏壓供給用的阻抗Rg要設定A & :非吊低的阻抗。 值，使得高頻電力不會漏掉入阻抗高的 頻率區域的阻抗則不會有影塑。及阻^Rg的阻抗值對高 :!：導體元件的例子： 以下說明本發明的特徵部分’即配置於基地台ι〇ι的 2電路中之半導體元件’丨中整合了電晶體，二極體等 的主動兀件，及電容，電感等的被動元件。 圖4是本發明的實施形態中在Sic基板上整合了蕭特基 二極體，MESFET，MOSFET，電容及電感所形成之半導體 疋件（半導體積體電路裝置）的剖面圖。 人4H-SiC基板之SiC基板10中，由下方依順序來設置： 艾有，濃度的η型不純物（氮氣）之第i低濃度參雜層15、將 含^南濃度η型不純物（氮氣）之5參雜層與無參雜層交替 也1積_所形成之第一璺積部12(為載子移動區域之活性區 域）、含有低濃度ρ型不純物（鋁）之第2低濃度參雜層16、 及，含有咼濃度ρ型不純物（鋁）之參雜層與無參雜層交替 地疊積所形成之第二疊積部丨3 (為載子移動區域之活性區 域）、’將上述苐二疊積部13及第2低濃度參雜層的一部分 ，域除去，使基板上的第一疊積部12的一部分露出來。接 著’為了將各個疊積部12, 13及各低濃度參雜層15, 16中的 各個元件加以區隔，在溝槽内填入氧化矽來形成元件分離
511166 五、發明說明(ίο) " 篇 '一 ^·ι 區域11。此外，也可以使用無參雜層來替代低濃度參雜芦 15, 16 。 曰 接著，如圖4的下方所放大顯示，第一疊積部12是由 含有高濃度（例如lxl 018 atoms · cm-3)的氮氣，厚度約為 10nm的η型參雜層12a，與反參雜的4H-SiC單結晶所形成厚 度約50nm的無參雜層12b交替地各5層所疊積而構成。另一 方面’第二璺積部13是由含有高濃度（例如ixl〇is at〇ms· cm-3)的鋁，厚度約為l〇nm的？型參雜層13a，與反參雜的 4H-SiC單結晶所形成，與厚度約5〇nm的無參雜層13b交替 地各5層所疊積而構成。而且，η型參雜層i2a與1)型參雜層 13a，都是能夠以量子效應向無參雜層ub，13b產生載子 滲透一般厚度的薄層。如以下所述，η型參雜層或p型參雜 層的不純物濃度分布相對於無參雜層的底層大約成為占函 數的形狀。在本說明中’將η型參雜層12a與ρ型參雜層i3a 稱之為5參雜層。具有很陡濃度斜率的複數個高濃度參雜 層（5參雜層）與低》辰度參雜層（無參雜層）所交替疊積而^ 之構造稱之為多重（5參雜層。 在SiC基板10上面的第一疊積部12所露出的部分上， 設置有蕭特基二極體20(整流元件）、及MESFET 30(功率放 大器）、，在SiC基板10中的第二疊積部13最上面的部分上， 設置有nMOSFET 40(交換元件）、電容5〇(容量元件）、及電 感6 0 (電感性元件）。亦即，將構成圖3所示之發射放大單 元113中的主放大器138之MESFET，二極體（虛線處），電 谷’電感、及圖2所不之基頻信號處理單元117等所配置之
511166 五、發明說明（11) MOSFET都設置在一個SiC基板上。 上述蕭特基一極體包括：與第一疊積部12作蕭特基 接觸的鎳（Ni)所形成之蕭特基電極21、在第一疊積部12中 注入咼濃度的氮氣（例如約lxl 018 atoms · cnr3)所形成之電 極引出層22、及與電極引出層22作歐姆接觸之鎳（Ni)所形 成之歐姆電極23。 上述MESFET30包括：與第一疊積部12中的最上層之無 參雜層1 2a作蕭特基接觸之Ni合金膜所形成之蕭特基閘極' 域上，與第一璺積部12作歐姆接觸之源極電極μ及j：及極電 極35。但是，在與第一疊積部12中的源極電極34 ,汲極電 極3 5相接觸的區域上也可以導入高濃度的氮氣。 上述n M0SFET 40中包括：在第二疊積部13之上形成 si〇2所構成之閘極絕緣膜41、在閘極絕緣膜41之上形成“ 合金膜所構成之閘極電極42、第二疊積部13中的閘極電極 42的兩側的區域内注入濃度1χ1 〇18cn]_3的氮氣所形成之11型 源極區域43a及汲極區域43b、及與源極區域43a及汲極區 域43b分別形成歐姆接觸之Ni合金膜所構成之源極電極44 及沒極電極45。此外，在第—疊積部12内的某區域上，藉 由形成絕緣閘極電極，p型源極與汲極區域等，當然 以形成p M0SFET。 田…、 第二璺積部13之上形成以siN 在該底面絕緣膜51之上形成以 極52、在下部電極52之上形成 上述電容50中包括：在 膜所構成之底面絕緣膜51、 白金（Pt)膜所構成之下部電
以BST等的高介電體膜所構成之容量絕緣膜^、及 量絕緣膜5 3與下部雷# ς 9 #斜^ a , ηι、
* r丨電極52相對以白金（Pb)膜所構成之上部 ^上述電感60中包括··在第一疊積部13之上形成以SiN =構成之介電體臈61、及在該介電體膜61之上形成螺旋 狀由Cu膜所構成之導體膜62。此處的導體 厚度約為4…導體頻間的間隙約為左右為 ，疋’因為Si C基板1 〇的耐熱性高，而且熱傳導係數也 尚’根據電流量’ τ以將導體膜62加以微細化成更微細的 圖案，例如寬度為〗〜2 ，間隙為丨〜2 _左右的形狀 可能。 在基板上’形成以氧化矽膜所構成之層間絕緣膜7 〇， 在層間絕緣膜70之上，形成以鋁合金膜，Cu合金膜等所構 成之導線（圖中未標示）。上述各元件2〇,3〇,4〇,5〇,6〇的導 體=、經由在層間絕緣膜7〇上所形成之接觸窗中填入鋁合 金膜等所形成之接觸窗7丨與導線相連接，以構成在圖2所 不之基地台中的各電路。但是，並不需要在一個SiC基板 上，$又置圖2所示之全部的電路，也可以將各個元件設置 在=同，基板（矽基板）上。例如，發射放大單元及接收放 大單7G等’因為需要功率元件所以設置在SiC基板上，不 需要功率元件的基頻處理部則設置在矽基板上。 本貫施形態中，如圖4所示，將基地台丨01中的元件的 主要部分搭載於一個SiC基板内，以將此必要的電路加以 小型化。因此’可以將本實施形態中基地台丨〇 1中的各個
第18頁 五、發明說明G3) 如圖2所示之電路全部）加以小型化，而其全體的 缘ΐΐίΐ大約是基板的厚度上加上疊積膜與層間絕 :膜：厚度，使得基地台101全體成為極薄的構造。亦 T以使得基地台1〇ι本身的達到小型化。特別是，如 所不，使蕭特基二極體成為橫型的構造，而可以在一 祜」C基板上，設置MESFET，蕭特基二極體，MOSFET等， f仵高密度化更容易.。因為可以將電感，電容等被動元件 也配置在共同的SiC基板上，可以更進一步達到小型化。 由於確保SiC基板上所形成的MESFET與蕭特基二極體 ，正常動作的溫度約為4〇〇它左右，與設置在先前的Si基 反上之FET的情況時1 50 °C的嚴格的上限溫度相比，此一限 制有了大幅度的改善。亦即，本實施形態中，由於在s i c 基板上的MESFET，蕭特基二極體的耐熱性較高，即使將所 有的几件互相靠近來配置，也幾乎不會發生因耐熱性不足 所產生的問題。因為電路可以大幅度地加以小型化，可以 確保在基地台内配置的自由度，而且因為Sic基板的熱傳 導係數較高，放熱性也良妤，也可以容易地避免電路中的 各元件受到功率放大器散熱不良的影響。 a 因此，可以提供一種半導體元件，具有大電流及高耐 壓的特性，適合應用在通信系統中的基地台及移動台内。 因為Sic基板的耐熱性較高，當將此半導體元件配置在基 地台内時，即使不特別設置大冷卻能力的冷卻装置，也可 以長期的使用，因此可以降低冷卻設備的設置成本及電力 等的營運成本。將此半導體元件設置在移動台内時，即使 511166
將電感等發熱性元件與MESFET鄰近地加以配置，也可以 制如同使用GaAs基板時一般，因溫度上昇所造成特性的$ =。因此，在半導體元件的移動台内的配置關係的限制= 到改善，可以達到移動台全體的小型化。 入而且，因為可以將基地台及移動台内的許多的元件整 百在共同的SiC基板上，可以省掉組裝零件的功夫，以 體兀件的製造成本。此外，®為具有5參雜 層，、低滚度參雜層之疊積部的元件，可以提升元件的信賴
性，所以能夠改善良率，也因為良率的改善可以進一部降 低成本。
特別是，應用半導體元件於處理GHz級的高頻信號的 機器中時，最好是以BCB膜來構成 上述電感60的介電體膜61 〇BCB膜是將BCB_DVS單體溶解 於溶劑中加以塗布後，再將之烘烤而得之包含bcb在其構 造中之膜。BCB膜的特徵是，介電常數比為2 7左右相當 =，且一次的塗布可以容易地得到約⑽㈣左右厚度的膜。 BCB膜的tan 5在6〇 GHz時為〇 _左右較叫小約^級 order)左右，所以用BCB膜來構成特別是電感或“^〇 Stnp線路中之介電體膜可以發揮優良的特性。 1-重占參雜| ： 本實施形態的半導體裝置如以上的說明，具有將5參 ^層之η型或p型參雜層123，13a與無參雜層12b，13b交替 地積層而成之疊積部（多重5參雜層）。此種將高濃度參雜
511166 五、發明說明（15) 層（5參雜層）與低濃度參雜層（無參雜層）交替地叠積而成 之構造，如以下所述’在專利申請2000-58964號與專利申 請200 0-062 1 0號的說明書及圖面中所揭示，是使用結晶成 長裝置及結晶成長方法而得。具體而言，是使用脈衝閑來 同時供給參雜氣體（稱之為脈衝參雜）與原料氣體，是一種 使用同反應室爹雜之蠢晶成長法。 圖5是說明本實施形態中所形成之活性區域之多重占 參雜層（與疊積部1 2，1 3相當）的深度方向的參雜濃度分布 圖，如以上所述，形成η型參雜層時的脈衝閥打開時間（脈 衝寬度）為1 0 2 // s，關閉時間（脈衝與脈衝間的間隔）為 4ms。同圖的濃度分布是使用二次離子質量分析裝置 (S I MS )所得到的測量結果。同圖中，橫轴表示從基板的最 上面來看的深度（#m)，縱軸則表示參雜氮氣的濃度 (atoms · Cffl_3)。如同圖中所示，以本實施形態的方法所形 成之各η型參雜層12a中之氮氣（N)的漠度大約相同（約 lxl〇18 atoms .cur3)，而且從無參雜層128向11型參雜層12b 遷移的區域與從η型參雜層12b向無參雜層12a遷移的^域 中的任一者，都顯示了很陡的不純物濃度的變化。圖5的 資料是將脈衝閥打開的時間（脈衝寬度）設為丨〇 2 # s，流入 作為參雜氣體之氮氣所形成之參雜層所得到之資料，圖$ 所示的氮氣的央峰濃度為lxlQis atoms ·επτ3左右，若是將 脈衝閥打開時間（脈衝寬度）設為110 左右，可以將Ζ氣 的尖峰濃度提高到1 xl 〇i9 atoms · ciif3左右。若是流入作^ 載子氣體的氮氣氣體，可以容易地將無參雜層的氮氣濃^
第21頁 511166 五、發明說明（16) _ m — 控^在lxl(P atoms · cnr3左右。藉由流入載子氣體，在無 二4層中也供給一定流量的氮氣，以安定無參雜層的氮氣 濃度，具有將其控制在一定濃度的優點。 圖5是有關於η型參雜層1 2a的資料，對含有作為參雜 的銘等之p型參雜層也可以得到同樣的不純物濃度分布。 如圖5所示可知，^型參雜層或p型參雜層的不純物濃度分 布’相對於無參雜層的底面大約是5函數的形狀。 ^ 圖6 (a)，（b)是說明本實施形態中之多重（5參雜層之 第一豐積部12在深度方向之n型不純物氮氣的濃度分布與 載子分布間的關係的模式圖，及說明沿著第一疊積部丨2的 深度方向之導帶端的形狀之部分帶狀圖。但是，圖 6(a)，（b)為不使用氮氣作為載子氣體，使無參雜層12b(低 /辰度參雜層）中之氮氣的濃度為5xi (p atoms .cir3，控制 脈衝閥的脈衝寬度為1〇2 //s左右，而η型參雜層12a(高濃 度深度層）的氮氣濃度為5xl〇18 atoms · cm-3時所產生的模 式。圖6(a)，（b)中說明以第一疊積部12為例，多重5參 雜層的構造及載子的分布狀態，在第二疊積部13中，成為 相同的構造及載子分布狀態。因此，第二疊積部13中，會 產生與以下所述之第一疊積部1 2相同的作用。 如圖6(a)，（b)所示，因為η型參雜層12a的厚度只有 10nm左右，非常薄，所以在η型參雜層12a中因為量子效應 會產生量子準位，存在η型參雜層12a中的電子的波動函數 將具有某種程度的擴張。其結果是如圖中虛線所表示，載 子不只在η型參雜層12a中，在無參雜層12b中也存在著原
第22頁 511166 五、發明說明（17) 來濃度以上的高濃度的分布狀態。此第一疊積部1 2的電位 被提高，在載子移動的狀態下，η型參雜層1 2a及無參雜層 1 2 b因為不斷地被供給電子，使得電子不僅只在n型參雜 層12a，在無參雜層12b中也成為存在比較高的濃度的分布 狀態。在此狀態下，電子不僅在η型參雜層1 2a甲，在無表 雜層1 2 b中也會移動，將使得第一疊積部1 2的阻值降低。 此時，因為無參雜層1 2b中的不純物離子散亂變少，使得 無參雜層1 2b中可以得到特別高的電子移動度。 另一方面、當第一疊積部全體成為空乏化的狀態時 無參雜層12b及η塑參雜層12a中將不存在著載子，耐麗將 由不純物濃度較低的無參雜層12b所決定，使得第一藏产 部1 2全體都得到較高的耐壓值。 且貝 在載子 時，當只有 基本的效果 層的載子移 會從6參雜 於無參雜層 作用可以得 占參雜層也 元件的動作 存在有一個 性。 移動區域中，不只 存在單一個6參雜 。亦即，當加上元 動區域中只要存在 層向鄰接的無參雜 中的載子在所滲透 到低阻抗性。另一 會空乏化，可以得 電壓（設定ON電壓） (5參雜層，便可以 上述的各種作用，不僅是 〜丨丁你I夕数個_ ^ _ π 層時亦同，可以發揮工‘的 件動作的電壓時，成為空乏 有個占參雜層，因為載子 層（低濃度參雜層）滲透，由 的區域中移動，藉由上述的 方面，當元件關閉時，因為 到高耐壓性。因此，當加上 時在载子移動區域中只要 同夺發揮低阻抗性及高耐壓 、電子作為載子，當以電洞 五、發明說明（18) 作為载子也可以得到同揭 而且，如圖6(b)所;、作用。 是將圖中以虛線所示二V/〆疊積部12全體的導帶端’ 與無參雜層ί雜層12a( 4雜層）的導帶端 =的不純物濃产一般都較濃，使其導帶端成為在費米能 =二册方但疋未必姜非常濃亦可。第二疊積部13中，費 、犯f與5參雜層的價電子帶端間的關係，是將圖6(匕）中 的導帶端替換成價電子帶端，加上將其上下加以反轉所得 的形狀。 藉著利用具有此種構造之第1，第二疊積部12，i3(多 重5參雜層）來作為載子移動區域，如以下的各實施形態 中所述，可以得到高性能的元件。以下，在多重j參雜層 中，針對以（5參雜層與無參雜層來作為載子移動區域之功 能，在以下的各個實施形態中加以說明。 本實施形態中是使用氮氣來形成η型的參雜層，但也 可以使用其他含有η型的傳導性參雜元素（例如磷（ρ )，砷 (As)等）之參雜氣體。 本實施形態中，是使用錄來形成ρ型參雜層，但也可 以使用其他含有ρ型傳導性參雜元素（例如硼（β )，鎵（Ga ) 等）之參，氣體。 本實施形態中是在無參雜層之上形成3參雜層，但也 可以不用無參雜層，而使用打開脈衝閥來形成低濃度的η 型或Ρ型參雜層。 本實施形態中，說明了利用在碳化矽基板（siC基板）
511166
五、發明說明（19) 上的蟲晶成長法來形成無參雜層（低濃度參雜層）與$參雜 層（高濃度參雜層）的疊積部的構造，但是本發明^叠^部 的構造也可以設置在以S i c以外的材料所形成的基板上。 特別是’像GaAs ’ GaN等基板，亦即所謂的半絕緣性材 料，因其能隙較寬，將其應用在本發明中，可以开彡呈古 耐壓的元件。 / 〃 T% 本實施形態中在基板上的薄膜成長方法中，說明 用誘導加熱的CVD方法，但是只要是使用氣體在基板上成 長薄膜的方法，例如電漿CVD法，光照射CVD法，電 CVD法的任一者在上述基板上成長薄膜，都是可以/本' 發明的薄膜成長方法。 I 土1^ i本發明不只是CVD法’也可以使用其他如錢鍍 ί夂’或JBE法等方法’來疊積低濃度參雜層（包含 ”；：二之其厂厚度薄，載子可以利用量子效應向低 辰度爹雜層滲入之厚度薄的高濃度參雜層。 實驗資料： 接明本發明者們在PCT申請(pct/jpoo/ 間的關係。 >重占參雜層的厚度與其作用效果 ㈣圖:（b)是說明將厚度為i〇nm的5參雜層與厚度 =導4雜二交替地疊積各5層所形成的疊積部= ;:模擬導：以 禾口圖8(a)，（b)是說明將厚度為2〇11111的5
第25頁 511166 五、發明說明（20) 參雜層與厚度為5〇nin的無參雜層交替地疊積各5 的豐積部之樣品B中之導帶端的帶狀構造的模二成 及載子濃度分布的模擬結果圖。如圖7(a)，、二:果圖， 雜層垂直的剖面中’電子被局禁在正向』電’ 層=夹著的V型庫倫電位（量子井）巾，在此井内充電^體 狀悲。電子的有效質量為I !，611_31(：層的介& =子 9.66。使用在無參雜層中之6H_Sic層的背景载數比為 5xl〇15 cm-3，！1型5參雜層的載子濃度為5χ1〇18。-為 二W7(b)所示，在厚度為1〇η_5參雜層（樣品a) I择：電子廣泛地分布在被2個”雜層所夹著的益泉 雜層，電子濃度在2X10“ ^以上的區域為從界面開於，、參 2二：範，。亦即’與圖6(a)中的模式所描述的載子； 狀恶相一致，可知載子從5參雜層滲入到無參雜層。 另一方面，如圖8(b)所示，在厚度為2〇nm的厚占參 層（>樣品B)中，由電子的波動函數所決定的載子存在機率 =高的區域，與具有離子化散亂中心之5參雜層大幅地重 璺i電子濃度在2X1016CDf3以上的區域為從界面開始U nm 的乾圍可知攸載子5參雜層向無參雜層的滲入較少。但 是，此時，3參雜層間的區域中之載子濃度的最小值只要 較無參雜層原來的載子濃度高，便可以發揮本發明的多重 5芩雜層的基本效果。而且，此種載子的滲入效果的強 弱’可以藉由5參雜層，無參雜層分別的不純物濃度與膜 厚來加以適當地調整。 在本實施形態中，因為在SiC基板1〇上，設置有在圖4
第26頁 511166 五、發明說明（21) 的下方所顯示的構造之第一璺積部1 2及第二疊積部1 3，所 以各個元件可以發撣以下的顯著的效果。 蕭特基二極體:
首先’在蕭特基二極體20中，n型參雜層12&中的載子 因為量子效應滲入並分布到無參雜層1 2b中。在此狀態 下’當在蕭特基二極體20上加上順向偏壓，第一疊積部12 的電位被提高，而不斷地向η型參雜層12a及無參雜層12b 供给電子，所以經由第一疊積部1 2的η型參雜層1 2 a與無參 雜層1 2b，很容易地向蕭特基電極2 1流動電流。亦即，不 僅是第一疊積部12的η型參雜層12a，無參雜層12b也成為 載子移動區域。此時，因為無參雜層12b中之不純物濃度 較薄，所以在無參雜層1 2b中的不純物散亂會降低。因 此，可以維持較小的阻抗值，並實現低消費電力及大電 流。另一方面，當在蕭特基二極體20上加上逆向偏壓，空 乏層將從第一疊積部12的無參雜層12b向η型參雜層12a擴 大，因為第一疊積部1 2全體很容易地空乏化，所以可以得 到大的耐壓值。因此，得以實現導通阻抗小，大電力且高 耐壓的功率二極體。 以下，針對本實施形態中的橫型蕭特基二極體的作 用，與先前的縱型蕭特基相比較，加以詳細說明。 圖9(al)〜（c3)是針對本實施形態的蕭特基二極體與 先前的簫特基二極體，說明因偏壓的變化所造成導帶端 的形狀的變化之能帶圖。此處，圖9(al)，（bl)，（cl)是說
第27頁 511166
五、發明說明（22) 明本實施形態的蕭特基二極體的無參雜層12b的導帶端、 圖9(a2)，（b2)，（c2)是說明本實施形態的蕭特基二極體的^^ f參雜層12a的導帶端、圖9(a3)，（b3)，（c3)是說明先前的 蕭特基一極體在SiC基板的導帶端。但是，在先前的蕭特' 基一極體中，參雜一定濃度氮氣的均一參雜層與蕭特基'
極相接觸，其歐姆電極與均一參雜層的任一部位上作歐 接觸之縱型構造。圖9(al)〜（a3)是在蕭特基電極與歐姆 電極之間沒有加上電壓時（〇偏壓），圖9(bl)〜（b3)為在蕭 特基電極與歐姆電極之間，使蕭特基電極的電位較高來Z 上電壓時（順向偏壓），圖9(d)〜（c3)為在蕭特基電極盥 歐姆電極之間，使歐姆電極的電位較高來加上電壓時（^ 向偏壓）的導帶端的形狀。歐姆電極與第一疊積部12間的 接觸狀態並不會隨著偏壓的變化而有本質的變化，所以在 此省略其圖示。在本實施形態中，因為是說明設置有電子 載子移動的n型半導體層的情況，所以省略價電子帶端 形狀的圖示。 一如圖9(al)〜U3)所示，本實施形態與先前的蕭特基 二極體相同，在零偏壓狀態下，在活性區域的無參雜層或 η型芩雜等與蕭特基電極之間，均一參雜層與蕭特基電極 之間，分別形成也高的蕭特基障壁（約1〜2eV)。 牲龙，且，如圖9(bD ’（匕2)所示，當在本實施形態的蕭 =土二極體上加上順向偏壓時，第一疊積部12的電位將升 =，亦即第一疊積部12的無參雜層12b&n型參雜層12a之 蜍帶端的能階將上昇。此時，因為無參雜層12b也如圖
第28頁 511166 五、發明說明（23) -----〜 6^Ca)所示產生載子的分布，所以經由第一疊積部12的11型 參雜層12a與無參雜層12b，很容易地向蕭特基電極2ι流 電流。亦即，不僅是第一疊積部12的〇型參雜層12a，無表 雜層12b也成一為載子移動區域。此時，目為無參雜層12、“ 如圖6(a)所不，產生載子分布的不純物濃度較低，所以在 無參雜層12b中的不純物散亂會降低。因此，第一疊積部 1 2整體可以維持較小的阻抗值，並實現低消費電力及大電 流。 另一方面，如圖9(b3)所示，當在先前的蕭特基二極 體上加上順向偏壓，由均一參雜層向簫特基電極將流 流。 此外，圖9(cl)，（C2)所示，當在本實施形態的簫特 基一極體上加上逆向偏壓時，第j積層部12的無參雜層12b 及η型參雜層12a中之導帶端的能階全體會降低。如以上所 述，耐壓值是由逆向偏壓時加在空乏層的電場所決定。此 時，不純物濃度越低，導帶端的斜率會越平緩，因此不純 物k度越低’空乏層的寬度當然就變寬。所以，如圖 9(cl )所不，在無參雜層1 2b中，可以得到較大的耐壓值。 另一方面，只疋將兩濃度參雜層與簫特基電極相接觸的情 況，逆向偏壓時在高濃度參雜層的導帶端，成為如圖 9(c2)的虛線所示’高濃度參雜層的空乏層寬度會變得非 吊狹乍。但疋，本貫施形態中，因為n型參雜層j2a的厚度 =有10nm，非常薄，所以如圖9(c2)的實線所示，來自無 爹雜層12b的空乏層會擴大到η型參雜層12a空乏層，而使
511166 五、發明說明（24) 得電子不會產生移動。 當第一疊積部12全體發生空乏化時，在無參雜層12b 中不會有载子的分布，所以第一疊積部12全體變成高阻 抗。當空乏化並不完全時，即使要在蕭特基電極21引出用 參雜層22上流電流，也因為η型參雜層12a的厚度只有很窄 的1 Onm，使得在η型參雜層1 2a中受到大的阻抗，實際上幾 乎不會流電流。亦即，在η型參雜層12a與蕭特基電極21之 間，實質上並不是歐姆接觸，而是維持蕭特基接觸。而 且，藉由調整無參雜層12b與η型參雜層12a的厚度及不純 物的濃度等，可以藉著厚度大的無參雜層121)與蕭特基電 極2 1之間的空乏層寬度來決定耐壓值。所以，可以得到高 的耐壓值。 另一方面，如 中，因為 純物濃度 濃度來控 旦提高均 而耐壓值 阻抗值得 極體中， 壓性的功 蕭特基二 性，要作 現0 均一參雜 而變化， 制阻抗值 一參雜層 降低，若 增大之難 报難同時 率元件。 極體，在 為功率元 圖9(c3)所示，在先前的簫特基二極體 層的空乏層寬度會隨著均一參雜層的不 所以可以藉由調整均一參雜層的不純物 及耐壓值。但是，為了降低阻抗值，一 的不純物濃度，將使得空乏層寬度變窄 疋降低均一參雜層的不純物濃度則造成 以兩全的關係，所以在先前的蕭特基二 實現具有低阻抗性（低消費電力）與高耐 另一方面，若是採用先前的模型構造的 確保大電流的同時，很難得到大的耐壓 件來使用，只有使用縱型構造才可以廢
第30頁 511166 五、發明說明（25) 與其相對，在本實施形態的蕭特基元件 壓狀態下，載子從!！型參雜層12a(高濃度參雜芦 ^ W， 參雜層12 b(低濃度參雜層），而且， 曰）刀布到無 ,, u匈在热參雜择 的不純物散亂得以降低，從引出用參雜層22向特^ 21 ,可以很容易地移動載子（電子）。 蕙f基電極 ίΐ::二=乏化使得載子不存在無參雜她中， 攸蕭特基％極21向引出用參雜層22幾乎不會流動*子 :，藉由本實施形態的MESFET，著眼於順。壓：態與逆 "偏壓狀態時的載子分布狀態的相異，所以可以解決存在 於先前的蕭特基二極體中的低阻抗性與高耐壓性的’兩難。 藉由使用橫型構造的功率二極體，使得功率二極體與 =率MOSFET等，可以容易地將它們一起整合在共同的 t板上。亦即，因為在先前的橫型構造的蕭特基二極體 吩丄要同時確保大電流及高耐壓性很困難，所以大電力用 的蕭特基二極體不得不使用縱形構造。與其相對，本實施 夕L中的蕭特基二極體可以解決低阻抗性與高耐壓性的兩 難所以可以作為確保大電流量的功率元件來使用。因 此’將本實施形態的蕭特基二極體，與MESFET與㈣”以等 起整合在共同的Sic基板上來構成積體電路裝置，可以 ，此積體電路裝置應用在通信系統機器上。此時，在處理 阿頻信號的通信系統用機器中，與分離型的縱型蕭特基二 接體相比’較容易整合阻抗，而且，可以發揮提昇動作頻 率的效果。 在縱形蕭特基二極體的情況下，因為具有電容構造，
第31頁 511166
存在著因為寄 對，本實施形 構造，所以可 此外，在 基板上設置有 成蕭特基二極 是，像在本實 成蕭特基二極 極體相較，具 於更高速動作 士電容而造成動作頻率降低的問題。與其相 悲中的橫型蕭特基二極體，因為不呈有電容 以進一步達到提升動作頻率的優點: 先前的基地台等的通信系統用機器中，在矽 二極體=此時，由於矽的特性，通常不是形 體，而疋形成pin二極體與？11二極體。俱 施开> 態中，使用S i C基板則可以很容易地形 體。、因為蕭特基二極體與pin二極體及pn二 有載子復原時間較短的特性，可以得到適合 的構造。 MESFET ： 接著，在MFSFET 30中，與蕭特基二極體2〇時相同，n 型參雜層12a中的載子因為量子效應會滲入及分布在無參 ，層ljb中。在此狀態下，當在MESFET 3〇上加上順向偏 壓，第一 ®積部12的電位會被提高，不斷地對n型參雜層 12a及無參雜層i2b供給電子。因此，經由第一疊積部12的 η型參雜層12a與無參雜層12b雙方，可以容易地在源極電 極與汲極電極間流電流。此時，因為無參雜層〗2b中之不 純物濃度較薄，所以可以減低在無參雜層丨2b中之不純物 散亂。因此，可以維持在較小的阻抗值，以實現低消費電 力及大電流。 ' 另一方面，當MESFET在關閉狀態時，空乏層從第一疊 積部12的無參雜層12b向η型參雜層12a擴大，因為第一疊&
第32頁 511166 五、發明說明（27) 積部1 2整體容易被空乏化，所以可以得到大的耐壓值。所 以，可以得到導通阻抗小，大電力且高耐壓的功率放大器 用元件。 以下’本發明者們針對本實施形態的MESFET的性能的 評價結果及本實施形態的MESFET與先前的MESFET間的性能 的比較，就？(^專利申請（1^1711>0〇/〇 1 855 )中所揭示的事"4 項來加以說明。 首先，針對閘極與源極間的耐壓性將兩者作比較。本 實施形態中將無參雜層與n型參雜層各5層交替地疊積所形 成之活性區域（多重3參雜層）作為通道層之MESFET中，^ 緣耐壓為120V ’具有先前的jiesFET的4倍的耐壓值。 接著’針對本實施形態中的KESFET，研究其汲極電流 與汲極電壓間關係的閘極電壓依存性（〗—v特性）。在源極 電極34與汲極電極35之間，加上一定的電壓，然後在μ閑極 電極32上加上電壓，隨著閘極電極32上所加的電壓可以改 變源極與汲極間的電流，達到開關的動作。此時，即使汲 極電壓在140V以上，也不會崩潰而能得到安定的汲極電/ 流。 圖1 0是說明本實施形態中的MESFET，其汲極電流盥汲 極電壓間關係的閘極電壓依存性（J_v特性）的量測結果、的 圖。在同圖中，橫軸表示汲極電壓vds(v)，縱軸表Q示汲極 電流Ids(A)，閘極電壓Vg則作為參數。 4 此外’針對本實施形態與先前的MESFET，測量 1 值電壓附近的相互電導。其結果是以上述第—疊積部^作 第33頁 511166 五、發明說明（28) 為通道層的本實施形態中的MESFET的相互電導，與使用均 一參雜層作為通道層之先前的MESFET相比，可知道大約變 成2倍。這是因為本實施形態中的MESFET的電子移動度較 上述情況變大。 依據以上的結果，在本實施形態中的MESFET中，可以 發揮低消費電力、高耐壓、高增益的效果。
針對以上所述的本實施形態的MESFET與先前的MESFET 間的功能的差異，將本實施形態中的功率放大器與先前的 功率放大器作比較，有著以下的相異點。 如圖20所示，在先前的基地台中，在需要將大電流放 大的發射放大單元中，配置有4個包含MESFET的主放大 器。但是，當MESFET的數目越多，要整合各個MESFET間的 阻抗也越加困難，其困難度也隨著高厂頻信號的頻率越高變 得越困難。 /欠 舆其相對，在本實施形態的發射放大電路中，口古 置一個包含MESFET的主放大器138，所以可以得到所希望 的電流。藉由減少這些MESFET的數目，在處理高頻率區域 的高頻信號的電路中，與先前的基地台内的電路相比，^ 以使阻抗整合電路的構成更簡單化。而且，如同上述的蕭 特基二極體，也可以將MESFET—起整合在SiC基板上，以 減少其數量，使得阻抗整合電路的構成變得更容易。因 此，例如在處理GHz Order的高頻的通信系統中，可以加 上搭載本實施形態的MESFET的半導體積體電路裝置。
第34頁 五、發明說明（29) M0SFET : nMOSFET 40中，在閉極電極42上 子在移動的反轉妝能丁 降土動電壓，當載 v ^ 得狀悲下，隨者加上電壓V所對應& + 戰 e，電子集中在向上方f曲的 斤對應的電位 著源極區域433與…域_之間的=上;^電子隨 部1曲3的通道層的部分移動。此時，因為載子(’向第二疊積 的濃度在閘極絕緣膜41的正下方為高濃度，且下'、電子） 低濃度來分布，f際上，在閉極絕緣 ，成 無參雜層m佔據了大部分的通道層。但是，下方的區域之 纖中幾乎並沒有參雜不純物，所以對在無雜 移動的載子的不純物離子散亂也變少。亦即，妨礙a 疊積部13中的載子的移動之不純物離子散亂變少，所以; 以得到南的通道移動度。 此外，因為M0SFET的閘極絕緣膜幾乎都是以基板的熱 處理所形成的氧化膜，將無參雜層13b以熱氧化所形成的… 閘極絕緣膜41中所捕捉的負電荷較少。因此，特別是第二 疊積部13中的最上層的無參雜層13b所流動的電子幾乎不 會受到與閘極絕緣膜41中的電荷間的相互作用而使移動受 到妨害’所以可以提高通道移動度。當在閘極電極4 2上沒 有加上驅動電壓時’即使在源極區域4 3 a與沒極區域4 3 b之 間有加上高電壓，與MESFET 30時相同地，因為空乏層很 容易地從無參雜層13b向η型參雜層13a擴散，所以可以發 揮高的耐壓。 亦即，可以發揮高耐壓，小導通阻抗，大電流容量，
第35頁 511166 五、發明說明（30) 及南相互電導等優良的特性。例如’當汲極電壓在4 〇 〇 v以 上也不會崩潰，而能得到安定的沒極電流，在關閉狀態下 的MOSFET的絕緣破壞電壓為6 0 0V以上。 在設置有p MOSFET時，與n MOSFET相同，在通道庳域 移動的電洞，因為幾乎不會受到通道區域中的不純物離子 引起的散亂及受到被閘極絕緣膜中的不純物所捕捉的正電 荷的妨害作用，所以可以發揮高耐壓，低導通阻抗，大電 流容量，且高相互電導的特性。 電容元俾： 電容50 ’若是以BST膜來形成例如5mm四方的面積，由 於BST膜的介電常數比為1 000左右，而且可以達到厚度約 10nm左右的薄膜化，所以可以得到約22 的容量。亦 即’可以形成小面積但大容量的電容。 電感60 ’若是在5 min四方左右的面積上以線寬度9//m 的螺旋狀的導體膜以間隔4 來設置，圈數在160圈左右 B守’龟感值為7 8 0 /z Η。亦即，可以小面積來達到所要規格 的電感。 上述蕭特基二極體，MESFETT，M0SFET中的疊積部，可 =只包含一層高濃度參雜層與一層的低濃度參雜層。至於 南濃度參雜層與低濃度參雜層的那一者先形成皆可。也可 以在一層的高濃度參雜層的上下方分別配置一層的低濃度 參雜層（無參雜層）。亦即，高濃度參雜層與低濃度參雜層 的數目相異亦可。
第36頁 511166 五、發明說明（31) 製造步驟： 接著’參照圖11 ( a )〜圖1 3 ( b )來說明本實施形態中的 半導體元件的製造步驟。圖丨丨（a)〜（c)是說明本實施形態 的半導體元件的製造步驟中，從第一，第二疊積部的形成 到形成元件分離區域為止的步驟的剖面圖。圖12(a)〜（c) 是說明本實施形態的半導體元件的製造步驟中，從形成源 極•汲極區域到形成各元件的電極或導體膜為止的步驟的 剖面圖。圖13(a)，（b )是說明本實施形態的半導體元件的 製造步驟中’從形成電容的上部電極到形成與各元件的導 體部的接觸窗為止的步驟的剖面圖。此外，本實施形態中 之結晶成長裝置及結晶成長方法是根據專利申請 2000-5 8 9 64號或專利申請2000 —06210號的說明書及圖面中 所揭示的構造或方法。 首先’如圖11 (a)所示的步驟，準備p型的SiC基板 1 0。在本實施形態中，S i C基板1 〇，是使用具有主面與 {11-2 0}面（A面）方位一致的4H-SiC基板。但是，也可以使 用主面是與（0001)面（C面）偏離幾度方位的sic基板。 以流量5 (1 /mi η)的氧氣在沸騰的水蒸氣環境中，將 S1C基板1 0在11 0 0 °C下進行約3小時熱氧化，在表面上形成 尽度約40nm的熱氧化膜之後，以緩衝（guffere(j)氫氟酸 (鼠氟酸：敦化氨水溶液=1:7)來除去其熱氧化膜。接著， 將SiC基板10設置在CVD裝置的反應室内，將反應室降壓到 1〇-6 pa左右（約ΙΟ—8 Tor r)的真空度。接著，反應室内供給
511166 五、發明說明（32) 作為稀釋氣體（載子氣體）的流量2(1/min)的氫氣與流量 1 ( 1/mi η)的Ar氣體，將反應室内的壓力控制在 0 · 0 9 3 3 Μ P a ’基板溫度控制在約1 6 0 〇 °c。將氫氣體及a r氣 體的流量保持在上述的疋值’將作為原料氣體的流量為 2(mi/min)的丙烷氣體與流量為3(ml/min)的石夕甲烧 (Si lane)氣體導入反應室。原料氣體被流量5〇(ffll/fflin)的 鼠氣所稀釋。將原料氣體及稀釋氣體供給到反應室内的同 ’耩由脈衝狀地供給作為η型不純物的氮氣（參雜氣 體），在SiC基板10的主面之上，形成厚度約12〇〇ηηι的第一 低濃度f雜層15。此時，預先將作為參雜氣體的例如氮氣 收納在高壓氣瓶内，在高壓氣瓶與參雜氣體供給用配管之 間設置脈衝閥。在供給原料氣體及稀釋氣體的同時，藉由 反覆開關脈衝閥，可以將參雜氣體以脈衝狀地供給到反應 室内的SiC基板1〇的正上方。 >接著，在低濃度參雜層15之上，形成厚度約1〇颜的11 型麥雜層12a(高濃度參雜層）。在形成低濃度參雜層15 時，將打開脈衝閥的時間（脈衝寬度）設短，在形成^型參 雜層12a時，將打開脈衝閥的時間（脈衝寬度）設長，便可 3 = !現不？的不純物濃度。而且，也可形成無參 雜層來取代弟一低濃度參雜層1 5。 當結束η型參雜層12a的磊晶成長時，停止參雜氣 供給，亦即，將脈衝閥完全關閉的狀態將气 體與…氣體供給到SlC基板1〇的上方，在:由二= 主面之上’ Μ晶來成長由反參雜的SiC單結晶所形成的 511166 五、發明說明（33) --- 厚度約5 〇nm的無參雜層丨2b(低濃度參雜層）。 如，’藉由在供給原料氣體的同時，開關脈衝閥來導 入參雜氣體以形成n型參雜層丨2a，及將脈衝閥關閉的狀態 下不供給參雜氣體，只供給原料氣體來形成無參雜層 12b丄以上各5次反覆處理，將η型參雜層12a與無參雜層 12\父替地各疊積5層來形成第一疊積部12。在最上層形成 無餐雜，12b時，使其厚度較其他的無參雜層12b厚約15nm 左右。第一積層部12中之平均氮氣濃度約lxl(F atoms · cnr3 ’第一疊積部12的總厚度約為3〇〇nffl。 其次，不改變氣體與稀釋氣體，將參雜氣體換成含有 P型不純物的鋁之氣體（參雜氣體），在第一疊積部丨2之 上’形成厚度約120Onm的低濃度參雜層16。此時，參雜氣 體使用例如含有10%的三甲基鋁（A1 (CH3)3)的氫氣。 與上述第一疊積部1 2形成時的步驟相同，在供給原料 氣體的同時，開關脈衝閥來導入參雜氣體（含有三甲基鋁 的氫氣）以形成厚度約5 nm的p型參雜層13 a(高濃度參雜 層）。形成p型參雜層13a，與在關閉脈衝閥的狀態下，不 供給參雜氣體，只供給原料氣體來形成無參雜層丨3b，以 上各重複20次，便形成以p型參雜層13a與無參雜層i3b交 替地疊積20次所形成之第二疊積部13。此時，在最上層上 形成無參雜層13b，使其厚度較其他的無參雜層i3b厚約 15nm左右。第二疊積部13中之平均鋁濃度約為 lxl017atoms ·〇πγ3，在第二疊積部13熱氧化結束後的總厚 度約為11 0Onm。
第39頁 511166 五、發明說明（34) 接如圖mb)所示的步驟，藉由選擇性地银刻， 將弟一璺積部13及第2低濃度參雜層16中，要 =體20及MESFET 3〇的區域除去，使要形㈣^ 體20及MESFET 30的區域上露出第一疊積部12來。 不 八μ接ί，在圖1i(c)所示的步驟中，在基板上形成用來 为離兀件區域的溝槽，並在其中填入氧化 件分離區域11。 X &成70 接著，在圖12(a)所示的步驟中，藉由注入n型不純物 (例如氮氣離子Ν+)，來形成蕭特基二極體2〇的電極引出層 22。將此注入η型不純物離子的區域以外的區域覆蓋，將曰 打開注入η型不純物離子區域後的氧化；g夕膜的注入遮罩形 成後’將基板溫度加熱到5 0 0〜8 0 0 X：，從注入遮罩的上方 進行氮氣離子（N+)等離子注入。此外，進行使不純物活性 化的退火在溫度1 500 t下進行10分鐘，以形成11型不純物 濃度約lxlO18 atoms · cnr3的電極引出層22。此時，將氮氣 離子（N+)，依注入能量的不同，例如分成6次的離子注入 來注入基板内。例如，第一次的離子注入條件為加速電壓 180keV，參雜量1·5χ1014 atoms .cnr2，第二次的離子注入 條件為加速電壓130keV，參雜量lxl〇w at⑽s · cm-2，第三 次的離子注入條件為加速電壓11 0 k e V，參雜量5 X1 〇is atoms · cnr2，第四次的離子注入條件為加速電壓1〇〇keV， 參雜量8xl013 atoms .cnr2，第五次的離子注入條件為加速 電壓60keV，參雜量6xl013 atoms ·<:πγ2，第六次的離子注 入條件為加速電壓30keV，參雜量5xl013 atoms .cnr2。離
第40頁 511166 五、發明說明（35) 子注入的方向，在所有的情況下 成7。傾斜的方向，注入的深度基板1〇的法線 MESFET 30的源極•汲極雷 為〇·3 “111。此岭，在 先形成薄的接觸窗用參的雜正層下。方所在的部分上也預 來开;：：tFFT猎4由:型不純物(例如*氣離子Ν+)的注入， ίΪί上二 區域仏與汲極區域43b。此時， ur: ΐ入n型不純物離子的區域之氧化石夕膜等的 使基板在溫度5°〇〜_。。之間加熱，由 ^入遮罩的上方進行氮氣離子（N+)等的離子注入。此外， 3 了使不純物活性化，在溫度1 50 0。。下進行1〇分鐘的退 、，以形成注入深度約0. 8 /ζιη，η型不純物濃度約^^8 atoms . cm-3的源極區域43a與汲極區域4儿。此外，此 MESMT 30源極·汲極電極的正下方的位置在，也可以注 入較淺的η型不純物（例如氮氣離子N+ )。 接著，如圖1 2 ( b )所示的步驟，除去注入遮罩後，在 基板上面以電漿CVD法來形成厚度約〇· 4 的SiN膜後，將 SiN膜圖案化’在第二疊積部13中欲形成電容5〇及電感6〇 的區域上，形成底面絕緣膜51及介電體膜61。 接著，如圖12(c)所示的步驟，在M0SFET的形成區 域’在約1100 °C的溫度下，藉由在第二疊積部13的最上層 的無參雜層1 3b的表面處（厚度約1 5nm)以熱氧化法，形成 厚度約30nm的熱氧化膜的閘極絕緣膜41。接著，將位於源 極區域43a及汲極區域43b之上的閘極絕緣膜41除去，以形 511166 五、發明說明（36) 士 口處’在開口處上以真空蒸鍍法來形成以Ni合金膜所 構成的源極電極44及汲極電極45。與此同時，也在蕭特基 一極體2 0的電極引出層22及第一疊積部12之上形成由…合 金膜所構成的歐姆電極23，源極電極以及汲極電極。此 夕卜，為使源極電極34，44 ,汲極電極35，45及歐姆電極23 舁各豐積部12，13或電極引出層22形成歐姆接觸，在1〇〇〇 C下進行3分鐘的退火。接著，在閘極絕緣膜“之上某鍍 鎳（NO合金膜，以形成由鎳合金膜所構成的長約i 的閘 極電極42。第-疊積部12上欲形成蕭特基二極體2Q舆 MES^ET 30的區域上，進行錄的蒸鑛，以形成由鎳所構成 的蕭特基電極21及蕭特基閘極電極32，同時在 =，51之上’進行白金（Pt)的蒸鍍，以形成由白= 構成的下部電極52。 接著，在要形成電感60的區域上，形成具有螺旋狀 口的光阻膜後，在其上面沉積厚度約4#m的以膜，接 行剝離，使得在介電體膜61之上留下螺旋狀的導體膜Μ。 也可以用鋁合金膜來取代Cu膜來構成導體膜。在此一产、兄 時丄沉積鋁合金膜後，使用CL氣體與BC13氣體之RIE乾月餘 刻Λ將，合金膜加以圖案化，以形成螺旋狀的導體膜Μ。 接著’如圖13(a)所示的步驟，使用濺鍍法在電容5〇 的下部電極上面形成BST膜後，再以蒸鍍法在BST上面带 白金（P〇膜。然後，將白金膜及BST膜圖案化成特定的^形 狀’以形成上部電極54及容量絕緣膜53。 乂 接著，如圖13(b)所示的步驟，在基板上沉積由氧化
511166
矽膜所構成的層間絕緣膜70上，在到達蕭特基二極體2〇的 蕭特基電極21及歐姆電極23、MESFET 30的蕭特基閘極電 極32 ’源極電極34及汲極電極35、nMOSFET 40的閘極電極 42，源極電極44及汲極電極45、電容50的上部電極54及下 口 I5龟極5 2、電感6 0的導體膜6 2的螺旋的中心部及外圍端部 處分別形成接觸窗74。 ° 然後’在各接觸窗7 4内及層間絕緣膜7 〇之上形成鋁合 金膜後，將其加以圖案化便可以得到如圖3所示的半導體 元件的構造。 如此，藉由本實施形態的製造方法，可以容易地在一 個SiC基板上形成蕭特基二極體，mesfet，j|〇SFET，阻抗 元件’及電感等。特別是，如以上所述，使MESFET，蕭特 基二極體等主動元件成為橫型構造，便可以在共同的Sic 基板上設置MESFET與蕭特基二極體，使得整合變得更容 易。因為可以使電感等被動元件也搭再在共同的SiC基板 上，可以更進一步地達到小型化。 在本實施形態中是使用S i C基板來作說明，但是不僅 僅是設置在SiC基板上的半導體裝置，其他例如設置在 GaAs，GaN ’ AlGaAs，SiGe，SiGeC等由複數元素的化合物 所構成的化合物半導體基板上的半導體裝置全都可以（其 活性層是由GaAs，AlGaAs，GaN，AlGaN，InGaN，SiGe，
Si GeC等所構成的層）適用在本實施形態。這些時候，藉由 將（5參雜層與低濃度參雜層（包含無參雜層）的積層部設在 閘極絕緣膜的下面，可以減少不純物離子的散亂，在關閉
第43頁 511166 五、發明說明（38) 狀態下時通道區域全體的空乏化，利用5參雜層的不純物 的電荷捕捉（電荷的補償），可以增進通道移動度與耐壓。 赶動終端的構成例子： 圖1 4是概略說明圖1所示的通信系統中的行動電話終 端（移動台）1 0 2的一個例子的圖。此處是採用PDC方式。圖 14所示的高頻無線單元中，包括圖1所示的接收放大單元 122與發射放大單元123。圖1所示的移動台之行動用終端 102的控制單元，如圖14所示，包括：CPU、密碼 TDMA-CCT、SP-CODEC、ROM/RAM、TERM-ADP、DPSK-MOD、 HiSpeedSYNTH、IF-IC、及CPSK-DEMOD(EQL)。 圖14中所示之高頻無線單元中的線性pa(功率放大 器），可以配置如上述圖3所示之MESFET之電路來構成。此 時，控制單元用的各電路中的M〇SFET可以用圖4所示的 M0SFET(n通道型M0SFET或p通道型M0SFET)來構成。 圖1 5是說明圖2所示之混波器1 34或圖1 4所示的混波器 的電路構成例之電路圖。在此，說明具有局部放大器的混 波器的例子。亦即，配置有局部信號放大用的MESFET 1， 在其閘極上接受局部信號A1〇，將放大後之信號3〇111：1由其 沒極輪出、及混波器信號放大用的MESFET 2，在其閘極上 接受兩個信號Smixl與Smix2，將經混合及放大後之信號 Sout2由其汲極輸出。此電路中的MESFET，二極體，及電 谷’可以如圖4所示，將其整合在一個SiC基板上，構成一 個MMIC。此外’圖4中雖未標示，因為阻抗元件可以視為
第44頁
是電感的導體膜的一部分， 也是非常的容易。 在SiC基板上要形成阻抗元件 路，所示之含有謂開關的高輸出開關電 ，^者如圖2所不配置在天線之高輸出開關電路的例子 的電路圖。在此例子中的構成，是接受輸入信號sini，
Sin、2认再將所有的輸入信號Sinl，Sin2放大後的信號“μ 加^輸出。此時，可以將輸出信號MESFET〗—mesfet 4、 電谷Cl C6、一極體di-j)2、及阻抗元件Rug整合在一個 SiC基板上，以構成MMic。 變形例+ : 圖1 7是說明上述實施形態中之圖3所示主放大器的另 一個構成例子（第一變形例）的圖。在此變形例中，2段的 放大用電晶體包括前段MESFET與後段MESFET。在前段 MESFET的輸入處，設置有輸入侧阻抗調整電路，包括有電 容C1 ’阻抗元件R1及電感η。在前段MESFET與後段MESFET 之間’設置有中間阻抗調整電路，包括有電容C2，C3，阻 抗元件R2，及電感12。在後段MESFET的輸出處則設置有輸 出側阻抗調整電路，其包括有電容以及電感丨3。
此第1變形例中的各個元件可以圖4所示的MESFET 30 ’電容50，及電感60來構成。因此，可以在一個SiC基 板構成圖1 7所示的電路，以形成mm IC。 圖1 8是說明上述實施形態中之圖3所示的主放大器的 另一個構成例子（第二變形例）的圖。在此變形例中，具有
第45頁 511166 五、發明說明（40) 將構成差動放大器的4個MESFET A-D並聯地加以配置的構 造。在各個MESFET A-D的輸入處上，設置有包括電容，阻 抗元件（圖中未標示）等的輸入侧前段匹配（Pre-matching) 及焊接線’在各個MESFET A-D的輸出侧，則設置有包择電 容’阻抗元件（圖中未標示）等的輸出側前段匹配 (Pre-matching)及焊接線。 此第二變形例中的各個元件，可以圖4所示的MESFET 30 ’電谷50 ’及電感60來構成。因此，可以在一個SiC基 板上構成圖1 8所示的電路，以形成匪I c。 圖1 9是概略說明將兩個主放大器丨3 8並聯配置後之第 三變形例中的基地台1 〇 1 a的構成方塊電路圖。此時，也可 以將兩個主放大器依圖3所示的電路來構成。 將圖3 ’圖1 6及圖1 7中所分別說明的放大器電路加以 比較’為了得到最大的放大增益，最好是使用圖丨6或圖工7 所示的放大器電路。另一方面，MESFET的數目越多，會使 得阻抗整合電路的構成變得更複雜，特別是當處理別2級 的高頻區域的信號時，MESFET的數目越多，要整合阻抗所 需的處理（調整等）要更複雜化。因此，最好是隨著用途及 規模來選擇基地台的構成。 藉由將本發明中的主動元件MESFET及蕭特基二極體等 配置在通#系統用機器的發射侧，可以將本發明中的 MESFET及蕭特基二極體等活用在適合高功率的構造上。 其他的實施形態:
511166 五、發明說明（41) 在上述實施形態中，說明了將本發明中的通信系統用 機器應用在行動電話的基地台，終端（移動台）的例子’但 是本發明並不只限定在此一實施形態。其他的通信系統， 例如汽車電話系統，PHS，PDA等，配置在這些系統上的機 器中，藉由設置圖4所示之MESFET，二極體，MOSFET，電 容，電感等，可以發揮與上述實施形態相同的效果。 在上述各實施形態中，是使用S i C基板；但是S i C基板 以外的半絕緣性基板，例如使用GaAs，GaN基板等，來設 置圖4所示的（5參雜層，無參雜層所構成的疊積部（活性層 是由GaAs，AlGaAs，GaN，AlGaN，InGaN，SiGe，SiGeC 等 所構成的層），也可以發揮此大電流特性及高耐壓性。 【發明效果】. ^ 根據本發明中的通信系統用機器，因為是由包含將低 ，度的第一半導體層與含有能形成量子效應的載子分布的 同/辰度不純物之第二半導體層交替地加以疊積所構成聶 積部之主動元件所配置而成，利用其高度的載子移動ς ，3 ?，，可以提供—種通信系統用機11，其可以被配置 有著嚴酷的溫度及空間的限制等使用條件下。
511166 圖式簡單說明 圖ϊ為概略說明本發明的實施形態中之通信系統的構成的 方塊圖。 圖2為詳細說明本發明的實施形態中之通信系統中的基地 台的内部構成之方塊電路圖。 圖3為說明配置在圖1所示之發射接收放大單元中之主放大 裔的構造例之電路圖。 圖4為本發明的實施形態中，在SiC基板上整合了蕭特基二 極體，MESFET，MOSFET，電容及電感所形成的半導體元件 的剖面圖。
圖5為說明本發明的實施形態中所形成之活性區域在深度 方向的參雜濃度分布圖。 圖6(a)，（b)為本發明的實施形態中之第一疊積部在深度 方向上的氮氣的濃度分布與載子分布間的關係以模式來說 明的圖’及就明沿著第一疊積部的深度方向之導帶端的形 狀的部分帶狀圖。 ，7 (a) ’（b)為說明模擬包含厚度為1〇·的占參雜層之樣 品A中之導帶端的帶狀構造的結果圖，及說明模擬載子濃 度分布的結果的圖。
^ ( ) 、jb)為說明模擬包含厚度為2Qnm的占參雜層之樣 ^之導帶端的帶狀構造的結果圖，及說明模擬載子濃 度分布的結果的圖。 〜iC3)為是針對本發明的實施形態中的蕭特基二 嫌诚的蕭特基二極體，說明因偏壓的變化所造成導 ▼ ‘的形狀的變化之能帶圖。
第48頁 ---- i式簡單說明 圖10為說明圭议 盥中本發明的實施形態中的MESFET，旦⑴ < 蕾峭 圖。 門的關係的閘極電壓依存性（I-V特性）的結果 圖ll(a) 〜Γγ)泛心、 驟tb 為說明本實施形態中的半導妒-Μ ，也+ 驟中，從箓 十 卞夺霞疋件的製造资 為止的步驟之剖面圖。 牛刀離區域的开> 成 圖12(a)〜r 、、 ^ 〜U)為說明本實施形態中的半 :中’從源極。及極區域的形成到件的製 ㈣成為止的步驟之剖面圖。各（件的電極或導禮勝 f IjCa)，（b)為說明本實施形態中 — 驟中，從^的上料極㈣成到//^二件的製造少成 接觸窗為止的步驟之剖面圖。 各兀件的導體部形成 圖1 4為概略地說明圖i示之通 (移動台)的一個例子的圖。 乎、先中的行動電話終端 圖15為說明圖2或圖14所示的混波器 圖。 』电路構成例之電絡 圖1 6為說明含有圖丨4所示之SPDT開關 赤献湛+门。 剛 < 馬輪出開關電路’ 電路圖。 月j w關電路的例子之 圖1 7為說明本實施形態中之圖3所示主於 成例子(第-變形例）。 放大器的另-個構 圖18為說明上述實施形態中之圖3所示主放大器的另一個 構成例子（第二變形例）。 圖1 9為概略說明將兩個主放大器以並聯來配置後之第3個
511166 圖式簡單說明 變形例中之基地台的構成方塊電路圖。 圖2 0為說明先前的基地台（通信系統的基地台）的内部構成 方塊電路圖。 【符號說明】
10〜 S i C基板 11〜 元件分離區域 12〜 第一疊積部 1 2 a〜 / η型深度層 12b〜 -無參雜層 13〜 第二疊積部 13a〜 / Ρ型參雜層 13b〜 /無參雜層 20〜 蕭特基二極體 21〜 簫特基電極 22〜 電極引出層 23〜 歐姆電極 30〜 pMOSFET 32〜 閘極電極 33a〜藓極區域 33b〜 /汲極區域 34〜 源極電極 35〜 >及極電極 4 0〜 nMOSFET
第50頁 511166 圖式簡單說明 41〜 閘極絕緣膜 42〜 閘極電極 4 3 a〜 源極區域 43b〜 汲極區域 44〜 源極電極 45〜 汲極電極 5 0〜 電容 51〜 底層絕緣膜 52〜 下部電極 5 3〜 容量絕緣膜 54〜 上部電極 6 0〜 電感 61〜 介電體膜 62〜 導體膜 70〜 層間絕緣膜 71〜 接觸窗 7 4〜 接觸窗 75〜 接線墊 100〜 交換網（網路） 101〜 基地台 102〜 行動終端 111〜 天線 112〜 接收放大器 113〜 發射放大器
第51頁 511166 圖式簡單說明 114〜 無線發射接收單元 115〜 控制單元 11 6〜 有線連接單元 117〜 基頻信號處理單元 118〜 介面單元 119〜 交換控制單元 120〜 電源單元 121〜 天線 122〜 接收放大器 123〜 發射放大器 125〜 控制單元 131〜 滤波裔 132〜 低雜音放大器 134〜 混波器 135〜 驅動放大器 136〜 濾、波器 137〜 中段放大器 138〜 主放大器

Claims (1)

  1. 511166 六、申請專利範圍 1. 有使用化合物半導體所形成之主動 通^系統中，真具 件，其特徵為該主勳 種通#系統用機器，其係配置在 元件包括： 層第 半導體層與 化合物半導體層，設置在基板上；及 活性區域，此活性區域係設置有至少 至少一層第二半導體層彼此鄰接而^ 係投置在該化合物半導體層之上，且 ’該第一半導體層 :能“:該第二半導體層較該第一；域 含有兩濃度的載子用不純物，可以量子效應來形成载子分 布。 2·如申請專利範圍第1項之通信系統用機器，其中，該第 一半導體層及第二半導體層，分別各由複數層所疊積而 成0 3 ·如申請專利範圍第1項或第2項之通信系統用機器，其 中’該主動元件為將該第一半導體層配置在閘極電極的正 下方所形成的MESFET。 4·如申請專利範圍第1項或第2項之通信系統用機器，其 中’該主動元件為將該第一半導體層配置在蕭特基電極的 正下方所形成的蕭特基二極體。 5·如钐請專利範圍第4項之通信系統用機器，其中，該主 動元件為橫型的蕭特基二極體。 6 ·如申睛專利範圍第1項或第2項之通信系統用機器’其 中，該主動元件為MISFET，且其更包括： 閘極絕緣膜，設置在該第一半導體層上面；
    第53頁 511166 六、申請專利範圍 2電極，設置在該閘緣膜上面極電極；及 極的兩側。 讀化e物+導體層中的該閘極電 如申J青專利範圍第i項 項之通 ，如在該化合物半導體層之上設置有電用機Γ Λ：人利範圍第1項或第2項之通信系统用機-，在該化合物半導體層為sic層。 用機- 如申請專利範圍第1 ，該機哭A® 1員或弟2項通#糸統用機器 二’ r為使用在通信系統的基地台。 ，該機器為使二或第信系统用機器 如申請專利範圍第、統移動二 中，該通信系統為行動恭1或第2項之通化系統用機器，其 任一者。 思培、PHS、汽車用電話及PM中的 1 2 ·如申請專利範圍第1 、 中，該主動元件為配置喝或第2項之通信系统用機器，其 13. 一種半導體積體電路^通信系統的發射單元。 八 所形成之主動元件，其^ 包含有使用化合物半導 化合物半導體層，設置在寺；；元件包括： 活性區域，此活性區域係設置有至少一層第—道 至少一層第二半導體層彼此鄰接而構成；該=體層與 係設置在該化合物半導體層之上，具有作為 "導體層 功能；而該第二半導體層較該第一半導體層之子移動區域 含有高濃度的載子用不純物，可以量子:膜厚為薄， 政應來形成載子分 中8. 中9. 中 10· 中 11. 中 -其 其 其 其
    第54頁 511166 六、申請專利範圍 布。 14. 如申請專利範圍第13項之半導體積體電路裝置，其 中，該第一半導體層及第二半導體層，分別是以複數層所 疊積而成。 15. 如申請專利範圍第13項或第14項之半導體積體電路裝 置，其中，該主動元件為將該第一半導體層配置在閘極電 極的正下方所形成的MESFET。 16. 如申請專利範圍第1 3項或第1 4項之半導體積體電路裝 置，其中，該主動元件為將該第一半導體層配置在蕭特基 電極的正下方所形成的蕭特基二極體。 17. 如申請專利範圍第16項之半導體積體電路裝置，其 中，該主動元件是橫型的蕭特基二極體。 18. 如申請專利範圍第13項或第14項之半導體積體電路裝 置，其中，該主動元件為MISFET，且其包括： 閘極絕緣膜，設置在該第一半導體層上面； 閘極電極，設置在該閘極絕緣膜上面極電極；及 源極•汲極區域，設置在該化合物半導體層中的該閘極電 極的兩側。 1 9.如申請專利範圍第1 3項或第1 4項之半導體積體電路裝 置，其中，在該化合物半導體層之上設置有電容及電感。 20.如申請專利範圍第13項或第14項之半導體積體電路裝 置，其中，在該化合物半導體層為SiC層。
    第55頁
TW090128775A 2000-11-21 2001-11-20 Equipment for communication system and semiconductor integrated circuit device TW511166B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000353699 2000-11-21

Publications (1)

Publication Number Publication Date
TW511166B true TW511166B (en) 2002-11-21

Family

ID=18826413

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090128775A TW511166B (en) 2000-11-21 2001-11-20 Equipment for communication system and semiconductor integrated circuit device

Country Status (5)

Country Link
US (2) US6654604B2 (zh)
EP (1) EP1209740B1 (zh)
CN (1) CN1254026C (zh)
CA (1) CA2363437A1 (zh)
TW (1) TW511166B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1377697A1 (en) * 2001-03-30 2004-01-07 Koninklijke Philips Electronics N.V. Suppression of n-type autodoping in low-temperature si and sige epitaxy
DE10160829A1 (de) * 2001-12-11 2003-06-26 Infineon Technologies Ag Diodenschaltung und Verfahren zum Herstellen einer Diodenschaltung
US20030132433A1 (en) * 2002-01-15 2003-07-17 Piner Edwin L. Semiconductor structures including a gallium nitride material component and a silicon germanium component
US7087977B2 (en) * 2002-09-27 2006-08-08 Renesas Technology Corp. Semiconductor device including multiple wiring layers and circuits operating in different frequency bands
US7339963B2 (en) * 2002-11-27 2008-03-04 International Business Machines Corporation High speed data channel including a CMOS VCSEL driver and a high performance photodetector and CMOS photoreceiver
US7112860B2 (en) * 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7026797B2 (en) * 2003-03-21 2006-04-11 Tropian, Inc. Extremely high-speed switchmode DC-DC converters
JP4272142B2 (ja) * 2004-12-07 2009-06-03 株式会社ルネサステクノロジ スイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュール
KR100634207B1 (ko) * 2004-12-16 2006-10-16 한국전자통신연구원 도핑층을 이용하여 임피던스 정합용 저항 성분을 집적한반도체 광변조기 및 그 제작 방법
US7250668B2 (en) * 2005-01-20 2007-07-31 Diodes, Inc. Integrated circuit including power diode
JP2006339606A (ja) * 2005-06-06 2006-12-14 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8183595B2 (en) 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
US8482035B2 (en) * 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
US20070170897A1 (en) * 2006-01-26 2007-07-26 Advanced Analogic Technologies, Inc. High-Frequency Power MESFET Buck Switching Power Supply
US20070235877A1 (en) * 2006-03-31 2007-10-11 Miriam Reshotko Integration scheme for semiconductor photodetectors on an integrated circuit chip
US7700975B2 (en) * 2006-03-31 2010-04-20 Intel Corporation Schottky barrier metal-germanium contact in metal-germanium-metal photodetectors
JP2008235403A (ja) * 2007-03-19 2008-10-02 Toshiba Corp 半導体装置およびその製造方法
JP2008235402A (ja) * 2007-03-19 2008-10-02 Toshiba Corp 半導体装置およびその製造方法
WO2009128035A1 (en) * 2008-04-15 2009-10-22 Nxp B.V. High frequency field-effect transistor
CN101853882B (zh) * 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
US9768305B2 (en) 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US9087926B2 (en) * 2009-12-23 2015-07-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Low capacitance semiconductor device
US20110250861A1 (en) * 2010-04-08 2011-10-13 Viasat, Inc. Highly integrated, high frequency, high power operation mmic
US8401512B2 (en) 2010-04-08 2013-03-19 Viasat, Inc. Compact high linearity MMIC based FET resistive mixer
CN102569421B (zh) * 2010-12-17 2015-06-17 浙江大学 新型碳化硅肖特基二极管
US20120313111A1 (en) * 2011-06-07 2012-12-13 Raytheon Company DIE ALIGNMENT WITH CRYSTALLOGRAPHIC AXES IN GaN-ON-SiC AND OTHER NON-CUBIC MATERIAL SUBSTRATES
SG188064A1 (en) * 2011-08-23 2013-03-28 Agency Science Tech & Res Circuit arrangement and receiver including thecircuit arrangement
JP6048317B2 (ja) 2013-06-05 2016-12-21 株式会社デンソー 炭化珪素半導体装置
CN107104664A (zh) * 2016-02-23 2017-08-29 深圳市佳伟思智能照明有限公司 微型微波感应模块
CN107071314B (zh) * 2017-05-12 2019-12-10 天津大学 一种时域灵敏度增强型的动态视觉传感器
US20220406893A1 (en) * 2019-12-23 2022-12-22 Mitsubishi Electric Corporation Semiconductor device and semiconductor module
CN113161348B (zh) * 2020-01-22 2023-03-21 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路
CN114639607B (zh) * 2022-03-16 2023-05-26 江苏东海半导体股份有限公司 Mos器件的形成方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01155665A (ja) * 1987-12-12 1989-06-19 Agency Of Ind Science & Technol 半導体集積回路
US5091759A (en) * 1989-10-30 1992-02-25 Texas Instruments Incorporated Heterostructure field effect transistor
US5013685A (en) * 1989-11-02 1991-05-07 At&T Bell Laboratories Method of making a non-alloyed ohmic contact to III-V semiconductors-on-silicon
US5378708A (en) 1990-11-19 1995-01-03 E. I. Du Pont De Nemours And Company Insecticidal, acaricidal and fungicidal aminopyrimidines
JPH0513446A (ja) 1991-07-08 1993-01-22 Nippondenso Co Ltd 化合物半導体装置
KR940006711B1 (ko) * 1991-09-12 1994-07-25 포항종합제철 주식회사 델타도핑 양자 우물전계 효과 트랜지스터의 제조방법
US5488237A (en) 1992-02-14 1996-01-30 Sumitomo Electric Industries, Ltd. Semiconductor device with delta-doped layer in channel region
CA2113336C (en) * 1993-01-25 2001-10-23 David J. Larkin Compound semi-conductors and controlled doping thereof
US5493136A (en) * 1993-02-22 1996-02-20 Sumitomo Electric Industries, Ltd. Field effect transistor and method of manufacturing the same
US5324682A (en) * 1993-04-29 1994-06-28 Texas Instruments Incorporated Method of making an integrated circuit capable of low-noise and high-power microwave operation
US5572040A (en) * 1993-07-12 1996-11-05 Peregrine Semiconductor Corporation High-frequency wireless communication system on a single ultrathin silicon on sapphire chip
DE69522075T2 (de) * 1994-11-02 2002-01-03 Trw Inc., Redondo Beach Verfahren zum Herstellen von multifunktionellen, monolithisch-integrierten Schaltungsanordnungen
US5686744A (en) * 1996-06-17 1997-11-11 Northern Telecom Limited Complementary modulation-doped field-effect transistors
KR100571071B1 (ko) * 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
JP3156620B2 (ja) * 1997-02-12 2001-04-16 日本電気株式会社 電界効果トランジスタ及びその製造方法
SG74672A1 (en) * 1997-12-29 2000-08-22 Texas Instruments Inc Integrated circuit and method of using porous silicon to achieve component isolation in radio frequency applications
US6057566A (en) * 1998-04-29 2000-05-02 Motorola, Inc. Semiconductor device
US6258616B1 (en) * 1998-05-22 2001-07-10 Lucent Technologies Inc. Method of making a semiconductor device having a non-alloyed ohmic contact to a buried doped layer
US6380569B1 (en) 1999-08-10 2002-04-30 Rockwell Science Center, Llc High power unipolar FET switch
EP1107044A1 (en) * 1999-11-30 2001-06-13 Hitachi Europe Limited Photonic device
US6803596B2 (en) * 1999-12-27 2004-10-12 Sanyo Electric Co., Ltd. Light emitting device
ATE341836T1 (de) * 2000-05-31 2006-10-15 Matsushita Electric Ind Co Ltd Misfet
EP1231640A4 (en) * 2000-06-27 2008-10-08 Matsushita Electric Ind Co Ltd SEMICONDUCTOR COMPONENT

Also Published As

Publication number Publication date
US6940127B2 (en) 2005-09-06
EP1209740A3 (en) 2008-03-19
CN1354568A (zh) 2002-06-19
US6654604B2 (en) 2003-11-25
US20040022025A1 (en) 2004-02-05
EP1209740B1 (en) 2017-03-15
EP1209740A2 (en) 2002-05-29
US20020060315A1 (en) 2002-05-23
CA2363437A1 (en) 2002-05-21
CN1254026C (zh) 2006-04-26

Similar Documents

Publication Publication Date Title
TW511166B (en) Equipment for communication system and semiconductor integrated circuit device
JP4463482B2 (ja) Ｍｉｓｆｅｔ及びその製造方法
US6903383B2 (en) Semiconductor device having a high breakdown voltage for use in communication systems
CN101790779B (zh) 氮化物基hemt的高温离子注入
US11183566B1 (en) Performance silicon carbide power devices
CN104009035A (zh) Mishfet及肖特基器件集成
CN102239550A (zh) 场效应晶体管
US12009417B2 (en) High electron mobility transistors having improved performance
US11869887B2 (en) Semiconductor device and manufacturing method thereof
US12046593B2 (en) Semiconductor device and manufacturing method thereof
US20220375927A1 (en) Semiconductor device and manufacturing method thereof
CN117546299A (zh) 包括半导体表面修改的晶体管及相关制造方法
CN113013242A (zh) 基于n-GaN栅的p沟道GaN基异质结场效应晶体管
JP2021120966A (ja) スイッチングトランジスタ及び半導体モジュール
JP3527492B2 (ja) 通信システム用機器
US20220367697A1 (en) Group iii-nitride transistors with back barrier structures and buried p-type layers and methods thereof
US20210359118A1 (en) Group III-Nitride High-Electron Mobility Transistors Configured with Recessed Source and/or Drain Contacts for Reduced On State Resistance and Process for Implementing the Same
JP2000100829A (ja) 接合型電界効果トランジスタおよびその製造方法
CN211789027U (zh) 高电子迁移率晶体管
US20220005939A1 (en) Semiconductor device and fabrication method thereof
CN117121211A (zh) Iii族氮化物高电子迁移率晶体管及其制造工艺
JP2023554559A (ja) リーク電流を低減可能なｉｉｉ族窒化物トランジスタ構造及びその作製方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent