CN1348202A - 化合物半导体装置的制造方法 - Google Patents

化合物半导体装置的制造方法 Download PDF

Info

Publication number
CN1348202A
CN1348202A CN01125562A CN01125562A CN1348202A CN 1348202 A CN1348202 A CN 1348202A CN 01125562 A CN01125562 A CN 01125562A CN 01125562 A CN01125562 A CN 01125562A CN 1348202 A CN1348202 A CN 1348202A
Authority
CN
China
Prior art keywords
pad
electrode
mentioned
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01125562A
Other languages
English (en)
Inventor
浅野哲郎
平井利和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1348202A publication Critical patent/CN1348202A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种化合物半导体装置的制造方法,原来采用了将第1焊盘电极和第2焊盘电极积层在氮化硅膜上的焊盘结构,但因衬底和氮化硅膜较硬,故存在焊接时衬底容易裂开的缺点。本发明的化合物半导体的制造方法,在预定的栅极69上留下抗蚀剂层58,在把氧化膜附着在源极区56和漏极区57的表面及预定的焊盘区59的周边部上的工序中,将焊盘氧化膜62敷设在第1焊盘电极70和第2焊盘电极77的周边部的下面,由此,不用增加工序数即可实现能抑制周边部的耗尽层的扩展的焊盘结构。

Description

化合物半导体装置的制造方法
技术领域
本发明涉及化合物半导体装置的制造方法，特别涉及使用了GaAs衬底的化合物半导体装置的制造方法。
背景技术
在便携式电话等移动体用通信仪器中，大多使用GHz频带的微波，在天线切换电路或收发切换电路等中，大多使用切换这些高频信号的开关元件(例如，特开平9-181642号)。作为该元件，因处理的是高频电磁波故大多使用使用了砷化镓(GaAs)的场效应晶体管(以下称作FET)，与此同时，开发了将上述开关电路本身集成化了的单片微波集成电路(MMIC)。
图11(A)示出GaAs FET的截面图。对不搀杂的GaAs衬底31的表面部分搀N型杂质而形成N型沟道区32，在沟道区32的表面配置点焊键接触的栅极33，在栅极33两边的GaAs表面上配置欧姆接触的源漏极34、35。该晶体管利用栅极33的电位在正下方的沟道区32内形成耗尽层，用以控制源极34和漏极35之间的沟道电流。
图11(B)示出使用了GaAs FET的称之为SPDT(单刀双掷)的化合物半导体开关电路装置的原理电路图。
第1和第2FET1、FET2的源极(或漏极)与公共输入端子IN连接，各FET1、FET2的栅极经电阻R1、R2与第1和第2控制端子ctl-1、ctl-2连接，而且，各FET的漏极(或源极)与第1和第2输出端子OUT1、OUT2连接。加在第1和第2控制端子ctl-1、ctl-2上的信号是互补信号，加H电平信号的FET导通，加在输入端子IN上的信号传送到任何一个输出端子。电阻R1、R2是为了防止高频信号经栅极对交流接地的控制端子ctl-1、ctl-2的直流电位泄漏而配置的。
图12～图21示出所述化合物半导体开关电路装置的等效电路图。
在图12中，在衬底1的表面形成沟道层2。
即，用100埃厚的穿透离子注入用的氮化硅膜3覆盖整个衬底1.其次，用抗蚀剂层4覆盖衬底1的表面，利用光刻有选择地除去预定的沟道层2上的抗蚀剂层4。然后，为了在预定的沟道层2上选择工作层，以该抗蚀剂层作为掩蔽，进行能给出P-型沟道的杂质离子注入和能给出N型沟道的杂质离子注入。
结果，在搀杂衬底1上形成P-型区5和其上的n型沟道层2。
在图13中，在衬底1的表面，与沟道层2的两端相邻形成源极区6和漏极区7。
除去前工序使用过的抗蚀剂层4，重新涂敷抗蚀剂层8，利用光刻有选择地除去预定的源极区6和漏极区7上的抗蚀剂层8。接着，以该抗蚀剂层8作为掩蔽，进行能对预定的源极区6和漏极区7给出n型沟道的杂质离子注入，形成n+型源极区6和漏极区7。
在图14中，在预定的栅极16上留下抗蚀剂层8，在源极区6和漏极区7上附着氧化膜9。
这里，对抗蚀剂层进行O2等离子体处理，再使其细线化，使源极区6和漏极区7表面上的硅氮化膜3露出，并使源极区6和漏极区7一侧的沟道层2上的氮化硅膜3露出。而且，用ECR装置全面附着氮化硅膜9。然后，除去抗蚀剂层8，利用挪动(1iftoff)使源极区6、漏极区8及部分沟道层2上留下氧化膜。这里，在存在沟道层2上的抗蚀剂层8的部分形成预定的栅极16。
在图15中，把第1层的欧姆金属层10附着在源极区6和漏极区7上，形成第1源极11和第1漏极12。
在衬底1上全面涂敷抗蚀剂层13，利用光刻有选择地除去预定的第1源极11和第1漏极12形成的部分。利用O2等离子体除去预定的第1源极11和第1漏极12上的氮化硅膜3和氧化膜9，形成传导孔，依次真空蒸度3层将成为第1层的欧姆金属层10的AnGe/Ni/Au后进行积层。然后，除去抗蚀剂层13，利用挪动留下在源极区6和漏极区上传导的第1源极11和第1漏极12。
在图16中，露出预定的栅极16和预定的焊盘区15，其余部分覆盖抗蚀剂层。
在衬底上全面涂敷抗蚀剂层14，利用光刻露出预定的栅极16和预定的焊盘区15上的氮化硅膜3。然后，以抗蚀剂层14作为掩膜，对氮化硅膜进行干腐蚀，露出预定的栅极16和预定的焊盘区15部分的沟道层2和衬底1。
在图17中，把第2层的栅极金属层18附着在沟道层2和预定的焊盘区15上，形成栅极16和第1焊盘电极17。
在整个面上依次真空蒸度3层将成为第2层的栅极金属层18的Ti/Pt/Au后进行积层。因抗蚀剂层14直接用作掩膜，故在沟道层2和衬底1上形成传导的栅极16和第1焊盘电极17。栅极金属层18的其余部分附着在抗蚀剂层14上，所以，除去抗蚀剂层14，利用挪动只留下栅极16和第1焊盘电极17。再有，第1焊盘电极17与衬底1导电，而因衬底1是半绝缘的故与包含FET的其余电路元件和布线是电绝缘的。
在图18中，在第1源极11、第1漏极12和第1焊盘电极17上的保护膜19上形成传导孔。
在形成栅极16和第1焊盘电极17后，衬底1的表面由氮化硅保护膜19覆盖。在该保护膜19上涂敷抗蚀剂层20，利用蚀刻有选择地对第1源极11、第1漏极12和第1焊盘电极17上的保护膜19进行干腐蚀。然后，除去抗蚀剂层20。
在图19中，在第1源极11、第1漏极12和第1焊盘电极17上附着第3层焊盘金属层，形成第2源极23和第2漏极24及第2焊盘电极25。
对整个衬底1涂敷新的抗蚀剂层21，使第1源极11、第1漏极12和第1焊盘电极17露出一块比传导孔稍大的地方来，而用抗蚀剂层21将其余部分覆盖。接着，在整个面上依次真空蒸度3层将成为第3层的焊盘金属层22的Ti/Pt/Au后进行积层。因抗蚀剂层14直接用作掩膜，故在第1源极11、第1漏极12和第1焊盘电极17上形成传导的第2源极23、第2漏极24和第2焊盘电极25。因焊盘金属层22的其余部分附着在抗蚀剂层21上，故在除去抗蚀剂层21后利用挪动只留下第2源极23、第2漏极24和第2焊盘电极25，而除去其余部分。再有，因一般布线部分由该焊盘金属层22形成，当然该布线部分的焊盘金属层便留下来了。
在图20中，全面覆盖外套膜26，有选择地除去第2焊盘电极25上的外套膜，露出第2焊盘电极25。
使用氮化硅膜作为外套膜，对各电极和元件等进行保护，免受外界气候的影响。重新在外套膜26上涂敷抗蚀剂层27，以该抗蚀剂层27作为掩膜，有选地对外套膜进行干腐蚀而将其除去。
在图21中，将焊接线28压着在第2焊盘电极25上。
当化合物半导体开关装置在完成前工序之后，便转到进行组装的后工序。晶片状的半导体芯片被切割后分离成单个半导体芯片，在将该半导体芯片固定在框架(未图示)上之后，用焊接线28将半导体芯片的第2焊盘电极25与给定的引脚(未图示)连接。使用细金线作为焊接线28，利用传统的球焊进行连接。然后，进行转移模塑和树脂封装。
在先有的化合物半导体装置中，采用了在氮化硅膜上积层第1焊盘电极17和第2焊盘电极25的焊盘结构，存在因衬底1和氮化硅膜3硬而在焊接时衬底1容易断裂的缺点。在上述化合物半导体装置中，为了克服该缺点，采用了将第1焊盘电极17和第2焊盘电极25直接积层在衬底1上的焊盘结构。但是，若焊盘直接设在衬底1上，为了确保焊盘和布线层的隔离性能，20μm的间隔距离是必要的，存在增加芯片尺寸的缺点。
发明内容
本发明是鉴于上述种种情况而提出的，其目的在于提供一种化合物半导体装置的制造方法，通过在焊盘电极的周边部的下面敷设氧化膜，可以不增加工序数就能实现确保焊盘和布线层的隔离性能的结构。
即，其特征在于具有：在衬底表面形成沟道层的工序；与上述沟道层接触形成源极和漏极区的工序；在预定的栅极上留下抗蚀剂层并使焊盘氧化膜附着在上述源极和漏极区的表面及预定的焊盘区的周边部上的工序；将第1层的欧姆金属层附着在上述源极和漏极区上而形成第1源极和第1漏极的工序；将第2层的栅极金属层附着在附着在上述沟道层和上述焊盘氧化膜与上述衬底1上而形成栅极和第1焊盘电极的工序；将第3层的焊盘金属层附着在上述第1源极和第1漏极与上述第1焊盘电极上而形成第2源极和第2漏极及第2焊盘电极的工序；在位于上述衬底上的上述第2焊盘电极上压着焊接线的工序。
附图说明：
图1是用来说明本发明的剖面图。
图2是用来说明本发明的剖面图。
图3是用来说明本发明的剖面图。
图4是用来说明本发明的剖面图。
图5是用来说明本发明的剖面图。
图6是用来说明本发明的剖面图。
图7是用来说明本发明的剖面图。
图8是用来说明本发明的剖面图。
图9是用来说明本发明的剖面图。
图10是用来说明本发明的剖面图。
图11是用来说明先有例的(A)剖面图、(B)电路图。
图12是用来说明先有例的剖面图。
图13是用来说明先有例的剖面图。
图14是用来说明先有例的剖面图。
图15是用来说明先有例的剖面图。
图16是用来说明先有例的剖面图。
图17是用来说明先有例的剖面图。
图18是用来说明先有例的剖面图。
图19是用来说明先有例的剖面图。
图20是用来说明先有例的剖面图。
图21是用来说明先有例的剖面图。
发明的具体实施方式
下面，参照图1至图10说明本发明的实施形态。
本发明由在衬底表面形成沟道层52的工序、与上述沟道层52接触形成源极和漏极区56、57的工序、在预定的栅极69上留下抗蚀剂层并使焊盘氧化膜62附着在上述源极和漏极区56、57的表面及预定的焊盘区59的周边部上的工序、将第1层的欧姆金属层64附着在上述源极和漏极区56、57上而形成第1源极和第1漏极65、66的工序、将第2层的栅极金属层68附着在附着在上述沟道层52和上述焊盘氧化膜62上而形成栅极69和第1焊盘电极70的工序、将第3层的焊盘金属层74附着在上述第1源极和第1漏极65、66与上述第1焊盘电极70上而形成第2源极和第2漏极75、76及第2焊盘电极77的工序、和在上述第2焊盘电极77上压着焊接线80的工序构成。
本发明的第1工序如图1所示，是在衬底51的表面形成沟道层52。
即，用100埃至200埃厚的离子注入用的氮化硅膜53覆盖由GaAs等形成的化合物半导体衬底51的整个面。其次，用抗蚀剂层54覆盖衬底51的表面，利用光刻有选择地除去预定的沟道层52上的抗蚀剂层54。然后，为了在预定的沟道层52上选择工作层，以该抗蚀剂层54作为掩蔽，进行能给出P-型沟道的杂质(24Mg+)离子注入和能给出N型沟道的杂质(29Si+)离子注入。
结果，在搀杂衬底51上形成P-型区55和其上的n型沟道层52。
本发明的第2工序如图2所示，是与上述沟道层52接触形成源极56和漏极区57的工序。
除去前工序使用过的抗蚀剂层54，重新涂敷抗蚀剂层58，利用光刻有选择地除去预定的源极区56和漏极区57上的抗蚀剂层58。接着，以该抗蚀剂层58作为掩蔽，进行能对预定的源极区56和漏极区57给出n型沟道的杂质(29Si+)离子注入，形成n+型源极区56和漏极区57。
再有，在本工序中，附着焊盘氧化膜62的部分的抗蚀剂层58也同时除去，与N+型的源极区56和漏极区57一起形成N+型高浓度扩散层81。
本发明的第3工序如图3所示，是在预定的栅极69上留下抗蚀剂层58并使氧化膜61附着在上述源极区56和漏极区57的表面及预定的焊盘区59的周边部上的工序。
在本工序中，对抗蚀剂层58进行O2等离子体处理，再使其细线化，使源极区56和漏极区57及焊盘区59的周边部表面上的硅氮化膜53露出，并使源极区56和漏极区57一侧的沟道层52上的氮化硅膜53露出。而且，用ECR装置全面附着3000埃厚的氮化硅膜61。然后，除去抗蚀剂层58，利用挪动使源极区56、漏极区57和焊盘区59的周边部及部分沟道层52上留下氧化膜61。这里，在存在沟道层52上的抗蚀剂层58的部分形成预定的栅极69。
本工序是本发明的特征工序，同时在焊盘区59上也附着用来利用自调整形成栅极69的氧化硅膜61，形成焊盘氧化膜62。该氧化硅膜61是在常温下，在玻璃钟罩内将氧化硅附着在衬底51上形成的，该氧化硅是在ERC装置的反应室的N2环境中使硅烷(SiH4)和氨气(NH3)进行等离子体反应形成的。因此，具有附着时对衬底不产生热应力的优点。可以防止因衬底51和氮化硅膜53的热膨胀系数的差而引起的裂缝。
本发明的第4工序如图4所示，是将第1层的欧姆金属层64附着在上述源极56和漏极区57上而形成第1源极65和第1漏极66的工序。
在衬底51上全面涂敷抗蚀剂层63，利用光刻有选择地除去预定的第1源极65和第1漏极66形成的部分。利用O2等离子体除去预定的第1源极65和第1漏极66上的氮化硅膜53和氧化膜61，形成传导孔，对整个面依次真空蒸度3层将成为第1层的欧姆金属层64的AnGe/Ni/Au后进行积层。然后，除去抗蚀剂层63，利用挪动留下在源极区6和漏极区上传导的第1源极65和第1漏极66。
本发明的第5工序如图5和图6所示，是将第2层的栅极金属层68附着在上述沟道层52和上述焊盘区59上而形成栅极69和第1焊盘电极70的工序。
在图5中，露出预定的栅极69部分和要成为焊盘区59部分的氧化膜和衬底51，其余部分覆盖抗蚀剂层67。即，在衬底上全面涂敷抗蚀剂层67，利用光刻露出预定的栅极69部分和要成为焊盘区59部分的焊盘氧化膜62和衬底51。然后，以抗蚀剂层67作为掩膜，对氮化硅膜53进行干腐蚀，露出预定的栅极69部分的沟道层52和要成为焊盘区59部分的焊盘氧化膜62和衬底51。
在图6中，把第2层的栅极金属层68附着在将成为沟道层52和焊盘区59部分的焊盘氧化膜62和衬底51上，形成栅极69和第1焊盘电极70。
即，在整个衬底51面上依次真空蒸度3层将成为第2层的栅极金属层68的Ti/Pt/Au后进行积层。因抗蚀剂层67直接用作掩膜，故在将成为沟道层52和焊盘区59部分的焊盘氧化膜62和衬底51上形成栅极69和第1焊盘电极70。因栅极金属层68的其余部分附着在抗蚀剂层67上，所以，除去抗蚀剂层67，利用挪动只留下栅极69和第1焊盘电极70而除去其余部分。
本发明的第6工序如图7和图8所示，是将第3层的焊盘金属层74附着在上述第1源极65和第1漏极66与上述第1焊盘电极70上而形成第2源极和第2漏极及第2焊盘电极的工序。
在图7中，在第1源极65、第1漏极66和第1焊盘电极79上的保护膜72上形成传导孔。
在形成栅极69和第1焊盘电极70后，衬底51的表面由氮化硅保护膜72覆盖。在该保护膜72上涂敷抗蚀剂层71，利用光刻有选择地对第1源极65、第1漏极66和第1焊盘电极70上的保护膜72进行干腐蚀。然后，除去抗蚀剂层71。
在图8中，在第1源极65、第1漏极66和第1焊盘电极70上附着第3层焊盘金属层74，形成第2源极75和第2漏极76及第2焊盘电极77。
对整个衬底51涂敷新的抗蚀剂层73，使第1源极65、第1漏极66和第1焊盘电极70露出一块比传导孔稍大的地方来，而用抗蚀剂层73将其余部分覆盖。接着，在整个面上依次真空蒸度3层将成为第3层的焊盘金属层74的Ti/Pt/Au后进行积层。因抗蚀剂层73直接用作掩膜，故在第1源极65、第1漏极66和第1焊盘电极70上形成传导的第2源极75、第2漏极76和第2焊盘电极77。因焊盘金属层74的其余部分附着在抗蚀剂层73上，故在除去抗蚀剂层73后利用挪动只留下第2源极75、第2漏极76和第2焊盘电极77，而除去其余部分。再有，因一般布线部分使用该焊盘金属层74形成，当然该布线部分的焊盘金属层74便留下来了。
本发明第7工序如图9和图10所示，是将焊接线80压着在上述第2焊盘电极77上的工序。
在图9中，全面覆盖外套膜78，有选择地除去第2焊盘电极77上的外套膜78，露出第2焊盘电极77。
使用氮化硅膜作为外套膜78，对各电极和元件等进行保护，免受外界气候的影响。重新在外套膜78上涂敷抗蚀剂层79，除去第2焊盘电极77上的抗蚀剂层79，以该抗蚀剂层79作为掩膜，有选择地对外套膜进行干腐蚀而将其除去。
在图10中，将焊接线80压着在位于衬底51上的第2焊盘电极77的中央部上。在该工序中，衬底51直接位于第1焊盘电极70和第2焊盘电极77的下面，所以，不象已往那样有硬的氮化膜，可以防止因焊接时的压力而使坚硬的衬底产生裂缝。
当化合物半导体开关装置在完成前工序之后，便转到进行组装的后工序。晶片状的半导体芯片被切割后分离成单个半导体芯片，在将该半导体芯片固定在框架(未图示)上之后，用焊接线80将半导体芯片的第2焊盘电极77与给定的引脚(未图示)连接。使用细金线作为焊接线80，利用传统的球焊进行连接。然后，进行转移模塑和树脂封装。
发明效果
如上所述，若按照本发明，可得到以下效果。
第1，在第21焊盘电极70和第2焊盘电极77的中央部不存在坚硬的氮化膜，具有在坚硬易碎的衬底51上容易进行焊接的优点。
第2，因使用在本发明的第3工序中附着的氧化膜61形成焊盘氧化膜62，故具有不增加工序数就能实现的优点。
第3，通过在第1焊盘电极70和第2焊盘电极77的周边部的下面有选择地敷设焊盘氧化膜62，不必为了确保焊盘和布线层的隔离性能而需要保证20μm的间隔距离，具有能够缩小芯片尺寸的优点。

Claims (4)

1.一种化合物半导体装置的制造方法，其特征在于具有：
在附着形成栅极的栅极金属层的工序之前使焊盘氧化膜附着在预定的焊盘区的周边部上的工序；
附着大部分配置在衬底1上且其周边部重叠在上述氧化膜上的上述栅极金属层后形成第1焊盘电极的工序；
将焊盘金属层附着在上述第1焊盘电极上后形成第2焊盘电极的工序；
将焊接线压着在位于上述衬底上的上述第2焊盘电极的中央部的工序。
2.一种化合物半导体装置的制造方法，其特征在于具有：
在衬底表面形成沟道层的工序；
与上述沟道层接触形成源极和漏极区的工序；
在预定的栅极上留下抗蚀剂层并使焊盘氧化膜附着在上述源极和漏极区的表面及预定的焊盘区的周边部上的工序；
将第1层的欧姆金属层附着在上述源极和漏极区上而形成第1源极和第1漏极的工序；
将第2层的栅极金属层附着在上述沟道层和上述焊盘氧化膜与上述衬底1上而形成栅极和第1焊盘电极的工序；
将第3层的焊盘金属层附着在上述第1源极和第1漏极与上述第1焊盘电极上而形成第2源极和第2漏极及第2焊盘电极的工序；
在位于上述衬底上的上述第2焊盘电极上压着焊接线的工序。
3.权利要求2记载的化合物半导体装置的制造方法，其特征在于：使用氧化硅膜作为上述焊盘氧化膜。
4.权利要求3记载的化合物半导体装置的制造方法，其特征在于：氧化硅膜利用等离子体由ECR装置生成，并在常温下进行附着。
CN01125562A 2000-10-10 2001-08-13 化合物半导体装置的制造方法 Pending CN1348202A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP308624/00 2000-10-10
JP2000308624A JP2002118121A (ja) 2000-10-10 2000-10-10 化合物半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN1348202A true CN1348202A (zh) 2002-05-08

Family

ID=18788904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01125562A Pending CN1348202A (zh) 2000-10-10 2001-08-13 化合物半导体装置的制造方法

Country Status (3)

Country Link
JP (1) JP2002118121A (zh)
CN (1) CN1348202A (zh)
TW (1) TW495990B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5192163B2 (ja) * 2007-03-23 2013-05-08 住友電工デバイス・イノベーション株式会社 半導体装置

Also Published As

Publication number Publication date
TW495990B (en) 2002-07-21
JP2002118121A (ja) 2002-04-19

Similar Documents

Publication Publication Date Title
US11710680B2 (en) RF devices with enhanced performance and methods of forming the same
US11387157B2 (en) RF devices with enhanced performance and methods of forming the same
US20230089645A1 (en) Rf devices with enhanced performance and methods of forming the same
US6803294B2 (en) Semiconductor wafer and manufacturing method of semiconductor device
CN1131567C (zh) 半导体器件
US20240234241A1 (en) Rf devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) RF devices with enhanced performance and methods of forming the same
JPH08255911A (ja) 分布抵抗を低減する厚い金属レイヤを有する縦形パワーｍｏｓｆｅｔ及びその製作方法
CN1738059A (zh) 半导体器件及其制造方法
JP2004134762A (ja) 半導体装置
JP3637330B2 (ja) 半導体装置
CN1291492C (zh) 半导体开关电路装置及其制造方法
CN1282240C (zh) 半导体装置
JP2004079988A (ja) 半導体装置
CN1348202A (zh) 化合物半导体装置的制造方法
JP3500015B2 (ja) 半導体装置及びその製造方法
CN1215539C (zh) 化合物半导体装置的制造方法
JPH06177242A (ja) 半導体集積回路装置
JPH04356967A (ja) 半導体装置
CN1187801C (zh) 化合物半导体装置的制造方法
US9263369B2 (en) Chip arrangement, wafer arrangement and method of manufacturing the same
JP3639390B2 (ja) 半導体装置
JP3500016B2 (ja) 半導体装置及びその製造方法
CN118335696A (zh) 密封环结构
CN115985909A (zh) GaN器件与SiC器件的集成芯片及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication