CN1215539C - 化合物半导体装置的制造方法 - Google Patents

化合物半导体装置的制造方法 Download PDF

Info

Publication number
CN1215539C
CN1215539C CNB021233144A CN02123314A CN1215539C CN 1215539 C CN1215539 C CN 1215539C CN B021233144 A CNB021233144 A CN B021233144A CN 02123314 A CN02123314 A CN 02123314A CN 1215539 C CN1215539 C CN 1215539C
Authority
CN
China
Prior art keywords
electrode
area
base electrode
grid
high mercury
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021233144A
Other languages
English (en)
Other versions
CN1407608A (zh
Inventor
浅野哲郎
榊原干人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1407608A publication Critical patent/CN1407608A/zh
Application granted granted Critical
Publication of CN1215539C publication Critical patent/CN1215539C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种化合物半导体装置的制造方法。在化合物半导体装置中，在底座电极之下，为了安全，在最终工序之前，留有硅氮化膜，但有以下缺点，由于基板和氮化膜坚硬，接合时氮化膜易开裂。本发明在底座电极及配线层之下或周端部之下，设置高浓度区域，除去底座电极下的氮化膜。即使利用高浓度区域除去氮化膜，也能确保规定的隔离水平，所以，可以省略用于防止开裂的镀金工序。可以提供能缩小各底座和配电层的间隔距离，实现芯片缩小的制造方法。

Description

化合物半导体装置的制造方法
技术领域
本发明涉及一种化合物半导体装置的制造方法，特别涉及一种采用GaAs基板的化合物半导体装置的制造方法。
背景技术
移动电话之类的移动通信仪器，大多使用GHz频带的微波，在天线切换电路和接、发信号电路中，经常采用切换这些高频信号的开关元件(例如，特开平9-181642号)。作为这些元件，由于使用高频率，经常使用采用镓，砷(GaAs)的场效应晶体管(以下称作FET)，随之推进了将所述开关电路自身集成化的单片微波集成电路(MMIC)的开发。
图11(A)是表示GaAs FET的断面图，在纯GaAs基板31的表面部分，渗透n型杂质，形成n型沟道区域32，在沟道区域32表面，配置有肖特基联接的栅极33，在栅极33的两边，配置有与GaAs表面进行电阻联接的源极、漏极34、35。该晶体管利用栅极33的电位，在正下方的沟道区域32内形成耗尽层，进而控制源极34漏极35之间的沟道电流。
图11(B)是表示，采用GaAs FET的称为SPDT(单极双掷)的化合物半导体开关电路装置的原理性电路图。
第一和第二FET1、FET2的源极(或漏极)与共同输入端子IN连接，各FET1、FET2的栅极通过电阻R1、R2与第一和第二控制端子Ctl-1、Ctl-2连接，而且各FET的漏极(或源极)与第一和第二输出端子OUT1、OUT2连接。在第一和第二控制端子Ctl-1、Ctl-2施加的信号是互补信号，施加H电位信号的FET接通，使施加于输入端子IN的信号传达到某一输出端子，电阻R1、R2是为防止对于交流接地的控制端子Ctl-1、Ctl-2的直流电位通过栅极泄漏高频信号而设置的。
图12至图20表示上述化合物半导体开关电路装置的FET、底座及配线的制作方法。
在图12中，在基板1表面形成沟道层2。
即，将基板1整个面，用大约100厚度的直通离子注入用硅氮化膜3覆盖。然后，实施选择性地将预定的沟道层2上的保护层4开窗的光刻程序。之后，将该保护层4作为掩膜，向预定的沟道层2实施为选择动作层而进行授予p-型杂质的离子注入及授予n型杂质的的离子注入。其结果是，在纯基板1形成p-型区域5、和在其上形成n型沟道层2。
图13中，在基板1表面，形成与沟道层2的两端邻接的源极区域6及漏极区域7。
除去在前工序使用的保护层4，重新实施光刻程序，选择性地将预定的源极区域6及漏极区域7上的保护层8开窗。然后将保护层8作为掩膜，在预定的源极区域6及漏极区域7，离子注入授予n型的杂质，形成n+型源极区域6及漏极区域7。
图14中，在源极区域6及漏极区域7附着作为第一层电极的电阻金属层10，形成第一源极11及第一漏极12。
实施光刻程序，选择性地将预定的形成第一源极11及第一漏极12的部分开窗。利用CF4等离子体将位于预定的第一源极11及第一漏极12上的硅氮化膜3除去，然后将形成电阻金属层10的AnGe/Ni/Au这三层依次真空蒸镀积层。之后除去保护层13，利用剥离，在源极区域6及漏极区域7上保留第一源极11及第一漏极12。然后利用合金化热处理，形成第一源极11及源极区域6，和第一漏极12及漏极区域7的电阻结。
图15中，实施选择性地将预定的栅极16部分开窗的光刻程序。
图16中，在将露出的氮化膜3干蚀刻后，将形成栅格金属层18的Ti/Pt/Au这三层依次真空蒸度积层。之后除去保护层14，利用剥离，形成与沟道层2联接的栅格长0.5μm的栅极16及第一底座电极17。
图17中，形成钝化膜19后，形成第二源极及漏极23、24和配线层25。
形成栅极16之后，为了保护栅极16周边的沟道层2，基板1表面被由硅氮化膜形成的钝化膜19覆盖。在该钝化膜19上实施光刻程序，对于与第一源极及漏极11、12的该联接部分及与栅极16的联接部分，选择性地实施保护膜开窗，将这部分的钝化膜19干蚀刻。之后除去保护层。
之后，形成第二源极及漏极23、24、和配线层25 。在基板1整个面，重新实施光刻程序，将第一源极11及第一漏极12部分、和预定的配线层25上的钝化膜19露出，其他的用保护层20覆盖。然后在整个面上，将Ti/Pt/Au这三层形成作为第三层电极的配线金属层21，依次真空蒸度积层。保护层20直接作为掩膜利用，所以可以形成与第一源极11及第一漏极12联接的第二源极23及第二漏极24和配线层25。配线金属层21的其它部分附着在保护层20上，所以，除去保护层20，利用剥离，仅保留第二源极23及第二漏极24和配线层25，其他的除去。另外，局部配线部分利用配线金属层21形成，所以，其他配线部分的配线金属层21当然被保留。
图18中，形成层间绝缘膜用的氮化膜26，形成电镀用电极27。
由于多层配线化，基板1表面被由硅氮化膜形成的层间绝缘膜26覆盖。在层间绝缘膜26上实施光刻程序，对与第二源极及漏极23、24的联接部分及配线电极25的联接部分，选择性地实施保护膜开窗，将该部分的钝化膜19进行干蚀刻。之后除去保护膜。
之后形成电镀用电极27。在整个面将形成电镀用电极27的3层Ti/Pt/Au依次真空蒸度积层。在第二源极及漏极23、24及配线电极25的规定部分，设置有联接孔，联接电镀用电极27。
图19中，进行镀金，形成第三源极及漏极28、29及用于固定接合线的底座电极31。
在基板1上实施光刻程序，将预定的第三源极28及第三漏极29以及预定的底座电极31部分的电镀用电极27露出，其他的用保护层30覆盖之后，进行电解镀金。这时，保护层30构成掩膜，只是电镀用电极27露出的部分附着镀金。也就是说，形成与第二源极23及第二漏极24联接的第三源极28及第三漏极29、和固定接合线的底座电极31。
图20中，最终形成底座电极31，在其上压装接合线40。
除去保护层30之后，再除去露出整个面的不必要的电镀用电极27。实施了镀金的第三源极28及第三漏极29及底座电极31以外的电镀用电极是不必要的。如果利用氩等离子体进行离子蚀刻，未进行镀金的部分的电镀用电极被蚀削，层间绝缘膜26露出。虽然镀金部分也多少被削，但有2-3μm的厚度，所以没有问题。另外局部配线部分采用该镀金形成，所以，该配线部分的电镀用电极27及镀金当然被保留。
化合物半导体开关电路装置完成前道工序后，被移到进行组装的后道工序。片状半导体芯片被切片，个别的半导体芯片被分离，该半导体芯片被固定在框架(没有图示)之后，用接合线40，将半导体芯片的底座电极31和规定的引线(没有图示)连接。作为接合线40采用细的金线，以周知的球形接合来连接。之后实施传递模装，实施树脂封装。
发明内容
GaAs基板是半绝缘性基板，但是，如果将线接合用的底座电极层直接设置在基板上，则相邻的电极间的电的相互作用依然存在。例如由于绝缘强度弱，产生静电破坏，或高频信号泄漏，使隔离水平(アイソレ-シヨン)恶化等，品质特性问题增多。因此在目前的制造方法中，在配线层和底座电极层之下，敷以氮化膜。
但是，由于氮化膜坚硬，由于接合时的压力，会在底座部分产生开裂。为抑制这些，对应地在氮化膜上的接合电极上进行镀金，但是镀金的工序既增加了工序量，又增加了成本。
另外，在目前的化合物半导体装置中，将底座和配线层与半绝缘性GaAs基板接触形成时，为确保隔离水平，在邻接的电极之间设置20μm以上的距离。这虽然缺乏理论上的佐证，但是从以前半绝缘性GaAs基板就叫绝缘性基板这一思考方法看，认为耐压是无限大的。但是如果实测，就知道耐压是有限的。因此，可以认为，在半绝缘性GaAs基板中，耗尽层延伸，利用对应高频信号的耗尽层距离的变化，当耗尽层到达邻接的电极时，在此产生高频信号的泄漏。因此，底座电极层及配线层等电极，设置20μm以上的距离配置。
但是，在所述化合物半导体装置中，5个基座占了半导体芯片的近一半，这成为难于减小芯片尺寸的重要原因。
现在，硅半导体的性能提高很惊人，在高频带利用的可能性不断提高。目前硅芯片在高频带的利用困难，而使用昂贵的化合物半导体芯片，但是，如果硅半导体利用的可能性提高，芯片价格高的化合物半导体芯片在价格竞争中当然就会失败。因此，必须减小芯片的尺寸，抑制成本，芯片尺寸减小是不可避免的。
本发明是鉴于上述种种情况而开发的，其目的是提供一种化合物半导体装置的制造方法：除去底座电极之下的氮化膜，抑制引线接合时压力的影响，而且底座电极之下设置高浓度区域，另外，在作为配线用的栅格金属之下设置高浓度区域，从而可不增加工序量，实现可缩小邻接的底座电极、配线电极的间隔距离，芯片尺寸能够缩小的底座结构、配线电极结构。
即：本发明包括以下工序：
在基板表面形成沟道层；与所述沟道层连接而形成源极及漏极区域，同时在预定的底座区域下及预定的配线层下形成高浓度区域；将作为第一层电极的电阻金属层附着在所述源极及漏极区域，形成第一源极及第一漏极；将作为第二层电极的栅格金属层附着在所述沟道层及所述高浓度区域上，形成栅极及第一底座电极及配线层；将作为第三层电极的底座金属层附着在所述第一源极及第一漏极和第一底座电极上，形成第二源极及第二漏极、和第二底座电极；将接合线压装在所述第二底座电极上。
附图说明
图1是用于说明本发明的断面图；
图2是用于说明本发明的断面图；
图3是用于说明本发明的断面图；
图4是用于说明本发明的断面图；
图5是用于说明本发明的断面图；
图6是用于说明本发明的断面图；
图7是用于说明本发明的断面图；
图8是用于说明本发明的断面图；
图9是用于说明本发明的断面图；
图10是用于说明本发明的(a)断面图、(b)断面图、(c)平面图；
图11是用于说明目前例的(a)断面图、(b)电路图；
图12是用于说明目前例的断面图；
图13是用于说明目前例的断面图；
图14是用于说明目前例的断面图；
图15是用于说明目前例的断面图；
图16是用于说明目前例的断面图；
图17是用于说明目前例的断面图；
图18是用于说明目前例的断面图；
图19是用于说明目前例的断面图；
图20是用于说明目前例的断面图。
具体实施方式
以下参照图1到图10，说明本发明的实施例。
本发明由以下工序构成：在基板51表面形成沟道层52的工序；与所述沟道层52连接而形成源极及漏极区域56、57，同时在预定的底座区域下及预定的配线层下形成高浓度区域60、61的工序；将作为第一层电极的电阻金属层64附着在所述源极及漏极区域56、57，形成第一源极及第一漏极65、66的工序；将作为第二层电极的栅格金属层68附着在所述沟道层52及所述高浓度区域60、61上，形成栅极69及第一底座电极70及配线层62的工序；将作为第三层电极的底座金属层74附着在第一源极及第一漏极65、66和第一底座电极70上，形成第二源极及第二漏极75、76、和第二底座电极77的工序；将接合线80压装在第二底座电极77上的工序。
本发明的第一工序，如图1所示，在基板51表面形成沟道层52。
即：将以GaAs等形成的化合物半导体基板51整个面，用大约100到200厚度的直通离子注入用硅氮化膜53覆盖。然后，实施选择性地将预定的沟道层52上的保护层54开窗的光刻程序。之后，将该保护层54作为掩膜，向预定的沟道层52实施为选择动作层而授予p-型杂质(24Mg+)的离子注入及授予n型杂质(29Si)的离子注入。
其结果是，在纯基板51形成p-型区域55和在其上形成n型沟道层52。
本发明的第二工序中，如图2所示，与所述沟道层52连接，形成源极区域56及漏极区域57，同时在预定的底座区域70下及预定的配线层62下，形成高浓度区域60、61。
本工序是作为本发明第一特征的工序，除去在前工序使用的保护层54，重新实施光刻程序，选择性地将预定的源极区域56、漏极区域57、预定的配线层62及底座区域70上的的保护层58开窗。然后将保护层58作为掩膜，在预定的源极区域56及漏极区域57、预定的配线层62及底座区域70之下的基板表层，注入授予n型杂质(29Si+)的离子，因此，形成n+型源极区域56及漏极区域57。同时在预定的底座区域70及配线层62下的基板表面，形成高浓度区域60、61。在此重要的是，为使高浓度区域60、61从预定的底座电极70及配线层62露出，除去保护层58。由此，在以后工序形成的底座电极70及配线层62之下，形成比该底座电极70和该配线层62的区域大的高浓度区域60、61。
一般认为，如果在GaAs基板上直接设置底座电极或配线层，则根据对应于高频信号的耗尽层的变化，当耗尽层到达邻接的电极或配线层时，在此处产生高频信号的泄漏。
但是，如果在底座电极70及配线层62之下的基板51表面，设置n+型的高浓度区域60、61，那么，与未渗透杂质的基板51(为半绝缘性的，基板电阻值为1×107Ω.cm)表面不同，杂质浓度增高(离子种类为29Si+，浓度为1～5×108cm-3)。因此，配线层62及底座电极70、和基板51分离，耗尽层不向底座电极70、配线层62延伸，所以设计上可以使邻接的底座电极70、配线层62相互间的距离大幅度接近。
具体的就是，可以推算出，只要使距离为4μm，就可充分确保20Db以上的隔离水平。另外，如果在模拟电磁场中也设置4μm的间隔距离，则在2.4GHz甚至能得到40dB程度的隔离水平。
也就是说，在底座电极70及配线层62之下，以从这些区域露出的方式，设置高浓度区域60、61，据此，即使将底座电极70及配线层62直接设在GaAs基板上，也能充分确保隔离水平，因此，可以除去目前为了安全而设置的氮化膜。
如果不需要氮化膜，就可以不考虑压装接合线时氮化膜开裂，所以，就可以省略目前必须的镀金工序。镀金工序是工序多成本高的工序，如果省略该工序，可大幅简化制造工序削减制造成本。
而且，即使使相互邻接的底座电极70或配线层62的间隔距离接近到4μm，也能充分确保20dB的隔离水平。例如，在象5个底座占半导体芯片的近一半这样的化合物半导体装置中，芯片尺寸可以大幅度减小，可以实现化合物半导体装置的低价格化。
本发明的第三工序在于，如图3所示，将作为第一层电极的电阻金属层64附着在所述源极区域56及漏极区域57，形成第一源极65及第一漏极66。
首先，实施光刻程序，选择性地将形成预定的第一源极区域65及第一漏极区域66的部分开窗。利用CF4等离子体将位于预定的第一源极区域65及第一漏极区域66上的硅氮化膜53除去，连续将形成电阻金属层64的AnGe/Ni/Au这三层依次真空蒸镀积层。然后，除去保护层63，利用剥离，在源极区域56及漏极区域57上保留接触的第一源极65及第一漏极66。接着通过合金化热处理，形成第一源极65及源极区域56，和第一漏极66及漏极区域57的电阻结。
本发明的第四工序在于，如图4到图6所示，将作为第二层电极的栅格金属层68附着在所述沟道层52及所述高浓度区域60、61上，形成栅极69、第一底座电极70、及配线层62。
本工序是作为本发明第二特征的工序。作为第一实施例，首先在图4中，实施光刻程序，选择性地将预定的栅极69、底座电极70、及配线层62部分开窗。对从预定的栅极69、底座电极70、及配线层62部分露出的硅氮化膜进行干蚀刻，露出预定的栅极69部分的沟道层52，露出预定的配线层62及预定的底座电极70部分的基板51。
使预定的栅极69部分的开口部为0.5μm，可形成细小的栅极69。这时，如在第二工序的说明所述，利用设置高浓度区域60、61，可以除去目前作为用于确保隔为水平所必须的氮化膜，所以，就不会由于压装接合时的冲击，在氮化膜及基板产生开裂。
在图5中，将作为第二层电极的栅格金属层68附着在沟道层52及露出的基板51，形成栅极69、配线层62及第一底座电极70。
即：在基板51，将形成作为第二层电极的栅格金属层68的Ti/Pt/Au这三层，依次真空蒸镀积层。之后除去保护层67，利用剥离，形成与沟道层52接触的栅格长0.5μm的栅极69、和第一底座电极70及配线层62。
作为第二实施例，如图6所示，将栅极69的一部分埋入沟道层52也可以，这时，作为栅格金属层68，将Pt/Ti/Pt/Au这四层依次真空蒸镀积层。之后通过剥离，形成栅极69、第一底座电极70及配线层62，之后，实施将Pt埋入的热处理。由此，如图6所示，栅极69在保持与基板的肖特基结的状态下，一部分埋入沟道层52。因此，这时的沟道层52的深度，在第一工序形成沟道层52时，已经考虑了该栅极69的埋入量，形成能够得到所需的FET特性的深度。
沟道层52表面(例如距离表面500～1000)产生自然耗尽层，或是结晶不均匀的区域，故电流不流动，沟道是无效的。利用将栅极69的一部分埋入沟道区域52，栅极69正下方的电流流动部分从沟道区域52表面向下下降。沟道区域52为得到所需的FET特性，予先充分考虑栅极69的埋设量而较深地形成，因此，作为沟道，可以有效活用。具体地说，具有大幅改善电流密度、沟道电阻和高频波畸变特性的优点。
无论在何种情况下，由于能除去底座电极70及配线层62下的氮化膜，所以不产生开裂的情况。另外，目前，还必须用于防止静电损坏和确保隔离水平，但是利用将高浓度区域60、61设置在底座电极70之下及配线层62之下的基板51，可抑制耗尽层的扩展，确保规定的隔离水平。
这样，如果不需要氮化膜，就不必设置用于抑制其开裂的镀金工序，所以能大幅度地减小成本，制造工序也可简化。
本发明的第五工序在于，如图7及图8所示，在所述第一源极区域65及第一漏极区域66、和第一底座电极70上，附着作为第三层电极的底座金属层74，形成第二源极及第二漏极75、76、和第二底座电极77。
图7中，在第一源极区域65及第一漏极区域66、和第一底座电极70上的钝化膜72上形成联接孔。
栅极69、配线层62及第一底座电极70形成之后，为了保护栅极69周边的沟道层52，基板51表面被由硅氮化膜形成的钝化膜72覆盖。在该钝化膜72上实施光刻程序，选择性地对第一源极区域65及第一漏极区域66、和与第一底座电极70的联接部，进行保护膜的开窗，将该部分的钝化膜72干蚀刻。之后除去保护层71。
图8中，在第一源极区域65及第一漏极区域66、和第一底座电极70上，附着作为第三层电极的底座金属层74，形成第二源极75及第二漏极76、和第二底座电极77。
在基板51整个面，重新涂抹保护层73，实施光刻程序，实施选择性地对预定的第二源极区域75及第二漏极区域76、和第二底座电极77上的保护层开窗的光刻程序。然后，依次真空蒸镀积层形成作为第三层电极的底座金属层74的Ti/Pt/Au这三层，形成与第一源极区域65、第一漏极区域66及第一底座电极70联接的第二源极75及第二漏极76、和第二底座电极77。底座金属层74的的其它部分附着在保护层73上，所以除去保护层73，利用剥离，只保留第二源极75及第二漏极76及第二底座电极77，其他的除去。另外，局部的配线部分采用该底座金属层74形成，所以当然要保留该配线部分的底座金属层74。
本发明的第六工序在于，如图9所示，在第二底座电极77上压装接合线80。图9(a)是本发明的第一实施例的情况，图9(b)是本发明的第二实施例的情况。
本工序如前所述，可利用高浓度区域60、61除去第一底座电极70及第二底座电极77下的氮化膜，所以可防止压装接合线时产生裂纹。
化合物半导体开关电路装置完成前工序后，移到进行组装的后工序。片状的半导体芯片被切块，被分离为个别的半导体芯片，该半导体芯片固定在框架(没有图示)之后，用接合线80联接半导体芯片的第二底座电极77和规定的引线(没有图示)。作为接合线80采用细金线，以周知的球形接合来连接。之后用传递模模装，实施树脂封装。
高浓度区域，也可以如图10(a)、(b)所示，利用光刻程序，选择性地对保护膜开窗，设置在预定的配线层62周端部之下及预定的底座电极70周端部之下。这时，也可使一部分从配线层62及底座电极70露出。
图10(c)表示高浓度区域60、61的配置例。高浓度区域60、61也可以象将底座电极70及配线层62包围那样设置，也可以如图10(c)那样设置。也就是，底座电极70a上边除去，沿3条边设置高浓度区域60，底座电极70b是除去GaAs基板的角部，沿不规则的五边形的4边，C字形地设置高浓度区域60。没有设置高浓度区域40的部分，都是面向GaAs基板的周端的部分，即使耗尽层扩展，与邻接的底座和配线也有充分的间隔距离，是泄漏不会成问题的部分。
另外，高浓度区域61，选择性地设置在接近底座电极70a、70b一侧的配线层62下。
这是一例配线例，只要可防止施加于底座电极70的高频信号通过基板51，传达到配线层62即可。另外，在图10中省略了，但是如本发明的第二实施例那样，也可以将栅极69埋入沟道层52表面。
如以上详述，根据本发明可得到以下效果。
第一，利用设置在基板的高浓度区域，底座电极及配线层与基板能够分离，所以，可以除去目前为充分确保隔离水平而设置的氮化膜。如果不需要氮化膜，就可省略为防止接合时氮化膜的开裂而进行的镀金工序。镀金工序数量多、成本高，所以如果省略该工序，就能以低成本实现流程简单的化合物半导体装置的制造方法。
第二，利用高浓度区域，底座电极及配线层与基板能够分离，防止绝缘破坏和干扰，可以大幅度缩小相互邻接的间隔距离。具体地在确保20dBm的隔离水平时，可以接近到4μm配置，可大幅度实现芯片尺寸缩小，就是说，可以以低成本制造高品质的化合物半导体装置。
第三，栅格金属层采用Pt/Ti/Pt/Au，利用热处理，将栅极的一部分埋入沟道区域，将栅极正下方的电流流动部分从沟道区域表面下降。沟道表面是作为沟道无效的区域，利用栅极埋入可以使沟道有效活用，所以，可以大幅度改善电流密度、沟道电阻及高频畸变特性。

Claims (11)

1、一种化合物半导体装置的制造方法，其特征在于，包括以下工序，
在附着形成栅极的栅格金属层以前，在预定的底座区域下的半导体基板表面形成高浓度区域的工序；
在所述高浓度区域上，附着所述栅格金属层，形成第一底座电极的工序；
在所述第一底座电极上，附着底座金属层，形成第二底座电极的工序；
在所述第二底座电极上压装接合线的工序。
2、如权利要求1所述的化合物半导体装置的制造方法，其特征在于，
在附着形成栅极的栅格金属层以前，在预定的底座区域下的半导体基板表面形成高浓度区域的工序中，还具有在附着形成栅极的栅格金属层以前，在预定的配线层下的半导体基板表面形成高浓度区域的工序；
在所述高浓度区域上，附着所述栅格金属层，形成第一底座电极的工序中，还具有形成配线层的工序。
3、一种化合物半导体装置的制造方法，其特征在于，包括以下工序，
在基板表面形成沟道层的工序；
与所述沟道层相接形成源极及漏极区域，同时在预定的底座区域下形成高浓度区域的工序；
在所述源极及漏极区域附着作为第一层电极的电阻金属层，形成第一源极及第一漏极的工序；
在所述沟道层及所述高浓度区域上，附着作为第二层电极的栅格金属层，形成栅极及第一底座电极的工序；
在所述第一源极及第一漏极及第一底座电极上，附着作为第三层电极的栅格金属层，形成第二源极及第二漏极和第二底座电极的工序；
在所述第二底座电极上压装接合线的工序。
4、如权利要求3所述的化合物半导体装置的制造方法，其特征在于，在与所述沟道层相接形成源极及漏极区域，同时在预定的底座区域下形成高浓度区域的工序中，还具有同时在预定的配线层下形成高浓度区域的工序；
在所述沟道层及所述高浓度区域上，附着作为第二层电极的栅格金属层，形成栅极及第一底座电极的工序中，还具有形成配线层的工序。
5、权利要求1或3所述的化合物半导体装置的制造方法，其特征在于，所述高浓度区域从所述底座电极上露出。
6、权利要求2或4所述的化合物半导体装置的制造方法，其特征在于，所述高浓度区域从所述底座电极及所述配线层露出。
7、权利要求1或3所述的化合物半导体装置的制造方法，其特征在于，所述高浓度区域在所述底座电极之下，一部分从所述底座电极露出。
8、权利要求2或4所述的化合物半导体装置的制造方法，其特征在于，所述高浓度区域在所述底座电极周端部及所述配线层周端部之下，一部分从所述底座电极及所述配线层露出。
9、从权利要求1～4任一项所述的化合物半导体装置的制造方法，其特征在于，还包括以下工序，所述栅格金属层在蒸镀最下层为Pt的金属多层膜后进行热处理，将所述栅极的一部分埋入所述基板表面。
10、从权利要求1～4任一项所述的化合物半导体装置的制造方法，其特征都在于，所述高浓度区域由离子注入设置。
11、权利要求3或4所述的化合物半导体装置的制造方法，其特征在于，所述沟道区域由离子注入设置。
CNB021233144A 2001-06-18 2002-06-18 化合物半导体装置的制造方法 Expired - Fee Related CN1215539C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP182686/2001 2001-06-18
JP2001182686A JP2003007724A (ja) 2001-06-18 2001-06-18 化合物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1407608A CN1407608A (zh) 2003-04-02
CN1215539C true CN1215539C (zh) 2005-08-17

Family

ID=19022730

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021233144A Expired - Fee Related CN1215539C (zh) 2001-06-18 2002-06-18 化合物半导体装置的制造方法

Country Status (4)

Country Link
JP (1) JP2003007724A (zh)
KR (1) KR100621502B1 (zh)
CN (1) CN1215539C (zh)
TW (1) TW565948B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353993A (ja) 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 化合物半導体装置およびその製造方法
JP2005353992A (ja) * 2004-06-14 2005-12-22 Sanyo Electric Co Ltd 化合物半導体装置およびその製造方法
JP5112620B2 (ja) * 2005-05-31 2013-01-09 オンセミコンダクター・トレーディング・リミテッド 化合物半導体装置
US20110147796A1 (en) * 2009-12-17 2011-06-23 Infineon Technologies Austria Ag Semiconductor device with metal carrier and manufacturing method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5633817A (en) * 1979-08-29 1981-04-04 Fujitsu Ltd Preparation of semiconductor device

Also Published As

Publication number Publication date
TW565948B (en) 2003-12-11
CN1407608A (zh) 2003-04-02
KR100621502B1 (ko) 2006-09-13
KR20020096954A (ko) 2002-12-31
JP2003007724A (ja) 2003-01-10

Similar Documents

Publication Publication Date Title
CN100463228C (zh) 化合物半导体装置及其制造方法
CN103811474B (zh) 半导体器件、半导体器件的制造方法及天线开关模块
JP4815905B2 (ja) 半導体装置およびその製造方法
US5915179A (en) Semiconductor device and method of manufacturing the same
CN1291492C (zh) 半导体开关电路装置及其制造方法
US20060076660A1 (en) Power transistor
US5047833A (en) Solderable front metal contact for MOS devices
CN1855491A (zh) 半导体装置及其制造方法
CN1716638A (zh) 化合物半导体装置及其制造方法
KR20170038645A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN1282240C (zh) 半导体装置
CN1877838A (zh) 半导体器件及其制造方法
CN1215539C (zh) 化合物半导体装置的制造方法
US7368380B2 (en) Method of manufacturing semiconductor device
CN1282256C (zh) 半导体装置
US9882011B2 (en) Semiconductor device with reduced parasitic drain-gate capacitance and method of manufacturing the same
CN1187801C (zh) 化合物半导体装置的制造方法
KR100433870B1 (ko) 다수의 소자를 갖는 집적 회로 및 그것의 제조 방법
CN107026197B (zh) 半导体装置和制造半导体装置的方法
CN1314131C (zh) 肖特基势垒二极管及其制造方法
WO2021070252A1 (ja) 半導体装置
WO2016150583A1 (en) Power semiconductor device and power semiconductor module comprising a power semiconductor device
US20230122575A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP3621667B2 (ja) 半導体装置及びその実装方法
CN1348202A (zh) 化合物半导体装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050817

Termination date: 20100618