CN1322398C - 半导体集成电路及微处理器单元切换方法 - Google Patents

半导体集成电路及微处理器单元切换方法 Download PDF

Info

Publication number
CN1322398C
CN1322398C CNB2004100916654A CN200410091665A CN1322398C CN 1322398 C CN1322398 C CN 1322398C CN B2004100916654 A CNB2004100916654 A CN B2004100916654A CN 200410091665 A CN200410091665 A CN 200410091665A CN 1322398 C CN1322398 C CN 1322398C
Authority
CN
China
Prior art keywords
mentioned
microprocessor unit
unit
microprocessor
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100916654A
Other languages
English (en)
Other versions
CN1622331A (zh
Inventor
田中功
高井裕司
水野洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1622331A publication Critical patent/CN1622331A/zh
Application granted granted Critical
Publication of CN1322398C publication Critical patent/CN1322398C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种半导体集成电路及微处理器单元切换方法。在通常动作时，用低阈值电压的晶体管进行处理，另外，在待机时等，用高阈值电压的晶体管进行处理，使高速动作和低漏电流并存。在具有构成的晶体管的阈值电压高的第1MPU和阈值电压低的第2MPU的MPU中，在需要高速动作的通常动作时，开始在预定的命令序列中出现的MPU切换命令，使第1MPU的数据保存到外部存储单元，在将控制切换到第2MPU后，将该数据传送到第2MPU，并且，使电源控制单元进行第1MPU的电源的断开。另外，当从通常动作切换到待机时，用与上述相反的顺序切换第1MPU和第2MPU。

Description

半导体集成电路及微处理器单元切换方法
技术领域
本发明涉及安装嵌入式微处理器的半导体集成电路，特别涉及在半导体集成电路加工技术的微细化向前进展，电源电压和晶体管的阈值电压按比例降低了的情况下的、兼顾高速处理和低漏电流的半导体集成电路及微处理器单元的切换方法。
背景技术
近年来，为了应对伴随MOS晶体管的微细化的元件耐压的下降，需要降低电源电压。对于能够忽略阈值电压的大小那样的高电源电压，延迟时间与电源电压成反比，当电源电压下降时，延迟时间随之急剧增加。为此，为了维持集成电路的高速性，需要按照电源电压的下降的比率使MOS晶体管的阈值电压下降。但是，存在着以下问题：MOS晶体管的阈值电压的下降伴随着MOS晶体管的亚阈值电流引起的漏电流的增加。为了解决该问题，例如，在日本特开平10-189884号公报中，提出了通过按照动作模式控制衬底偏压来使MOS晶体管的阈值电压变化的方法。
在该以往例中，由于将MOS晶体管本身的阈值电压设定得较低，因此，在通常动作的动作模式时，即使在低电压下也能够进行高速处理，在不需要高速处理的等待处理等待机模式时，通过施加衬底偏压，能够使MOS晶体管的阈值电压上升，并使漏电流减小。
但是，对于在上述的结构中实施衬底偏压控制，存在着以下问题：需要将各MOS晶体管的衬底节点与电源供给线分离，并需要特殊的元件结构。另外，为减小漏电流，并产生足够使阈值电压进行较大变更的衬底偏压效果，需要在衬底-源极之间产生较大的反向偏压，这是使包含了晶体管的耐压考虑等器件可靠性的设计的复杂性增加的主要原因。特别是，若器件的微细化取得进展，则随着阈值电压对反向偏压的施加电压幅度的变动幅度变小，衬底偏压效果引起的漏电流减小效果降低，另外，衬底偏压控制不能减小的栅极漏电流成分的作用程度变大，因此，有必要提出替代衬底偏压控制，减小漏电流的方法。
发明内容
本发明是鉴于上述问题而完成的，其目的在于，适当地使用阈值电压不同的MOS晶体管，而不需要用于电源供给线分离的特殊的元件构造和考虑了晶体管的耐压的复杂的设计，在需要高速处理的通常动作时用阈值电压低、动作快的MOS晶体管进行处理，在无需高速处理的动作时用阈值电压高、漏电流小的MOS晶体管进行处理。
在本发明中，为达到上述目的，具有由在各微处理器单元间不同的阈值电压的晶体管构成的、且使基本命令集为等效或上位互换的2个微处理器单元，在以预定的运转率进行动作、需要高速动作的通常动作时，使用由阈值电压低的晶体管构成的微处理器单元，在以比预定的运转率低的运转率进行动作的不需要高速处理的动作时，切换成由阈值电压高的晶体管构成的微处理器单元，而且，这时，通过断开未使用一侧的微处理器单元的电源，使高速处理和低漏电流处理并存。
即，本发明的一种半导体集成电路，具有处理预定的命令序列的微处理器单元，其特征在于：具有控制向上述微处理器单元进行电源供给的电源控制单元；上述微处理器单元，具有第1微处理器单元和第2微处理器单元，上述第1微处理器单元由具有第1阈值电压的晶体管构成，上述第2微处理器单元由具有比上述第1阈值电压低的第2阈值电压的晶体管构成，并与上述第1微处理器单元是命令集互换的；上述预定的命令序列，在由上述第1微处理器单元和第2微处理器单元构成的上述微处理器单元执行的处理中，具有第1MPU切换命令和第2MPU切换命令；上述第1MPU切换命令，在进行通常动作的第1模式时，进行从上述第1微处理器单元向上述第2微处理器单元的切换；上述第2MPU切换命令，在进行运转率比上述第1动作模式低的动作时，进行从上述第2微处理器单元向上述第1微处理器单元的切换；由上述第1微处理器单元和第2微处理器单元构成的上述微处理器单元，在从上述第1动作模式向上述第2动作模式转移时，已接受了上述第2MPU切换命令的上述第2微处理器单元接通上述第1微处理器单元的电源，并且，通过上述电源控制单元进行断开上述第2微处理器单元的电源的电源控制，在从上述第2动作模式向上述第1动作模式转移时，已接受了上述第1MPU切换命令的上述第1微处理器单元接通上述第2微处理器单元的电源，并且，通过上述电源控制单元进行断开上述第1微处理器单元的电源的电源控制，由此执行上述预定的命令序列。
本发明的特征在于：在上述半导体集成电路中，上述第1微处理器单元具有第1存储单元和第1控制单元；上述第2微处理器单元具有第2存储单元和第2控制单元；具有存储上述第1存储单元或第2存储单元的数据的外部存储单元；上述第1控制单元和第2控制单元，在根据上述第1MPU和第2MPU切换命令进行上述第1微处理器单元和第2微处理器单元的切换时，通过上述外部存储单元，进行将电源断开一侧的上述第1微处理器单元或第2微处理器单元具有的上述第1存储单元或第2存储单元的数据向电源接通一侧的上述第1微处理器单元或第2微处理器单元具有的上述第1存储单元或第2存储单元传送的控制。
本发明的微处理器单元的切换方法，切换上述半导体集成电路的上述第1微处理器单元和第2微处理器单元，其特征在于，包括：MPU1数据传送处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，将存储在上述第1微处理器单元具有的上述第1存储单元的数据传送到上述外部存储单元；MPU2电源接通处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，上述电源控制单元将电源接通到上述第2微处理器单元的电源系统；MPU1电源断开处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，上述电源控制单元断开至上述第1微处理器单元的电源系统的电源；MPU2数据存储处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，将存储在上述外部存储单元的上述数据存储至上述第2微处理器单元具有的上述第2存储单元；MPU2数据传送处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，将存储在上述第2微处理器单元的上述第2存储单元的数据传送到上述外部存储单元；MPU1电源接通处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，电源控制单元将电源接通到上述第1微处理器单元的电源系统；MPU2电源断开处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，电源控制单元断开至上述第2微处理器单元的电源系统的电源；以及MPU1数据存储处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，将存储在上述外部存储单元的数据存储至上述第1微处理器单元的上述第1存储单元。
本发明的特征在于：在上述半导体集成电路中，上述第1微处理器单元具有第1存储单元和第1控制单元；上述第2微处理器单元具有第2存储单元和第2控制单元；由上述第1微处理器单元和第2微处理器单元构成的上述微处理器单元具有数据传送单元，在上述第1存储单元和上述第2存储单元之间，进行接收上述第1存储单元的数据向上述第2存储单元发送、和接收上述第2存储单元的数据向上述第1存储单元发送的数据传送，以及MPU控制单元，根据从上述第1控制单元和第2控制单元接收的信号，进行上述数据传送单元的传送控制；上述第1控制单元和第2控制单元，在基于上述第1MPU和第2MPU切换命令进行上述第1微处理器单元和第2微处理器单元的切换时，通过上述MPU控制单元控制上述数据传送单元，由此将电源断开一侧的上述第1微处理器单元或第2微处理器单元具有的上述第1存储单元或第2存储单元的数据向电源接通一侧的上述第1微处理器单元或第2微处理器单元具有的上述第1存储单元或第2存储单元传送。
本发明的微处理器单元的切换方法，切换上述半导体集成电路的上述第1微处理器单元和第2微处理器单元，其特征在于，包括：MPU2电源接通处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，电源控制单元将电源接通到上述第2微处理器单元的电源系统；MPU1数据传送处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，将存储在上述第1微处理器单元具有的上述第1存储单元的数据传送到上述第2微处理器单元具有的上述第2存储单元；MPU1电源断开处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，上述电源控制单元断开至上述第1微处理器单元的电源系统的电源；MPU1电源接通处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，电源控制单元将电源接通到上述第1微处理器单元的电源系统；MPU2数据传送处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，将存储在上述第2微处理器单元具有的上述第2存储单元的数据传送到上述第1微处理器单元具有的上述第1存储单元；以及MPU2电源断开处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，电源控制单元断开至上述第2微处理器单元的电源系统的电源。
本发明的特征在于：在上述半导体集成电路中，上述第1微处理器单元具有第1存储单元和第1控制单元；上述第2微处理器单元具有第2存储单元和第2控制单元；由上述第1微处理器单元和第2微处理器单元构成的上述微处理器单元，具有数据直写单元，在上述第1存储单元和上述第2存储单元之间，使数据从一方向另一方通过，以及MPU控制单元，根据从上述第1控制单元和第2控制单元接收的信号，进行上述数据直写单元的数据通过的控制；上述第1控制单元和第2控制单元，在根据上述第1MPU和第2MPU切换命令进行上述第1微处理器单元和第2微处理器单元的切换时，通过上述MPU控制单元控制上述数据直写单元，使电源断开一侧的上述第1微处理器单元或第2微处理器单元具有的上述第1存储单元或第2存储单元的数据向电源接通一侧的上述第1微处理器单元或第2微处理器单元具有的上述第1存储单元或第2存储单元通过。
本发明的特征在于：在上述半导体集成电路中，上述第1微处理器单元具有第1控制单元；上述第2微处理器单元具有第2控制单元；上述微处理器单元具有上述第1微处理器单元和第2微处理器单元共有的存储单元，以及根据从上述第1控制单元和第2控制单元接收的信号，控制向上述存储单元进行的数据存储的MPU控制单元。
本发明的特征在于：在上述半导体集成电路中，上述存储单元由晶体管构成，上述晶体管具有与构成上述第1微处理器单元和第2微处理器单元的晶体管的阈值电压中的任意一方相同的阈值电压。
本发明的特征在于：在上述半导体集成电路中，上述第1微处理器单元具有第1存储单元和第1控制单元；上述第2微处理器单元具有第2存储单元和第2控制单元；上述第1微处理器单元和第2微处理器单元各自具有主功能和从功能这两种功能，通过上述第1控制单元和第2控制单元的主从动作，从上述第1存储单元或第2存储单元的一方向另一方传送数据。
本发明的一种微处理器单元切换方法，切换上述半导体集成电路的上述第1和第2微处理器单元，其特征在于，包括：MPU2电源接通处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，上述电源控制单元将电源接通到至上述第2微处理器单元的电源系统；MPU1数据传送处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，将存储在上述第1微处理器单元具有的上述第1存储单元的数据传送到上述第2微处理器单元具有的上述第2存储单元；MPU1电源断开处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，电源控制单元断开至上述第1微处理器单元的电源系统的电源；MPU1电源接通处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，上述电源控制单元，将电源接通到上述第1微处理器单元的电源系统；MPU2数据传送处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，将存储在上述第2微处理器单元具有的上述第2存储单元的数据传送到上述第1微处理器单元具有的上述第1存储单元；以及MPU2电源断开处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，上述电源控制单元断开至上述第2微处理器单元的电源系统的电源。
本发明的特征在于：在上述半导体集成电路中，在由上述第1微处理器单元和第2微处理器单元构成的上述微处理器单元的外部，具有通过基于上述第1控制单元和第2控制单元的控制的独立处理来进行上述第1存储单元和第2存储单元的数据传送的外部数据传送单元。
本发明的微处理器单元切换方法，切换上述半导体集成电路的上述第1微处理器单元和第2微处理器单元，其特征在于，包含：MPU2电源接通处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，上述电源控制单元将电源接通到上述第2微处理器单元的电源系统；MPU1数据传送处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，将存储在上述第1微处理器单元具有的上述第1存储单元的数据传送到上述第2微处理器单元具有的上述第2存储单元；MPU1电源断开处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，上述电源控制单元断开至上述第1微处理器单元的电源系统的电源；MPU1电源接通处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，上述电源控制单元将电源接通到上述第1微处理器单元的电源系统；MPU2数据传送处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，将存储在上述第2微处理器单元具有的上述第2存储单元的数据传送到上述第1微处理器单元具有的上述第1存储单元；以及MPU2电源断开处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，上述电源控制单元断开至上述第2微处理器单元的电源系统的电源。
本发明的特征在于：在上述半导体集成电路中，至少具有1个第3微处理器单元，上述第3微处理器单元，由具有与上述第1阈值电压和第2阈值电压不同的第3阈值电压的晶体管构成，并且，与上述第1微处理器单元和第2微处理器单元进行命令集互换；上述预定的命令序列，包含以下的MPU切换命令：根据上述处理的负载，将由具有上述第1阈值电压、第2阈值电压和第3阈值电压的晶体管所构成的微处理器单元与预定的微处理器单元相对应，并且当上述处理的负载的大小发生变化时，将自身微处理器单元切换成上述预定的微处理器单元，使得当处理的负载大时，使用由阈值电压比构成当前使用的微处理器的晶体管的阈值电压低的晶体管构成的微处理器、当处理的负载小时，使用由阈值电压比构成当前使用的微处理器的晶体管的阈值电压高的晶体管构成的微处理器；上述自身微处理器单元，当在执行上述预定的命令序列时出现了上述MPU切换命令时，接通为切换目标的上述预定的微处理器单元的电源，并且，通过上述电源控制单元进行断开上述自身微处理器单元的电源的电源控制，由此执行上述预定的命令序列。
本发明的半导体集成电路具有微处理器单元，其特征在于：具有控制向上述微处理器单元进行电源供给的电源控制部；上述微处理器单元包括由具有第1阈值电压的晶体管构成的第1微处理器单元，以及由具有比上述第1阈值电压低的第2阈值电压的晶体管构成的、并且是命令集互换的第2微处理器单元；在上述微处理器单元中，在进行预定的运转率的通常动作的第1动作模式时，上述第2微处理器单元运转，在进行运转率比上述第1动作模式低的动作的第2动作模式时，上述第1微处理器单元运转；上述第2微处理器单元，在从上述第1动作模式向上述第2动作模式转移时，接通上述第1微处理器单元的电源，并且，控制上述电源控制部，使得断开第2微处理器单元自身的电源；上述第1微处理器单元，在从上述第2动作模式向上述第1动作模式转移时，接通上述第2微处理器单元的电源，并且，控制上述电源控制部，使得断开第1微处理器单元自身的电源。
如上所述，在本发明中，在不太需要高速处理的动作时，使用构成的晶体管的阈值电压高的一侧的第1微处理器单元，在需要高速处理的通常动作时，使用构成的晶体管的阈值电压低的第2微处理器单元，这样，与进行处理的命令的特性相配合地切换选择第1微处理器单元和第2微处理器单元，并且，通过使用外部电源控制单元，进行断开第1微处理器单元和第2微处理器单元中未使用一侧的微处理器单元的电源的控制，由此，作为由第1微处理器单元和第2微处理器单元构成的整个微处理器单元，使高速处理和低耗电并存。
特别地，在上述的发明中，由于第1微处理器单元和第2微处理器单元分别具有的第1存储单元和第2存储单元内的数据经由具有第1微处理器单元和第2微处理器单元的微处理器单元的内部的数据传送单元进行传送，因此不需要考虑总线的占有期间。
另外，在本发明中，经由具有第1微处理器单元和第2微处理器单元的微处理器单元内的数据直写单元，与第1存储单元或第2存储单元的更新一致地进行数据传送，因此总是能保持第1存储单元和第2存储单元的数据的同一性。
另外，在本发明中，由于第1微处理器单元和第2微处理器单元共有1个存储单元，因此不需要随着第1微处理器单元和第2微处理器单元切换的数据的传送，不需要数据返回和保存的期间。
另外，在本发明中，能够通过第1微处理器单元和第2微处理器单元的主从动作，直接将数据传送至对方的第1存储单元或第2存储单元，不需要在第1微处理器单元和第2微处理器单元的外部具备数据传送用的存储单元。
另外，在上述的发明中，在由第1微处理器单元和第2微处理器单元构成的微处理器单元的外部，具有传送第1存储单元和第2存储单元的数据的外部数据传送单元，对于该外部数据传送单元，第1微处理器单元或第2微处理器单元进行独立处理，由此进行数据传送，来减少微处理器单元的处理。
附图说明
图1是表示本发明第1实施例中的半导体集成电路装置的结构图的一例的图。
图2是关于本发明第1实施例中的动作的控制从第1微处理器单元转移到第2微处理器单元的情况下的电源控制方法的流程图。
图3是说明本发明第1实施例中的动作的控制从第2微处理器单元转移到第1微处理器单元的情况下的电源控制方法的流程图。
图4是表示本发明第2实施例中的半导体集成电路装置的结构图的一例的图。
图5是关于本发明第2实施例中的动作的控制从第1微处理器单元转移到第2微处理器单元的情况下的电源控制方法的流程图。
图6是说明本发明第2实施例中的动作的控制从第2微处理器单元转移到第1微处理器单元的情况下的电源控制方法的流程图。
图7是表示本发明第3实施例中的半导体集成电路装置的结构图的一例的图。
图8是说明本发明第3实施例中的动作的控制从第1微处理器单元转移到第2微处理器单元的情况下的电源控制方法的流程图。
图9是说明本发明第3实施例中的动作的控制从第2微处理器单元转移到第1微处理器单元的情况下的电源控制方法的流程图。
图10是表示本发明第4实施例中的半导体集成电路装置的结构图的一例的图。
图11是关于本发明第4实施例中的动作的控制从第1微处理器单元转移到第2微处理器单元的情况下的电源控制方法的流程图。
图12是说明本发明第4实施例中的动作的控制从第2微处理器单元转移到第1微处理器单元的情况下的电源控制方法的流程图。
图13是表示本发明第5实施例中的半导体集成电路装置的结构图的一例的图。
图14是对于本发明第5实施例中的动作的控制从第1微处理器单元转移到第2微处理器单元的情况下的电源控制方法的流程图。
图15是说明本发明第5实施例中的动作的控制从第2微处理器单元转移到第1微处理器单元的情况下的电源控制方法的流程图。
图16是表示本发明第6实施例中的半导体集成电路装置的结构图的一例的图。
图17是关于本发明第6实施例中的动作的控制从第1微处理器单元转移到第2微处理器单元的情况下的电源控制方法的流程图。
图18是说明本发明第6实施例中的动作的控制从第2微处理器单元转移到第1微处理器单元的情况下的电源控制方法的流程图。
图19是表示晶体管的阈值电压和延迟时间以及漏电流的关系的一例的图。
图20是表示在本发明的微处理器单元进行处理的命令序列中所出现的第1和第2微处理器单元的切换命令的图。
具体实施方式
以下，根据附图说明本发明的实施例的半导体集成电路及微处理器单元切换方法。
(第1实施例)
首先，使用图1说明本发明的第1实施例。
图1是半导体集成电路装置。101是微处理器单元(以下，也叫做MPU)，由第1微处理器单元102和第2微处理器单元106这2个微处理器单元构成。第1微处理器单元102由具有第1阈值电压的晶体管构成，第2微处理器单元106由具有第2阈值电压的晶体管构成，另外，第1微处理器单元102与第2微处理器单元106进行命令集互换。
第1微处理器单元102由存储单元103、数据通路单元104以及控制单元105构成。存储单元103由存储第1微处理器单元102的控制和计算的结果的寄存器、存储器构成。数据通路单元104进行第1微处理器单元102内部的计算处理。控制单元105根据进行处理的命令来控制第1微处理器单元102的动作。第2微处理器单元106由存储单元107、数据通路单元108以及控制单元109构成。存储单元107由存储第2微处理器单元106的控制和计算结果的寄存器、存储器构成。数据通路单元108进行第2微处理器单元106内部的计算处理。控制单元109根据进行处理的命令来控制第2微处理器单元106的动作。
110和111是用于传送数据和命令的总线，连接微处理器单元101、外部存储单元112以及电源控制单元115。另外，在总线111上连接有其它各种电路。
外部存储单元112存储数据，该数据是在微处理器单元101的外部所具有的、从第1和第2微处理器单元传送的数据。
电源控制单元115根据来自作为微处理器单元101的内部结构的第1微处理器单元102和第2微处理器单元106的命令，来控制第1微处理器单元102和第2微处理器单元106的电源的接通、断开。
第1电源系统113连接第1微处理器单元102和电源控制单元115，第2电源系统114连接第2微处理器单元106和电源控制单元115，第1微处理器单元102和第2微处理器单元106经由该第1电源系统113和第2电源系统114，由电源控制单元115控制电源接通和电源断开。
此处，说明第1阈值电压和第2阈值电压。图19是表示晶体管的阈值电压和延迟时间以及漏电流的关系的一例的图。横轴表示晶体管的阈值电压。黑圆圈的曲线图表示左纵轴的漏电流，标绘了晶体管在截止的状态时的每单位门宽度的漏电流值。截止漏电流对于阈值电压的变化，以对数关系进行变动。白圆圈的曲线图表示右纵轴的延迟时间，标绘了标准的布线负载时的标准的逻辑门的延迟时间。如该图所示那样，例如，若将阈值电压设定得较高，即0.5V，则截止漏电流值变得较小，即0.01nA/um，而延迟值变得较大，即90ps。另一方面，若将阈值电压设定得较低，即0.2V，则延迟值变得较小，即60ps，即，电路动作变为高速，但截止漏电流值变为较大的值，即10nA/um。此处，例如，将上述的第1阈值电压设定得较高，即0.5V，将第2阈值电压设定为比第1阈值电压低的电压，即0.2V。此外，晶体管的阈值电压由半导体制造工序中的分布(profile)确定。
另外，使用表示本实施例的微处理器单元101进行处理的命令序列的示意的图20，说明切换第1和第2微处理器单元102、106的命令。图20的命令1和命令5，例如是像称做所谓的待机模式的设备的等待处理那样进行运转率低的处理或简易的处理的命令，对于没有将这样的速度作为问题的处理，利用由阈值电压高的晶体管构成的、具有低漏电流的特性的第1微处理器单元102来进行处理。另外，命令3是像通常动作时那样运转率高且需要高速处理的命令，对于这样的命令，利用由阈值电压低的晶体管构成的、能进行高速动作的第2微处理器单元106来进行处理。
此处，对于从第1微处理器单元102向第2微处理器单元106的切换，使用图20的命令2，即，切换MPU1到MPU2(第1MPU切换命令)那样的切换命令，相反，对于从第2微处理器单元106向第1微处理器单元102的切换，使用命令4的切换MPU2到MPU1(第2MPU切换命令)那样的切换命令。
接着，使用图2和图3的流程图，说明微处理器单元101的电源控制的方法。此外，在与之后的实施例对应的流程图中，将上述动作模式中处于不需要高速处理的运转率低的动作状态的情况下的开始作为开始1，另外，将处于需要高速处理的通常动作状态的情况下的开始作为开始2来进行区别。
图2是说明动作的控制从第1微处理器单元102转移到第2微处理器单元106的情况下的电源控制方法的流程图。
最初，假定第1电源系统113将电源接通到第1微处理器单元102，第2微处理器单元106是电源断开的状态。当从不需要该高速处理的状态切换到需要高速处理的状态时，即，当在预定的命令序列中出现了用于进行从图20所示的第1微处理器单元向第2微处理器单元的切换的如切换MPU1到MPU2那样的命令2的情况下，第1微处理器单元102，首先如图2所示那样，通过MPU1数据保存处理S1，使存储在第1微处理器单元102的存储单元(第1存储单元)103的数据经由总线110和总线111保存到外部存储单元112。
MPU1数据保存处理S1根据第1微处理器单元102使存储单元103的数据保存到外部存储单元112的命令来实施。该命令是第1微处理器单元102的存储命令。
接着，在MPU2电源接通处理S2中，第1微处理器单元102通过电源控制单元115的控制，接通为电源断开状态的第2微处理器单元106的电源。MPU2电源接通处理S2，根据第1微处理器单元102对电源控制单元115发出使第2微处理器单元106的电源接通的命令来实现。该命令，往往通过以下动作来进行：第1微处理器单元102对电源控制单元115设置电源控制单元115的控制寄存器的接通第2微处理器单元106的电源的数据标志。
接着，在MPU1电源断开处理S3中，第1微处理器单元102对电源控制单元115发出停止向第1微处理器单元102的电源供给的命令。
MPU1电源断开处理S3，通过第1微处理器单元102对电源控制单元115发出使第1微处理器单元102的电源断开的命令而实现。该命令往往通过以下动作来进行：第1微处理器单元102对电源控制单元115设置电源控制单元115的控制寄存器的断开第1微处理器单元102的电源的数据标志。
最后，MPU2数据存储处理S4中，第1微处理器单元102经由总线111和110，将保存在外部存储单元112的数据存储在第2微处理器单元106的存储单元(第2存储单元)107。
MPU2数据存储处理S4接受用于将保存到外部存储单元112的第1微处理器单元102的数据存储在第2微处理器单元106的存储单元107的命令，并由第2微处理器单元106实施。该命令根据第2微处理器单元106的加载命令执行。
图3是说明动作的控制从第2微处理器单元106转移到第1微处理器单元102的情况下的电源控制方法的流程图。
最初，假定第1电源系统113将电源接通到第2微处理器单元106，第1微处理器单元102是电源断开的状态。当从需要该高速处理的状态切换到不需要速处理的状态时，即，当在预定的命令序列中出现了用于进行从图20所示的第2微处理器单元向第1微处理器单元的切换的如切换MPU2到MPU1那样的命令4的情况下，第2微处理器单元106，首先如图3所示那样，通过MPU2数据保存处理S11，使存储在第2微处理器单元106的存储单元(第2存储单元)107的数据经由总线110和总线111保存到外部存储单元112。
MPU2数据保存处理S11，根据第2微处理器单元106使存储单元107的数据保存到外部存储单元112的命令来实施。该命令是第2微处理器单元106的存储命令。
接着，在MPU1电源接通处理S12中，第2微处理器单元106通过电源控制单元115的控制，接通为电源断开状态的第1微处理器单元102的电源。MPU1电源接通处理S12通过第2微处理器单元106对电源控制单元115发出使第1微处理器单元102的电源接通的命令来实现。该命令，往往通过以下动作来进行：第2微处理器单元106对电源控制单元115设置电源控制单元115的控制寄存器的接通第1微处理器单元102的电源的数据标志。
接着，在MPU2电源断开处理S13中，第2微处理器单元106对电源控制单元115发出停止向第2微处理器单元106的电源供给的命令。
MPU2电源断开处理S13通过第2微处理器单元106对电源控制单元115发出使第2微处理器单元106的电源断开的命令来实现。该命令，往往通过以下动作来进行：第2微处理器单元106对电源控制单元115设置电源控制单元115的控制寄存器的断开第2微处理器单元106的电源的数据标志。
最后，在MPU1数据存储处理S14中，第2微处理器单元106经由总线111和110将保存在外部存储单元112中的数据存储在第1微处理器单元102的存储单元(第1存储单元)103。
MPU1数据存储处理S14接受用于将保存在外部存储单元112中的第2微处理器单元106的数据存储在第1微处理器单元102的存储单元103的命令，并由第1微处理器单元102实施。该命令根据第1微处理器单元102的加载命令来执行。
如以上所述，在本实施例的预定的程序中，在包含不需要高速处理的程序(此处，叫做第1程序)和需要高速处理的程序(此处，叫做第2程序)的情况中，在这些处理速度不同的第1和第2程序的切换位置，插入上述切换命令(第1MPU和第2MPU切换命令)，使得切换到按照各自的程序所需要的处理速度的处理器。即，以处理器的切换命令为界限，通过切换第1微处理器单元与第2微处理器单元，按照需要，可以分别使用高速处理和低耗电处理。上述第1微处理器单元由具有设定得较低的第1阈值电压、不能高速处理但以低漏电流进行工作的晶体管构成，上述第2微处理器单元由具有设定得较高的第2阈值电压、无低漏电流特性但能进行高速处理的晶体管构成。
此外，在本实施例中，表示了包含由2个具有不同的阈值电压晶体管所构成的2个微处理器单元的例子，但对于包含由多个具有不同的阈值电压的晶体管所构成的多个微处理器单元的结构也可以容易地适用。上述包含多个微处理器单元的结构，即，对于进行处理的命令(预定的命令序列)的负载的变化，与上述所示的相同，根据其负载的大小，将自身的微处理器单元变更成预定的微处理器单元的结构。
(第2实施例)
接着，使用图4说明本发明的第2实施例。
图4是本实施例的半导体集成电路装置的结构图的一例。半导体集成电路装置由具有第1阈值电压、第2阈值电压以及第3阈值电压的3种阈值电压的晶体管构成。201是微处理器单元，由202的第1微处理器单元、206的第2微处理器单元这2个微处理器单元构成。这2个微处理器单元分别由203、207的存储单元，204、208的数据通路单元，以及205、209的控制单元构成。控制单元205、209控制进行处理的命令的第1微处理器单元202和第2微处理器单元206的动作。存储单元203、207由存储微处理器的控制和计算结果的寄存器、存储器构成。210是数据传送电路，连接在第1微处理器单元202所具有的存储单元203和第2微处理器单元所具有的存储单元207之间，在两者之间进行数据传送。211是MPU控制单元，根据来自第1微处理器单元202和第2微处理器单元206的控制向电源控制单元215发送控制信号，进行关于向第1微处理器单元202和第2微处理器单元206的电源系统的电源的接通、断开动作的实行，并且，对数据传送电路210进行实施存储单元203、207之间的数据传送的控制。
此外，在图4中，第1微处理器单元202连接到第1电源系统113，第2微处理器单元206连接到第2电源系统114。为了总是给数据传送电路210和MPU控制单元211供给电源，将其直接连接到电源。虽未图示，但将与该电源的直接连接假定为第3电源系统。第1微处理器单元202由具有第1阈值电压的晶体管构成，第2微处理器单元206由具有第2阈值电压的晶体管构成。连接在第3电源系统的数据传送电路211、MPU控制单元211具有第3阈值电压，上述数据传送电路210连接有上述第1微处理器单元202内的存储单元203和上述第2微处理器单元206内的存储单元207。另外，上述MPU控制单元211连接有上述第1微处理器单元202内的控制单元205和上述第2微处理器单元206内的控制单元209。
首先，使用图5，说明关于第1微处理器单元202的电源控制方法。图5是说明动作的控制从第1微处理器单元202转移到第2微处理器单元206的情况下的电源控制方法的流程图。如图5所示那样，当从不需要该高速处理的状态切换到需要高速处理的状态时，即，在用于进行从图20所示的第1微处理器单元向第2微处理器单元的切换的如切换MPU1到MPU2那样的命令2已出现在预定的命令序列中的情况下，第1微处理器单元202，首先在MPU2电源接通处理S21中，通过电源控制单元215的控制，对为电源断开状态的第2微处理器单元206接通电源。MPU2电源接通处理S21，通过第1微处理器单元202对电源控制单元215发送使第2微处理器单元206的电源接通的命令来实施。该命令，往往通过以下动作来进行：第1微处理器单元202对电源控制单元215设置电源控制单元215的控制寄存器的接通第2微处理器单元206的电源的数据标志。
接着，通过MPU1数据传送处理S22，存储在第1微处理器单元202的存储单元203中的数据被传送到数据传送电路210后，存储在第2微处理器单元206的存储单元207。最后，若数据传送结束，则转移到MPU1电源断开处理S23，对电源控制单元215指示向第1微处理器单元202的电源供给状态的变更，并关闭电源系统113。
接着，图6是说明动作的控制从第2微处理器单元206转移到第1微处理器单元202的情况下的电源控制方法的流程图。
当从需要该高速处理的状态切换到不需要高速处理的状态时，即，在用于进行从图20所示的第2微处理器单元向第1微处理器单元的切换的如切换MPU2到MPU1那样的命令4已出现在预定的命令序列中的情况下，第2微处理器单元206，首先如图6所示那样，在MPU1电源接通处理S31中，通过电源控制单元215的控制，对为电源断开状态的第1微处理器单元202接通电源。接着，在MPU2数据传送处理S32中，在第2微处理器单元206的存储单元207中所存储的数据被传送到数据处理电路210后，存储在第1微处理器单元202的存储单元203。最后，在MPU2电源断开处理S33中，微处理器单元201对电源控制单元215发出停止向第2微处理器单元206的电源供给的命令。
第1微处理器单元202由具有高阈值电压的晶体管构成，不产生较大的漏电流。在第1微处理器单元202进行工作的模式中，由于停止了向具有低阈值电压的第2微处理器单元206的电源供给，因此该部分也不产生漏电流，在整个微处理器单元201中也能够将漏电流抑制到几乎可以忽略的程度。在第2微处理器单元206进行工作的模式中，由于工作部分用阈值电压较低的晶体管构成，因此即使在低电源电压下，也能达到充分的高速动作。
依据本实施例，由于在第1微处理器单元202和第2微处理器单元206的各自的存储单元之间的数据传送经由传送电路210而实施，因此，可以不考虑总线的占有期间，而进行切换的控制。另外，由于数据传送电路210的位宽度能够设定为可变的，因此具有以下效果：通过使该宽度增加，能够缩短模式的切换期间。
此外，在本实施例中，表示了包含由2个具有不同的阈值电压晶体管所构成的2个微处理器单元的例子，但对于包含由多个具有不同的阈值电压的晶体管所构成的多个微处理器单元的结构也可以容易地适用。上述包含多个微处理器单元的结构，即，对于进行处理的命令(预定的命令序列)的负载的变化，与上述所示的相同，根据其负载的大小，将自身的微处理器单元变更成预定的微处理器单元的结构。
(第3实施例)
接着，使用图7说明本发明的第3实施例。
图7是本实施例的半导体集成电路装置的结构图的一例。301是微处理器单元，302是第1微处理器单元，306是第2微处理器单元，分别由以下单元构成：303、307的存储单元；304、308的数据通路；以及305、309的控制单元。310是数据直写电路，连接有第1微处理器单元302所具有的存储单元303和第2微处理器单元306所具有的存储单元307，并将一方的数据传送到另一方。另外，第1微处理器单元302经由第1电源系统113而连接到进行电源供给的控制的电源控制单元312，第2微处理器单元306同样地经由第2电源系统114连接到电源控制单元312。311是MPU控制单元，根据来自第1微处理器单元302所具有的控制单元305和第2微处理器单元 306所具有的控制单元309的控制，控制数据传送电路310的数据传送动作，并且，将根据来自控制单元305和309的控制的控制信号发送到电源控制单元312，实施关于第1微处理器单元302和第2微处理器单元306的电源系统的电源接通/断开的切换处理。
此处，根据第1微处理器单元302和第2微处理器单元306的控制，从MPU控制单元311发送至数据直写电路310的控制信号进行控制，使得在每次更新第1微处理器单元302和第2微处理器单元306各自具有的存储单元303和307的任意一个时，将该所更新的数据向另一方传送。
此外，为了总是给数据直写电路310和MPU控制单元311供给电源，而将其直接连接到电源。另外，关于上述存储单元303、307，为了能够接收更新数据，直接连接总是供给电源电压的电源。第1微处理器单元302由具有第1阈值电压的晶体管构成，第2微处理器单元306由具有第2阈值电压的晶体管构成。数据直写电路310、MPU控制单元311具有第3阈值电压。
图8是说明动作的控制从第1微处理器单元302转移到第2微处理器单元306的情况下的电源控制方法的流程图。当从不需要该高速处理的状态切换到需要高速处理的状态时，即，在用于进行从图20所示的第1微处理器单元向第2微处理器单元的切换的如切换MPU1到MPU2那样的命令2已在预定的命令序列中出现的情况下，第1微处理器单元302，首先如图8所示那样，在MPU2电源接通处理S41中，通过电源控制单元312的控制，对为电源断开状态的第2微处理器单元306接通电源。然后，在下面的MPU2电源接通处理S41中，第1微处理器单元302对电源控制单元312发出接通向第2微处理器单元306的电源的命令。该命令，往往通过以下动作来进行：第1微处理器单元302对电源控制单元215设置电源控制单元215的控制寄存器中的接通至第2微处理器单元306的电源的数据标志。接着，转移到MPU1电源断开处理S42，对电源控制单元312指示向第1微处理器单元302的电源供给，关闭电源系统313。这时，由于第1微处理器单元302内的存储单元303的信息在每次更新时，总是经由数据直写电路310向另一方的第2微处理器单元306的存储单元310反映，因此，用于切换微处理器单元的处理就不需要进行新的数据的保存作业。
图9是说明动作的控制从第2微处理器单元306转移到第1微处理器单元302的情况下的电源控制方法的流程图。当从需要高速处理的状态切换到不需要高速处理的状态时，即，在用于进行从图20所示的第2微处理器单元向第1微处理器单元的切换的如切换MPU2到MPU1那样的命令4在预定的命令序列中已出现的情况下，首先，如图9所示那样，在MPU1电源接通处理S51中，电源控制单元312对为电源断开状态的第1微处理器单元302接通电源。
接着，转移到MPU2电源断开处理S52，对电源控制单元312指示向第1微处理器单元302的电源供给，并关闭电源系统114。这时，由于第2微处理器单元306内的存储单元307的信息在每次更新时，总是经由数据直写电路310向另一方的第2微处理器单元306内的存储单元307反映，因此，用于切换微处理器的处理就不需要进行新的数据的保存作业。
第1微处理器单元302用高阈值电压的晶体管构成，不产生大的漏电流。这时，由于停止向用低阈值电压的晶体管构成的第2微处理器单元306的电源供给，因此在该部分，也能不产生漏电流，并能够在整个微处理器单元301中将漏电流抑制到几乎能忽略的程度。在第2微处理器单元306进行工作的模式中，由于工作部分用阈值电压低的晶体管构成，因此即使在低电压下，也能达到充分的高速动作。
依据本实施例，由于各自的存储单元303和307之间的数据传送经由数据直写电路310，与存储单元303或307的更新一致，总是保持数据同一性并实施，因此，可以不产生新的传送期间，而进行微处理器单元的切换的控制。另外，由于能够将进行数据传送的电路的位宽度定为可变的，因此，具有能够通过增加该宽度来缩短模式的转移期间的效果。
在本实施例中，可以通过总是向各存储单元303和307供给电源，来将数据的传送期间变为最短，但是，也可以将电源的供给系统分别与第1微处理器单元302、第2微处理器单元306共用。在该情况下，向数据直写电路310的写出按原样保持了数据同一性并进行实施，但是，由于向电源供给停止过程中的中心部分的写入在等待电源供给系统变更之后进行实施，因此，在电源切换时需要传送期间，但是，由于第1和第2微处理器单元可以分别用同一电源系统进行控制，因此，可以减少电源布线等的设计工时。
此外，在本实施例中，表示了包含由2个具有不同的阈值电压晶体管所构成的2个微处理器单元的例子，但对于包含由多个具有不同的阈值电压的晶体管所构成的多个微处理器单元的结构也可以容易地适用。上述包含多个微处理器单元的结构，即，对于进行处理的命令(预定的命令序列)的负载的变化，与上述所示的相同，根据其负载的大小，将自身的微处理器单元变更成预定的微处理器单元的结构。
(第4实施例)
接着，使用图10说明本发明的第4实施例。
图10是本实施例中的半导体集成电路装置的结构图的一例。401是半导体集成电路装置。402是第1微处理器单元，405是第2微处理器单元，分别由403、406的数据通路单元和404、407的控制单元构成。408是存储单元，是连接到第1微处理器单元402和第2微处理器单元405的共有的存储单元。第1微处理器单元402经由第1电源系统113连接到进行电源供给的控制的电源控制单元410，同样地，第2微处理器单元405经由第2电源系统114连接到电源控制单元410。409是MPU控制单元，根据来自第1微处理器单元402所具有的控制单元404和第2微处理器单元405所具有的控制单元407的控制，将根据来自控制单元404和407的控制的控制信号发送到电源控制单410，并实行关于第1微处理器单402和第2元微处理器单元405的电源系统的电源接通/断开的切换处理。
为了总是给由第1微处理器单元402和第2微处理器单元405所共有的存储单元408和MPU控制单元409供给电源，而将其直接连接到电源。此处，第1微处理器单元402用第1阈值电压的晶体管构成，第2微处理器单元405用第2阈值电压的晶体管构成。
图11是说明动作的控制从第1微处理器单元402转移到第2微处理器单元405的情况的电源控制方法的流程图。
当从不需要该高速处理的状态切换到需要高速处理的状态时，即，用于进行从图20所示的第1微处理器单元向第2微处理器单元的切换的如切换MPU1到MPU2那样的命令2已出现在预定的命令序列中的情况下，第1微处理器单元402，首先如图11所示那样，在MPU2电源接通处理S41中，通过电源控制单元410的控制，接通为电源断开状态的第2微处理器单元405的电源。然后，在下面的MPU2电源接通处理S41中，第1微处理器单元402对电源控制单元410发出使第2微处理器单元405的电源接通的命令，利用电源控制单元410实现电源接通。该命令，往往通过以下动作来进行：第1微处理器单元402对电源控制单元410设置电源控制单元410的控制寄存器中的接通第2微处理器单元405的电源的数据标志。
接着，转移到MPU1电源断开处理S42，对电源控制单元410发出变更至第1微处理器单元402的电源供给状态的指示，使电源系统113关闭。在本实施例中，第1微处理器单元402和第2微处理器单元405共有存储单元408，在切换处理时，不需要数据的保存作业。
图12是说明动作的控制从第2微处理器单元405转移到第1微处理器单元402的情况的电源控制方法的流程图。
当从需要该高速处理的状态切换到不需要高速处理的状态时，即，用于进行从图20所示的第2微处理器单元405向第2微处理器单元402的切换的如切换MPU2到MPU1那样的命令4已出现在预定的命令序列中的情况下，第2微处理器单元405，首先如图12所示那样，在MPU1电源接通处理S51中，通过电源控制单元410的控制，对为电源断开状态的第1微处理器单元402接通电源。接着，转移到MPU2电源断开处理S52，对电源控制单元410发出变更至第2微处理器单元405的电源供给状态的指示，关闭电源系统。
第1微处理器402由高阈值电压的晶体管构成，不产生大的漏电流。在第1单元微处理器单元402进行工作的模式中，由于停止向由低阈值电压构成的第2微处理器单元405的电源供给，因此在该部分也不产生漏电流，整个微处理器单元401的漏电流变成能够忽略的程度。向通常动作模式的转移是通过用相反的流程实施存储单元408的数据的传送和电源供给的切换，来向能够高速工作的状态转移。由于第1微处理器单元402和第2微处理器单元405共有存储单元408，因此对于第1微处理器单元402和第2微处理器单元405的切换，不需要数据的恢复、保存的期间，可以进行高速切换。
在本实施例中，存储单元408、MPU控制单元409由具有第3阈值电压的晶体管构成。在将该第3阈值电压设定为与上述第2微处理器单元405的阈值电压相同的情况下，不仅可以将阈值电压控制为2种，而且可以使电路高速化，并可以达到在有限的处理结构中的高速性能。另外，在将与第3阈值电压设定为与上述第1微处理器单元402的阈值电压相同的情况下，可以减小总是被供给电源的电路中的漏电流。此外，在没有将第3阈值电压设定为与上述第1微处理器单元402、第2微处理器单元405的阈值电压相同，而是特别地进行最佳的注入，由此用不同的阈值电压来进行控制的情况下，虽然发生因注入行程增加而引起的设计行程的时间延长，但是，由于可以选择高速动作和漏电流的最佳点，因此，可以提高半导体集成电路的整体性能。
(第5实施例)
接着，使用图13说明关于本发明的第5实施例。
图13是本实施例的半导体集成电路装置的结构图的一例。
图13是半导体集成电路装置，是一般称作LSI或芯片的框架结构，集成在1个硅衬底上，或由安装于1个封装体中的多个衬底构成。500是微处理器单元，由501的第1微处理器单元和505的第2微处理器单元这2个微处理器单元构成。第1微处理器单元501由具有第1阈值电压的晶体管构成。第2微处理器单元505由具有第2阈值电压的晶体管构成。第1微处理器单元501与第2微处理器单元505进行命令集互换，具有主(master)动作、从(slave)动作这两种功能。
第1微处理器单元501由存储单元502、数据通路单元503以及控制单元504构成。存储单元502由存储第1微处理器单元501的控制和计算结果的寄存器、存储器构成。存储单元502具有与外部的接口，并可以读写来自第1微处理器单元501的外部的数据。
数据通路单元503在第1微处理器单元501的内部进行计算处理。控制单元504控制根据处理的命令的第1微处理器单元501的动作。
与第1微处理器单元501相同，第2微处理器单元505由存储单元506、数据通路单元507以及控制单元508构成。存储单元506由存储第2微处理器单元505的控制和计算结果的寄存器、存储器构成。存储单元506具有与外部的接口，并可以读写来自第1微处理器单元501的外部的数据。数据通路单元507在第2微处理器单元505的内部进行计算处理。控制单元508控制根据处理的命令的第2微处理器单元505的动作。
509、510、511、512以及513是用于传送数据和命令的总线，连接第1微处理器单元501、第2微处理器单元505、第1微处理器单元501的存储单元502、第2微处理器单元505的存储单元506、以及电源控制单元514。另外，总线连接有其它各种外围电路。
电源控制单元514根据来自第1微处理器单元501和第2微处理器单元505的命令来控制第1微处理器单元501和第2微处理器单元505的电源的接通、断开。
电源系统515和516由电源控制单元514进行控制，电源系统515连接在第1微处理器单元501，电源系统516连接在第2微处理器单元505，该电源系统515和516用于输入电源。
接着，使用图14和图15，说明微处理器单元500的电源控制的方法。
图14是说明动作的控制从第1微处理器单元501转移到第2微处理器单元505的情况的控制方法的流程图。
首先，假定对第1微处理器单元501接通电源，第2微处理器单元505为电源断开的状态。
当从不需要该高速处理的状态切换到需要高速处理的状态时，即，用于进行从图20所示的第1微处理器单元501向第2微处理器单元505的切换的如切换MPU1到MPU2那样的命令2已出现在预定的命令序列中的情况下，第1微处理器单元501，首先如图14所示那样，在MPU2电源接通处理S101中，通过电源控制单元514的控制，对为电源断开状态的第2微处理器单元505接通电源。
第1微处理器单元501通过对电源控制单元514发送使微处理器单元505的电源接通的命令来实现。该命令，往往通过以下动作来进行：第1微处理器单元501对电源控制单元514设置电源控制单元514的控制寄存器中的断开第1微处理器单元501的电源的数据标志。
接着，MPU1数据传送处理S102是根据来自第1微处理器单元501的数据传送命令，将存储在第1微处理器单元501的存储单元502中的数据传送到第2微处理器单元505的存储单元506的处理。该命令根据第1微处理器单元501的存储命令来执行。
最后，在MPU1电源断开处理S103中，电源控制单元514停止对第1微处理器单元501的电源供给。
MPU1电源源断开处理S103，通过第1微处理器单元501执行对电源控制单元514实施第1微处理器单501的电源断开的命令来实现。该命令，往往通过以下动作来进行：对于电源控制单元514，第1微处理器单元501对电源控制单元514的控制寄存器中的断开第1微处理器单元501的电源的位设置数据。
图15是说明动作的控制从第2微处理器单元505转移到第1微处理器单元501的情况的控制方法的流程图。
首先，假定对第2微处理器单元505接通电源，第1微处理器单元微处理器单元501是电源断开的状态。
当从需要该高速处理的状态切换到不需要高速处理的状态时，即，在用于进行从图20所示的第2微处理器单元505向第1微处理器单元501的切换的如切换MPU2到MPU1那样的命令4已出现在预定的命令序列中的情况下，第2微处理器单元505，首先如图15所示那样，在MPU1电源接通处理S111中，通过电源控制单元514的控制，对为电源断开状态的第1微处理器单元501接通电源。
MPU1电源接通处理S111，通过第2微处理器单元505对电源控制单元514发出使第1微处理器单元501的电源接通的命令来实现。该命令，往往通过以下动作来进行：第2微处理器单元505对电源控制单元514设置电源控制单元514的控制寄存器中的接通第1微处理器单元501的电源的数据标志。
接着，MPU2数据传送处理S112是根据来自第2微处理器单元505的数据传送命令，将存储在第2微处理器单元505的存储单元512的数据传送到第1微处理器单元501的存储单元502的处理。该命令根据第2微处理器单元505的存储命令来执行。
最后，在MPU2电源断开处理S113中，电源控制单元514停止向第2微处理器单元505的电源供给。
MPU2电源断开处理S113通过第2微处理器单元505对电源控制单元514发出第2微处理器单元505的电源断开的命令来实现。该命令，往往通过以下动作来进行：第2微处理器单元505对电源控制单元514设置电源控制单元514的控制寄存器中的断开第2微处理器单元501的电源的数据标志。
如上所述，本实施例不仅可以通过合并处理由具有第1阈值电压的晶体管构成的第1微处理器单元501和由具有第2阈值电压的晶体管构成的第2微处理器单元505的程序的特性来切换第1和第2微处理器单元501、505，以实现低耗电化，而且不需要在第1微处理器单元501和第2微处理器单元505的外部具有存储装置，可以进行比第1实施例更少的处理。
此外，在本实施例中，表示了包含由2个具有不同的阈值电压晶体管所构成的2个微处理器单元的例子，但对于包含由多个具有不同的阈值电压的晶体管所构成的多个微处理器单元的结构也可以容易地适用。上述包含多个微处理器单元的结构，即，对于进行处理的命令(预定的命令序列)的负载的变化，与上述所示的相同，根据其负载的大小，将自身的微处理器单元变更成预定的微处理器单元的结构。
(第6实施例)
接着，使用图16说明本发明的实施例。
在图16，由于在图13中相同的号码具有相同的功能，因此在此处省略说明。外部数据传送电路601具有从连接有总线513的电路读写数据的功能。作为具有本功能的电路，有直接存储存取控制器(Direct Memory Access Controller)等。
接着，使用图17和图18，说明微处理器单元500的电源控制的方法。
图17是说明动作的控制从第1微处理器单元501转移到第2微处理器单元505的情况下的电源控制方法的流程图。首先，假定对第1微处理器单元501接通电源，第2微处理器单元505是电源断开的状态。
当从不需要该高速处理的状态切换到需要高速处理的状态时，即，在用于进行从图20所示的第1微处理器单元向第2微处理器单元的切换的如切换MPU1到MPU2那样的命令2已出现在预定的命令序列中的情况下，第1微处理器单元501，首先如图18所示那样，在MPU2电源接通处理S121中，通过电源控制单元514的控制，对为电源断开状态的第2微处理器单元505接通电源。
该处理通过第1微处理器单元501对电源控制单元514发出使第2微处理器单元505的电源接通的命令来实现。该命令，往往通过以下动作来进行：第1微处理器单元501对电源控制单元514设置电源控制单元514的控制寄存器中的接通第2微处理器单元505的电源的数据标志。
接着，在数据传送处理S122中，根据第1微处理器单元501的命令，对外部数据传送电路601发出以下命令：将存储在第1微处理器单元501的存储单元502的数据传送到第2微处理器单元505的存储单元506。
最后，在MPU1电源断开处理S123中，第1微处理器单元501通过电源控制单元514停止向第1微处理器单元501的电源供给。
MPU1电源断开处理S123，通过第1微处理器单元501对电源控制单元514发出使第1微处理器单元501的电源断开的命令来实现。该命令，往往通过以下动作来进行：第1微处理器单元501对电源控制单元514设置电源控制单元514的控制寄存器中的断开第1微处理器单元501的电源的数据标志。
图18是说明动作的控制从第2微处理器单元505转移到第1微处理器单元501的情况的电源控制方法的流程图。首先，假定对第2微处理器单元505接通电源，第1微处理器单元501是电源断开的状态。
当从需要该高速处理的状态切换到不需要高速处理的状态时，即，在用于进行从图20所示的第2微处理器单元向第1微处理器单元的切换的如切换MPU2到MPU1那样的命令4已出现在预定的命令序列的情况下，在MPU1电源接通处理S131中，通过电源控制单元514的控制，对为电源断开状态的第1微处理器单元501接通电源。
该处理通过第2微处理器单元505对电源控制单元514发出使第1微处理器单元，501的电源接通的命令来实现。该命令，往往通过以下动作来进行：第2微处理器单元505对电源控制单元514设置电源控制单元514的控制寄存器中的接通第1微处理器单元501的电源的数据标志。
接着，在数据传送处理S132中，根据第2微处理器单元505的命令，对外部数据传送电路601发出以下命令：将存储在第2微处理器单元505的存储单元506的数据传送到第1微处理器单元501的存储单元503。
最后，在MPU2电源断开处理133中，第2微处理单元505通过电源控制单元514停止第2微处理器单元505的电源供给。
MPU2电源断开处理S133，通过第2微处理器单元505对电源控制单元514发出使第2微处理器单元505的电源断开的命令来实现。该命令，往往通过以下动作来进行：第2微处理器单元505对电源控制单元514设置电源控制单元514的控制寄存器中的断开第2微处理器单元501的电源的数据标志。
如上所述，本实施例不仅可以通过合并处理由具有第1阈值电压的晶体管构成的第1微处理器单元501和由具有第2阈值电压的晶体管构成的第2微处理器单元505的程序的特性来切换第1和第2微处理器单元501、505，以实现低耗电化，而且不需要在第1微处理器单元501和第2微处理器单元505的外部具有存储装置，可以进行比第1实施例更少的处理。此外，在外部数据传送电路601通过独立处理(independent process)能实现存储单元502和存储单元506之间的数据传送处理。
此外，在本实施例中，表示了包含由2个具有不同的阈值电压晶体管所构成的2个微处理器单元的例子，但对于包含由多个具有不同的阈值电压的晶体管所构成的多个微处理器单元的结构也可以容易地适用。上述包含多个微处理器单元的结构，即，对于进行处理的命令(预定的命令序列)的负载的变化，与上述所示的相同，根据其负载的大小，将自身的微处理器单元变更成预定的微处理器单元的结构。

Claims (14)

1.一种半导体集成电路，具有处理预定的命令序列的微处理器单元，其特征在于：
具有控制向上述微处理器单元的电源供给的电源控制单元；
上述微处理器单元，具有第1微处理器单元和第2微处理器单元，上述第1微处理器单元由具有第1阈值电压的晶体管构成，上述第2微处理器单元由具有比上述第1阈值电压低的第2阈值电压的晶体管构成，并与上述第1微处理器单元是命令集互换的；
上述预定的命令序列，由上述第1和第2微处理器单元构成的上述微处理器单元执行，在由进行预定的运转率的通常动作的第1动作模式和进行比上述第1动作模式运转率低的动作的第2动作模式构成的处理中，具有第1MPU切换命令和第2MPU切换命令；上述第1MPU切换命令，作为上述第1微处理器单元接受的命令，当运转率从上述第2动作模式向上述第1动作模式变化时，进行从上述第1微处理器单元向上述第2微处理器单元的切换，上述第2MPU切换命令，作为上述第2微处理器单元接受的命令，当运转率从上述第1动作模式向第2动作模式变化时，进行从上述第2微处理器单元向上述第1微处理器单元的切换；
由上述第1微处理器单元和第2微处理器单元构成的上述微处理器单元，在从上述第1动作模式向上述第2动作模式转移时，已接受了上述第2MPU切换命令的上述第2微处理器单元接通上述第1微处理器单元的电源，并且，通过上述电源控制单元进行断开上述第2微处理器单元的电源的电源控制，在从上述第2动作模式向上述第1动作模式转移时，已接受了上述第1MPU切换命令的上述第1微处理器单元接通上述第2微处理器单元的电源，并且，通过上述电源控制单元进行断开上述第1微处理器单元的电源的电源控制。
2.根据权利要求1所述的半导体集成电路，其特征在于：
上述第1微处理器单元具有第1存储单元和第1控制单元；
上述第2微处理器单元具有第2存储单元和第2控制单元；
具有存储上述第1存储单元或第2存储单元的数据的外部存储单元；并且
上述第1控制单元和第2控制单元，在根据上述第1MPU和第2MPU切换命令进行上述第1微处理器单元和第2微处理器单元的切换时，通过上述外部存储单元，进行将电源断开一侧的上述第1微处理器单元或第2微处理器单元具有的上述第1存储单元或第2存储单元的数据向电源接通一侧的上述第1微处理器单元或第2微处理器单元具有的上述第1存储单元或第2存储单元传送的控制。
3.根据权利要求1所述的半导体集成电路，其特征在于：
上述第1微处理器单元具有第1存储单元和第1控制单元；
上述第2微处理器单元具有第2存储单元和第2控制单元；
由上述第1微处理器单元和第2微处理器单元构成的上述微处理器单元具有：数据传送单元，在上述第1存储单元和第2存储单元之间，进行接收上述第1存储单元的数据向上述第2存储单元发送、和接收上述第2存储单元的数据向上述第1存储单元发送的数据传送；以及MPU控制单元，根据从上述第1控制单元和第2控制单元接收的信号，进行上述数据传送单元的传送控制；
上述第1控制单元和第2控制单元，在基于上述第1MPU和第2MPU切换命令进行上述第1微处理器单元和第2微处理器单元的切换时，通过上述MPU控制单元控制上述数据传送单元，由此将电源断开一侧的上述第1微处理器单元或第2微处理器单元具有的上述第1存储单元或第2存储单元的数据向电源接通一侧的上述第1微处理器单元或第2微处理器单元具有的上述第1存储单元或第2存储单元传送。
4.根据权利要求1所述的半导体集成电路，其特征在于：
上述第1微处理器单元具有第1存储单元和第1控制单元；
上述第2微处理器单元具有第2存储单元和第2控制单元；
由上述第1微处理器单元和第2微处理器单元构成的上述微处理器单元具有：数据直写单元，在上述第1存储单元和上述第2存储单元之间，使数据从一方向另一方通过；以及MPU控制单元，根据从上述第1控制单元和第2控制单元接收的信号，进行上述数据直写单元的数据通过的控制；
上述第1控制单元和第2控制单元，在根据上述第1MPU和第2MPU切换命令进行上述第1微处理器单元和第2微处理器单元的切换时，通过上述MPU控制单元控制上述数据直写单元，使电源断开一侧的上述第1微处理器单元或第2微处理器单元具有的上述第1存储单元或第2存储单元的数据向电源接通一侧的上述第1微处理器单元或第2微处理器单元具有的上述第1存储单元或第2存储单元通过。
5.根据权利要求1所述的半导体集成电路，其特征在于：
上述第1微处理器单元具有第1控制单元；
上述第2微处理器单元具有第2控制单元；
上述微处理器单元具有：上述第1微处理器单元和第2微处理器单元共有的存储单元，以及
根据从上述第1控制单元和第2控制单元接收的信号，控制向上述存储单元进行的数据存储的MPU控制单元。
6.根据权利要求5所述的半导体集成电路，其特征在于：
上述存储单元由晶体管构成，上述晶体管具有与构成上述第1微处理器单元和第2微处理器单元的晶体管的阈值电压中的任意一方相同的阈值电压。
7.根据权利要求1所述的半导体集成电路，其特征在于：
上述第1微处理器单元具有第1存储单元和第1控制单元；
上述第2微处理器单元具有第2存储单元和第2控制单元；
上述第1微处理器单元和第2微处理器单元各自具有主功能和从功能这两种功能，通过上述第1控制单元和第2控制单元的主从动作，从上述第1存储单元或第2存储单元的一方向另一方传送数据。
8.根据权利要求7所述的半导体集成电路，其特征在于：
在由上述第1微处理器单元和第2微处理器单元构成的上述微处理器单元的外部，具有通过基于上述第1控制单元和第2控制单元的控制的独立处理来进行上述第1存储单元和第2存储单元的数据传送的外部数据传送单元。
9.根据权利要求2、3、4、5、7中的任意1项所述的半导体集成电路，其特征在于：
至少具有1个第3微处理器单元，上述第3微处理器单元，由具有与上述第1阈值电压和第2阈值电压不同的第3阈值电压的晶体管构成，并且，与上述第1微处理器单元和第2微处理器单元进行命令集互换；
上述预定的命令序列，包含如下的MPU切换命令：根据处理的负载，将由具有上述第1阈值电压、第2阈值电压和第3阈值电压的晶体管所构成的微处理器单元与预定的微处理器单元相对应，并且当上述处理的负载的大小发生变化时，将自身微处理器单元切换成上述预定的微处理器单元，使得当处理的负载大时，使用由阈值电压比构成当前使用的微处理器的晶体管的阈值电压低的晶体管构成的微处理器，当处理的负载小时，使用由阈值电压比构成当前使用的微处理器的晶体管的阈值电压高的晶体管构成的微处理器；
上述自身微处理器单元，当在执行上述预定的命令序列时出现了上述MPU切换命令时，接通为切换目标的上述预定的微处理器单元的电源，并且，通过上述电源控制单元进行断开上述自身微处理器单元的电源的电源控制，由此执行上述预定的命令序列。
10.一种微处理器单元的切换方法，切换权利要求2所述的半导体集成电路的上述第1微处理器单元和第2微处理器单元，其特征在于，包括：
MPU1数据传送处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，将存储在上述第1微处理器单元具有的上述第1存储单元的数据传送到上述外部存储单元；
MPU2电源接通处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，上述电源控制单元将电源接通到上述第2微处理器单元的电源系统；
MPU1电源断开处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，上述电源控制单元断开向上述第1微处理器单元的电源系统提供的电源；
MPU2数据存储处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，将存储在上述外部存储单元的上述数据存储至上述第2微处理器单元具有的上述第2存储单元；
MPU2数据传送处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，将存储在上述第2微处理器单元的上述第2存储单元的数据传送到上述外部存储单元；
MPU1电源接通处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，电源控制单元将电源接通到上述第1微处理器单元的电源系统；
MPU2电源断开处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，电源控制单元断开向上述第2微处理器单元的电源系统提供的电源；以及
MPU1数据存储处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，将存储在上述外部存储单元的数据存储至上述第1微处理器单元的上述第1存储单元。
11.一种微处理器单元的切换方法，切换权利要求3所述的半导体集成电路的上述第1微处理器单元和第2微处理器单元，其特征在于，包括：
MPU2电源接通处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，电源控制单元将电源接通到上述第2微处理器单元的电源系统；
MPU1数据传送处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，将存储在上述第1微处理器单元具有的上述第1存储单元的数据传送到上述第2微处理器单元具有的上述第2存储单元；
MPU1电源断开处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，上述电源控制单元断开向上述第1微处理器单元的电源系统提供的电源；
MPU1电源接通处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，电源控制单元将电源接通到上述第1微处理器单元的电源系统；
MPU2数据传送处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，将存储在上述第2微处理器单元具有的上述第2存储单元的数据传送到上述第1微处理器单元具有的上述第1存储单元；以及
MPU2电源断开处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，上述电源控制单元断开向上述第2微处理器单元的电源系统提供的电源。
12.一种微处理器单元切换方法，切换权利要求7所述的半导体集成电路的上述第1微处理器单元和第2微处理器单元，其特征在于，包括：
MPU2电源接通处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，上述电源控制单元将电源接通到至上述第2微处理器单元的电源系统；
MPU1数据传送处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，将存储在上述第1微处理器单元具有的上述第1存储单元的数据传送到上述第2微处理器单元具有的上述第2存储单元；
MPU1电源断开处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，上述电源控制单元断开至上述第1微处理器单元的电源系统的电源；
MPU1电源接通处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，上述电源控制单元将电源接通到上述第1微处理器单元的电源系统；
MPU2数据传送处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，将存储在上述第2微处理器单元具有的上述第2存储单元的数据传送到上述第1微处理器单元具有的上述第1存储单元；以及
MPU2电源断开处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，上述电源控制单元断开向上述第2微处理器单元的电源系统提供的电源。
13.一种微处理器单元切换方法，切换权利要求8所述的半导体集成电路的上述第1微处理器单元和第2微处理器单元，其特征在于，包括：
MPU2电源接通处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，上述电源控制单元将电源接通到上述第2微处理器单元的电源系统；
MPU1数据传送处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，将存储在上述第1微处理器单元具有的上述第1存储单元的数据传送到上述第2微处理器单元具有的上述第2存储单元；
MPU1电源断开处理步骤，根据上述第1微处理器单元执行的上述预定的命令序列，上述电源控制单元断开向上述第1微处理器单元的电源系统提供的电源；
MPU1电源接通处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，上述电源控制单元将电源接通到上述第1微处理器单元的电源系统；
MPU2数据传送处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，将存储在上述第2微处理器单元具有的上述第2存储单元的数据传送到上述第1微处理器单元具有的上述第1存储单元；以及
MPU2电源断开处理步骤，根据上述第2微处理器单元执行的上述预定的命令序列，上述电源控制单元断开向上述第2微处理器单元的电源系统提供的电源。
14.一种半导体集成电路，具有微处理器单元，其特征在于：
具有控制对上述微处理器单元的电源供给的电源控制部；
上述微处理器单元包括由具有第1阈值电压的晶体管构成的第1微处理器单元，以及由具有比上述第1阈值电压低的第2阈值电压的晶体管构成的、并且是命令集互换的第2微处理器单元；
在上述微处理器单元中，在进行预定的运转率的通常动作的第1动作模式时，上述第2微处理器单元运转，在进行运转率比上述第1动作模式低的动作的第2动作模式时，上述第1微处理器单元运转；
上述第2微处理器单元，在从上述第1动作模式向上述第2动作模式转移时，接通上述第1微处理器单元的电源，并且，控制上述电源控制部，使得断开第2微处理器单元自身的电源；
上述第1微处理器单元，在从上述第2动作模式向上述第1动作模式转移时，接通上述第2微处理器单元的电源，并且，控制上述电源控制部，使得断开第1微处理器单元自身的电源。
CNB2004100916654A 2003-11-25 2004-11-24 半导体集成电路及微处理器单元切换方法 Expired - Fee Related CN1322398C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003393624A JP2005157620A (ja) 2003-11-25 2003-11-25 半導体集積回路
JP393624/2003 2003-11-25

Publications (2)

Publication Number Publication Date
CN1622331A CN1622331A (zh) 2005-06-01
CN1322398C true CN1322398C (zh) 2007-06-20

Family

ID=34587556

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100916654A Expired - Fee Related CN1322398C (zh) 2003-11-25 2004-11-24 半导体集成电路及微处理器单元切换方法

Country Status (3)

Country Link
US (1) US20050114722A1 (zh)
JP (1) JP2005157620A (zh)
CN (1) CN1322398C (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005011166A (ja) * 2003-06-20 2005-01-13 Renesas Technology Corp 情報処理装置
JP2007148952A (ja) 2005-11-30 2007-06-14 Renesas Technology Corp 半導体集積回路
US7495471B2 (en) * 2006-03-06 2009-02-24 Altera Corporation Adjustable transistor body bias circuitry
US20070234077A1 (en) * 2006-03-31 2007-10-04 Rothman Michael A Reducing power consumption by load imbalancing
CN101206457B (zh) * 2006-12-21 2011-08-24 立景光电股份有限公司 电源管理系统及方法
CN101620462A (zh) * 2008-07-03 2010-01-06 鸿富锦精密工业（深圳）有限公司 计算机装置
US8214675B2 (en) * 2008-12-08 2012-07-03 Lenovo (Singapore) Pte. Ltd. Apparatus, system, and method for power management utilizing multiple processor types
US9043795B2 (en) * 2008-12-11 2015-05-26 Qualcomm Incorporated Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor
CN102714496B (zh) 2010-01-20 2016-06-29 株式会社半导体能源研究所 半导体装置
US20110306030A1 (en) * 2010-06-14 2011-12-15 Gordon Scott Scholler Method for retaining, managing and interactively conveying knowledge and instructional content
US20130232538A1 (en) * 2010-11-18 2013-09-05 Thomson Licensing Bluetooth sharing for multiple processors
KR101824518B1 (ko) * 2011-05-13 2018-02-01 삼성전자 주식회사 전자 기기에서 디바이스 제어 방법 및 장치
KR20130002046A (ko) * 2011-06-28 2013-01-07 삼성전자주식회사 멀티 코어를 포함하는 저장 장치의 전력 관리 방법
US9021284B2 (en) * 2011-09-08 2015-04-28 Infineon Technologies Ag Standby operation with additional micro-controller
WO2013176199A1 (en) 2012-05-25 2013-11-28 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
JP5705185B2 (ja) * 2012-09-14 2015-04-22 キヤノン株式会社 通信装置及びその制御方法、並びに、コンピュータプログラム
TWI667570B (zh) * 2015-07-15 2019-08-01 聯華電子股份有限公司 半導體裝置及其運作方法
CN109565280B (zh) 2016-08-19 2023-02-17 株式会社半导体能源研究所 半导体装置的电源控制方法
CN109188976A (zh) * 2018-09-14 2019-01-11 珠海格力电器股份有限公司 一种控制芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189884A (ja) * 1998-01-14 1998-07-21 Hitachi Ltd 低消費電力型半導体集積回路
CN1238047A (zh) * 1996-11-21 1999-12-08 株式会社日立制作所 低功率处理器
US6035408A (en) * 1998-01-06 2000-03-07 Magnex Corp. Portable computer with dual switchable processors for selectable power consumption
US6092207A (en) * 1997-12-29 2000-07-18 Intel Corporation Computer having a dual mode power supply for implementing a power saving mode

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133093A (en) * 1998-01-30 2000-10-17 Motorola, Inc. Method for forming an integrated circuit
JP2000022160A (ja) * 1998-07-06 2000-01-21 Hitachi Ltd 半導体集積回路及びその製造方法
US6166985A (en) * 1999-04-30 2000-12-26 Intel Corporation Integrated circuit low leakage power circuitry for use with an advanced CMOS process
US6794914B2 (en) * 2002-05-24 2004-09-21 Qualcomm Incorporated Non-volatile multi-threshold CMOS latch with leakage control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1238047A (zh) * 1996-11-21 1999-12-08 株式会社日立制作所 低功率处理器
US6092207A (en) * 1997-12-29 2000-07-18 Intel Corporation Computer having a dual mode power supply for implementing a power saving mode
US6035408A (en) * 1998-01-06 2000-03-07 Magnex Corp. Portable computer with dual switchable processors for selectable power consumption
JPH10189884A (ja) * 1998-01-14 1998-07-21 Hitachi Ltd 低消費電力型半導体集積回路

Also Published As

Publication number Publication date
CN1622331A (zh) 2005-06-01
JP2005157620A (ja) 2005-06-16
US20050114722A1 (en) 2005-05-26

Similar Documents

Publication Publication Date Title
CN1322398C (zh) 半导体集成电路及微处理器单元切换方法
CN1818894B (zh) 数据处理系统和数据处理器
US7468626B2 (en) Multiple circuit blocks with interblock control and power conservation
EP0859976B1 (en) An input/output section of an integrated circuit having separate power down capability
US7076612B2 (en) Cache interface circuit for automatic control of cache bypass modes and associated power savings
US20060146635A1 (en) Semiconductor device
EP1743422A2 (en) Low leakage and data retention circuitry
US5659763A (en) Apparatus and method for reducing power consumption by peripheral devices by controlling the interconnection of power supplies
CN101853067B (zh) 减少装置功率消耗的方法及具有嵌入式存储器模块的装置
CN100362751C (zh) 具有模式转换电路的双模式移动终端
US7093766B2 (en) IC card having memory contents transfer control unit and method of storing data in IC card
CN1129863A (zh) 可编程上拉缓冲器
US6700829B2 (en) Memory package, memory system and hot-line insertion/removal method thereof
CN113595053A (zh) 一种无时钟待机的低功耗感测芯片
JP2002076874A (ja) 出力インターフェース回路
CN219202297U (zh) 一种电阻串联mos管均压电路
CN216527080U (zh) 中央处理器、处理器模块以及电子设备
CN217008004U (zh) 基于总线复用的控制电路、装置及计量仪表设备
JPH06232349A (ja) 半導体集積回路
CN101222489B (zh) 基于链路端口模式的链路电源的控制
CN118173036A (zh) 显示面板的控制电路、控制方法、控制芯片及显示面板
JP2636096B2 (ja) 半導体集積回路
KR20120015581A (ko) 반도체 장치
JPH0453267A (ja) 半導体装置
CN1680928A (zh) 用于硬盘驱动器电源管理的方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070620

Termination date: 20111124