CN100362751C - 具有模式转换电路的双模式移动终端 - Google Patents

具有模式转换电路的双模式移动终端 Download PDF

Info

Publication number
CN100362751C
CN100362751C CNB2005100542010A CN200510054201A CN100362751C CN 100362751 C CN100362751 C CN 100362751C CN B2005100542010 A CNB2005100542010 A CN B2005100542010A CN 200510054201 A CN200510054201 A CN 200510054201A CN 100362751 C CN100362751 C CN 100362751C
Authority
CN
China
Prior art keywords
modulator
demodulator
signal
cpu
dpram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100542010A
Other languages
English (en)
Other versions
CN1645758A (zh
Inventor
李冬一
李炯一
郑民教
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pan Thai Co ltd
Original Assignee
SK Telecom Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Telecom Technology Co Ltd filed Critical SK Telecom Technology Co Ltd
Publication of CN1645758A publication Critical patent/CN1645758A/zh
Application granted granted Critical
Publication of CN100362751C publication Critical patent/CN100362751C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H04W88/06—Terminal devices adapted for operation in multiple networks or having at least two operational modes, e.g. multi-mode terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Power Sources (AREA)

Abstract

本发明涉及具有模式转换电路的双模式移动终端，当CPU和调制解调器使用终端中的双端口随机访问存储器(DPRAM)通信时，其以防止在各个模式之间出现干扰的方式在模式之间执行转换，该移动通信终端使用单个CPU和多个调制解调器芯片。在本发明的双模式移动终端中，分别在CPU和调制解调器之间提供DPRAM。每个DPRAM具有连接到从CPU伸出的信号总线的第一端口，和连接到从相应的调制解调器伸出的信号总线的第二端口，以在CPU和调制解调器之间交换数据。接口单元执行控制操作，使得只有当用于调制解调器的启动信号被启动时，施加于每个调制解调器的信号的一部分才被施加。接口单元可以借助于逻辑门来实现，且信号的一部分包括允许每个调制解调器从睡眠状态中释放的中断信号。

Description

具有模式转换电路的双模式移动终端
技术领域
本发明通常涉及一种具有模式转换电路的双模式移动终端和使用该移动终端的模式转换方法，尤其是涉及一种双模式移动终端，当中央处理单元和调制解调器使用在移动通信终端中的双端口随机访问存储器相互通信时，其以防止在各种模式部分之间出现干扰的方式在模式之间执行转换，该移动通信终端使用单个中央处理单元和多个调制解调器芯片。
背景技术
能够在码分多址(CDMA)网络和宽带码分多址(WCDMA)网络两者中使用的移动终端被称作双模式移动终端。该双模式移动终端具有用于CDMA的射频(RF)电路和调制解调器，以及用于WCDMA的RF电路和调制解调器，以使得双模式移动终端可以在CDMA网络和WCDMA网络两者中使用。
双模式移动终端使用端使用单个中央处理单元(CPU)控制多个调制解调器。但是，当在一种模式中使用移动终端时，用于另一种模式的调制解调器通常是处于睡眠模式或者断电模式中。但是，当出现模式之间的切换时，二个调制解调器可以被同时地启动。
与此同时，为了在CPU和调制解调器芯片之间执行通信，双端口随机存取存储器(下文中称之为DPRAM)被用于防止由于在数据传送速率方面的差别而出现的数据的瞬间溢出，并且允许CPU与多个芯片通信。这种结构的一个例子在图1中示出。
DPRAM具有二个输入/输出端口，使得数据可以自由地从连接到二个端口的芯片之间的DPRAM写入或者读出。在图1中，CPU 100使用第一DPRAM201与第一调制解调器301交换数据，并且使用第二DPRAM 202与第二调制解调器302交换数据。也就是说，CPU 100使用连接到第一DPRAM 201的一个端口的信号线路11从第一DPRAM 201写入或者读出数据。第一调制解调器301使用连接到第一DPRAM201的另一个端口的信号线路12从第一DPRAM201写入或者读出数据。类似于在CPU 100和第一调制解调器301之间的通信，在CPU 100和第二调制解调器302之间的通信经由信号线路11和13使用第二DPRAM 202来执行。
与此同时，DPRAM201和202以及调制解调器芯片301和302可以分别连接到包括电源1至电源4的独立的电源，以允许CPU 100分别控制电源。此外，根据情况，第一和第二DPRAM 201和202可以共同地连接到一个具有相同电平(例如：2.8V)的电源上。此外，这些芯片具有能够控制其断电操作并且连接到从CPU 100输出的控制信号PE1、PE2、PE3和PE4的端子，使得CPU 100可以分别地控制芯片的断电操作。
但是，在一个包括互补金属氧化物半导体(CMOS)或者晶体管-晶体管逻辑(TTL)设备的芯片的情况下，当芯片处于断电状态或者睡眠状态时，可以不必限定芯片的输出端子的状态。也就是说，输出端子的逻辑电平可以在断电状态或者睡眠状态被转换为高或者低状态。
但是，在调制解调器芯片的情况下，中断端子经常地被使用以允许调制解调器芯片从睡眠状态中释放。也就是说，如果低信号被施加于中断端子，则调制解调器芯片从睡眠状态中被释放，并且返回到正常状态。因此，如果当停用任何一种模式时，则处于断电或者睡眠状态并且连接到调制解调器芯片的中断端子的DPRAM的输出变为低，可能出现不可避免地导致调制解调器芯片被启动的故障。
发明内容
因此，已经提出了考虑以上出现在现有技术中的问题的本发明，并且本发明的一个目的是提供一种具有模式转换电路的双模式移动终端，其能够防止常规的故障，该故障在配备有单个CPU和二个调制解调器的双模式移动终端中的一种模式被停用时可能出现。
为了实现以上所述的目的，本发明提供了一种包括单个中央处理单元CPU和两个或多个调制解调器的双模式移动终端，包括：在CPU和各个调制解调器之间提供的双端口随机访问存储器DPRAM，每个DPRAM具有连接到从CPU伸出的信号总线的第一端口，和连接到从相应的调制解调器伸出的信号总线的第二端口，以便在CPU和调制解调器之间交换数据；和多个接口单元，分别位于每个DPRAM和相应的调制解调器之间，用于接收用于相应的调制解调器的启动信号以及从相应的DPRAM施加于相应的调制解调器的部分信号，并将该部分信号输出给相应的调制解调器，使得当该用于调制解调器的启动信号被启动时，从相应的DPRAM施加于相应的调制解调器的部分信号才仅被施加于调制解调器，其中，所述的部分信号包括一个导致相应的调制解调器从睡眠状态或者断电状态中被释放的中断信号，以及所述接口单元配备有与从提供给DPRAM或者调制解调器的电源相分离的电源。
为了实现以上所述的目的，本发明提供了一种双模式移动终端，包括：分别在CPU和调制解调器之间提供的双端口随机访问存储器(DPRAM)，每个DPRAM具有连接到从CPU伸出的信号总线的第一端口、以及连接到从相应的调制解调器伸出的信号总线的第二端口，以便在CPU和调制解调器之间交换数据。在DPRAM和调制解调器之间提供接口单元，以执行控制操作，使得只有当启动用于调制解调器的启动信号时，从相应的DPRAM施加于每个调制解调器的信号的一部分被施加于该调制解调器。接口单元可以使用逻辑门实现，每个逻辑门具有连接到用于调制解调器的启动信号的第一输入端子，连接到信号中一部分的第二输入端子，和连接到从调制解调器伸出的相应的信号端子的输出端子，使得只有启动用于调制解调器的启动信号时，才仅仅输出信号中一部分。与此同时，经由一些信号线路施加的相应的信号可以包括，一个导致每个调制解调器从睡眠状态或者断电状态中被释放的中断信号。
附图说明
图1是一个示出在常规双模式移动终端中CPU与调制解调器连接的框图；
图2是一个示出在按照本发明的双模式移动终端中的CPU与调制解调器连接的框图；和
图3是一个示出在双端口RAM和调制解调器之间的接口实例图。
具体实施方式
在下文中将参考附图详细地描述本发明的几个实施例。
图2是一个示出在按照本发明的双模式移动终端中的CPU与调制解调器连接的框图。
在本发明中，在第一DPRAM 201和第一调制解调器301之间设置的信号线路21和41之间提供接口单元251，以及在第二DPRAM 202和第二调制解调器302之间设置的信号线路22和42之间提供接口单元252。此外，类似于常规的双模式移动终端，其余的信号线路31和32被分别地直接连接在第一DPRAM 201和第一调制解调器301之间，以及直接连接在第二DPRAM 202和第二调制解调器302之间。
即使在断电或者睡眠状态下不对DPRAM 201和202的输出信号进行限定，接口单元251和252也起到将稳定的信号输出到调制解调器301和302的作用。例如，当低信号被施加于调制解调器301和302的中断端子时，如果睡眠状态被释放，则只有当调制解调器301和302必须被启动时，接口单元251和252才施加低信号给调制解调器301和302的中断端子，并且在其他时候施加高信号给中断端子。在启动调制解调器301和302时可以包括一种情况，即用于调制解调器301和302的启动信号被激活。可以执行用于调制解调器的启动信号，以便当特定的调制解调器必须被启动时，允许CPU启动单独的调制解调器启动信号，或者使用施加于调制解调器的电源启动信号PE3和PE4。
经由接口单元251和252连接的信号线路包括用于允许调制解调器芯片从睡眠或者断电模式释故的信号线路，例如，中断信号线路。除了中断信号线路之外，优选地，当没有限定在断电或者睡眠状态中的输出时，通过接口单元251和252，全部的信号线路能够按照DPRAM的输出来影响调制解调器芯片的操作。
与此同时，提供给接口单元251和252的电源优选地从提供给DPRAM 201和202以及调制解调器301和302的电源1至4分离出来。也就是说，优选地，甚至当电源没有被提供给调制解调器或者DPRAM时，接口单元251和252使用独立的电源，即与提供给CPU 100相同的电源来运行。但是，当电源被不断地提供给调制解调器和DPRAM，并且提供给这些芯片的电源是经由独立的断电端子控制时，可以使用与在这些芯片中使用的相同的电源。
下面参考图3描述接口单元251或者252的一个实施例。
在这个实施例中，一个与门250被用作接口单元。这个实施例示出当施加于调制解调器300的信号40是高时，启动调制解调器300。与门250的输入端子的一个被连接到从DPRAM 200伸出的信号线路20，并且其另一个被连接到用于调制解调器300的启动信号EN。按照与门250的特性，只有当输入端子的两个是高时，与门250的输出信号才是高。因此，当用于调制解调器300的启动信号EN被禁止时，即低时，与门250的输出信号是低而不必考虑从DPRAM200伸出的信号线路20的逻辑状态。因此，当用于调制解调器300的启动信号EN被禁止时，由于施加于调制解调器300的信号40总是被保持为低，所以在断电或者睡眠状态中，没有出现导致调制解调器300受到在DPRAM 200的输出信号中变化影响的故障。与此同时，对调制解调器300没有影响的信号线路30直接从DPRAM 200被连接到调制解调器300。
虽然为了说明性的目的已经公开了本发明的优选实施例，但是那些本领域技术人员将理解，不脱离如在所附权利要求中公开的本发明的范围和精神的各种各样的改进、添加和替换是可允许的。例如，图3示出一个使用与门的接口的例子，但是，按照调制解调器的信号线路的类型，可以使用另一类型的门，诸如或门。对于使用不同于逻辑门的装置来说也是可能的。
如上所述，本发明提供了一种具有模式转换电路的双模式移动终端，其中在配备有单个CPU和二个调制解调器的双模式移动终端中，当一种模式被停用时，影响调制解调器的信号线路经由接口单元被连接到调制解调器，从而防止在模式被停用时，由于信号线路中的变化而出现的故障。

Claims (2)

1.一种包括单个中央处理单元CPU和两个或多个调制解调器的双模式移动终端，包括：
在CPU和各个调制解调器之间提供的双端口随机访问存储器DPRAM，每个DPRAM具有连接到从CPU伸出的信号总线的第一端口，和连接到从相应的调制解调器伸出的信号总线的第二端口，以便在CPU和调制解调器之间交换数据；和
多个接口单元，分别位于每个DPRAM和相应的调制解调器之间，用于接收用于相应的调制解调器的启动信号以及从相应的DPRAM施加于相应的调制解调器的部分信号，并将该部分信号输出给相应的调制解调器，使得当该用于调制解调器的启动信号被启动时，从相应的DPRAM施加于相应的调制解调器的部分信号才仅被施加于调制解调器，其中，所述的部分信号包括一个导致相应的调制解调器从睡眠状态或者断电状态中被释放的中断信号，以及所述接口单元配备有与从提供给DPRAM或者调制解调器的电源相分离的电源。
2.根据权利要求1的双模式移动终端，其中接口单元是逻辑门，每个逻辑门具有连接到用于调制解调器的启动信号的第一输入端子，连接到中断信号的第二输入端子，和连接到从调制解调器伸出的相应的信号端子的输出端子，使得只有当用于调制解调器的启动信号被启动时，才仅输出所述中断信号。
CNB2005100542010A 2004-01-16 2005-01-14 具有模式转换电路的双模式移动终端 Expired - Fee Related CN100362751C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20040003176 2004-01-16
KR1020040003176A KR100604543B1 (ko) 2004-01-16 2004-01-16 모드간 전환 회로를 포함하는 듀얼모드 단말기

Publications (2)

Publication Number Publication Date
CN1645758A CN1645758A (zh) 2005-07-27
CN100362751C true CN100362751C (zh) 2008-01-16

Family

ID=34617458

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100542010A Expired - Fee Related CN100362751C (zh) 2004-01-16 2005-01-14 具有模式转换电路的双模式移动终端

Country Status (5)

Country Link
US (1) US20050180454A1 (zh)
EP (1) EP1555841B1 (zh)
KR (1) KR100604543B1 (zh)
CN (1) CN100362751C (zh)
DE (1) DE602005006023T2 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070074090A1 (en) * 2005-09-28 2007-03-29 Trainin Solomon B System, method and device of controlling the activation of a processor
CN1758627B (zh) * 2005-10-27 2010-07-28 上海微电子装备有限公司 一种以dpram做媒介实现数据软交换通信的控制方法
KR100652931B1 (ko) * 2005-12-26 2006-12-01 (주)케이티에프테크놀로지스 Ｍｂ-ｍｍ 이동통신 단말기와 ｍｂ-ｍｍ 이동통신 단말기의모뎀 구동 제어 방법
US7826866B2 (en) * 2006-05-18 2010-11-02 Intel Corporation System, apparatus and method to route radio frequency signals
US8152822B2 (en) * 2006-12-05 2012-04-10 Cook Medical Technologies Llc Combination therapy hemostatic clip
UA35178U (uk) * 2008-02-14 2008-09-10 Юрій Олександрович Щуренко Мобільний абонентський термінал
KR20100130398A (ko) 2009-06-03 2010-12-13 삼성전자주식회사 멀티 포트 메모리에서의 딥 파워 다운 모드 제어 방법
US9374770B2 (en) 2013-03-14 2016-06-21 Qualcomm Incorporated Communications methods and apparatus that facilitate discovery of small coverage area base stations
WO2019227311A1 (zh) * 2018-05-29 2019-12-05 深圳市大疆创新科技有限公司 信号处理电路和设备，以及通信模式的处理方法
DE102018214115B4 (de) * 2018-08-21 2024-03-28 Siemens Healthcare Gmbh Magnetresonanzeinrichtung und Verfahren zum Betrieb einer Magnetresonanzeinrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993025955A1 (en) * 1992-06-12 1993-12-23 Norand Corporation Portable data processor which selectively activates and deactivates internal modular units and application processor to conserve power
CN1378145A (zh) * 2001-04-04 2002-11-06 华邦电子股份有限公司 保护可覆写式非易失性存储器免于数据毁损的装置及方法
US20030065834A1 (en) * 2001-10-01 2003-04-03 Tomonao Yuzawa Buffer controlling system and buffer controllable memory
US20030087680A1 (en) * 2001-10-29 2003-05-08 Samsung Electronics Co., Ltd. Method of operation for a mobile communication terminal capable of providing a high-speed data rate service
CN1437104A (zh) * 2002-02-06 2003-08-20 富士通株式会社 半导体器件和电子器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4706068A (en) * 1985-01-30 1987-11-10 Wyse Technology, Inc. Four wire keyboard interface
US5657470A (en) * 1994-11-09 1997-08-12 Ybm Technologies, Inc. Personal computer hard disk protection system
JPH1027150A (ja) * 1996-07-09 1998-01-27 Murata Mach Ltd 情報処理装置及び外部装置
JP3434994B2 (ja) * 1996-12-12 2003-08-11 富士通株式会社 セル組立多重化装置
JP2000184426A (ja) * 1998-12-16 2000-06-30 Fujitsu Ltd 基地局装置および基地局制御装置
JP2004072352A (ja) * 2002-08-05 2004-03-04 Nec Corp 携帯端末システム、該システムに用いられる監視制御方法及び監視制御プログラム、並びに携帯端末
KR100548336B1 (ko) * 2003-04-22 2006-02-02 엘지전자 주식회사 상이한 패킷 프레임 모드를 지원하는 이중 모드 단말기 및그 지원 방법
KR100557104B1 (ko) * 2004-01-14 2006-03-03 삼성전자주식회사 시각 정보를 표시하는 듀얼모드 이동통신 단말기 및 그 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993025955A1 (en) * 1992-06-12 1993-12-23 Norand Corporation Portable data processor which selectively activates and deactivates internal modular units and application processor to conserve power
CN1378145A (zh) * 2001-04-04 2002-11-06 华邦电子股份有限公司 保护可覆写式非易失性存储器免于数据毁损的装置及方法
US20030065834A1 (en) * 2001-10-01 2003-04-03 Tomonao Yuzawa Buffer controlling system and buffer controllable memory
US20030087680A1 (en) * 2001-10-29 2003-05-08 Samsung Electronics Co., Ltd. Method of operation for a mobile communication terminal capable of providing a high-speed data rate service
CN1437104A (zh) * 2002-02-06 2003-08-20 富士通株式会社 半导体器件和电子器件

Also Published As

Publication number Publication date
DE602005006023D1 (de) 2008-05-29
KR20050075188A (ko) 2005-07-20
EP1555841A1 (en) 2005-07-20
DE602005006023T2 (de) 2009-07-23
EP1555841B1 (en) 2008-04-16
KR100604543B1 (ko) 2006-07-24
CN1645758A (zh) 2005-07-27
US20050180454A1 (en) 2005-08-18

Similar Documents

Publication Publication Date Title
CN100362751C (zh) 具有模式转换电路的双模式移动终端
US6639454B2 (en) Multiple circuit blocks with interblock control and power conservation
EP2348634B1 (en) Low consumption flip-flop circuit with data retention and method thereof
US10613613B2 (en) Memory interface with adjustable voltage and termination and methods of use
US5847450A (en) Microcontroller having an n-bit data bus width with less than n I/O pins
KR101477512B1 (ko) 액티브 클럭 쉴딩 구조의 회로 및 이를 포함하는 반도체집적 회로
GB2336924A (en) Semiconductor device with common pin for address and data
US9202541B2 (en) Semiconductor apparatus configured to reduce data processing performance
CN209765491U (zh) 一种控制芯片
US12015403B2 (en) Semiconductor apparatus performing a plurality of clock signaling operations and semiconductor system including the same
JP2006133924A (ja) 制御装置
US7428601B2 (en) Semiconductor integrated circuit
CN118625995A (zh) 存储器控制方法和装置
CN117806441A (zh) 芯片的上下电方法及装置
KR100460038B1 (ko) 메모리장치의버퍼락(lock)회로
CN100524169C (zh) 移动多媒体处理器中输入/输出区的方法和系统
KR19990026551A (ko) Pll ic의 신호 전송방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1081016

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1081016

Country of ref document: HK

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200615

Address after: Seoul, South Kerean

Patentee after: Pan Thai Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: Pantech Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080116