CN209765491U - 一种控制芯片 - Google Patents

Abstract

本实用新型公开一种控制芯片，包括：16位总线收发器，所述16位总线收发器用于输入16位数据；16选1开关器，所述16选1开关器连接所述16位总线收发器；控制器，所述控制器用于控制所述16位总线收发器与所述16选1开关器的之间的连接或断开，其中，当所述16位总线收发器与所述16选1开关器之间为连接状态时，所述16选1开关器选择所述16位数据中的任意一位数据进行输出，当所述16位总线收发器与所述16选1开关器之间为断开状态时，所述16位总线收发器输出所述16位数据。本实用新型有效的降低了设计复杂度，能够很好的替代现有的小规模电路，降低了相应的生产成本。

Description

一种控制芯片

技术领域

本实用新型涉及微电子技术领域，特别是涉及一种控制芯片。

背景技术

模拟选通开关主要是完成信号链路中的信号切换功能。采用MOS管的开关方式实现了对信号链路关断或者打开；由于其功能类似于开关，而用模拟器件的特性实现，成为模拟开关。

模拟选通开关在电子设备中主要起接通信号或断开信号的作用。由于模拟开关具有功耗低、速度快、无机械触点、体积小和使用寿命长等特点，因而，在自动控制系统和计算机中得到了广泛应用。

由于采用了MOS管的开断性能，模拟开关回路可以实现较高的关断阻抗，一般是兆欧姆以上的关断阻抗；和很低的导通阻抗，一般为几个欧姆级别，因此可以很好的实现信号链路切换和断开隔离的作用。根据应用需求不同；模拟开关可以分为音频模拟开关、视频模拟开关、数字开关、通用模拟开关等。

多路模拟选通开关是从多个模拟输入信号中切换选择所需输入通道模拟输入信号电路。场效应晶体管作为模拟开关而得到广泛应用。其优点是工作速度可达10的6次方次/3，导通电阻低(5～25欧)，截止电阻高达10的10次方欧。

研究表明：只有正确选择多路开关的种类，注意多路开关与相关电路的合理搭配与协调,保证各电路单元有合适的工作状态，才能充分发挥多路开关的性能，甚至弥补某性能指标的欠缺,收到预期的效果。

目前市场上的多路开关以CMOS电路为主，但是设计较为复杂，生产成本高。

实用新型内容

为达到解决上述技术问题，本实用新型提出一种控制芯片，包括：

16位总线收发器，所述16位总线收发器用于输入16位数据；

16选1开关器，所述16选1开关器连接所述16位总线收发器；

控制器，所述控制器用于控制所述16位总线收发器与所述16选1开关器的之间的连接或断开，其中，当所述16位总线收发器与所述16选1开关器之间为连接状态时，所述16选1开关器选择所述16位数据中的任意一位数据进行输出，当所述16位总线收发器与所述16选1开关器之间为断开状态时，所述16位总线收发器输出所述16位数据。

优选地，所述16位总线收发器包括：

控制端；

第一端；以及

第二端；

其中，所述控制端用于控制所述16位数据由第一端进行输入，从第二端进行输出；或

控制所述16位数据由第二端进行输入，从第一端进行输出。

优选地，所述16位总线收发器还包括：

开关使能端，所述开关使能端用于控制所述16位总线收发器的开启或关闭。

优选地，所述16选1开关器包括：

通道选择端，所述通道选择端用于选择所述16位数据中的任意一位数据进行输出。

优选地，还包括：

存储单元，所述存储单元用于存储所述16位数据。

优选地，所述存储单元包括多个堆栈，所述控制器还用于将所述16位数据存储至所述多个堆栈中的至少一个。

本实用新型的有益效果如下：

在本实用新型中，控制芯片集成有16位总线收发器与16选1开关器，从而可实现总线收发、模拟开关等功能，16位总线收发器与16选1开关器共用数据传输通道，当控制芯片进行工作时，16位总线收发器输入16位数据，控制器可控制16位总线收发器与16选1开关器之间的连接状态，使得用户能够自主选择通过16位总线收发器输出16位数据或通过16选1开关器来选择所述16位数据中的任意一位数据进行输出，有效的降低了设计复杂度，能够很好的替代现有的小规模电路，降低了相应的生产成本。

附图说明

下面结合附图对本实用新型的具体实施方式作进一步详细的说明。

图1示出本实用新型的第一个实施例提出的一种控制芯片的结构框图；

图2示出本实施例中的16位总线收发器的等效电路图；

图3示出本实施例中的16选1开关器的等效电路图；

图4示出本实用新型的第二个实施例提出的一种利用所述的控制芯片的使用方法。

具体实施方式

为了更清楚地说明本实用新型，下面结合优选实施例和附图对本实用新型做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本实用新型的保护范围。

为解决背景技术中所提出的技术问题，图1示出本实用新型的第一个实施例提出的一种控制芯片的结构框图，如图1所示，所述控制芯片包括：16位总线收发器(图1中的16bit)、16选1开关器(图1中的MUX，图1中的Y为16选1开关器的输出端)以及控制器(图1中的EN_AD)。

具体的，所述16位总线收发器用于输入16位数据，所述16选1开关器连接所述16位总线收发器，控制器主要用于控制所述16位总线收发器与所述16选1开关器之间的连接或断开，其中，当所述16位总线收发器与所述16选1开关器之间为连接状态时，所述16选1开关器选择所述16位数据中的任意一位数据进行输出，当所述16位总线收发器与所述16选1开关器之间为断开状态时，所述16位总线收发器输出所述16位数据。

在本实施例中，控制芯片集成有16位总线收发器与16选1开关器，从而可实现总线收发、模拟开关等功能，16位总线收发器与16选1开关器共用数据传输通道，当控制芯片进行工作时，16位总线收发器输入16位数据，控制器可控制16位总线收发器与16选1开关器之间的连接状态，使得用户能够自主选择通过16位总线收发器输出16位数据或通过16选1开关器来选择所述16位数据中的任意一位数据进行输出，有效的降低了设计复杂度，能够很好的替代现有的小规模电路，降低了相应的生产成本。

在本实施例的一个具体实施方式中，所述16位总线收发器包括：

控制端；

第一端；以及

第二端；

其中，所述控制端用于控制所述16位数据由第一端进行输入，从第二端进行输出；或

控制所述16位数据由第二端进行输入，从第一端进行输出。

图2示出本实施例中的16位总线收发器的等效电路图，在图2中，16位总线收发器的第一端为A端，第二端为B端，控制端为DIR端，DIR端可控制16位数据的传输方向从A端到B端或相反。

由于通过电源来对本实施例中的控制芯片进行“上电”或“断电”操作时，控制芯片可能会产生寄生漏电流，因此作为冷备份电路的输入信号应处于低电位或关断状态，否则会使电源电压钳位，无法断电，因此，本实施例中的16位总线收发器应当具有三态输出功能。

为了达到上述目的，在本实施例的一个具体实施方式中，所述16位总线收发器还包括：

开关使能端，所述开关使能端用于控制所述16位总线收发器的开启或关闭。

在图2中，开关使能端为端，具体的，端可控制16位总线收发器的开启或关闭状态，需要说明的是，在图2为具有三态输出的“非”门逻辑符号的16位总线收发器的等效电路图，当端＝0时，16位总线收发器处于开启状态，所以它符合非门的所有逻辑关系，当端为1时，16位总线收发器断开状态，此时在16位总线收发器的输出端的电流几乎为0，因此这是一种高阻态。

这样，16位总线收发器的输出状态就有了3个逻辑状态：逻辑0、逻辑1以及高阻态，使本实施例中的控制芯片具备冷备份功能，避免在电源“上电”或“断电”操作过程中控制芯片产生寄生漏电流。

进一步的，所述16选1开关器包括：

通道选择端，所述通道选择端用于选择所述16位数据中的任意一位数据进行输出。

图3示出本实施例中的16选1开关器的等效电路图，在图3中，端为通道选择端，图3中的A0、A1、A2、A3为4位2进制地址端，端选择所述16位数据中的任意一位数据进行输出，而地址端则控制通道选择多路复用。

进一步的，所述控制芯片还包括：

存储单元，所述存储单元用于存储所述16位数据。

具体的，所述16位数据经由16位总线收发器进行输入后，控制器可控制存储单元将所述16位数据进行存储。

更进一步的，所述存储单元包括多个堆栈，所述控制器还用于将所述16位数据存储至所述多个堆栈中的至少一个。

具体的，在图1的示例中，堆栈的数量为四个，分别为图1中的stack1、stack2、stack3以及stack4，由于16位总线收发器所输入的为16位数据，因此，可通过2进制来将16位数据存储在4个堆栈内。

下面，结合图1-图3对本实施例对进一步介绍：本实施例所提出的控制芯片在工作时，通过向16位总线收发器输入16位数据，16位数据可在控制器的控制器存储至存储单元内，因16位总线收发器与16选1开关器连接，因此16选1开关器的输入端与16位总线收发器的输出端共用数据传输通道，可通过控制器来控制16位总线收发器与16选1开关器之间的连接状态，当16位总线收发器与16选1开关器之间为连接状态时，16位数据可经由16位总线收发器输入至16选1开关器内，并通过16选1开关器选择16位数据中的任意一位数据进行输出，而处于断开状态时，则经由16位总线收发器来输出所述16位数据。

图4示出本实用新型的第二个实施例提出的一种利用所述的控制芯片的使用方法，如图4所示，包括以下步骤：

将16位数据输入至所述控制芯片；

所述控制器控制所述16位总线收发器与所述16选1开关器的之间的连接或断开，其中，当所述16位总线收发器与所述16选1开关器之间为连接状态时，所述16选1开关器选择所述16位数据中的任意一位数据进行输出，当所述16位总线收发器与所述16选1开关器之间为断开状态时，所述16位总线收发器输出所述16位数据。

进一步的，所述16位总线收发器包括：

控制端

第一端；以及

第二端；

其中，所述控制端用于控制所述16位数据由第一端进行输入，从第二端进行输出；或

控制所述16位数据由第二端进行输入，从第一端进行输出。

进一步的，还包括：

存储单元，

所述存储单元用于存储所述16位数据。

进一步的，所述存储单元包括多个堆栈，所述控制器还用于将所述16位数据存储至所述多个堆栈中的至少一个。

显然，本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非是对本实用新型的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本实用新型的技术方案所引伸出的显而易见的变化或变动仍处于本实用新型的保护范围之列。

Claims (6)

1.一种控制芯片，其特征在于，包括：

16位总线收发器，所述16位总线收发器用于输入16位数据；

16选1开关器，所述16选1开关器连接所述16位总线收发器；

控制器，所述控制器用于控制所述16位总线收发器与所述16选1开关器的之间的连接或断开，其中，当所述16位总线收发器与所述16选1开关器之间为连接状态时，所述16选1开关器选择所述16位数据中的任意一位数据进行输出，当所述16位总线收发器与所述16选1开关器之间为断开状态时，所述16位总线收发器输出所述16位数据。

2.根据权利要求1所述的控制芯片，其特征在于，所述16位总线收发器包括：

控制端；

第一端；以及

第二端；

其中，所述控制端用于控制所述16位数据由第一端进行输入，从第二端进行输出；或

控制所述16位数据由第二端进行输入，从第一端进行输出。

3.根据权利要求1所述的控制芯片，其特征在于，所述16位总线收发器还包括：

开关使能端，所述开关使能端用于控制所述16位总线收发器的开启或关闭。

4.根据权利要求1所述的控制芯片，其特征在于，所述16选1开关器包括：

通道选择端，所述通道选择端用于选择所述16位数据中的任意一位数据进行输出。

5.根据权利要求1所述的控制芯片，其特征在于，还包括：

存储单元，所述存储单元用于存储所述16位数据。

6.根据权利要求5所述的控制芯片，其特征在于，所述存储单元包括多个堆栈，所述控制器还用于将所述16位数据存储至所述多个堆栈中的至少一个。