CN1309064C - 减少微电子封装中芯片拐角和边缘应力的结构与工艺 - Google Patents

减少微电子封装中芯片拐角和边缘应力的结构与工艺 Download PDF

Info

Publication number
CN1309064C
CN1309064C CNB018193854A CN01819385A CN1309064C CN 1309064 C CN1309064 C CN 1309064C CN B018193854 A CNB018193854 A CN B018193854A CN 01819385 A CN01819385 A CN 01819385A CN 1309064 C CN1309064 C CN 1309064C
Authority
CN
China
Prior art keywords
chip
heat diffuser
substrate
heat
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018193854A
Other languages
English (en)
Other versions
CN1476634A (zh
Inventor
Q·马
J·马维蒂
Q·特兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1476634A publication Critical patent/CN1476634A/zh
Application granted granted Critical
Publication of CN1309064C publication Critical patent/CN1309064C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

把一种微电子芯片与一个封装衬底对齐，并使用焊球将微电子芯片附接于封装衬底。使用一种导热的粘合剂，把一个特定形状的热扩散器(较佳的做法是令热扩散器的热膨胀系数(CTE)类似于硅的CTE)附接于芯片的后侧。使用一种施与工艺或传递模塑工艺，通过衬底或热扩散器中的一个贯通孔，把基于环氧树脂的包封材料汇入芯片、衬底、以及热扩散器之间的缝隙。通过把热扩散器紧靠芯片拐角与/或边缘加以定位，芯片上的应力明显地得以减少或消除。

Description

减少微电子封装中芯片拐角和边缘应力的结构与工艺
发明领域
总体上讲，本发明涉及电子微电路制造领域，更具体地讲，涉及减少微电子封装中芯片拐角和边缘应力的结构与工艺。
发明背景
电子微电路的小型化已把人们的注意力集中在以更有效和更可靠的方式封装这些器件方面。典型的电子微电路包括一个安装于一个载体衬底上的微电子芯片(即一个硅芯片)，其中载体衬底具有一种基于环氧树脂的材料，这种基于环氧树脂的材料配置在芯片和衬底之间。通常，把一个热扩散器(例如铝AL或铜CU)包含在封装中，而且热扩散器拥有与芯片的直接接触，以至于可通过对流直接把芯片所生成的热量耗散到周围的空气中。
由于在芯片和支持封装材料之间存在着热膨胀系数(CTE)方面的失配，所以电子微电路受到了应力问题的影响。例如，硅拥有大约每摄氏度百万分之三(ppm/.degree.C.)的CTE，而一个有机衬底的CTE通常为16ppm/.degree.C.，陶瓷衬底的CTE大约为6.5ppm/.degree.C.。热膨胀的一个不利影响，会导致固定在衬底上的芯片的中心部位弯曲或扭曲，这一弯曲或扭曲会导致芯片和衬底之间的某些电气连接分离。由热致弯曲所生成的另一个损坏影响包括芯片产生裂缝与/或损坏。在这一情况下，当芯片扭曲时，张应力出现在其外层。如果这些应力大于芯片的抗断强度，则它会碎裂成片或损坏。这些同样的热影响也出现在衬底和其它封装材料中。
解决这一问题的一种方法是，把基于环氧树脂的包封材料(即底层填充)包含在芯片和衬底之间。例如，在通常所使用的倒装芯片器件中，把芯片面朝下安装在一个布线衬底上，以至于可把芯片中的导电端子(通常呈焊球的形式)直接物理地和电气地连接于衬底上的布线图形上。这一底层填充包封材料把芯片捆绑于衬底，因而，减轻了焊球中的应力，从而改进了芯片性能。
然而，使用这一方法的一个限制是，底层填充包封材料中空洞区的潜在创建。如果出现空洞，则位于空洞中的焊球将遭受犹如底层填充包封材料不存在于那里的同样热疲劳。而且，随着这一行业向更小的电子微电路的转移，将越来越难于适当地把底层填充包封材料插入芯片和衬底之间的缝隙中。
最后一点是，制造商从芯片中的氧化铝互连转向铜低-k材料。尽管铜低-k材料加快了互连，但在机械特性方面它们是极弱的。因此，在下一代电子微电路中，CTE导致的应力的影响将明显增大。
附图简述
以下将通过举列说明本发明，这一说明是非限制性的。在所有附图中，相同的参照数字涉及类似的元素，其中：
图1示意性地说明了一个根据本发明的实施方案的封装工艺的第一步骤。其中，一个微电子芯片与一个封装衬底对齐，该封装衬底包括一个贯通孔和一个通风孔。
图2示意性地说明了一个根据本发明的实施方案的封装工艺的第二步骤。其中，使用一种导热粘合剂，把一个热扩散器附接于芯片的后侧。
图3示意性地说明了一个根据本发明的实施方案的封装工艺的第三步骤。其中，经由封装衬底中的一个贯通孔向芯片、衬底、以及热扩散器之间的缝隙中注入了一种基于环氧树脂的材料。
图4示意性地说明了一个根据本发明的实施方案的封装工艺的最后步骤。其中，在封装工艺的一个最后阶段中，在包括一个贯通孔和一个通风孔的封装衬底与热扩散器之间实现了一个机械加固。
图5示意性地说明了一个根据本发明的实施方案的封装工艺的第一步骤。其中，把微电子芯片与封装衬底对齐。
图6示意性地说明了一个根据本发明的实施方案的封装工艺的第二步骤。其中，使用一种导热粘合剂，把一个包括一个贯通孔和一个通风孔的热扩散器附接于芯片的后侧。
图7示意性地说明了一个根据本发明的一个实施方案的封装工艺的第三步骤。其中，经由热扩散器中的一个贯通孔向芯片、衬底、以及热扩散器之间的缝隙中注入了一种基于环氧树脂的材料。
图8示意性地说明了一个根据本发明的实施方案的封装工艺的最后步骤。其中，在封装工艺的一个最后阶段中，在封装衬底与包括一个贯通孔和一个通风孔的热扩散器之间实现了一个机械加固。
图9示意性地说明了一个根据本发明的实施方案的微电子芯片的后侧。
详细描述
在以下的整个描述中，给出了具体的细节，以便提供对本发明的一个更全面的理解。然而，可以在不使用这些特定细节的情况下实践本发明。在其它实例中，没有详细说明或描述人们十分熟悉的元素，以避免对本发明的不必要的模糊理解。因此，这一说明以及附图应被视为是说明性的，而不是限制性的。
本发明提供了用于减小微电子封装中芯片拐角和边缘应力的一种结构和工艺。在封装的第一步骤，把一个微电子芯片与一个封装衬底对齐，并使用焊球将微电子芯片附接于衬底。在工艺的这一阶段，不施加底层填充包封材料。其次，使用一种导热粘合剂(即油脂、相变材料、或焊料合金)，把一个包括两个环绕芯片的柱的热扩散器附接于在芯片的后侧。较佳的做法是令热扩散器的热膨胀系数(CTE)类似于硅的CTE，以最小化芯片和热扩散器之间的应力。最后，通过使用一种施与工艺或传递模塑工艺，把一种基于环氧树脂的包封材料(即造型复合膏或底层填充)汇入芯片、衬底、以及热扩散器之间的缝隙。在一个实施方案中，通过一个形成在衬底或热扩散器中的开口或门馈入包封材料。当通过开口馈入包封材料时，衬底或热扩散器中的通风孔允许空气从芯片、衬底、热扩散器之间的缝隙逸出。
通过使用一个具有类似于硅的CTE特性的CTE特性的热扩散器，以及通过要求芯片和热扩散器之间的边空隙为很小(100微米之下)，可以明显减小芯片剪应力，因为把它们被传递到热扩散器。在这一配置中，热扩散器成为一个针对芯片、焊球、以及底层填充材料的应力屏蔽。另一个优点是，如果使用油脂或相变材料，则把它们加以密封，这可确保芯片和热扩散器之间的热接触面的完整性总能得以维持。
现在参照图1。图1示意性地说明了根据本发明的一个实施方案的封装工艺的第一步骤。其中，把一个微电子芯片与一个包括一个贯通孔和一个通风孔100的封装衬底对齐。可以把芯片110与衬底120对齐，并使用一排通常由铅或锡焊组成的小焊球130将其连接于衬底120。使用一种叫做倒装芯片或C4附接(“受控倒塌芯片连接”)技术，把芯片110安装在衬底120上。倒装芯片是一个拥有一种图形或一排端子或结合焊点的微电子芯片，这些焊点通常为倒装芯片的有效表面上的相间隔的金属或金属合金焊点。把一排小焊球配置在倒装芯片结合焊点上。然后，在载体衬底的有效表面上对倒装芯片这样地加以定位(即翻转过来)：使得焊球与一排结合焊点对齐。实质上，载体衬底结合焊点基本上位于倒装芯片结合焊点的镜像位置中。当然，应该加以注意的是，可以在载体衬底结合焊点上，而不是在倒装芯片结合焊点上形成焊球。接下来加热焊球，因而可使它们重新流动，以至于当冷却时焊球可以硬化，以在倒装芯片结合焊点和载体衬底结合焊点之间形成导电柱。应该加以注意的是，在图1所说明的实施方案中，也可以使用芯片110和衬底120之间的各种其它类型的电气连接。例如，可以使用Chip-on-Flex(“COF”)封装把芯片110安装于衬底120，其中，使用一个粘合剂层把一个弯曲的部件(即载体衬底)附接于微电子芯片的一个有效表面。
在实践本发明的过程中，应该加以注意的是，芯片110的功能可以变化。例如，芯片110可以是一个模拟器件、一个微处理器、一个针对具体应用的器件等。而且，芯片110也不必须为硅芯片。例如，芯片110可以是一个砷化镓芯片。芯片110的形状也可以变化，因此，尽管在图1所说明的实施方案中把芯片110描述为矩形，但芯片110也可以为正方形的、三角形的、六边形的、或其它可以想象的形状。通常，芯片110和衬底120具有不同的CTE。
在图1所说明的实施方案中，衬底120可以由层压材料(例如FR-4、玻璃纤维或双马来酰亚胺-三嗪(BT))制造，由敷有铝的材料制造，或由氧化铝、陶瓷、或其它合适的材料制造，并包括多个介电层和多个导电层(未在这一图中加以显示)，把这些层层压或共同烧制在变化的介电层之间。衬底120上的导体可以由金属形成，例如由铜、铝、金或银形成、或由根据已知技术(例如薄膜或厚膜沉积)形成的导电油墨形成。一个贯通孔122可以从衬底120的一个第一外表面111一直延伸到衬底120的一个第二外表面112，以使一种底层填充包封材料(未在这一图中加以显示)在芯片110、衬底120、以及一个热扩散器(未在这一图中加以显示)之间流动，接下来将对此更详细地加以描述。一个通风孔124可以从衬底120的一个第一外表面111一直延伸到衬底120的一个第二外表面112，以允许当通过贯通孔122施与底层填充包封材料时，空气从芯片110、衬底120、以及热扩散器之间逸出。可以以衬底制造领域中的熟练技术人员十分熟悉的一种方式通过在一个有机衬底中的一个钻孔操作，以及通过在一个陶瓷衬底中冲孔，形成贯通孔122和通风孔124。根据本发明的一个实施方案，(也参照图5。其中，把一个微电子芯片与一个封装衬底500对齐(没有贯通孔122和通风孔124))。在图5所说明的实施方案中，通过附接于芯片110的一个热扩散器(未在这一图中加以显示)中的一个贯通孔和一个通风孔馈入底层填充包封材料，此处将更详细地对此加以描述)。
现在参照图2。图2描述了根据本发明的一个实施方案的使用一种导热粘合剂200附接于芯片的后侧的一个热扩散器。在图2所说明的实施方案中，热扩散器210由这样一种材料构成：该种材料的CTE相当接近使用焊球240附接于衬底230的芯片220的CTE。对于一个硅芯片，为了最小化芯片220和热扩散器210之间的应力，使用了一个热扩散器，例如碳化硅或硅铝碳化物。当然，也可以使用其它热传导材料，例如铜、铝、钛等。使用导热粘合剂225(例如，油脂、相变材料、或焊料)，把热扩散器210附接于芯片220的背面，以吸收任何厚度的变化，并提供最小的热阻。呈柱212和214形式的热扩散器210的各部分围绕芯片220，在芯片220周围形成了一个矩形或正方形的屏障，并有效地把CTE应力区域移向热扩散器210而不是移向芯片220。应该加以注意的是，尽管在图2所说明的实施方案中使用了矩形柱212和214(因而与芯片220的矩形相匹配)，但并非必需使用与芯片220相同形状的柱212和214。而且，尽管该实施方案中的柱212和214每一个的尺度近似为1mm，但在其它实施方案中这些尺度可以改变。
对于该实施方案，热扩散器210的功能是必不可少的。如图3所说明的实施方案中将加以描述的，封装工艺的下一步骤涉及把一种基于环氧树脂的底层填充材料(未在这一图中加以显示)馈送于芯片220、衬底230、以及热扩散器210之间的缝隙215。随着基于环氧树脂的底层填充材料从其液态温度(大约125℃)到室内温度的冷却，CTE导致的应力将潜在地造成芯片220的碎裂或出现裂缝，从而导致对互连层(未在这一图中加以显示)的损坏。通过使用其CTE特性类似于硅的CTE特性的热扩散器，以及通过要求在热扩散器210和芯片220之间的边空隙215为很小(小于100微米)，大大减轻或消除了与芯片220上CTE导致的应力相关的问题。另一个好处是，如果把油脂或相变材料用作导热粘合剂225，那么芯片220和热扩散器210之间的接触面粘合剂层厚度的完整性总能够得以维持。
在一个可选的实施方案中(参照图6，其中，使用导热粘合剂600，把包括一个贯通孔和一个通风孔的热扩散器附接在芯片的后侧)，一个贯通孔216和一个通风孔218从热扩散器210的一个第一外表面241一直延伸到热扩散器210的一个第二外表面242(而不是贯穿衬底230延伸的贯通孔232和通风孔234)，以使底层填充包封材料(未在这一图中加以显示)在芯片220、衬底230、以及热扩散器210之间流动，以及允许当施与底层填充包封材料时空气从芯片220、衬底230、以及热扩散器210之间逸出。
在又一个实施方案(未在这一图中加以显示)中，通过热扩散器中的一个贯通孔(或通过衬底中的一个贯通孔)馈入底层填充包封材料，并令空气通过衬底中的一个通风孔(或通过热扩散器中的一个通风孔)逸出。
现在参照图3。图3中示意性地说明了根据本发明的一个实施方案的一个封装工艺的第三步骤。其中，经由一个贯通孔把基于环氧树脂的材料注入芯片、衬底、以及热扩散器300之间的缝隙。通常，使用一个施与工艺或一个传递模塑工艺，通过衬底310中的一个贯通孔312，把底层填充包封材料340嵌入在芯片330的周围(使用焊球350把芯片330附接于衬底310)。在图3所说明的本发明的实施方案中，可以把一种一个分子中拥有至少两个环氧基的基于环氧树脂的树脂混合物及其一种固化剂用作底层填充包封材料340。然而，应该加以注意的是，对于底层填充应用，任何一种市场上销售的材料均可以与本发明相结合使用。同样，任何一种商业上可得的施与设备也均可用于实践本发明。
把底层填充包封材料340馈入贯通孔312，并迫使其进入芯片330、衬底310、以及热扩散器320之间的缝隙。从衬底310的第一外表面111延伸到衬底310的一个第二外表面112的通风孔314，允许当在芯片330之下对底层填充包封材料340施力时，空气从芯片340、衬底310、以及热扩散器320之间逸出。以这一方式，防止了气穴陷入底层填充包封材料340。另外，也可以使用多个通风孔(未在这一图中加以显示)。贯通孔312和通风孔314拥有一个交叉剖面区域，这一交叉剖面区域可以随其位置和芯片330的大小而变化。
在另一个可选的实施方案中(参照图7，其中，通过热扩散器的一个贯通孔，把基于环氧树脂的材料馈入芯片、热扩散器、以及衬底700之间的缝隙)，通过一个贯穿热扩散器320(而不是贯穿衬底310)的贯通孔322，馈入底层填充包封材料340，并填充芯片340、衬底310、以及热扩散器320之间的缝隙。一个贯穿热扩散器320(而不是贯穿衬底310)的通风孔324，允许当施与底层填充包封材料时空气从芯片330、衬底310、以及热扩散器320之间逸出。
在又一个实施方案(未在这一图中加以显示)中，通过热扩散器中的一个贯通孔(或通过衬底中的一个贯通孔)馈入底层填充包封材料，并令空气通过衬底中的一个通风孔(或通过热扩散器中的一个通风孔)逸出。
现在参照图4。图4示意性地说明了根据本发明的一个实施方案的一个封装工艺的一个最后步骤。其中，在包括一个贯通孔和一个通风孔的封装衬底与热扩散器400之间实现了一个机械加固。机械加固410和420把衬底450连接于热扩散器460，并用于使封装系统在机械上更为坚固，并且也为了在导热粘合剂430上提供一个正压力，这反过来改善了从芯片440到热扩散器460的热传导。机械加固410和420基本上是采用微电子制造领域中公知的传统加固技术连接于衬底450和热扩散器460的柱。机械加固410和420可以由铜、铝、钛或其它类型的合适的金属制造。如此处所解释的，贯通孔452和通风孔454贯穿衬底延伸，用于允许底层填充包封材料填充芯片440、热扩散器460、以及衬底450之间的缝隙480。使用焊球470，把芯片440附接于衬底450。(也参见图8。其中，在根据另一个实施方案的封装工艺800的最后阶段中，在封装衬底和包括一个贯通孔和一个通风孔的热扩散器之间实现了一个机械加固。贯通孔462和通风孔464贯穿热扩散器460延伸)。
图9示意性地说明了根据本发明的一个实施方案的微电子芯片900的后侧。可以把芯片910与衬底(未在这一图中加以显示)对齐，并使用一排小焊球920将其连接于衬底，其中，小焊球920通常由铅或锡焊料构成，当然，也可使用其它导电材料。
至此，已经描述了一种用于在微电子封装中减少芯片拐角和边缘应力的结构和工艺。尽管先前的描述和附图讨论和说明了具体的实施方案，但应该意识到：本发明仅由所附的权利要求加以限定。

Claims (33)

1.一种微电子封装，包括：
一个芯片；以及
一个耦合于芯片的后侧的热扩散器，该热扩散器包括多个环绕在芯片周围的柱，以把热导致的应力从芯片的拐角和边缘转移到热扩散器的柱上；
其中，一个贯通孔从热扩散器的一个第一外表面延伸到一个第二外表面，对该贯通孔加以配置，以允许底层填充包封材料流入芯片和热扩散器之间的缝隙。
2.权利要求1的微电子封装，其中，热扩散器采用以下材料制造：该材料的热膨胀系数等于芯片的热膨胀系数。
3.权利要求1的微电子封装，其中，使用导热粘合剂把热扩散器耦合于芯片。
4.权利要求1的微电子封装，其中，多个环绕在芯片周围的柱保护芯片的拐角和边缘不会因热导致的应力而破裂。
5.权利要求1的微电子封装，其中，一个通风孔从热扩散器的一个第一外表面延伸到一个第二外表面，对该通风孔加以配置，以允许当经由贯通孔施与底层填充包封材料时，空气从芯片、衬底、以及热扩散器之间逸出。
6.一种微电子封装，包括：
一个附接于载体衬底的芯片；以及
一个耦合于芯片的后侧的热扩散器，该热扩散器包括多个环绕在芯片周围的柱，以把热导致的应力从芯片的拐角和边缘转移到热扩散器的柱上；
其中，一个贯通孔从衬底的一个第一外表面延伸到一个第二外表面，对该贯通孔加以配置，以允许底层填充包封材料流入芯片、衬底、以及热扩散器之间的缝隙。
7.权利要求6的微电子封装，其中，把芯片的一个有效表面附接于载体衬底的一个有效表面上，把多个配置在芯片的一个有效表面的焊球与配置在所述衬底的一个有效表面上的多个结合焊点对齐。
8.权利要求6的微电子封装，其中，衬底由有机或陶瓷材料制造。
9.权利要求6的微电子封装，其中，热扩散器采用以下材料制造：该材料的热膨胀系数等于芯片的热膨胀系数。
10.权利要求6的微电子封装，其中，使用一种导热粘合剂把热扩散器耦合于芯片。
11.权利要求6的微电子封装，其中，多个环绕在芯片周围的柱保护芯片的拐角和边缘不会因热导致的应力而破裂。
12.权利要求6的微电子封装，其中，一个通风孔从衬底的一个第一外表面延伸到一个第二外表面，对该通风孔加以配置，以允许当经由贯通孔施与底层填充包封材料时，空气从芯片、衬底、以及热扩散器之间逸出。
13.权利要求6的微电子封装，其中，机械加固连接芯片和热扩散器。
14.一种制造微电子封装的工艺，包括：
提供一个芯片；以及
把一个热扩散器耦合于芯片的一侧，该热扩散器包括多个环绕在芯片周围的柱，以把热导致的应力从芯片的拐角和边缘转移到热扩散器的柱上；
其中，一个贯通孔从热扩散器的一个第一外表面延伸到一个第二外表面，对该贯通孔加以配置，以允许底层填充包封材料流入芯片、衬底、以及热扩散器之间的缝隙。
15.权利要求14的工艺，其中，热扩散器向芯片的一侧的耦合包括提供一个采用以下一种材料制造的热扩散器：该材料的热膨胀系数等于芯片的热膨胀系数。
16.权利要求14的工艺，其中，热扩散器向芯片的一侧的耦合包括把导热粘合剂把附加在芯片的后侧和热扩散器之间。
17.权利要求14的工艺，还包括经由一个从热扩散器的一个第一外表面延伸到一个第二外表面的贯通孔施与底层填充包封材料，底层填充包封材料流入芯片、衬底、以及热扩散器之间的缝隙。
18.权利要求17的工艺，其中，底层填充包封材料经由贯通孔的施与，包括空气通过衬底或热扩散器中的一个通风孔从芯片、衬底、以及热扩散器之间的释放。
19.一种制造微电子封装的工艺，包括：
提供一个附接于载体衬底的芯片；以及
使用导热粘合剂把一个热扩散器耦合于芯片的后侧，该热扩散器包括多个环绕在芯片周围的柱，以把热导致的应力从芯片的拐角和边缘转移到热扩散器的柱上；
其中，一个贯通孔从衬底的一个第一外表面延伸到一个第二外表面，对该贯通孔加以配置，以允许底层填充包封材料流入芯片、衬底、以及热扩散器之间的缝隙。
20.权利要求19的工艺，其中，提供附接于载体衬底的芯片，包括一个附接于衬底的芯片，其中配置在芯片的一个有效表面上的多个焊球与配置在衬底的一个有效表面上的多个结合焊点对齐。
21.权利要求19的工艺，其中，提供附接于载体衬底的芯片，包括提供一个有机或陶瓷材料制造的载体衬底。
22.权利要求19的工艺，其中，热扩散器向芯片的后侧的耦合包括提供一个采用以下一种材料制造的热扩散器：该材料的热膨胀系数等于芯片的热膨胀系数。
23.权利要求19的工艺，还包括经由所述贯通孔施与底层填充包封材料，所述底层填充包封材料流入芯片、衬底、以及热扩散器之间的缝隙。
24.权利要求23的工艺，其中，底层填充包封材料经由贯通孔的施与，包括空气通过衬底或热扩散器中的一个通风孔从芯片、衬底、以及热扩散器之间释放。
25.权利要求19的工艺，还包括衬底和热扩散器之间的机械加固的附接。
26.一种制造微电子封装的工艺，包括：
提供一个附接于载体衬底的芯片；
使用一种导热粘合剂把一个热扩散器耦合于芯片的后侧，该热扩散器包括多个环绕在芯片周围的柱，以把热导致的应力从芯片的拐角和边缘转移到热扩散器的柱上，其中，一个贯通孔从衬底的一个第一外表面延伸到一个第二外表面，对该贯通孔加以配置，以允许底层填充包封材料流入芯片、衬底、以及热扩散器之间的缝隙；以及
把一种底层填充包封材料注入芯片、衬底、以及热扩散器之间的缝隙。
27.权利要求26的工艺，其中，提供附接于载体衬底的芯片，包括附接于衬底的芯片，其中配置在芯片的一个有效表面上的多个焊球与配置在衬底的一个有效表面上的多个结合焊点对齐。
28.权利要求26的工艺，其中，热扩散器向芯片的后侧的耦合包括提供一个采用以下一种材料制造的热扩散器：该材料的热膨胀系数等于芯片的热膨胀系数。
29.权利要求26的工艺，其中，底层填充包封材料经由贯通孔的施与，包括空气通过衬底或热扩散器中的一个通风孔从芯片、衬底、以及热扩散器之间的释放。
30.权利要求26的工艺，还包括在芯片和热扩散器之间附加机械加固。
31.一种制造微电子封装的工艺，包括：
提供一个附接于载体衬底的芯片；
使用一种导热粘合剂把一个热扩散器耦合于芯片的后侧，该热扩散器包括多个环绕在芯片周围的柱，以把热导致的应力从芯片的拐角和边缘转移到热扩散器的柱上，其中，一个贯通孔从热扩散器的一个第一外表面延伸到一个第二外表面，对该贯通孔加以配置，以允许底层填充包封材料流入芯片、衬底、以及热扩散器之间的缝隙；以及
把一种底层填充包封材料注入芯片、衬底、以及热扩散器之间的缝隙。
32.权利要求31的工艺，其中，热扩散器向芯片的后侧的耦合包括提供一个采用以下一种材料制造的热扩散器：该材料的热膨胀系数等于芯片的热膨胀系数。
33.权利要求31的工艺，其中，底层填充包封材料经由贯通孔的施与，还包括空气通过热扩散器中的一个通风孔从芯片和热扩散器之间的释放。
CNB018193854A 2000-09-28 2001-09-25 减少微电子封装中芯片拐角和边缘应力的结构与工艺 Expired - Fee Related CN1309064C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/675,112 US6617682B1 (en) 2000-09-28 2000-09-28 Structure for reducing die corner and edge stresses in microelectronic packages
US09/675,112 2000-09-28

Publications (2)

Publication Number Publication Date
CN1476634A CN1476634A (zh) 2004-02-18
CN1309064C true CN1309064C (zh) 2007-04-04

Family

ID=24709108

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018193854A Expired - Fee Related CN1309064C (zh) 2000-09-28 2001-09-25 减少微电子封装中芯片拐角和边缘应力的结构与工艺

Country Status (7)

Country Link
US (2) US6617682B1 (zh)
EP (1) EP1320888A2 (zh)
CN (1) CN1309064C (zh)
AU (1) AU2001296332A1 (zh)
MY (1) MY126122A (zh)
TW (1) TWI278046B (zh)
WO (1) WO2002027788A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102139586A (zh) * 2007-11-20 2011-08-03 精工爱普生株式会社 印刷机

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US7316061B2 (en) * 2003-02-03 2008-01-08 Intel Corporation Packaging of integrated circuits with carbon nano-tube arrays to enhance heat dissipation through a thermal interface
TWI228806B (en) * 2003-05-16 2005-03-01 Advanced Semiconductor Eng Flip chip package
US6954987B2 (en) * 2003-05-22 2005-10-18 Powerwave Technologies, Inc. Method of interconnecting a circuit board to a substrate
FR2856517B1 (fr) * 2003-06-17 2005-09-23 St Microelectronics Sa Procede de fabrication de composant semi-conducteur et composant semi-conducteur
US6934065B2 (en) * 2003-09-18 2005-08-23 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
US7154185B2 (en) * 2003-11-20 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Encapsulation method for SBGA
US20050224953A1 (en) * 2004-03-19 2005-10-13 Lee Michael K L Heat spreader lid cavity filled with cured molding compound
US20050218528A1 (en) * 2004-03-31 2005-10-06 Beatty John J Capillary underfill channel
US7364934B2 (en) * 2004-08-10 2008-04-29 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7755184B2 (en) * 2004-12-03 2010-07-13 Chris Macris Liquid metal thermal interface material system
US7190066B2 (en) * 2005-03-08 2007-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Heat spreader and package structure utilizing the same
US7566591B2 (en) * 2005-08-22 2009-07-28 Broadcom Corporation Method and system for secure heat sink attachment on semiconductor devices with macroscopic uneven surface features
US7378300B2 (en) * 2005-09-22 2008-05-27 Stats Chippac Ltd. Integrated circuit package system
US7358615B2 (en) * 2005-09-30 2008-04-15 Intel Corporation Microelectronic package having multiple conductive paths through an opening in a support substrate
JP4564434B2 (ja) * 2005-09-30 2010-10-20 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US7663227B2 (en) * 2005-10-11 2010-02-16 Macris Chris G Liquid metal thermal interface material system
US8115301B2 (en) * 2006-11-17 2012-02-14 Stats Chippac, Inc. Methods for manufacturing thermally enhanced flip-chip ball grid arrays
KR100810491B1 (ko) * 2007-03-02 2008-03-07 삼성전기주식회사 전자소자 패키지 및 그 제조방법
TWI338939B (en) * 2007-08-15 2011-03-11 Via Tech Inc Package module and electronic device
US20090072382A1 (en) * 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US7851905B2 (en) 2007-09-26 2010-12-14 Intel Corporation Microelectronic package and method of cooling an interconnect feature in same
US8035216B2 (en) 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US7906376B2 (en) * 2008-06-30 2011-03-15 Intel Corporation Magnetic particle-based composite materials for semiconductor packages
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
US8704375B2 (en) * 2009-02-04 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier structures and methods for through substrate vias
US8806742B2 (en) * 2009-09-02 2014-08-19 International Business Machines Corporation Method of making an electronic package
US20110108999A1 (en) * 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8237293B2 (en) * 2009-11-25 2012-08-07 Freescale Semiconductor, Inc. Semiconductor package with protective tape
CN101719760B (zh) * 2009-12-04 2012-07-04 武汉盛华微系统技术股份有限公司 环氧树脂模塑封装smt晶体谐振器或振荡器的方法
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
FR2961911A1 (fr) * 2010-06-29 2011-12-30 Commissariat Energie Atomique Dispositif de detection de rayonnement et procede de fabrication
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8338236B1 (en) * 2011-06-15 2012-12-25 Freescale Semiconductor, Inc. Vented substrate for semiconductor device
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US20130119529A1 (en) * 2011-11-15 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having lid structure and method of making same
WO2013118426A1 (ja) * 2012-02-09 2013-08-15 パナソニック株式会社 半導体装置及びその製造方法
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
CN104321864B (zh) 2012-06-08 2017-06-20 英特尔公司 具有非共面的、包封的微电子器件和无焊内建层的微电子封装
GB2504343A (en) * 2012-07-27 2014-01-29 Ibm Manufacturing an semiconductor chip underfill using air vent
US9312193B2 (en) 2012-11-09 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Stress relief structures in package assemblies
US9111878B2 (en) * 2013-01-31 2015-08-18 Freescale Semiconductor, Inc Method for forming a semiconductor device assembly having a heat spreader
US8921989B2 (en) 2013-03-27 2014-12-30 Toyota Motor Engineering & Manufacturing North, America, Inc. Power electronics modules with solder layers having reduced thermal stress
US9887104B2 (en) * 2014-07-03 2018-02-06 Intel Corporation Electronic package and method of connecting a first die to a second die to form an electronic package
US9653373B2 (en) 2015-04-09 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor package including heat spreader and method for manufacturing the same
US9721906B2 (en) 2015-08-31 2017-08-01 Intel Corporation Electronic package with corner supports
US10687447B2 (en) * 2016-10-14 2020-06-16 Laird Technologies, Inc. Methods of applying thermal interface materials to board level shields
EP3618586A1 (de) * 2018-08-31 2020-03-04 Siemens Aktiengesellschaft Schaltungsträger mit einem einbauplatz für elektronische bauelemente, elektronische schaltung und herstellungsverfahren
US11258229B2 (en) * 2019-08-16 2022-02-22 Cisco Technology, Inc. Thermal gel application on electronic and optical components
CN113284855A (zh) * 2020-02-19 2021-08-20 长鑫存储技术有限公司 封装基板及其形成方法、封装结构及其形成方法
US11348857B2 (en) 2020-06-16 2022-05-31 Micron Technology, Inc. Lidded microelectronic device packages and related systems, apparatus, and methods of manufacture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114761A (en) * 1998-01-20 2000-09-05 Lsi Logic Corporation Thermally-enhanced flip chip IC package with extruded heatspreader

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646826A (en) * 1995-01-26 1997-07-08 Northern Telecom Limited Printed circuit board and heat sink arrangement
US5777847A (en) 1995-09-27 1998-07-07 Nec Corporation Multichip module having a cover wtih support pillar
US5777874A (en) * 1996-02-12 1998-07-07 Allen-Bradley Company, Inc. Programmable controller backup system
US5735340A (en) 1996-05-15 1998-04-07 Silicon Graphics, Inc. Heat sink with integral attachment mechanism
US6016006A (en) * 1996-06-24 2000-01-18 Intel Corporation Thermal grease insertion and retention
US5796582A (en) * 1996-11-21 1998-08-18 Northern Telecom Limited Printed circuit board and heat sink arrangement
US5851337A (en) 1997-06-30 1998-12-22 Caesar Technology Inc. Method of connecting TEHS on PBGA and modified connecting structure
US6002171A (en) 1997-09-22 1999-12-14 Lsi Logic Corporation Integrated heat spreader/stiffener assembly and method of assembly for semiconductor package
US5909057A (en) 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package
US5919329A (en) 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
US6495083B2 (en) * 1997-10-29 2002-12-17 Hestia Technologies, Inc. Method of underfilling an integrated circuit chip
US6281573B1 (en) * 1998-03-31 2001-08-28 International Business Machines Corporation Thermal enhancement approach using solder compositions in the liquid state
US6081037A (en) 1998-06-22 2000-06-27 Motorola, Inc. Semiconductor component having a semiconductor chip mounted to a chip mount

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114761A (en) * 1998-01-20 2000-09-05 Lsi Logic Corporation Thermally-enhanced flip chip IC package with extruded heatspreader

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102139586A (zh) * 2007-11-20 2011-08-03 精工爱普生株式会社 印刷机
CN102139586B (zh) * 2007-11-20 2014-06-04 精工爱普生株式会社 印刷机

Also Published As

Publication number Publication date
EP1320888A2 (en) 2003-06-25
US6617682B1 (en) 2003-09-09
US6794223B2 (en) 2004-09-21
WO2002027788A2 (en) 2002-04-04
CN1476634A (zh) 2004-02-18
TWI278046B (en) 2007-04-01
WO2002027788A3 (en) 2002-06-13
MY126122A (en) 2006-09-29
US20040087061A1 (en) 2004-05-06
AU2001296332A1 (en) 2002-04-08

Similar Documents

Publication Publication Date Title
CN1309064C (zh) 减少微电子封装中芯片拐角和边缘应力的结构与工艺
US10211177B2 (en) High power semiconductor package subsystems
US9704788B2 (en) Power overlay structure and method of making same
US7476976B2 (en) Flip chip package with advanced electrical and thermal properties for high current designs
US5578869A (en) Components for housing an integrated circuit device
US8841776B2 (en) Stacked semiconductor chips having double adhesive insulating layer interposed therebetween
US6633078B2 (en) Semiconductor device, method for manufacturing an electronic equipment, electronic equipment and portable information terminal
US6563212B2 (en) Semiconductor device
US6707149B2 (en) Low cost and compliant microelectronic packages for high i/o and fine pitch
US20180151461A1 (en) Stiffener for fan-out wafer level packaging and method of manufacturing
TW201123370A (en) Semiconductor package structures, flip chip packages, and methods for manufacturing semiconductor flip chip package
US6259155B1 (en) Polymer enhanced column grid array
CN102194802B (zh) 电子组装体
US20040173903A1 (en) Thin type ball grid array package
CN2672856Y (zh) 芯片封装结构
CN220324452U (zh) 一种半导体封装装置
CN220796738U (zh) 封装结构
KR100374300B1 (ko) 반도체용 구리 배선 제조 방법
JP2614495B2 (ja) 電子部品搭載用基板
KR100696050B1 (ko) 캐비티 다운 플라스틱 칩 캐리어를 제조하기 위한 단단한열 확산기의 부착 방법
CN1209801C (zh) 具有接地参考电位功能的散热板用于散热型芯片塑料封装的制法
CN117080171A (zh) 功率半导体模块装置及其制造方法
JPH08340060A (ja) 半導体用パッケージおよび半導体実装モジュール
KR20030063731A (ko) 캐비티 다운 플라스틱 칩 캐리어를 제조하기 위한 열확산기의 부착 방법
TW201003806A (en) Chip package structure

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070404

Termination date: 20100925