CN117080171A - 功率半导体模块装置及其制造方法 - Google Patents

功率半导体模块装置及其制造方法 Download PDF

Info

Publication number
CN117080171A
CN117080171A CN202310543009.6A CN202310543009A CN117080171A CN 117080171 A CN117080171 A CN 117080171A CN 202310543009 A CN202310543009 A CN 202310543009A CN 117080171 A CN117080171 A CN 117080171A
Authority
CN
China
Prior art keywords
substrate
height
spacers
substrates
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310543009.6A
Other languages
English (en)
Inventor
A·昂劳
M·德罗斯特
A·米克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN117080171A publication Critical patent/CN117080171A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本公开涉及功率半导体模块装置及其制造方法。功率半导体模块装置包括：基板(80)；布置于基板(80)的第一表面上的多个衬底(10)；多个连接层(62)，其中，多个连接层(62)中的每个布置于多个衬底(10)中的不同一个衬底和基板(80)之间且永久性地将相应衬底(10)附着到基板(80)；以及多个间隔体(82、822、824)，其中，多个间隔体(82)中的每个布置于多个衬底(10)中的一个和基板(80)之间并且嵌入相应连接层(62)的材料中，其中，以下被应用于多个衬底(10)中的至少一个：在相应衬底(10)的第一半下方不布置间隔体(82、822、824)或者布置在垂直于基板(80)的第一表面的垂直方向(y)上具有第一高度(h1)的一个或多个第一种间隔体(822)；以及在相应衬底(10)的第二半下方布置在垂直方向(y)上具有第二高度(h2)的一个或多个第二种间隔体(824)，其中，第二高度(h2)大于第一高度(h1)。

Description

功率半导体模块装置及其制造方法
技术领域
本公开涉及功率半导体模块装置及其制造方法。
背景技术
功率半导体模块装置经常包括处于外壳内的基板(base plate)。至少一个衬底被布置在基板上。包括多个可控半导体元件(例如，半桥配置当中的两个IGBT)的半导体装置被布置于至少一个衬底中的每个上。每个衬底通常包括衬底层(例如，陶瓷层)、沉积于衬底层第一侧上的第一金属化层和沉积于衬底层第二侧上的第二金属化层。例如，可控半导体元件被安装在第一金属化层上。第二金属化层通常借助于焊料层或烧结层附着到基板。当例如通过焊接或烧结技术将至少一个衬底安装到基板时，衬底和基板处于高温的影响下，其中，温度通常位于约250℃或更高，有时甚至在约500℃和更高。该至少一个衬底、连接层(例如，焊料层)和基板通常具有不同的CTE(热膨胀系数)。在组装过程期间加热并随后冷却不同部件时，不同材料(例如，铜、陶瓷、焊料)的CTE之间的差异导致基板变形，通常导致在安装衬底的表面的方向上的凹陷挠曲(concave deflection)。
在将基板安装到热沉时，连接层(例如，热界面材料)布置于基板和热沉之间。这样的连接层通常完全填充基板和热沉之间的空间，并因此，由于基板的挠曲，这样的连接层具有不一致的厚度。因此，常常将基板进行预弯折，以在安装衬底的表面的方向上具有凸起挠曲(convex deflection)。利用这样的预弯折基板，组装过程期间不同部件的加热和随后的冷却将获得基本平坦的基板。然而，根据基板初始翘曲的严重性以及衬底在基板上的位置，这可能导致布置于衬底和基板之间的最终连接层的不均匀厚度。不均匀的连接层可能对功率半导体模块装置的性能和可靠性造成负面影响。
需要一种功率半导体模块装置，该功率半导体模块装置避免了上述缺点以及其他缺点，并且该功率半导体模块装置具有增强的性能和可靠性，并且还需要一种用于制造此类功率半导体模块装置的方法。
发明内容
一种功率半导体模块装置包括：基板；布置于所述基板的第一表面上的多个衬底；多个连接层，其中，所述多个连接层中的每个连接层布置于所述多个衬底中的不同一个衬底和所述基板之间并且永久性地将相应衬底附着到所述基板；以及多个间隔体，其中，所述多个间隔体中的每个间隔体布置于所述多个衬底的一个衬底和所述基板之间并且嵌入相应连接层的材料中，其中，以下被应用于所述多个衬底中的至少一个衬底，：在所述相应衬底的第一半下方不布置间隔体或者布置一个或多个在垂直于所述基板的所述第一表面的垂直方向上具有第一高度的第一种间隔体；以及在所述相应衬底的第二半下方布置一个或多个在所述垂直方向上具有第二高度的第二种间隔体，其中，所述第二高度大于所述第一高度。
一种用于功率半导体模块的基板包括：金属材料层；以及多个间隔体，所述多个间隔体包括至少一个在垂直于所述金属材料层的第一表面的垂直方向上具有第一高度的第一种间隔体、以及至少一个在所述垂直方向上具有大于所述第一高度的第二高度的第二种间隔体。
一种用于形成功率半导体模块装置的方法包括：在基板的第一表面上布置多个衬底，其中，固态的连接层布置于所述基板和所述多个衬底中的每个衬底之间；加热其上布置了所述多个衬底和多个连接层的所述基板，从而液化所述多个连接层的材料；以及冷却其上布置了所述多个衬底和所述多个连接层的所述基板，从而固化所述多个连接层的材料，其中，以下被应用于所述多个衬底中的至少一个衬底：在相应衬底的第一半下方不布置间隔体或者布置一个或多个在垂直于所述基板的所述第一表面的垂直方向上具有第一高度的第一种间隔体；以及在所述相应衬底的第二半下方布置一个或多个在所述垂直方向上具有第二高度的第二种间隔体，其中，所述第二高度大于所述第一高度。
参考以下附图以及描述，可以更好地理解本发明。附图中的部件未必按比例绘制，而是将重点放在示出本发明的原理。此外，在附图中，相似附图标记在不同视图中表示对应的部分。
附图说明
图1是功率半导体模块装置的截面图。
图2A-2C示出了在基板上安装衬底的过程的不同步骤期间衬底和基板的截面图。
图3示意性地示出了示例性预弯折基板的三维视图。
图4A-4C示意性地示出了在基板上安装衬底的过程的不同步骤期间基板和多个衬底的截面图。
图5A-5C示意性地示出了在基板上安装衬底的过程的不同步骤期间根据一个示例的基板和多个衬底的截面图。
图6示意性地示出了根据另一示例的基板和安装于基板上的多个衬底的截面图。
具体实施方式
在下文的详细描述当中将参考附图。附图示出了可以在其中实践本发明的具体示例。应当理解的是，针对各个示例所描述的特征和原理可以彼此组合，除非另行具体做出表述。在说明书中以及权利要求中，将某些元件命名为“第一元件”、“第二元件”、“第三元件”等不应被理解为枚举。相反，这样的命名仅仅用于称呼不同的“元件”。也就是说，例如，“第三元件”的存在未必要求“第一元件”和“第二元件”的存在。本文所描述的电线路或电连接可以是单个导电元件或者可以包括串联和/或并联连接的至少两个个体导电元件。电线路和电连接可以包括金属和/或半导体材料，并且可以是永久性导电的(即，非可开关的)。本文所描述的半导体主体可以由(掺杂)半导体材料制成并且可以是半导体芯片或者包括在半导体芯片中。半导体主体具有可电连接焊盘，并且包括至少一个具有电极的半导体元件。
参考图1，示出了功率半导体模块装置100的截面图。功率半导体模块装置100包括外壳7和衬底10。衬底10包括电介质绝缘层11、附接至电介质绝缘层11的(结构化)第一金属化层111以及附接至电介质绝缘层11的(结构化)第二金属化层112。电介质绝缘层11设置在第一和第二金属化层111、112之间。
第一和第二金属化层111、112中的每者都可以由下述材料之一构成或包括下述材料之一：铜；铜合金；铝；铝合金；在功率半导体模块装置操作期间保持为固态的任何其他金属或合金。衬底10可以是陶瓷衬底，即，电介质绝缘层11是陶瓷(例如，薄陶瓷层)的衬底。陶瓷可以由下述材料之一构成或包括下述材料之一：氧化铝；氮化铝；氧化锆；氮化硅；氮化硼或任何其他电介质陶瓷。可替换地，电介质绝缘层11可以由有机化合物构成并且包括以下材料中的一种或多种：Al2O3、AlN、SiC、BeO、BN或Si3N4。例如，衬底10可以是例如直接铜接合(DCB)衬底、直接铝接合(DAB)衬底或活性金属钎焊(AMB)衬底。此外，衬底10可以是绝缘金属衬底(IMS)。例如，绝缘金属衬底通常包括电介质绝缘层11，其包括(填充)材料，诸如环氧树脂或聚酰亚胺。例如，电介质绝缘层11的材料可以填充有陶瓷颗粒。这样的颗粒可以包括例如SiO2、Al2O3、AlN、SiN或BN，并且可以具有处于大约1μm和大约50μm之间的直径。衬底10也可以是具有非陶瓷电介质绝缘层11的常规印刷电路板(PCB)。例如，非陶瓷电介质绝缘层11可以由固化树脂构成或包括固化树脂。
衬底10可以布置在外壳7中。在图1中所示的示例中，衬底10布置于基板80上，基板形成外壳7的地表面，而外壳7本身仅包括侧壁和盖。在一些功率半导体模块装置100中，超过一个衬底10被布置在同一基板80上和同一外壳7之内。基板80可以包括金属材料(例如，铜或AlSiC)层。然而，其他材料也是可能的。
可以在至少一个衬底10上布置一个或多个半导体主体20。布置在至少一个衬底10上的半导体主体20中的每者可以包括二极管、IGBT(绝缘栅双极型晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、JFET(结型场效应晶体管)、HEMT(高电子迁移率晶体管)或者任何其他适当半导体元件。
一个或多个半导体主体20可以在衬底10上形成半导体装置。在图1中，仅示例性示出了两个半导体主体20。图1中的衬底10的第二金属化层112是连续层。根据另一示例，第二金属化层112可以是结构化层。根据其他示例，第二金属化层112可以被完全省略。在图1中所示的示例中，第一金属化层111是结构化层。在这种语境中，“结构化层”表示相应的金属化层不是连续层，而是包括在层的不同区段之间的凹陷部。图1中示意性地示出了这样的凹陷部。在该示例中，第一金属化层111包括三个不同区段。不同的半导体主体20可以被安装到第一金属化层111的相同或不同区段。第一金属化层111的不同区段可以不具有任何电连接，或者可以使用电连接3(诸如，举例而言，接合引线)与一个或多个其他区段电连接。半导体主体20可以使用例如电连接3彼此电连接或电连接到第一金属化层111。例如，为了仅略举几例，代替接合引线，电连接3还可以包括接合带、连接板或导体轨。所述一个或多个半导体主体20可以通过导电连接层60电及机械连接至衬底10。例如，这样的导电连接层60可以是焊料层、导电粘合剂层或者烧结金属粉末(例如，烧结银(Ag)粉末)层。
图1中所示的功率半导体模块装置100还包括端子元件4。端子元件4电连接到第一金属化层111并在外壳7的内部和外部之间提供电连接。端子元件4可以借助于第一端部电连接至第一金属化层111，而端子元件4的第二端部41伸出到外壳7之外。可以从外部在端子元件4的第二端部41处与端子元件4电接触。然而，这样的端子元件4仅仅为示例。可以从外壳7外部以任何其他适当的方式电接触外壳7内部的部件。例如，可以与外壳7的侧壁靠近或相邻地布置端子元件4。还可能的是，端子元件4穿过外壳7的侧壁垂直或水平伸出。甚至可能的是，端子元件4穿过外壳7的地表面伸出。例如，可以通过导电连接层(图1中未明确示出)将端子元件4的第一端部电和机械地连接到衬底10。例如，这样的导电连接层可以是焊料层、导电粘合剂层或者烧结金属粉末(例如，烧结银(Ag)粉末)层。端子元件4的第一端部也可以例如经由一个或多个电连接3而电耦接到衬底10。
功率半导体模块装置100还可以包括密封剂5。例如，密封剂5可以由硅酮凝胶构成或者可以包括硅酮凝胶，或者可以是刚性模制化合物。密封剂5可以至少部分地填充外壳7的内部，从而覆盖布置于衬底10上的部件和电连接。端子元件4可以部分地嵌入在密封剂5中。然而，至少其第二端部41未被密封剂5覆盖，并且从密封剂5穿过外壳7伸出到外壳7的外部。密封剂5被配置为保护功率半导体模块100的部件和电连接，尤其是被布置于外壳7内部的部件，以使其免受某些环境状况和机械损伤的影响。一般还可能的是，省去外壳7并且利用密装剂5仅仅保护衬底10和安装于其上的任何部件。在这种情况下，例如，密装剂5可以是刚性材料。
现在参考图2A-图2C，其示意性地示出了在基板80上安装衬底10的过程。衬底10可以通过连接层62机械连接到基板80。也就是说，参考图2A，连接层62可以被布置于衬底10和基板80之间。例如，施加于衬底10和基板80之间的连接层62可以是金属焊料层或烧结层。然而，这些只是示例。连接层62可以包括适于在衬底10和基板80之间形成机械连接的任何其他适当材料。
当在基板80上安装衬底10时(在这个阶段，至少一个半导体主体20可以已经安装于衬底10上)，将衬底10、连接层62和基板80加热到高温，以使得这些部件(其各自包括不同材料)中的每者根据它们各个的热膨胀系数(CTE)而膨胀。这在图2B中被示意性地示出。在这个过程期间，衬底10可能变形。这是因为彼此刚性接合的半导体主体20和衬底10具有不同的CTE。因此，在高温的影响下，部件中的每个部件膨胀到不同程度，这由图2B中的不同箭头指示。随后，再次将部件(即，衬底10、连接层62和基板80)冷却下来，这导致不同的材料收缩(由图2C中的不同箭头指示)。收缩程度也取决于材料的CTE。因此，在将衬底10安装在初始平坦的基板80上之后，基板80在安装衬底10的表面的方向上常常具有凹陷挠曲。这在图2C中被示意性示出。基板80可以仅在空间中的一个方向上挠曲。然而，基板80也可以在空间中的两个方向上挠曲，从而导致基板80的衬垫形状(cushion shape)或壳形形状(shell-like shape)。基板80的挠曲或换言之相对于其最初(基本平面/平坦)形式的偏差例如可以介于约20μm和约2000μm或甚至更大之间(该偏差对应于基板80的边缘和中心之间的高度差)。为了补偿所造成的挠曲，基板80常常在与所造成挠曲的方向的相反方向上(在基板80上安装衬底10之前)被预弯折。在图3的三维视图中示意性示出了示例性预弯折基板80。
图4A中示意性示出了预弯折基板80的截面图。在功率半导体模块中，一个或多个衬底10常常布置于单个基板80上。基板80在垂直方向y上可以具有介于例如约1mm和约6mm之间的厚度t1。然而，基板80也可以比1mm更薄或比6mm更厚。基板80可以包括一个层，该层例如由金属或金属基质复合物材料(metal matrix composite material)(例如，金属基质复合物MMC，诸如碳化铝硅)构成，或包括所述金属或金属基质复合物材料。金属基板80的适当材料例如是铜、铜合金、铝或铝合金。基板80可以由薄涂层(未示出)涂覆。这样的涂层可以由例如镍、银、金或钯构成或者包括例如镍、银、金或钯。该涂层是任选的，并且可以改善基板80的可焊接性。例如，基板80可以具有矩形形式，并且可以具有2和5cm之间的宽度、以及4和8cm之间的长度。然而，其他形状和外形尺寸也是可能的。
图4A中示例性示出了安装于基板80上的多个衬底10。具体而言，图4A示意性示出了在将衬底10焊接到基板80之前的预弯折基板80。通常，将连接层62附着到每个衬底10。此时的连接层62通常是固态的，并且在垂直方向y上具有一致的厚度t62。将附着有连接层62的衬底10放置于其在基板80上的期望位置处。根据其在基板80上的位置，由于基板80的挠曲，衬底10可能是轻微倾斜的(例如，参见图4A的左右衬底10)。当随后加热该装置时，连接层62熔化，这在图4B中被示意性地示出。依靠在熔化的连接层62上，衬底10一般使自身水平地取向，这是因为液态焊料的上表面往往由于重力而处于水平取向。这导致连接层62由于基板80的挠曲而具有不均匀厚度。例如，对于靠近基板80的边缘布置的衬底10，由于基板80的弯曲，连接层62可以朝向基板80的中心而具有越来越大的厚度。在图4B中针对最外侧的衬底10示意性示出了这种情况。
当随后再次将该装置冷却下来时，由于不同部件的CTE不同，基板80从其初始的预弯折形式变形到基本平坦的形式，这类似于上文已经结合图2C所述的情况。连接层62固化(硬化)并保持其不均匀形式(连接层62具有不一致的厚度)，从而导致衬底10挠曲，如图4C中示意性所示。连接层62的不均匀厚度以及衬底10的挠曲可能对功率半导体模块装置的性能和可靠性造成负面影响。
为了防止连接层62在制造期间变得过薄(小于期望的最小厚度)，可以在衬底10中的每个衬底和基板80之间布置间隔体82。在图4A-4C中示意性地示出了这样的间隔体82。例如，可以在布置其上具有连接层62的衬底10之前，在基板80上布置一个或多个间隔体82。间隔体82可以是独立元件，或者可以与基板80一体形成。间隔体82可以具有任何适当形式，并且可以布置在基板80上的任何适当位置上。
通常，使用尽可能少的间隔体82以便节省成本。根据一个示例，在矩形半导体衬底10的每个拐角下方布置一个间隔体82。在借助于连接层62将衬底10结合到基板80时，形成连接层62的材料在加热步骤期间通常是液态或粘性的，如上文已经描述的那样。连接层62的液态或粘性材料可以在水平方向x、z上移位到某一程度，并且连接层62的厚度可能至少在一些区域中减小。间隔体82防止衬底10移动得更靠近基板80。然而，由于基板80的弯曲，可能衬底10的至少一侧(例如，更靠近基板80的中心的一侧)不直接接触相应间隔体82。这是因为所得连接层62的厚度可以保持大于相应间隔体82的高度h1。在将衬底10安装/结合到基板80上之后，间隔体82可以保持在衬底10和基板80之间。间隔体82可以具有例如圆形或方形的截面。然而，任何其他截面也是可能的。根据一个示例，间隔体82具有细长形式。亦即，间隔体82在第二水平方向z上的长度可以显著大于间隔体82在垂直于第二水平方向z的第一水平方向x上的宽度。例如，一个间隔体82可以沿衬底10的长度或宽度的至少50％、至少75％或甚至至少90％延伸。间隔体82的数量以及其形状和外形尺寸可以取决于例如相应衬底10的尺寸和形状。
在上文已经针对图4A-4C所描述的常规功率半导体模块装置中，所有间隔体82在基板80上方具有相同的高度h1。一般将这一高度h1选择为匹配连接层62的最小期望厚度。
现在参考图5A-5C中所示的示例，间隔体82中的至少一些间隔体具有比其他间隔体更大的高度。亦即，可以具有至少两种间隔体82。在图5A-5C中例示的实施例中，装置包括在垂直方向y上具有第一高度h1的第一种间隔体822、以及在垂直方向y上具有大于第一高度h1的第二高度h2的第二种间隔体824。根据一个示例，第二高度h2比第一高度h1大20μm和500μm之间。
如上文已经描述的，在已经执行加热步骤之后，基板80上布置的多个衬底10中的至少一些衬底可能甚至不会接触所有相应间隔体82。如针对最靠近基板80的边缘(那里弯曲通常更突出)布置的衬底10示意性所示的那样，这样的衬底10可能不会接触更靠近基板80的中心布置的间隔体822。亦即，由于基板80的弯曲，可能根本不需要一些间隔体822，这是因为连接层62在相关区域中的厚度一般无论如何都大于定义的最小厚度。因此，还可以省去第一种间隔体822中的至少一些。通常，第一种间隔体822的第一高度h1因此可以在例如0和400μm之间。
可以更靠近基板80的边缘布置的第二种间隔体824具有大于第一高度h1的第二高度h2。可以充分选择第二种间隔体824的第二高度h2，以便形成与图4A-4C中所示的装置相比在垂直方向y上具有更一致厚度的连接层62。具体而言，更靠近基板80的边缘布置的更高的第二种间隔体824防止相应衬底10移动得更靠近基板80。因此，尽管连接层62的材料在加热步骤期间是流体，但相应衬底10的取向在水平方向上可能不是平坦的，而是稍微倾斜的。这在图5B中被示意性地示出。当随后将该装置冷却下来时，基板80从其初始弯曲形状弯折成基本平坦的形状，从而实现衬底10的基本平坦的取向。这在图5C中被示意性地示出。
更高的第二种间隔体824防止相应衬底10的一侧比衬底10的下方布置第一种间隔体822的另一侧移动得更靠近基板80。
通常，至少一个间隔体82被布置于衬底10的第一半下方，并且至少一个间隔体82被布置于相应衬底10的第二半下方。衬底10的第一半和第二半可以由将衬底10划分成基本相似两半的平面A限定，如在图5A中示意性所示的那样。根据一个示例，对于功率半导体模块装置的至少一个衬底10(图5A-5C的示例中的左右衬底10)而言，在衬底10的第一半下方(在衬底10的第一半和基板80之间)布置一个或多个第一种间隔体822，并且在同一衬底10的第二半下方(在衬底10的第二半和基板80之间)布置一个或多个第二种间隔体824，其中，与更靠近基板80的边缘布置的第二半相比，衬底10的第一半被布置得更靠近基板80的中心。一个或多个第二种间隔体824的高度h2可以取决于其相对于平面A的位置。亦即，如果一个或多个第二种间隔体824被布置得更靠近平面A(更靠近衬底10的中心)，则可以将其高度h2选择得较大。如果一个或多个第二种间隔体824被布置得更远离平面A(更靠近衬底10的边缘)，则可以将其高度h2选择得稍微较小。然而，在任何情况下，一个或多个第二种间隔体824的高度h2大于一个或多个第一种间隔体822的高度h1。如上文已经描述的，还可以针对衬底10中的至少一个衬底省去第一种间隔体822。亦即，根本不在相应衬底10的第一半下方布置任何间隔体，而在相应衬底10的第二半下方布置一个或多个第二种间隔体824。
例如，如果在基板80上布置奇数数量的衬底10，可以有一个衬底10(图5A-5C的示例中的中间衬底10)基本布置于基板80的中心处。可以在此类衬底10下方仅布置第一种间隔体822，而不布置第二种间隔体824，如针对图5A-5C中的中间衬底10示意性所示的那样。这是因为此类衬底10一般不容易发生上文针对图4A-4C所述的问题，原因在于基板80的在相应衬底10的第一半下方的弯曲大致与在相应衬底10的第二半下方的弯曲对称。
通过选择一个或多个第二种间隔体824的高度h2，可以调节相应衬底10的最终取向。例如，如果第二高度h2为200μm并且第一高度h1至少比第二高度h2小20μm，那么这可能导致仍轻微倾斜的衬底10，如图5C中示意性所示的那样。具体而言，在将该装置冷却下来之后，与第二半相比，衬底10的第一半可以在基板80的第一表面上方是略高的。相应衬底10的两个最外侧边缘之间的高度差d2可以介于例如50和100μm之间。与图4A-4C的装置中获得的高度差d1(参见图4C)相比，这一高度差d2是显著减小的。然而，仍然还有倾斜。如果进一步将第二高度h2增大到例如250μm，那么所得高度差d2可以基本为零。通过更进一步将第二高度h2增大到例如300μm或更大，这可以获得其他方向上的倾斜。亦即，在将该装置冷却下来之后，与第一半相比，衬底10的第二半可以在基板80的第一表面上方是略高的。这可以导致相应衬底10的两个最外侧边缘之间的介于例如-50和-150μm之间的高度差d3(负倾斜值是因为倾斜的方向不同)。这在图6中被示意性地示出。第二高度h2的值200μm、250μm和300μm仅仅为示例。具体值和最终高度差取决于衬底10的外形尺寸和位置以及基板80的外形尺寸和弯曲。

Claims (13)

1.一种功率半导体模块装置，包括：
基板(80)；
布置于所述基板(80)的第一表面上的多个衬底(10)；
多个连接层(62)，其中，所述多个连接层(62)中的每个连接层布置于所述多个衬底(10)中的不同一个衬底和所述基板(80)之间并且永久性地将相应衬底(10)附着到所述基板(80)；以及
多个间隔体(82、822、824)，其中，所述多个间隔体(82)中的每个间隔体布置于所述多个衬底(10)中的一个衬底和所述基板(80)之间并且嵌入相应的所述连接层(62)的材料中，
其中，以下被应用于所述多个衬底(10)中的至少一个衬底：
在所述相应衬底(10)的第一半下方不布置间隔体(82、822、824)或者布置在垂直于所述基板(80)的所述第一表面的垂直方向(y)上具有第一高度(h1)的一个或多个第一种间隔体(822)；以及
在所述相应衬底(10)的第二半下方布置在所述垂直方向(y)上具有第二高度(h2)的一个或多个第二种间隔体(824)，其中，所述第二高度(h2)大于所述第一高度(h1)。
2.根据权利要求1所述的功率半导体模块装置，其中，所述一个或多个第一种间隔体(822)布置于所述相应衬底(10)的所述第一半下方，并且所述第二高度(h2)比所述第一高度(h1)大20μm和500μm之间。
3.根据权利要求1或2所述的功率半导体模块装置，其中，所述一个或多个第一种间隔体(822)中的每个第一种间隔体具有介于0μm和400μm之间的第一高度(h1)。
4.根据权利要求1到3中的任一项所述的功率半导体模块装置，其中，所述一个或多个第二种间隔体(824)中的每个第二种间隔体具有介于20μm和900μm之间的第二高度(h2)。
5.根据权利要求1到4中的任一项所述的功率半导体模块装置，其中，所述相应衬底(10)的所述第二半被布置得比所述相应衬底(10)的所述第一半更靠近所述基板(80)的边缘。
6.根据前述权利要求中的任一项所述的功率半导体模块装置，其中，所述基板(80)是平坦的。
7.根据前述权利要求中的任一项所述的功率半导体模块装置，其中，所述基板(80)包括金属材料层。
8.根据前述权利要求中的任一项所述的功率半导体模块装置，还包括布置于所述多个衬底(10)中的每个衬底的顶表面上的至少一个半导体主体(20)，其中，所述衬底(10)的所述顶表面是背对着所述基板(80)的表面。
9.根据前述权利要求中的任一项所述的功率半导体模块装置，其中，所述多个连接层(62)是焊料层。
10.一种用于功率半导体模块的基板(80)，所述基板(80)包括：
金属材料层；以及
多个间隔体(82、822、824)，所述多个间隔体(82、822、824)包括至少一个在垂直于所述金属材料层的第一表面的垂直方向(y)上具有第一高度(h1)的第一种间隔体(822)、以及至少一个在所述垂直方向(y)上具有大于所述第一高度(h1)的第二高度(h2)的第二种间隔体(824)。
11.根据权利要求10所述的基板(80)，其中，所述金属材料层具有凸起挠曲。
12.一种用于形成功率半导体模块装置的方法，所述方法包括：
在基板(80)的第一表面上布置多个衬底(10)，其中，固态的连接层(62)布置于所述基板(80)和所述多个衬底(10)中的每个衬底之间；
加热其上布置了所述多个衬底(10)和多个连接层(62)的所述基板(80)，从而液化所述多个连接层(62)的材料；以及
冷却其上布置了所述多个衬底(10)和所述多个连接层(62)的所述基板(80)，从而使所述多个连接层(62)的材料固化，
其中，以下被应用于所述多个衬底(10)中的至少一个衬底：
在相应衬底(10)的第一半下方不布置间隔体(82、822、824)或者布置在垂直于所述基板(80)的所述第一表面的垂直方向(y)上具有第一高度(h1)的一个或多个第一种间隔体(822)；以及
在所述相应衬底(10)的第二半下方布置在所述垂直方向(y)上具有第二高度(h2)的一个或多个第二种间隔体(824)，其中，所述第二高度(h2)大于所述第一高度(h1)。
13.根据权利要求12所述的方法，其中，
在加热其上布置了所述多个衬底(10)和所述多个连接层(62)的所述基板(80)之前，所述基板(80)具有凸起挠曲，并且
在冷却其上布置了所述多个衬底(10)和所述多个连接层(62)的所述基板(80)的步骤期间，所述基板(80)从其凸起形式变形到平坦形式。
CN202310543009.6A 2022-05-16 2023-05-15 功率半导体模块装置及其制造方法 Pending CN117080171A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP22173412.2 2022-05-16
EP22173412.2A EP4280271A1 (en) 2022-05-16 2022-05-16 Power semiconductor module arrangement and method for producing the same

Publications (1)

Publication Number Publication Date
CN117080171A true CN117080171A (zh) 2023-11-17

Family

ID=81654869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310543009.6A Pending CN117080171A (zh) 2022-05-16 2023-05-15 功率半导体模块装置及其制造方法

Country Status (3)

Country Link
US (1) US20230369175A1 (zh)
EP (1) EP4280271A1 (zh)
CN (1) CN117080171A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228352A (ja) * 2003-01-23 2004-08-12 Mitsubishi Electric Corp 電力半導体装置
DE102015114522B4 (de) * 2015-08-31 2017-07-13 Infineon Technologies Ag Verfahren zum Auflöten eines ersten Lötpartners auf einen zweiten Lötpartner unter Verwendung von Abstandhaltern
EP3499649B1 (en) * 2017-12-14 2024-09-04 Infineon Technologies AG Power semiconductor module arrangement
EP3937226A1 (en) * 2020-07-06 2022-01-12 Infineon Technologies AG Base plate for a semiconductor module arrangement and method for producing a base plate
EP3955288A1 (de) * 2020-08-13 2022-02-16 Siemens Aktiengesellschaft Leistungsmodul mit einer verbindungsschicht aufweisend eine lotschicht und einen abstandshalter, elektrisches gerät mit dem leistungsmodul und verfahren zur herstellung des leistungsmoduls
EP3958302A1 (de) * 2020-08-17 2022-02-23 Infineon Technologies AG Bodenplatte für ein halbleitermodul und verfahren zum herstellen einer bodenplatte

Also Published As

Publication number Publication date
US20230369175A1 (en) 2023-11-16
EP4280271A1 (en) 2023-11-22

Similar Documents

Publication Publication Date Title
CN108242401B (zh) 用于制造电子模块组件的方法和电子模块组件
US11437311B2 (en) Semiconductor module and method for producing the same
US5506446A (en) Electronic package having improved wire bonding capability
US11581230B2 (en) Power semiconductor module and a method for producing a power semiconductor module
US20230170287A1 (en) Power semiconductor module, method for assembling a power semiconductor module and housing for a power semiconductor module
CN109216234B (zh) 用于处理半导体衬底的设备和方法
US20220359319A1 (en) Power semiconductor module arrangement
US11935811B2 (en) Baseplate for a semiconductor module and method for producing a baseplate
US20220051960A1 (en) Power Semiconductor Module Arrangement and Method for Producing the Same
CN113206048B (zh) 半导体装置及其制造方法
US20220005708A1 (en) Base Plate for a Semiconductor Module Arrangement and Method for Producing a Base Plate
EP4280271A1 (en) Power semiconductor module arrangement and method for producing the same
JP2011526422A (ja) 高温で使用するためのプレーナ型電力電子構成素子およびその製造方法
EP4428914A1 (en) Power semiconductor module arrangement
CN110943057A (zh) 功率半导体模块装置
EP4270466A1 (en) Power semiconductor module arrangements and methods for producing power semiconductor module arrangements
EP4084062A1 (en) Power semiconductor module arrangement
EP3951866A1 (en) Semiconductor substrate arrangement and method for producing the same
EP4307359A1 (en) Power semiconductor module arrangement and method for producing the same
US20240222234A1 (en) Package with low-warpage carrier
JP2024038590A (ja) 半導体装置および半導体装置の製造方法
JP2001308229A (ja) 電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication