CN1307702C - 电子装置的制造方法 - Google Patents

电子装置的制造方法 Download PDF

Info

Publication number
CN1307702C
CN1307702C CNB031217672A CN03121767A CN1307702C CN 1307702 C CN1307702 C CN 1307702C CN B031217672 A CNB031217672 A CN B031217672A CN 03121767 A CN03121767 A CN 03121767A CN 1307702 C CN1307702 C CN 1307702C
Authority
CN
China
Prior art keywords
welding
condition
connection
temperature
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031217672A
Other languages
English (en)
Other versions
CN1442892A (zh
Inventor
山下志郎
原田正英
山本健一
山田宗博
木本良辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1442892A publication Critical patent/CN1442892A/zh
Application granted granted Critical
Publication of CN1307702C publication Critical patent/CN1307702C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Investigating And Analyzing Materials By Characteristic Methods (AREA)

Abstract

在线路板上焊接电子元件的场合，过去只考虑锡焊的温度曲线给电子元件的热冲击、湿润等的锡焊，完全不考虑回流条件给焊接后的焊接界面强度的影响等。因此经常发生在热负荷大的焊接部位焊接强度降低、界面断裂的问题。本发明解决这一问题，方法如下：在线路板的电极部分上使用熔融温度固定的温度曲线进行焊接，根据分别进行焊接面强度评价试验求出的焊接面强度不降低的合适回流范围，取根据热负荷唯一决定的焊接面的化合物厚度为基准，求出具有一个温度峰值的任意温度曲线下的合适回流范围。通过在这一合适回流范围内进行焊接，可以实现批量生产时焊接面强度不降低的焊接。

Description

电子装置的制造方法
技术领域
本发明涉及计算为在电子电路线路板上焊接代表半导体装置的电子元件的焊接条件的方法。
背景技术
如图7所示，使用焊块在线路板上焊接电子元件的场合，锡焊的温度曲线，通过考虑给电子元件的热冲击、湿润性等的锡焊性来决定(仲田周次：将来的微焊接技术，工业考察会，1991年，P174-P179)
另外，有各种回流装置，根据焊接的电子元件和线路板的大小，其焊接条件也各异。
这些焊接条件，也就是加热条件，主要由焊锡的湿润性和电子元件的耐热温度决定。
其代表性回流条件在图1中表示，图2表示图1的220℃以上的部分。
发明内容
现有技术对回流条件给焊锡焊接后的焊接强度给予的影响等完全没有考虑。
也就是说，在图1那样的回流条件下，在一个线路板上焊接多个大小不同的电子元件(包含半导体装置)的场合，由于热容量差别的存在，小电子元件的焊接部分遭受大的热经历。热负荷大的话，焊接界面的强度降低，会发生界面断裂的问题。
另外在重新加工的场合，其周围存在的电子元件的焊接部分遭受热经历，再增加重新加工的次数的话，热经历累积。若热经历这样积累，电子元件和线路板的焊接部分热负荷变大，因此，焊接界面断裂的可能性增大。
这些问题，特别是作为用于焊接的焊锡，使用以Sn为主要成分、至少包含Ag或Cu中之一的无铅焊锡(特别，Sn-3(重量％)Ag-0.5(重量％)Cu)的话，在热负荷下明显变脆。这是因为，无铅焊锡含有很多容易与电极部分的金属反应的Sn，另外因为焊锡的熔点也比Sn37Pb高因而工作温度高，对界面强度的影响大的缘故。
发明内容
本申请包含的发明的一个目的是，在使用无铅焊锡把电子元件组装在电子线路板的电极上的场合，提高电子装置的焊接可靠性。
本申请包含的发明的另一个目的是，提供适合这样的焊接的回流条件，提供适合这样焊接的半导体装置。
上述目的通过下面的方法得以解决。
在用含Ag、Cu和以Sn作为主成分的无铅焊锡焊接具有以Ni和P(镍和磷)作为主成分的金属层的半导体装置和装备有端子的电子电路线路板的场合，把在电子电路的金属层和电子电路线路板的端子之间配置的焊锡在220℃以上250℃以下的温度下加热40秒以上80秒以下焊接的话，因为可以提高电子电路线路板和半导体装置之间的焊接可靠性，因此也可以提高电子装置的可靠性。
上述加热条件的220℃以上的平均升温速度或者平均冷却速度在0.7℃/s(℃/秒)以上4.0℃/s以下的话，可以进一步提高焊接的可靠性。
对于上述加热条件，把焊锡在230℃以上的温度下加热35秒以上可以进一步提高焊接的可靠性。
本发明还包括：
一种电子装置的制造方法，其特征在于，在含有形成在电子电路线路板上的镍和磷的电极焊盘上印刷Sn3Ag0.5Cu无铅焊锡糊，利用其最高温度为220℃以上250℃以下，其熔点以上的熔化时间为40秒以上80秒以下的连接条件，加热形成Sn3Ag0.5Cu无铅焊锡的半导体装置的该无铅焊锡糊和在所述电子电路线路板上印刷的无铅焊锡糊，连接所述半导体装置和所述电子电路线路板之间。
附图说明
图1是表示使用焊锡块焊接的电子元件向一般线路板的焊接条件的图。
图2是表示使用焊锡块焊接的电子元件向一般线路板的焊接条件中220℃以上的部分的图。
图3是表示第一实施例中向3个元件组件向测试线路板的焊接条件的图。
图4是在第二实施例中，对于在上述元件组件上形成焊块、用焊锡糊焊接在线路板上的样品的冲击弯曲试验评价结果的图。
图5是表示在第二实施例中根据上述冲击弯曲试验评价结果求出的最高温度250℃的场合的合适焊接条件的图。
图6是表示在第二实施例中根据上述冲击弯曲试验评价结果求出的最高温度250℃的合适焊接条件的220℃以上部分的图。
图7是表示焊接电子元件和电子电路线路板的流程的图。
图8是表示求出焊接面强度不降低的合适回流范围的方法的流程图。
图9是表示使熔融温度固定的温度曲线的例子(固定250℃)的图。
图10是表示具有一个峰值的温度曲线的例子的图。
图11是表示在具有一个峰值的曲线中，焊锡熔点以上的部分用半个正弦波近似，分割成小区间的例子的图。
图12是表示在第三实施例中对根据固定温度的曲线焊接的焊锡块进行剪切试验的评价结果的图。
图13是表示在第三实施例中根据对按照固定温度曲线焊接的焊锡块进行剪切试验的评价结果求出的合适回流范围的图。
图14是表示在第三实施例中对根据固定温度曲线焊接的焊锡块使用扫描电子显微镜进行断面观察的例子(250℃下熔融180s)的图。
图15是在第三实施例中从对根据固定温度曲线焊接的焊锡块的断面扫描电子显微镜照片求出化合物的厚度、表示熔融温度的倒数和化合物的厚度的平方的关系的阿雷尼乌斯图。
图16是表示在第三实施例中对于具有一个峰值的曲线条件的焊接温度合适回流范围的图。
图17是表示在第四实施例中对根据固定温度曲线焊接的焊锡块进行剪切试验的评价结果。
图18是表示在第四实施例中根据对按照固定温度曲线焊接的焊锡块进行剪切试验的评价结果求出的合适回流范围的图。
图19是表示在第四实施例中对根据固定温度曲线焊接的焊锡块使用扫描电子显微镜进行断面观察的例子(250℃下熔融180s)的图。
图20是在第四实施例中从根据固定温度曲线焊接的焊锡块的断面扫描电子显微镜照片求出化合物的厚度、表示熔融温度的倒数和化合物的厚度的平方的关系的阿雷尼乌斯图。
图21是表示在第四实施例中对于具有一个峰值的曲线条件的焊接温度合适回流范围的图。
有关附图标号的说明：
1表示电子部件的耐热极限连接条件；2表示焊锡润湿良好的最低温度极限条件；3表示通常焊锡连接适当条件；4表示测试线路板连接时的部件A的连接条件；5表示测试线路板连接时的部件B的连接条件；6表示测试线路板连接时的部件C的连接条件；7表示连接可靠性不低的极限连接条件；106表示一定温度的曲线；107表示熔化时间；108表示具有1个尖峰的曲线；109表示使具有1个尖峰的曲线近似正弦半波的熔点以上的部分；110表示分割使具有1个尖峰的曲线近似正弦半波的熔点以上的部分的微小区间；111表示焊锡破坏的方式的凡例；112表示在焊锡和金属化的连接部界面中破坏的方式的凡例；113表示化合物厚度；114表示考虑凸起形成时的连接界面强度的适当回流极限；115表示在凸起和线路板总热负荷中，考虑每回流1次的连接界面强度的适当回流极限；116表示在凸起的形成、线路板的连接、重复一次作业的总热负荷中，考虑每重复1次回流的连接界面强度的适当回流极限；117表示在凸起的形成、线路板的连接、重复一次作业的总热负荷中，考虑每重复1次回流的接触界面强度的适当回流极限；121表示界面破坏发生的凡例；123表示在线路板中破坏的方式的凡例。
具体实施方式
(第一实施例)
使用图7的流程说明本发明的焊接技术。
图7(a)是焊锡加热前的状态，图7(b)是焊锡加热后的状态。
在电子电路线路板14上在构成电子电路一部分的Cu电极焊盘(或称配线)10上形成用无电解Ni-P镀的金属层和印刷Sn3Ag0.5Cu的焊锡糊的焊锡层。
电子元件9在背面形成电极10，在电极10上形成Ni金属层11，在金属层11上把Sn3Ag0.5Cu的焊锡珠进行初始回流，由此形成焊块12。
在3个这样的电子元件A(边缘28mm，256管脚，1.27mm间距，焊盘直径0.6mm)、电子元件B(边缘18mm，256管脚，0.8mm间距，焊盘直径0.4mm)和电子元件C(边缘5mm，8管脚，1.27mm间距，焊盘直径0.6mm)的半导体制品(元件组件)上形成焊块，然后焊接到电子电路线路板上。
图3表示向电子电路线路板上的焊接条件。
如图3所示，元件A的焊块的形成在最高温度240℃、217℃以上的熔融时间30s的条件下进行，元件B的焊块的形成在最高温度245℃、217℃以上的熔融时间34s的条件下进行，元件C的焊块的形成在最高温度255℃、217℃以上的熔融时间38s的条件下进行。
使用以上条件制造20个焊接电子元件的电子线路板，进行回流、冲击弯曲试验，评价其焊接可靠性。
尽管是在所有元件组件上面中央部分的温度在图1所示的焊接条件内焊接的，最小的、而且焊接条件达到最高温度255℃的元件C的20个中有7个测试线路板上从焊接面断裂。
由此可以了解，即使以图1的曲线数据焊接，也存在焊接不良的可能。
(第二实施例)
对于边缘25mm、256管脚(1.27mm间距，焊盘直径0.6mm)的元件组件，用焊锡珠形成焊块以后，使用焊锡糊在测试线路板上焊接。焊锡珠使用Sn3Ag0.5Cu(珠直径0.75mm)，焊锡糊使用Sn3Ag0.5Cu，电极焊盘上使用作为金属的无电解Ni-P镀层(厚度8mm)。焊块的形成在最高温度240℃、217℃以上的熔融时间40s的条件下进行。向线路板上的焊接条件，取最高温度为230℃、240℃、250℃，取Sn3Ag0.5Cu糊的熔点217℃以上的熔融时间为40s、90s、160s、240s。焊接后进行冲击弯曲试验，评价焊接可靠性。图4表示冲击弯曲试验的结果。从图4看出，在250℃、90s以上，240℃、160s以上的场合下在焊接面处发生断裂。但是在250℃、40s，240℃、90s以下的场合下在冲击弯曲试验不破坏，有良好的焊接。从上述可以求出，不降低焊接可靠性的区域是在最高温度250℃的场合220℃以上的熔融时间在80s以内、在最高温度240℃的场合220℃以上的熔融时间在150s以内的合适条件。图5表示向线路板上焊接的合适条件中最高温度是250℃的场合。图6表示图5的220℃以上的部分。
如从图5和图6所知，在制造使用在Ni和P作为主要成分的金属层上形成的Sn-Ag-Cu(锡、银、铜)系列的无铅焊锡形成焊块的半导体装置和具有装备有电极的电子电路线路板的电子装置时，通过把无铅焊锡在220℃以上250℃以下的温度区域加热40秒以上80秒以下，可以提高焊接可靠性。
另外可以知道，在图6的217℃以上的范围内使加热温度的平均升温速度或者平均冷却速度在0.7℃/s以上4.0℃/s以下，更能提高焊接可靠性。
此外可以知道，通过把焊锡在250℃以下230℃以上的温度下加热35秒以上，更能提高焊接可靠性。
此外，在具有使用以Ni和P作为主要成分的金属层上形成的Sn-Ag-Cu系列的无铅焊锡构成的焊块的半导体装置中，把表示上述无铅焊锡在220℃以上250℃以下的温度区域加热40秒以上80秒以下的信息由半导体装置制造商和电子元件制造商随同电子元件用书面或因特网公开使用该半导体装置的话，作为电子元件的用户的电子装置制造商(组装制造商)可以提供高焊接可靠性的电子电路装置。
(第三及第四实施例)
下面，为更广泛地使用这些焊接条件，增加研究结果知道，最好用下面的方法产生曲线。
此外，在用于研究的电极上形成的镀层的膜质，因为批量、电镀材料的制造元素、电镀装置的不同，与上述实施例多少有些不同。
图8表示求出焊接面强度不降低的温度曲线的方法的流程图。首先，在线路板的焊接焊盘上焊接使熔融时间和熔融温度变化的焊锡。为简单起见，用图9表示的熔融温度固定的温度曲线执行焊接。其后，在各种条件下进行剪切试验，通过该试验求出在焊接面处不发生破坏的合适回流条件的范围。根据这一要素实验中的合适回流范围判定焊接温度曲线是否合适。
但是，因为这样求出的合适回流范围是固定温度的加热曲线，因此不能原封不动地使用和图10那样批量生产时使用的、具有峰值的曲线不同的合适回流范围。因此，根据对是否发生界面破坏由热负荷决定，同样由热负荷决定的化合物的厚度相同的物体能给出相同的热负荷的考虑出发，通过计算，变换固定温度的加热曲线下的合适回流范围为具有峰值的加热曲线的合适回流范围。根据佐藤等人发表的“高可靠性微焊接技术”，工业考察会，P233-239，可以知道，化合物的厚度服从公式(1)、公式(2)表示的扩散的
Figure C0312176700081
规则。
&KHgr; = 2 Dt 公式(1)
D＝Deexp(-Q/kT)             公式(2)
X(μm)：扩散距离(化合物厚度)       T(K)：焊锡熔融温度
D(μm2/s)：找出的扩散常数          D0(μm2/s)：频度因子
t(s)：时间(熔点以上的熔融时间)     Q(ev)：活性能
                                   k(eV/K)：波尔兹曼常数(＝8.62X10-5)
T - 217 = ( T max - 217 ) sin ( π t m · t ) 公式（3）
Tmax：最高温度(℃)，tm：217℃以上的熔融时间(s)
X 2 = Σ 2 D 0 exp ( - Q k T i ) . Δ t i = 2 D 0 { - Q k ( 250 + 273 ) } . t 250 公式（4）
t250：250℃的固定温度曲线换算熔融时间(s)
通过求出作为公式(2)中的扩散常数的频度因子D0和活性能Q，化合物的厚度可以通过决定熔融温度和熔融时间唯一决定。因此，首先观察焊锡和接触焊盘的界面的断面，求出在这里形成的化合物的厚度，从这一求出的化合物厚度绘制阿雷尼乌斯图，求出式(2)的频度因子D0和活性能Q。于是，对于图11那样具有一个峰值的任意曲线用半个正弦波近似焊锡熔点以上的部分，把它分割为多个小区间，从得到的频度因子D0和活性能Q计算化合物厚度，通过将这些值全部加在一起求出在全热负荷下的化合物厚度。假设给出只生成这一厚度的化合物的热负荷的固定温度的加热曲线等价于具有一个峰值的这一曲线，从得到的固定温度加热曲线的条件下的范围，求出具有一个峰值的曲线的合适回流范围。公式(3)表示曲线的近似公式，公式(4)表示向250℃的固定温度曲线的变换公式。
根据上式，可以得到图10那样的具有一个峰值的曲线条件的焊接面强度不降低的合适回流范围。通过在这样得到的合适回流范围下进行焊锡焊接，可以得到在批量生产时焊接面强度不降低的焊接。
(第三实施例)
首先，对于具有由Cu/电解Ni镀层/Au金属构成的电极焊盘的线路板，在电极焊盘上熔融焊接Sn3Ag0.5Cu的焊锡珠，形成焊块。此时的焊接条件是如图9所示的固定温度曲线，在熔融温度为230℃、240℃、250℃下分别使熔融时间为5s、10s、30s、60s、120s、180s变化来形成焊块。其后，对于形成的焊块实行剪切试验。图12表示剪切试验的结果。同时，从剪切试验结果求出此次评价的金属的合适回流范围。图13表示合适回流范围。判断焊接面强度降低的基准通过断裂方式执行，假设所有的焊块在焊锡内断裂的场合为强度不降低的话，则焊锡和金属的界面断裂方式即使存在一个焊块的场合也判断为强度降低。剪切焊块的数目分别为10个焊块。
接着，各个形成的焊块中对于熔融温度为230℃、240℃、250℃、熔融时间为180s的条件的焊块用扫描电子显微镜进行断面观察。图14表示观察照片的例子。从该照片求出化合物的厚度，用阿雷尼乌斯图表示熔融温度的倒数和找到的扩散常数的关系。图15表示阿雷尼乌斯图。根据该阿雷尼乌斯图从公式(1)、公式(2)的扩散的 规则求出频度因子D0和活性能Q。频度因子D0是D0＝5.56X106(mm2/s)，活性能Q为Q＝0.93(eV)。
接着，根据得到的频度因子D0和活性能Q的值把图13的合适回流范围变换成具有一个峰值的温度曲线中的合适回流范围。考虑Sn3Ag0.5Cu的焊锡珠的焊接条件是合适的，最高温度在225-260℃的范围内按1℃分割，熔融时间在10-100s的范围内按10s分割，如图11所示对具有一个峰值的全部温度曲线，用半个正弦波近似后将曲线分割成小区间，根据得到的频度因子D0和活性能Q的值使用公式(1)、公式(2)计算各小区间的化合物厚度，然后求出全热负荷的化合物厚度，建立数据库。在图13的合适回流范围内250℃的场合，因为在60s处的焊接面强度降低，因此认为该条件是适合-不适合的边界，通过上述数据库求出相当于在这一条件下焊接时的化合物厚度的具有一个峰值的温度曲线的范围。图16表示具有一个峰值的温度曲线中的合适回流范围。为简单起见，对于焊块的形成条件、向线路板的回流条件、重新加工时需要的热负荷条件所有都取相同的条件计算，也同时表示出考虑重新加工次数的合适回流范围。
下面对图16表示的得到的具有一个峰值的温度曲线中的合适回流范围进行验证。对于具有由Cu/电解Ni镀层/Au金属化构成的电极焊盘的线路板，电极焊盘上熔融焊接Sn3Ag0.5Cu的焊锡珠，形成焊块。熔融条件使用最高温度240℃、Sn3Ag0.5Cu的熔点217℃以上的熔融时间为20s、35s、50s、80s的具有一个峰值的温度曲线，对于各个样品施加热负荷1次到4次。其后，对形成的焊块进行剪切试验。剪切块数各取10个。其结果，217℃以上的熔融时间20s下焊接的，回流次数从1次到4次的回流样品全部在焊锡内断裂，而熔融时间35s回流4次的有一个、熔融时间50s回流3次以及4次的有一个、熔融时间80s回流2次、3次、4次的有一个在界面发生断裂方式。根据上述，可以验证图16的具有一个峰值的温度曲线中的合适回流范围是否确实。
(第四实施例)
下面，对于具有Cu/无电解Ni-P镀层/Au的金属化构成的电极焊盘的线路板，电极焊盘上熔融焊接Sn3Ag0.5Cu的焊锡珠，形成焊块。此时的焊接条件是如图9所示那样固定温度的曲线，在熔融温度230℃、240℃、250℃下变化熔融时间为5s、10s、30s、120s、180s，形成焊块。其后，对于形成的块，分别进行剪切试验。图17表示剪切试验结果。另外，从这一剪切试验强度求出此次评价的金属化的合适回流范围。图18表示合适回流范围。根据断裂方式执行判定焊接面强度降低的基准，假设所有块在焊锡内断裂的场合为强度不降低，则焊锡和金属化的界面处断裂的方式即使在1个块内存在的场合也判断为强度降低。剪切焊块的数目分别为10个焊块。
下面，在熔融温度230℃、250℃、270℃、熔融时间为180s的条件下形成焊块，使用扫描电子显微镜观察断面。图19表示观察照片的例子。从该照片求出化合物的厚度，把熔融温度的倒数和找到的扩散常数的关系用阿雷尼乌斯图表示。图20表示阿雷尼乌斯图。根据该阿雷尼乌斯图从公式(1)、公式(2)的扩散的
Figure C0312176700111
规则求出频度因子D0和活性能Q。频度因子D0是D0＝5.77(mm2/s)，活性能Q为Q＝0.31(eV)。
下面，根据得到的频度因子D0和活性生能Q的值把图18的合适回流范围变换成具有一个峰值的温度曲线中的合适回流范围。考虑Sn3Ag0.5Cu的焊锡珠的焊接条件是合适的，最高温度在225-260℃的范围内按1℃分割，熔融时间在10-100s的范围内按10s分割，如图11所示对具有一个峰值的全部温度曲线，用半个正弦波近似后曲线分割成小区间，根据得到的频度因子D0和活性能Q的值使用公式(1)、公式(2)计算各小区间的化合物厚度，然后求出全热负荷的化合物厚度，建立数据库。在图18的合适回流范围中250℃的场合，因为在60s的焊接面强度降低，因此认为该条件是适合-不适合的边界，通过上述数据库求出相当于在该条件下焊接场合的化合物厚度的具有一个峰值的温度曲线的范围。图21表示在具有一个峰值的曲线条件下的焊接温度合适回流范围。为简单起见，对于焊块的形成条件、向线路板的回流条件、重新加工时需要的热负荷条件所有都取相同的条件计算，也同时表示出考虑重新加工次数的合适回流范围。
下面对图21得到的具有一个峰值的温度曲线中的合适回流范围进行验证。对于具有由Cu/电解Ni镀层/Au金属化构成的电极焊盘的线路板，电极焊盘上熔融焊接Sn3Ag0.5Cu的焊锡珠，形成焊块。熔融条件使用最高温度240℃、Sn3Ag0.5Cu的熔点217℃以上的熔融时间为15s、25s、35s、60s的具有一个峰值的温度曲线，对于各个样品施加热负荷1次到4次。其后，对形成的焊块进行剪切试验。剪切块数各取10个。其结果，在217℃以上熔融时间15s下焊接的，回流次数从1次到4次回流的样品全部在焊锡内断裂，而熔融时间25s回流4次的有一个、熔融时间35s回流3次以及4次的有一个、熔融时间60s回流2次、3次、4次回流的有一个在界面发生断裂方式。根据上述，可以验证图21的具有一个峰值的温度曲线中的合适回流范围是否确实。
对于历来完全不考虑伴随由于热容量差别和重新加工等引起的热负荷增大而产生的焊接面强度降低的问题，通过使用本发明，对于图16所示那样具有一个峰值的任意曲线，可以求出焊接面强度不降低、获得良好焊接的合适回流范围。
如上所述，使用本申请记载的发明可以抑制电子装置焊接面强度降低。
此外，本申请的发明是关于半导体装置的发明，具有工业利用的可能性。

Claims (3)

1.一种电子装置的制造方法，其特征在于，在含有形成在电子电路线路板上的镍和磷的电极焊盘上印刷Sn3Ag0.5Cu无铅焊锡糊，利用其最高温度为220℃以上250℃以下，其熔点以上的熔化时间为40秒以上80秒以下的连接条件，加热形成Sn3Ag0.5Cu无铅焊锡的半导体装置的该无铅焊锡糊和在所述电子电路线路板上印刷的无铅焊锡糊，连接所述半导体装置和所述电子电路线路板之间。
2.权利要求1所述电子装置的制造方法，其特征在于，在所述连接条件220℃以上的平均升温速度或者平均冷却速度为0.7℃/秒以上4.0℃/秒以下。
3.权利要求2所述电子装置的制造方法，其特征在于，把所述焊锡在230℃/秒以上的温度下加热35秒以上。
CNB031217672A 2002-02-28 2003-02-28 电子装置的制造方法 Expired - Fee Related CN1307702C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP52621/2002 2002-02-28
JP2002052621 2002-02-28
JP52621/02 2002-02-28
JP363219/02 2002-12-16
JP363219/2002 2002-12-16
JP2002363219A JP4136641B2 (ja) 2002-02-28 2002-12-16 半導体装置の接続条件の算出方法

Publications (2)

Publication Number Publication Date
CN1442892A CN1442892A (zh) 2003-09-17
CN1307702C true CN1307702C (zh) 2007-03-28

Family

ID=27806915

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031217672A Expired - Fee Related CN1307702C (zh) 2002-02-28 2003-02-28 电子装置的制造方法

Country Status (5)

Country Link
US (1) US7217645B2 (zh)
JP (1) JP4136641B2 (zh)
KR (1) KR100560029B1 (zh)
CN (1) CN1307702C (zh)
TW (1) TWI222197B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101426344B (zh) * 2007-11-02 2011-03-16 上海华为技术有限公司 回流温度曲线设定方法及其装置
CN105921836A (zh) * 2014-10-24 2016-09-07 周杰 一种降低损坏率的贴片led灯的回流焊接方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6892925B2 (en) * 2002-09-18 2005-05-17 International Business Machines Corporation Solder hierarchy for lead free solder joint
US6854636B2 (en) * 2002-12-06 2005-02-15 International Business Machines Corporation Structure and method for lead free solder electronic package interconnections
US6917113B2 (en) * 2003-04-24 2005-07-12 International Business Machines Corporatiion Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
JP4726409B2 (ja) * 2003-09-26 2011-07-20 京セラ株式会社 半導体素子及びその製造方法
US7314819B2 (en) * 2005-06-30 2008-01-01 Intel Corporation Ball-limiting metallurgies, solder bump compositions used therewith, packages assembled thereby, and methods of assembling same
US7578966B2 (en) * 2005-06-30 2009-08-25 Intel Corporation Solders with intermetallic phases, solder bumps made thereof, packages containing same, and methods of assembling packages therewith
US9084377B2 (en) * 2007-03-30 2015-07-14 Stats Chippac Ltd. Integrated circuit package system with mounting features for clearance
KR100876646B1 (ko) * 2007-04-27 2009-01-09 한국과학기술원 취성파괴 방지를 위한 무전해 ＮｉＸＰ로 표면처리된전자부품의 접합 방법
KR200452423Y1 (ko) * 2009-01-23 2011-02-28 목준수 조립식 행거형 간판
KR101013842B1 (ko) * 2010-10-25 2011-02-14 지스텍코리아(주) 정보 안내 표시장치
JP6111584B2 (ja) * 2012-03-06 2017-04-12 三菱マテリアル株式会社 はんだバンプの製造方法
JP6513950B2 (ja) * 2015-01-07 2019-05-15 ナミックス株式会社 無洗浄フラックス、および半導体パッケージの製造方法
US11029677B2 (en) * 2017-12-29 2021-06-08 China Petroleum & Chemical Corporation Method of assessing reliability of electronics assemblies under drilling vibration conditions
CN110297013A (zh) 2018-03-23 2019-10-01 台达电子工业股份有限公司 焊锡制程方法
CN108848627B (zh) * 2018-07-13 2019-12-17 珠海格力电器股份有限公司 回流炉温区划分方法、装置及计算机可读存储介质
CN110909507A (zh) 2018-09-12 2020-03-24 台达电子工业股份有限公司 焊锡制程参数建议方法
CN114211081A (zh) * 2021-12-15 2022-03-22 航天科工防御技术研究试验中心 Sn基无铅多晶焊点的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237279A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd 半導体装置及びそれを用いた電子装置
JP2002043637A (ja) * 2000-07-24 2002-02-08 Aisin Seiki Co Ltd 熱電デバイス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG111958A1 (en) * 1998-03-18 2005-06-29 Hitachi Cable Semiconductor device
JP3444245B2 (ja) 1999-09-03 2003-09-08 日本電気株式会社 無電解ニッケル／金メッキへのはんだ付け方法、配線構造体、回路装置及びその製造方法
JP3619410B2 (ja) * 1999-11-18 2005-02-09 株式会社ルネサステクノロジ バンプ形成方法およびそのシステム
TW516984B (en) * 1999-12-28 2003-01-11 Toshiba Corp Solder material, device using the same and manufacturing process thereof
JP2001274539A (ja) 2000-03-28 2001-10-05 Matsushita Electric Works Ltd 電子デバイス搭載プリント配線板の電極接合方法
US6884707B1 (en) * 2000-09-08 2005-04-26 Gabe Cherian Interconnections
JP3640876B2 (ja) * 2000-09-19 2005-04-20 株式会社ルネサステクノロジ 半導体装置及び半導体装置の実装構造体
JP2002110799A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
US6564986B1 (en) * 2001-03-08 2003-05-20 Xilinx, Inc. Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
US6846735B1 (en) * 2002-09-05 2005-01-25 Bridge Semiconductor Corporation Compliant test probe with jagged contact surface
US6897141B2 (en) * 2002-10-23 2005-05-24 Ocube Digital Co., Ltd. Solder terminal and fabricating method thereof
JP3988710B2 (ja) * 2003-03-05 2007-10-10 三菱電機株式会社 金属電極を用いた接合方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237279A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd 半導体装置及びそれを用いた電子装置
JP2002043637A (ja) * 2000-07-24 2002-02-08 Aisin Seiki Co Ltd 熱電デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101426344B (zh) * 2007-11-02 2011-03-16 上海华为技术有限公司 回流温度曲线设定方法及其装置
CN105921836A (zh) * 2014-10-24 2016-09-07 周杰 一种降低损坏率的贴片led灯的回流焊接方法

Also Published As

Publication number Publication date
TWI222197B (en) 2004-10-11
CN1442892A (zh) 2003-09-17
US7217645B2 (en) 2007-05-15
JP2003324124A (ja) 2003-11-14
KR100560029B1 (ko) 2006-03-13
US20030230806A1 (en) 2003-12-18
KR20030071511A (ko) 2003-09-03
JP4136641B2 (ja) 2008-08-20
TW200308070A (en) 2003-12-16

Similar Documents

Publication Publication Date Title
CN1307702C (zh) 电子装置的制造方法
Tu et al. Effect of intermetallic compounds on the thermal fatigue of surface mount solder joints
TWI292355B (zh)
US4005454A (en) Semiconductor device having a solderable contacting coating on its opposite surfaces
Erich et al. Shear testing and failure mode analysis for evaluation of BGA ball attachment
CN101322232B (zh) 焊料设置及薄芯片热界面材料的热处理
CN1197682C (zh) 在铜和不锈钢之间形成接头的方法
CN108290250A (zh) 软钎焊接合部
US20150001280A1 (en) Method for joining metal materials
CN110364673A (zh) 具有局部焊接连接点的电池基片及其制造方法
JP4350753B2 (ja) ヒートシンク部材およびその製造方法
Nguyen et al. Enhancement of bonding strength in BiTe-based thermoelectric modules by electroless nickel, electroless palladium, and immersion gold surface modification
Tu et al. Study of micro-BGA solder joint reliability
Kobayashi et al. Effect of Power Cycling and Heat Aging on Reliability and IMC Growth of Sn‐5Sb and Sn‐10Sb Solder Joints
Sigelko et al. Overview of lead-free solders
CN109570813B (zh) 焊料合金和使用其的接合结构体
Msolli et al. Experimental characterization of the mechanical behavior of two solder alloys for high temperature power electronics applications
CN107442924A (zh) 焊料材料
EP0507718A1 (en) Low lead content Pb-Sn-Ag-Sb solder alloy useful in an interconnect metallization structure
JP2014147966A (ja) 接合材料、接合方法、接合構造、および半導体装置
Song et al. A comprehensive parallel study on the board level reliability of SAC, SACX and SCN solders
Cui et al. Reliability of die attach on DBC substrates with different Ni surface finishes using BiAgX solder
Islam et al. Comparative study of the dissolution kinetics of electrolytic Ni and electroless NiP layers by molten Sn3. 5Ag solder alloy
Vianco et al. Mechanical Properties and Interface Microstructure of SAC305 Solder Joints Made to a Ag-Pd-Pt Thick Film Metallization: Part 2—Isothermal Aging Effects
LIU et al. A Comparative Numerical Study of Thermo-Mechanical Behavior among Various IMC Joints under Thermal Cycling Condition

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS TECH CORP.

Free format text: FORMER OWNER: HITACHI CO., LTD.

Effective date: 20080307

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20080307

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Technology Corp.

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Ltd.

ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20140520

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140520

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Patentee before: Renesas Technology Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070328

Termination date: 20140228