CN101322232B - 焊料设置及薄芯片热界面材料的热处理 - Google Patents

焊料设置及薄芯片热界面材料的热处理 Download PDF

Info

Publication number
CN101322232B
CN101322232B CN2006800456588A CN200680045658A CN101322232B CN 101322232 B CN101322232 B CN 101322232B CN 2006800456588 A CN2006800456588 A CN 2006800456588A CN 200680045658 A CN200680045658 A CN 200680045658A CN 101322232 B CN101322232 B CN 101322232B
Authority
CN
China
Prior art keywords
scolder
treatment temperature
under
tim
technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800456588A
Other languages
English (en)
Other versions
CN101322232A (zh
Inventor
M·雷纳维卡
S·G·贾达夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101322232A publication Critical patent/CN101322232A/zh
Application granted granted Critical
Publication of CN101322232B publication Critical patent/CN101322232B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/08—Non-ferrous metals or alloys
    • B23K2103/12—Copper or alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

在散热器上附着焊料。所述焊料在低于约120℃的第一温度下第一回流。所述焊料在使得第一回流焊料具有升高的第二回流温度的温度下第二热老化。热老化处理导致将焊料用作热介面材料的芯片中的压应力降低。所述焊料具有可回流且无需使用有机焊剂而附着于芯片和散热片的成分。

Description

焊料设置及薄芯片热界面材料的热处理 
技术领域
本发明的实施例一般地涉及集成电路制作，更具体地说，涉及微电子器件的热管理技术。 
技术背景
散热片用于从集成电路(IC)等结构去除热量。IC芯片通常装配在处理器等微电子器件中。越来越大的处理器功耗导致在实际部署处理器时散热解决方案设计的热预算更紧。因此，通常需要热界面解决方案以使芯片更有效地排斥热量。 
各种技术已经被用于从芯片移除热量。这些技术包括无源和有源配置。一种无源配置涉及与封装芯片背面有热接触的导热材料。这种导热材料通常是热管、散热器、散热块、散热片或集成散热片(IHS)。IHS与芯片的粘附使用焊料等热界面材料(TIM)完成。TIM粘附在芯片背面和IHS的芯片侧。TIM的正确回流通常发生于280℃以上的温度。因为TIM的加热还会导致IHS和IC芯片的加热，随后的冷却会将显著的压应力传递到芯片。 
随着芯片厚度变得越来越薄，用焊剂在回流期间保护TIM成分会阻碍TIM粘附于IHS和芯片背面。如未能正常传导，焊剂辅助的TIM回流会导致芯片和IHS之间有显著的孔隙。 
附图简述 
为了说明获得实施例的方式，将参照附图说明的特定实施例对以上简要说明的实施例进行更具体的描述。可以理解这些附图仅描述不 必按比例绘制的典型实施例，因此不应被视为对其范围的限制，通过使用附图将更具体详细地说明和解释实施例。 
图1是表示根据一个实施例的芯片与散热片之间的焊料热界面材料的显微照片的剖面正视图； 
图2是描述根据一个实施例的工艺流程的流程图； 
图3是根据一个实施例的热量对时间处理的曲线图； 
图4是表示根据一个实施例的计算系统的剖切正视图；以及 
图5是根据一个实施例的计算系统的示意图。 
详细说明 
本公开中的实施例涉及设置在芯片和散热片之间的焊料热界面材料(TIM)。实施例还涉及对集成到芯片中的微电子器件的散热解决方案有用的焊料TIM冶金术。 
以下说明中包括的术语，如上部、下部、第一、第二等，仅用于描述目的而不构成限制。本文中描述的设备或制品的实施例可以在多种位置和方向制造、使用或装运。术语“芯片”和“芯片”一般是指通过各种处理操作改造成所需的集成电路装置的基本工件的实际物品。通常从晶圆上切割芯片，而晶圆可由半导体、非半导体或半导体和非半导体材料的组合制成。底板通常是用作芯片的安装基板的浸树脂玻璃纤维结构。 
现在参照附图，其中，对相似结构提供相似的后缀附图标记。为了更清楚地说明各种实施例的结构，本文包含的附图是集成电路结构的图解表示。因此，例如显微照片中的制造结构的实际外观看起来可能不同，但仍然包含了所述实施例的基本结构。此外，附图可能仅表示理解所述实施例所需的结构。没有包括本领域公知的附加结构，以保持附图的清晰。 
图1是表示根据一个实施例的芯片110与散热片118之间的焊料热界面材料(TIM)112的显微照片100的剖面正视图。为了进行说明， 计算机图像显微照片100以放大的尺寸表示。芯片110包含有效面114和背面116。有效面110呈现接合区，其中一个用附图标记111标示。在一个实施例中，TIM 112由括弧及112(图1左侧)更好地表示，因为它是已回流处理的叠层的复合材料。本文说明了此类实施例。 
在一个实施例中，芯片110是已被处理成集成电路(IC)的半导体材料，例如单晶硅。在一个实施例中，芯片110是通过如背面研磨等处理已缩小尺寸的减薄芯片。在一个实施例中，芯片110的厚度介于约100微米到300微米之间。在一个实施例中，芯片110的厚度介于约125微米到200微米之间。 
在芯片110的厚度介于约125微米到200微米之间的实施例中，散热片118的厚度介于约1毫米到3毫米之间。在芯片110的厚度介于约125微米到300微米之间的实施例中，散热片118的厚度约为2.4毫米。 
在一个实施例中，芯片110具有背面金属镀层(BSM)128，包括第一钛层120、第二镍钒层122和第三金层124。在一个实施例中，BSM可为BSM 128。在一个实施例中，使用了传统的BSM 128。其他能用的BSM可具有各种层数和材料类型。 
如图1所示，芯片110已用根据一个实施例的焊料TIM 112焊接至散热片118。在一个实施例中，散热片118设有包层126，该包层包括金属如铜层126。 
在一个实施例中，图1指制品100的一部分，其中焊料TIM 112具有体积小于约1％的孔隙率。在一个实施例中，制品100包括具有小于约0.5％的孔隙率的焊料TIM 112。在一个实施例中，制品100包括具有小于约0.1％的孔隙率的焊料TIM 112。孔隙率可通过任何已知方法分析，如确定给定低共熔焊料的已知密度的阿基米德法。孔隙率还可用扫描声学显微镜(SAM)来确定。 
在一个实施例中，铜面包层126与TIM 118连接。在一个实施例中，铜面包层126仅具有芯片116的表面尺寸。在一个实施例中，图 1中的铜面包层126表示散热片118的表面积尺寸。在一个实施例中，散热片118为碳化铝硅(ALSiC)制，在散热器118的芯片侧上具有铜面包层126。在一个实施例中，散热片118为石墨材料制，在散热片118的芯片侧上具有铜面包层126。在一个实施例中，散热片118为铜制并且不存在包层126，这样焊料TIM 112实施例与铜制散热片118直接接触。 
在一个实施例中，使用了与散热片118的铜混合或与铜面包层126的铜混合的低共熔焊料，以得到具有高熔点的金属间化合物材料，但是低共熔焊料初始时会在低熔点回流。此金属间化合物材料具有在实施例范围内减薄的以及更薄的芯片所需的强度和粘附力，但是它对芯片110施加的压应力(如有的话)非常低。 
在各种实施例中，在散热片118的芯片侧使用了适于用可焊接TIM 112创建金属间化合物的电镀金属包层126，以便于润湿。在各种实施例中，金属包层126为铜。使用了铜散热片118或铜包层散热器。散热片118可以由具有适当散热性能的各种散热器材料制成。此外，在散热片材料116包含铜的实施例中，去除了散热片116的电镀工序以进一步降低成本并缩短生产周期。 
在一个实施例中，使用双金属焊料成分作为焊料TIM 112。焊料TIM 112在不使用焊剂的情况下生产。焊料TIM 112附在散热片118的铜上。在一个实施例中，焊料TIM 112在形成层时为合金。因此，焊料TIM 112为层状结构，将回流并且在原位与其自身和散热片118的铜熔合。在一个实施例中，原位熔合形成了金属间化合物。 
焊料TIM 112，无论是合金还是层状结构，在非氧化环境中以约120℃的第一处理温度并且在约1分钟到约5分钟的时间内在芯片110与散热器118之间焊接。此后，焊料TIM 112在非氧化环境中热老化。根据一个实施例，热老化在相同温度下进行。在一个实施例中，在非氧化环境中以约180℃到约210℃的第二处理温度进行热老化。在一个实施例中，非氧化环境是氮(N2)环境。此第二处理以约180℃到约 210℃的处理温度进行约5分钟到约2小时。在一个实施例中，非氧化环境可在约7.25kPa(50psi)到约14.5kPa(100psi)的过压下实现。结果得到的焊料TIM 112经观察基本上不含孔隙。除阿基米德法之外，可用于检测孔隙存在的分析方法是使用扫描声学显微镜(SAM)。 
由于在所公开的实施例中执行的处理条件，结果得到的制品基本上不含有机焊剂或有机焊剂残留物。“基本上不含”是指在芯片焊接期间使用的洁净室条件下，在TIM 112的层级对制品的分析评估将得出无可检出的焊剂或焊剂残留物，且不存在假阳性。“无可检出的焊剂”是指如果存在任何有机物，它低于可检出水平，并且如果它不低于可检出的水平，则可追踪至污染物而不是工艺残留物。 
在一个实施例中，焊料TIM 112是铟锡(InSn)焊料组成物，如按重量比定为52In48Sn。在一个实施例中，焊料TIM 112是InSn低共熔焊料组成物，按重量比其成分包含50.9In49.1Sn。 
在一个实施例中，焊料TIM 112在不使用焊剂的情况下生产。焊料TIM 112由叠层中的铟层和锡层形成。在一个实施例中，铟层约2.88μm厚，锡层约3.12μm厚。该层状结构在约120℃的第一处理温度下焊接在芯片110与散热片118之间。之后，焊料TIM 112在非氧化环境如N2中在约180℃到约210℃的第二处理温度下热老化约5分钟到约15分钟。焊料TIM 112经观察基本上不含孔隙。因为没有使用焊剂，结果得到的制品基本上不含焊剂或焊剂残留物。 
在一个实施例中，焊料TIM 112在不使用焊剂的情况下生产。焊料TIM 112由叠层中的铟层和锡层形成。在一个实施例中，铟层约5μm到约10μm厚，锡层约0.2um到约0.5μm厚。该层状结构在约120℃的第一处理温度下焊接在125μm厚的芯片110与2.4mm厚的散热片118之间。之后，焊料TIM 112在N2环境中在约180℃到约210℃的第二处理温度下热老化约5分钟到约15分钟。焊料TIM 112经观察基本上不含孔隙。因为没有使用焊剂，结果得到的制品基本上不含焊剂或焊剂残留物。 
在一个实施例中，焊料TIM 112在不使用焊剂的情况下生产。低共熔InSn焊料电镀在散热片118上。焊料TIM 112约7μm厚。焊料TIM 112在约120℃的第一处理温度下焊接在芯片110与散热片118之间。之后，焊料TIM 112在N2环境中在约180℃到约210℃的第二处理温度下热老化约5分钟到约15分钟。焊料TIM 112经观察基本上不含孔隙。因此，结果得到的制品基本上不含焊剂或焊剂残留物。 
在一个实施例中，焊料TIM 112在不使用焊剂的情况下生产。低共熔InSn焊料在散热片118上成形。焊料TIM 112约7μm厚。焊料TIM 112在约120℃的第一处理温度下焊接在芯片110与散热片118之间。之后，焊料TIM 112在N2环境中在约210℃的第二处理温度下热老化约16分钟。焊料TIM 112经观察完全无孔隙。因此，结果得到的制品基本上不含有机焊剂或有机焊剂残留物。 
在一个实施例中，制备了焊料TIM 112，其中包括镀有约0.1μm到约0.5μm的金烧化层(flash layer)的约6μm到约12μm厚的纯铟层。焊料TIM 112的铟层部分置于散热器118上(或铜包层126上，如果散热器118非铜制)。在处理期间金烧化层和铟层互相熔入，且进行回流。焊料TIM 112在约120℃的第一处理温度下焊接在芯片110与散热片118之间。之后，焊料TIM 112在N2环境中在约180℃到约210℃的第二处理温度下热老化约5分钟到约15分钟。焊料TIM 112经观察完全无孔隙。因此，结果得到的制品基本上不含有机焊剂或有机焊剂残留物。 
在一个实施例中，焊料TIM 112在不使用焊剂的情况下生产。低共熔InSn焊料镀在散热片118上。焊料TIM 112约6μm厚，具有约0.05μm厚的金烧化层。焊料TIM 112在约120℃的第一处理温度下焊接在芯片110与散热片118之间。之后，焊料TIM 112在N2环境中在约175℃的第二处理温度下热老化约2分钟。焊料TIM 112经观察完全无孔隙。因此，结果得到的制品基本上不含有机焊剂或有机焊剂残留物。 
在一个实施例中，焊料TIM 112在不使用焊剂的情况下生产。低共熔InSn焊料镀在散热片118上。焊料TIM约12μm厚，具有约0.2μm厚的金烧化层。焊料TIM 112在约120℃的第一处理温度下焊接在芯片110与散热片118之间。之后，焊料TIM 112在N2环境中在约210℃的第二处理温度下热老化约16分钟。焊料TIM 112经观察完全无孔隙。因此，结果得到的制品基本上不含有机焊剂或有机焊剂残留物。 
图2是描述根据一个实施例的工艺流程的流程图200。示意说明各个工序，为了简洁起见，省略了几个附属工序的说明。 
工序210包括在设备中放置芯片和散热片。 
工序220包括在第一处理温度下将焊料焊接到散热片表面以实现具有第一再熔温度的焊料TIM。作为非限制性的实例，本实施例的52In49Sn焊料置于芯片上并且散热片紧压焊料。第一处理温度介于115℃至约125℃之间。 
工序222包括清理设备。清理设备便于实现基本上不含氧化的环境。基本上不含氧化环境可以消除焊料前体上形成的氧化物，从而在不使用有机焊剂的情况下形成选定数量的回流焊料TIM。在一个实施例中，包括清理工序222和焊接工序220。 
工序230包括在高于第一处理温度的第二处理温度下热老化焊料TIM。继续实施该非限制性实例，焊料TIM的热老化在约175℃到约215℃之间的温度下在约五分钟到约两小时之间的时间内完成。之后，焊料TIM具有高于焊料第一再熔温度的焊料第二再熔温度。通过此工艺实施例，制造了在约115℃到约125℃之间的温度下第一回流的高溶点焊料。这种低的第一温度可显著降低芯片中的压应力。 
在一个实施例中，该工艺可以重复清理工序222和减少气压工序224中的至少一个作为热老化的预处理。通过这种方式，也减少了对焊剂的需要。 
图3是根据一个实施例的热量对时间的工艺曲线图。该工艺包括 在第一处理温度360下将焊料TIM第一焊接到散热片上。第一斜升率358以任意斜度表示。第一处理温度介于115℃到约125℃之间。这样低的第一温度便于大大降低芯片中的压应力。在第一焊接之后，该工艺包括在第二处理温度370下进行的焊料TIM的第二热老化。第二斜升率368以任意斜度表示，且图中的冷却下降任意绘出。第二处理温度介于175℃到约215℃之间。 
图4是表示根据一个实施例的计算系统400的剖切正视图。回流焊料TIM结构的上述实施例中的一个或多个可应用于计算系统，例如图4中的计算系统400。下文中，将任何独立的或者结合任何其他实施例的任何无焊剂或焊剂残留物的焊料TIM实施例称作实施例配置。 
计算系统400包括例如封装件410内的至少一个处理器、数据存储系统412、诸如键盘414等的至少一个输入装置以及诸如显示器416等的至少一个输出装置。计算系统400包括处理数据信号的处理器，并且可包括例如可从英特尔公司得到的微处理器。除了键盘414之外，计算系统400还可包括另一用户输入装置，例如鼠标418。在图1所示的处理之后，计算系统500可包括含有芯片110、焊料TIM 112和散热片118的结构。 
为了本公开的目的，容纳根据权利要求主题的组件的计算系统400可包括采用微电子器件系统的任何系统，例如可包括与诸如动态随机存取存储器(DRAM)、聚合物存储器、闪速存储器和相变存储器等的数据存储装置相联系的回流焊料TIM结构实施例中的至少一个。在此实施例中，一个或多个实施例通过联系到处理器来与这些功能性的任何组合相联系。但是，在一个实施例中，本公开中阐述的实施例配置与这些功能性中的任一个相联系。对于一个示范性实施例，数据存储装置包括芯片上的嵌入式DRAM高速缓存。另外，在一个实施例中，与处理器(未示出)相联系的实施例配置是具有与DRAM高速缓存的数据存储装置相联系的实施例配置的系统的组成部分。另外，在一个实施例中，一个实施例配置与数据存储装置412相联系。 
在一个实施例中，计算系统400还可包括含有数字信号处理器(DSP)、微控制器、专用集成电路(ASIC)或微处理器的芯片。在此实施例中，实施例配置通过联系到处理器来与这些功能性的任何组合相联系。对于一个示范实施例，DSP(未示出)是可能包括独立处理器的芯片组的组成部分，并且该DSP作为底板420上的芯片组的独立部分。在此实施例中，实施例配置与DSP相联系，并且可能存在与封装件410中的处理器相联系的独立实施例配置。另外，在一个实施例中，实施例配置与安装在封装件410所在相同底板420上的DSP相联系。现在不难理解，结合由本公开中无焊剂或焊剂残留物的焊料TIM的各种实施例及其等效物所阐述的实施例配置，实施例配置可以如针对计算系统500所述的那样进行组合。 
可以理解，本公开中阐述的实施例可应用于传统计算机之外的装置和设备。例如，芯片可按实施例配置进行封装，并设置在诸如无线通信器等便携装置或者诸如个人数据助理等手持装置中。另一实例是可按实施例配置来封装并设置在诸如汽车、机车、船只、飞机或太空船等交通工具中的芯片。 
图5是根据一个实施例的计算系统的示意图。所述的电子系统500可实现图4所示的计算系统400，但该电子系统被更多地从起源上作了阐述并且至少一个组件包括无焊剂或焊剂残留物的焊料TIM实施例。电子系统500包含至少一个电子部件510，如图1中所示的IC芯片。在一个实施例中，电子系统500是包含将电子系统500的各种组件电连接的系统总线520的计算机系统。系统总线520是单总线或根据各种实施例的总线的任何组合。电子系统500包括为集成电路510供电的电压源530。在一些实施例中，电压源630通过系统总线520为集成电路510提供电流。 
集成电路510电连接到系统总线520并且包括任何电路或根据实施例的电路的组合。在一个实施例中，集成电路510包含可以是任何类型的处理器512。如本文中所用，处理器512指任何类型的电路， 例如(但不限于)微处理器、微控制器、图形处理器、数字信号处理器或其他处理器。集成电路510中可以包含的其他电路类型是定制电路或ASIC，如用于手机、传呼机、便携式计算机、双向无线电设备及类似电子系统等的通信电路514。在一个实施例中，处理器510包含内建存储器(on-die memory)516，如SRAM。在一个实施例中，处理器510包含内建存储器516，如eDRAM。 
在一个实施例中，电子系统500还包含外部存储器540，而外部存储器540可包含一个或多个适合于特定应用的存储器元件，如RAM形式的主存储器542、一个或多个硬盘驱动器544和/或一个或多个处理可移动媒体546如磁盘、光盘(CD)、数字视频光盘(DVD)、闪存盘及该领域已知的其他可移动媒体的驱动器。 
在一个实施例中，电子系统500还包含显示器550和音频输出560。在一个实施例中，电子系统500包含控制器570，如键盘、鼠标、轨迹球、游戏控制器、传声器、语音识别装置或将信息输入电子系统500的任何其他器件。 
如本文所述，集成电路510可在多种不同实施例中实现，包括电子封装、电子系统、计算机系统、一个或多个制作集成电路的方法，以及一个或多个制作包含文中各实施例中所述的集成电路和无焊剂或焊剂残留物的焊料TIM及其技术上认可的等效物的电子组件的方法。元件、材料、几何结构、尺寸和操作次序均可改变以适应特定封装要求。 
“摘要”是根据37C.F.R.§1.72(b)对摘要之要求而提供的，让读者快速确定本技术公开的性质和要点。应该理解，它不用于解释或限制权利要求的范围或意义。 
在以上的详细说明中，各种功能集中到单一实施例中，以使本公开条理清晰。这种公开方法不应理解为反映如下意图：本发明的被提出权利要求的实施例需要多于各项权利要求中明示的特征。相反，如后续的权利要求书所反映的那样，创造性主题的特征少于单个公开实 施例的全部特征。因此，后续的各权利要求被结合到本说明书的详细说明中，其中各权利要求本身代表单独的优选实施例。 
本领域的技术人员不难理解，为解释本发明的性质而描述和说明的构成部分和方法阶段可在其细节、材料及布置上作出各种变更，只要不背离所附权利要求书中表达的本发明的原理和范围。 

Claims (27)

1.一种用于微电子器件的热管理的工艺，包括：
在散热片表面形成焊料，其中所述焊料选自：
InSn焊料；
低共熔InSn焊料；
InSn叠层；以及
所述散热片上的In层和所述In层上方与其上的Au烧化层；
在第一处理温度下将焊料焊接到所述散热片表面以实现具有第一再熔温度的焊料；以及
在高于第一处理温度的50℃到100℃之间的第二处理温度下热老化所述焊料，其中：热老化所述焊料可实现具有高于焊料第一再熔温度的第二再熔温度的焊料。
2.如权利要求1所述的工艺，其中：所述焊接包括焊接其厚度介于1mm到2.4mm之间的散热片表面。
3.如权利要求1所述的工艺，其中：所述焊接包括焊接铜面散热片的散热片表面。
4.如权利要求1所述的工艺，其中：所述焊接包括焊接从铜、铜包层碳化铝硅(AlSiC)及铜包层石墨中选取的散热片的散热片表面。
5.如权利要求1所述的工艺，其中：所述InSn叠层的用量为2.88μm的In和3.12μm的Sn，在第一处理温度下的焊接在115℃到125℃之间的温度进行，且在第二处理温度下的热老化在175℃到215℃的温度范围内进行。
6.如权利要求1所述的工艺，其中：所述InSn叠层的用量为2.88
μm的In和3.12μm的Sn，且在第二处理温度下的热老化在175℃到215℃的温度范围和5分钟到2小时的时间范围内进行。
7.如权利要求1所述的工艺，其中：所述低共熔InSn焊料的使用浓度为50.9In49.1Sn，在第一处理温度下的焊接在115℃到125℃的温度范围内进行，且在第二处理温度下的热老化在175℃到215℃的温度范围内进行。
8.如权利要求1所述的工艺，其中：所述低共熔InSn焊料的使用浓度为50.9In49.1Sn，且在第二处理温度下的热老化在175℃到215℃的温度范围和5分钟到2小时的时间范围内进行。
9.如权利要求1所述的工艺，其中：所述低共熔InSn焊料的使用浓度为52In48Sn，在第一处理温度下的焊接在115℃到125℃的温度范围内进行，且在第二处理温度下的热老化在175℃到215℃的温度范围内进行。
10.如权利要求1所述的工艺，其中：所述低共熔InSn焊料的使用浓度为52In48Sn，且在第二处理温度下的热老化在175℃到215℃的温度范围和5分钟到2小时的时间范围内进行。
11.如权利要求1所述的工艺，其中：所述低共熔InSn焊料的使用浓度为52In48Sn，且在第二处理温度下的热老化在180℃到210℃的温度范围和5分钟到2小时的时间范围内进行。
12.如权利要求1所述的工艺，其中：使用In层和Au烧化层，其中In层的厚度介于6μm到12μm之间，Au烧化层的厚度介于0.1μm到0.5μm之间，且在第二处理温度下的热老化在高于第一处理温度的50℃到100℃的温度范围内进行。
13.如权利要求1所述的工艺，其中：使用In层和Au烧化层，且在第二处理温度下的热老化在高于第一处理温度的50℃到100℃的温度范围和5分钟到2小时的时间范围内进行。
14.如权利要求1所述的工艺，其中：在第一处理温度下的焊接和在第二处理温度下的热老化这二者中至少其一在非氧化气体环境中进行。
15.如权利要求1所述的工艺，其中：在第一处理温度下的焊接和在第二处理温度下的热老化这二者中至少其一在非氧化气体环境中进行，并且使用介于7.25kPa(50psi)到14.5kPa(100psi)之间的过压。
16.一种用于微电子器件的热管理的工艺，包括：
在散热片表面形成焊料，其中所述焊料是散热片上的In层和所述In层上方与其上的Au烧化层；
在第一处理温度下将焊料焊接到散热片表面以实现焊料第一再熔温度和再熔的焊料，其中所述再熔的焊料和散热片表面不含有机焊剂和有机焊剂残留物；
在高于第一处理温度的50℃到100℃之间的第二处理温度下进行热老化。
17.如权利要求16所述的工艺，其中In层的厚度介于6μm到12μm之间，且其中所述Au烧化层的厚度介于0.1μm到0.5μm之间。
18.如权利要求17所述的工艺，其中：在第一处理温度下的焊接和在第二处理温度下的热老化这二者中至少其一在非氧化气体环境中进行。
19.如权利要求17所述的工艺，其中：在第一处理温度下的焊接和在第二处理温度下的热老化这二者中至少其一在非氧化气体环境中进行，并使用介于7.25kPa(50psi)到14.5kPa(100psi)之间的过压。
20.如权利要求16所述的工艺，还包括：
在高于第一处理温度的介于50℃到100℃之间的第二处理温度下在5分钟到2小时的时间范围内进行热老化。
21.一种用于微电子器件的热管理的制品，包括：
铜散热片表面；
置于铜散热片表面下方的芯片；以及
置于铜散热片表面和芯片之间的热界面材料(TIM)焊料，其中所述TIM焊料从InAuCu金属间化合物、InSnCu金属间化合物和InSnAuCu金属间化合物中选取，且在芯片和铜散热片表面之间，所述TIM焊料不含有机焊剂和有机焊剂残留物，
其中，所述TIM焊料层有小于或等于1％的孔隙存在。
22.如权利要求21所述的制品，其中：所述TIM焊料的厚度介于5.2μm到10.5μm之间。
23.如权利要求21所述的制品，其中：所述芯片已减薄至介于100μm到300μm之间的厚度，且所述芯片包括含难熔金属的背面金相层。
24.一种用于微电子器件的热管理的系统，包括：
铜散热片表面；
置于铜散热片表面下方的芯片；以及
置于铜散热片表面和芯片之间的热界面材料(TIM)焊料，其中所述TIM焊料是InAu材料，且在芯片和铜散热片表面之间，所述TIM焊料不含有机焊剂和有机焊剂残留物；以及
与所述芯片连接的动态随机存取存储器，
其中，所述TIM焊料层有小于或等于1％的孔隙存在。
25.如权利要求24所述的系统，其中：所述焊料TIM具有介于5.2μm到10.5μm之间的厚度。
26.如权利要求24所述的系统，其中：所述系统设置于计算机、无线通信装置、手持装置、汽车、机车、飞机、船只和太空船等的其中之一。
27.如权利要求24所述的系统，其中：所述芯片从数据存储器、数字信号处理器、微控制器、专用集成电路和微处理器中选出。
CN2006800456588A 2005-12-08 2006-12-05 焊料设置及薄芯片热界面材料的热处理 Expired - Fee Related CN101322232B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/297,722 US8733620B2 (en) 2005-12-08 2005-12-08 Solder deposition and thermal processing of thin-die thermal interface material
US11/297,722 2005-12-08
PCT/US2006/046501 WO2007067591A2 (en) 2005-12-08 2006-12-05 Solder deposition and thermal processing of thin-die thermal interface material

Publications (2)

Publication Number Publication Date
CN101322232A CN101322232A (zh) 2008-12-10
CN101322232B true CN101322232B (zh) 2011-06-01

Family

ID=37966487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800456588A Expired - Fee Related CN101322232B (zh) 2005-12-08 2006-12-05 焊料设置及薄芯片热界面材料的热处理

Country Status (5)

Country Link
US (1) US8733620B2 (zh)
KR (3) KR20080066879A (zh)
CN (1) CN101322232B (zh)
TW (1) TWI367067B (zh)
WO (1) WO2007067591A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8733620B2 (en) 2005-12-08 2014-05-27 Intel Corporation Solder deposition and thermal processing of thin-die thermal interface material
US7476568B2 (en) * 2006-06-30 2009-01-13 Intel Corporation Wafer-level assembly of heat spreaders for dual IHS packages
US7622811B2 (en) * 2006-09-14 2009-11-24 Stats Chippac, Inc. Semiconductor assembly with component attached on die back side
US8030757B2 (en) * 2007-06-29 2011-10-04 Intel Corporation Forming a semiconductor package including a thermal interface material
US8067256B2 (en) * 2007-09-28 2011-11-29 Intel Corporation Method of making microelectronic package using integrated heat spreader stiffener panel and microelectronic package formed according to the method
US9010616B2 (en) 2011-05-31 2015-04-21 Indium Corporation Low void solder joint for multiple reflow applications
US9854596B2 (en) 2012-03-05 2017-12-26 Futurewei Technologies, Inc. System and method for sectorized transmission in a wireless network
CN103920956B (zh) * 2013-01-11 2016-05-11 无锡华润安盛科技有限公司 一种回流工艺焊接方法
CN103515521B (zh) * 2013-09-16 2016-06-08 惠州雷士光电科技有限公司 一种覆铜AlSiC复合散热基板及其制备方法
US10688578B2 (en) 2014-08-04 2020-06-23 OK International, Inc Variable temperature controlled soldering iron
US9516762B2 (en) 2014-08-04 2016-12-06 Ok International Inc. Soldering iron with automatic soldering connection validation
US9327361B2 (en) 2014-08-04 2016-05-03 Ok International Inc. Intelligent soldering cartridge for automatic soldering connection validation
US10716220B2 (en) 2014-08-04 2020-07-14 Ok International, Inc. Variable temperature controlled soldering iron
US10312429B2 (en) * 2016-07-28 2019-06-04 Eyob Llc Magnetoelectric macro fiber composite fabricated using low temperature transient liquid phase bonding
JP2019034337A (ja) * 2017-08-10 2019-03-07 白光株式会社 はんだこて制御装置、カートリッジ、はんだこて管理システム
CN117286387A (zh) 2022-06-20 2023-12-26 财团法人工业技术研究院 低熔点合金复材与复材结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1582494A (zh) * 2001-11-15 2005-02-16 英特尔公司 在导热散热器上具有润湿层的电子组件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4034469A (en) * 1976-09-03 1977-07-12 Ibm Corporation Method of making conduction-cooled circuit package
AU6245499A (en) 1998-12-15 2000-07-03 Parker-Hannifin Corporation Method of applying a phase change thermal interface material
US20020000239A1 (en) 1999-09-27 2002-01-03 Krishna G. Sachdev Removal of cured silicone adhesive for reworking electronic components
JP3414388B2 (ja) * 2000-06-12 2003-06-09 株式会社日立製作所 電子機器
US6946190B2 (en) 2002-02-06 2005-09-20 Parker-Hannifin Corporation Thermal management materials
US7416922B2 (en) 2003-03-31 2008-08-26 Intel Corporation Heat sink with preattached thermal interface material and method of making same
US7253523B2 (en) 2003-07-29 2007-08-07 Intel Corporation Reworkable thermal interface material
US7132746B2 (en) 2003-08-18 2006-11-07 Delphi Technologies, Inc. Electronic assembly with solder-bonded heat sink
US7347354B2 (en) 2004-03-23 2008-03-25 Intel Corporation Metallic solder thermal interface material layer and application of the same
US8733620B2 (en) 2005-12-08 2014-05-27 Intel Corporation Solder deposition and thermal processing of thin-die thermal interface material

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1582494A (zh) * 2001-11-15 2005-02-16 英特尔公司 在导热散热器上具有润湿层的电子组件

Also Published As

Publication number Publication date
KR20110003560A (ko) 2011-01-12
WO2007067591A3 (en) 2007-08-02
WO2007067591A2 (en) 2007-06-14
KR20080066879A (ko) 2008-07-16
US20070131737A1 (en) 2007-06-14
CN101322232A (zh) 2008-12-10
KR20110134504A (ko) 2011-12-14
US8733620B2 (en) 2014-05-27
TW200742541A (en) 2007-11-01
TWI367067B (en) 2012-06-21

Similar Documents

Publication Publication Date Title
CN101322232B (zh) 焊料设置及薄芯片热界面材料的热处理
TWI729158B (zh) 銅/陶瓷接合體、及絕緣電路基板
CN104205323B (zh) 功率模块用基板、自带散热器的功率模块用基板、功率模块及功率模块用基板的制造方法
US7821126B2 (en) Heat sink with preattached thermal interface material and method of making same
TWI676515B (zh) 接合體、附散熱器電源模組用基板、散熱器、接合體的製造方法、附散熱器電源模組用基板的製造方法、及散熱器的製造方法
KR102272865B1 (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
US20090004500A1 (en) Multilayer preform for fast transient liquid phase bonding
KR102336484B1 (ko) 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법
JP2007528601A (ja) 信頼性が高く、費用効果があり、熱的に強いＡｕＳｎダイ取付け技術
WO2021124923A1 (ja) 銅／セラミックス接合体、及び、絶縁回路基板
JP2007066995A (ja) セラミックス配線基板、その製造方法及び半導体モジュール
JP5031677B2 (ja) 接合構造体の製造方法
JP2009113050A (ja) Ｚｎ−Ａｌ共析系合金接合材、Ｚｎ−Ａｌ共析系合金接合材の製造方法、Ｚｎ−Ａｌ共析系合金接合材を用いた接合方法及びＺｎ−Ａｌ共析系合金接合材を用いた半導体装置
JP6939973B2 (ja) 銅／セラミックス接合体、及び、絶縁回路基板
JP3308883B2 (ja) 基 板
JP6928297B2 (ja) 銅／セラミックス接合体、及び、絶縁回路基板
JP4057436B2 (ja) 銅基合金およびその銅基合金を使用する放熱板用材料
Shi et al. A novel high performance die attach for ceramic packages
Shaw High-performance packaging of power electronics
JP5203896B2 (ja) 半導体装置およびその製造方法
JPWO2020095411A1 (ja) 接合構造体、半導体装置及びその製造方法
Anosov et al. Study of silicon chip soldering in high-power transistor housing
Lang et al. Soldering of non-wettable Al electrode using Au-based solder
Yeo et al. Critical Threshold Limit for Effective Solder Void Size Reduction by Vacuum Reflow Process for Power Electronics Packaging
JP6579551B2 (ja) 合金接合材による接合層構造及びその形成方法、並びに該接合層構造を有する半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110601

Termination date: 20211205