CN1304173A - 含有电容器的半导体存储器件的制造方法 - Google Patents

含有电容器的半导体存储器件的制造方法 Download PDF

Info

Publication number
CN1304173A
CN1304173A CN00137626A CN00137626A CN1304173A CN 1304173 A CN1304173 A CN 1304173A CN 00137626 A CN00137626 A CN 00137626A CN 00137626 A CN00137626 A CN 00137626A CN 1304173 A CN1304173 A CN 1304173A
Authority
CN
China
Prior art keywords
insulating barrier
layer
haply
dielectric layer
carry out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00137626A
Other languages
English (en)
Other versions
CN1167120C (zh
Inventor
梁佑硕
卞得寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1304173A publication Critical patent/CN1304173A/zh
Application granted granted Critical
Publication of CN1167120C publication Critical patent/CN1167120C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种制造铁电随机存取存储器件的方法包括:准备一有源矩阵,它具有晶体管、扩散区、隔离区、位线以及第一绝缘层和第二绝缘层;在有源矩阵上顺序构成第一导电层和电介质层;进行快速热退火,用以在电介质层中形成核;形成第二导电层;进行热退火;通过构图来形成具有顶部电极、电容器薄膜和底部电极的电容器结构;进行第一次恢复;在电容器结构和第二绝缘层上形成第三绝缘层;将第三绝缘层构图形成第一开口和第二开口;和进行第二次恢复。

Description

含有电容器的半导体存储器件的制造方法
本发明涉及一种半导体存储器件的制造方法;并且特别是涉及一种用于铁电随机存取存储器件(FeRAM)中的电容器的制造方法,该电容器具有高的极化值以及改善的短路故障和漏电流特性。
随着薄膜沉积技术的新发展,对使用铁电薄膜的非易失性存储单元的研究已取得很大进展。这种非易失性存储单元是一种高速可重写非易失性存储单元,它利用了铁电电容器薄膜的高速极化/转换和的剩余极化特性。
因此,在铁电随机存取存储器(FeRAM)中,具有铁电特性的电容器薄膜,诸如钽酸锶铋(SBT)和锆钛酸铅(PZT),越来越多地被用作替代常规氧化硅薄膜或氮化硅薄膜的电容器薄膜,因为它可确保低压和高速的性能,并且不需要定期更新来防止诸如动态随机存取存储器(DRAM)在备用间隔中的信息丢失。
由于铁电材料在室温下具有从几百到几千的介电常数值和稳定的剩余极化特性,它就被用作非易失性存储器件的电容器薄膜。在非易失性存储器件中利用铁电电容器薄膜的情况下,信息数据的存储是通过施加电场时的偶极子极化来实现的。即使电场去除,剩余极化仍然保留,从而能够存储一个信息数据,即,“0”或“1”。
同时,为了在半导体存储器件中有效地利用铁电电容器,要求有以下几个条件:第一是不应发生短路故障;第二是铁电电容器应具有高的极化值;第三是漏电流应当最小。这里,之所以会发生短路故障和漏电流问题主要是因为电容器结构的铁电电容器薄膜中有些空隙或其厚度不均匀。因此,如果铁电电容器薄膜有一部分比其它地方薄,那么短路故障和漏电流就会在薄的地方发生。此外,铁电电容器薄膜的粒径越大,电容器薄膜的极化值就越高。
在制造铁电电容器时,为了提高铁电电容器的可靠性,通常采用两个退火步骤。一个退火步骤用于使沉积到底部电极上后的铁电电容器薄膜成相。更详细地讲,这个退火步骤包括用于在铁电电容器薄膜中形成核的快速热退火(RTA)和在炉子中用于使铁电粒子生长的热退火步骤。另一个退火步骤是后期热处理,包括用于通过选择性的蚀刻步骤恢复在形成电容器结构时变劣的铁电特性的第一次热处理和用于使电容器结构上形成的层间绝缘层平面化的第二次热处理。
一般来讲,在RTA步骤后,该铁电薄膜会有一个光滑的表面,但在炉中进行了热退火步骤后,即,在粒子生长到预定的尺寸后,铁电电容器薄膜会有一个粗糙的表面,其中包括空隙。
在制造铁电电容器的已有技术中,热处理是由两种方法实现的。
第一种方法是按如下方式操作的:执行用于形成核的RTA步骤;在炉中退火;在铁电电容器薄膜上形成顶部电极。然而,这种方法使得铁电膜的厚度不均匀,这样铁电膜中就会存在空隙。因此,由于铁电膜的空隙和不同厚度就可能产生短路故障和漏电流,尽管在铁电电容器薄膜上形成顶部电极的情况下,这种方法具有高极化值之优点。
此外,第二种方法是按如下方式操作的:执行RTA步骤;在铁电电容器薄膜上形成顶部电极;执行恢复步骤和退火步骤。然而,此第二种方法会限制粒子的生长,从而导致低极化值,尽管它具有防止短路故障和漏电流的优点。在使用SBT或SBTN作为铁电材料时,用于促使粒子生长的后期热处理最好在大约700℃的温度下进行长的时间。但是,这种高温热处理可能导致在铁电电容器的顶部电极中形成空隙和收缩的问题。
因此,本发明的一个目的是提供一种铁电随机存取存储器件(FeRAM)的制造方法,通过利用附加的热处理,该存储器件具有增强极化、短路故障和漏电流特性。
根据本发明的一个方面提供了一种铁电随机存取存储器件(FeRAM),其制造方法包括如下步骤:a)准备一个有源矩阵,它具有晶体管、扩散区、隔离区、位线以及第一绝缘层和第二绝缘层;b)在有源矩阵上顺序构成第一导电层和电介质层;c)进行快速热退火(RTA),用以在电介质层中形成核;d)在电介质层的顶部形成第二导电层;e)在炉中进行热退火;f)通过将第二导电层、电介质层和第一导电层构图成第一预定构形,来形成具有顶部电极、电容器薄膜和底部电极的电容器结构;g)进行第一次恢复;h)在电容器结构和第二绝缘层上形成第三绝缘层;i)将第三绝缘层构图形成第一开口和第二开口;和j)进行第二次恢复。
从结合附图给出的优选实施例的以下说明,本发明的上述和其它目的和特征将变得更为清楚,附图中:
图1A到1F是剖面图,用于说明根据本发明的一个优选实施例的铁电随机存取存储器件(FeRAM)的制造方法;
图2A到2C是本发明的与已有技术的FeRAM的极化、短路故障率和漏电流的比较曲线图。
图1A到1F中示出的剖面图用于说明根据本发明的一个优选实施例的铁电随机存取存储器件(FeRAM)的制造方法。
参照图1A,制造FeRAM的工艺从准备一个有源矩阵100开始,有源矩阵100包括半导体衬底110、隔离区112、扩散区118、栅氧化层114、栅极线116、第一绝缘层120、位线122、第二绝缘层124和氧化层126。这里,扩散区118之一用作源极,另一扩散区118用作漏极。第一绝缘层120是诸如硼磷硅酸盐玻璃(BPSG)之类的材料做成的。位线122形成为在将第一绝缘层120构图为第一预定构形之后电连接至漏极。接着,第二绝缘层124和氧化层126顺序形成在位线122和第一绝缘层120上。
下一步,如图1B中所示,在氧化层126的顶部形成例如由钛(Ti)或氧化钛(TiOx)做成的缓冲层128。并且,在缓冲层128的顶部顺序形成第一导电层130、电介质层132和第二导电层134。在这个优选实施例中,例如由铂(Pt)、铂合金或类似的材料做成的导电层130、134形成为大约1500埃的厚度。电介质层132可用铁电材料做成,比如,锆钛酸铅(PZT)、钽酸锶铋(SBT)、SBTN(SrxBiy(TaiNbj)2O9)或类似材料。电介质层132可以通过使用诸如旋涂、化学气相沉积(CVD)或类似的方法来形成大约1600埃的厚度。在这里需指出的是,在铁电电容器薄膜132上形成第二导电层134形成之前,为了在铁电电容器薄膜132中形成核,要在700℃到750℃的温度范围内进行20到60秒的快速热退火(RTA)工艺。此外,为了使粒子生长,在炉中进行热退火,这是在富氧环境下在775℃到825℃的温度范围内进行30到90分钟。
在如图1C中所示的下一个步骤中,第二导电层134、电介质层132、第一导电层130和缓冲层128被构图为第二预定构形,从而得到电容器结构150,它包括顶部电极134A、电容器薄膜132A、底部电极130A和缓冲层128A。随后进行的是第一次恢复工艺,这是在500℃到700℃的温度范围内进行20到40分钟,以恢复在构图形成电容器结构150的过程中已变劣的铁电电容器薄膜132A的特性。
在如图1D所示的随后的步骤中,在电容器结构150和氧化层126上,形成例如由SiO2、BPSG、BPSG/SiO2或类似材料做成的第三绝缘层136,其厚度为大约5000埃。其后执行的是退火工艺,在富氮环境下,在大约800℃的温度下进行20到40分钟,以使第三绝缘层136的表面平面化。然后,第三绝缘层136被构图成第三预定构形,从而得到第一开口和第二开口146、148。下一步,进行第二次恢复工艺,用以恢复被形成开口146、148所用的蚀刻步骤破坏的铁电电容器薄膜132A的特性。
在如图1E所示的下一步骤中,在顶部电极134A上在第一开口146中形成第一扩散阻挡层138,来阻止硅原子沿底部电极(如铂Pt)的粒子边界的内扩散。第一扩散阻挡层138是由诸如氮化钛(TiN)、铱/氧化铱(Ir/IrOx)或类似的材料做成的。
最后,在整个表面上形成氢扩散阻挡层140和第三导电层142,在此实施例中,氢扩散阻挡层140是由TiN/Ti做成的,而第三导电层142是由铝(Al)做成的。然后,第三导电层142和氢扩散阻挡层140被构图成第四预定构形,从而获得局部互连而将扩散区118的源极和顶部电极134A电连接。
参照图2A到2C,其中的曲线图示出了本发明的与常规方法的FeRAM的极化、短路故障和漏电流特性的比较。这里,“X”是用第一种常规方法制造的第一种FeRAM,其中制造步骤按如下方式执行:RTA工艺;炉中的热退火;顶部电极的形成。“Y”是由第二种常规方法制造的第二种FeRAM,其中制造步骤按如下方式执行:RTA工艺;顶部电极的形成;炉中的热退火。此外,“Z”是根据本发明的方法制造的第三种器件。
从曲线图展示的结果可得出,方法“X”呈现出很强的极化特性,但短路故障和漏电流特性是其弱点。相反,方法“Y”有较好的短路故障和漏电流特性,但却有极化值低的缺点。然而,本发明的方法“Z”提供了一种接近于方法“X”的高极化值并具有非常接近于方法“Y”的增强的短路故障率和漏电流特性。即,本发明的方法显示了比常规方法增强的极化、短路故障率和漏电流特性。
尽管已参照特定实施例对本发明作了说明,但对于本领域的普通技术人员来说,在不脱离所附权利要求限定的本发明的范围的情况下,可以作出多种变化和修改。

Claims (10)

1.一种制造铁电随机存取存储器件(FeRAM)的方法,该方法包括如下步骤:
a)准备一个有源矩阵,它具有晶体管、扩散区、隔离区、位线以及第一绝缘层和第二绝缘层;
b)在有源矩阵上顺序构成第一导电层和电介质层;
c)进行快速热退火(RTA),用以在电介质层中形成核;
d)在电介质层的顶部形成第二导电层;
e)在炉中进行热退火;
f)通过将第二导电层、电介质层和第一导电层构图成第一预定构形,来形成具有顶部电极、电容器薄膜和底部电极的电容器结构;
g)进行第一次恢复;
h)在电容器结构和第二绝缘层上形成第三绝缘层;
i)将第三绝缘层构图形成第一开口和第二开口;和
j)进行第二次恢复。
2.根据权利要求1所述的方法,其中,电介质层是由从下列材料组中选出的一种材料做成的:SBT((Sr,Bi)Ta2O9)、SBTN(SrxBiy(TajNbj)2O9)和锆钛酸铅(PZT)。
3.根据权利要求1所述的方法,其中,步骤c)是在富氧环境下在大致700℃到800℃的温度范围内大致上进行20到60秒。
4.根据权利要求1所述的方法,其中,步骤e)是在富氧环境下大致上在775℃到825℃的温度范围内大致上进行30到90分钟。
5.根据权利要求1所述的方法,其中,步骤g)和j)是在富氧环境下大致上在500℃到700℃的温度范围内大致上进行20到40分钟。
6.根据权利要求1所述的方法,在步骤h)之后还包括退火步骤,即,在富氮环境下,大致上在800℃的温度下对器件大致上进行20到40分钟的退火,以便将绝缘层平面化。
7.根据权利要求1所述的方法,其中,绝缘层是由从下列材料组中选出的一种材料做成的:氧化硅(SiO2)、硼磷硅酸盐玻璃(BPSG)或其组合物。
8.根据权利要求1所述的方法,在步骤j)之后还包括如下步骤:
k)在顶部电极上第一开口中形成第一扩散阻挡层;
l)在第一扩散阻挡层、第三绝缘层和第二开口上形成第二扩散阻挡层;和
m)在第二扩散阻挡层上形成第三导电层,并且构图成第二预定构形来获得局部互联。
9.根据权利要求8所述的方法,其中,第一扩散阻挡层是由氮化钛(TiN)或铱/氧化铱(Ir/IrOx)做成的。
10.根据权利要求8所述的方法,其中,第二扩散阻挡层是由TiN/Ti做成的。
CNB001376268A 1999-12-28 2000-12-28 制造铁电随机存取存储器件的方法 Expired - Fee Related CN1167120C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990063826A KR100353804B1 (ko) 1999-12-28 1999-12-28 반도체 소자의 강유전체 캐패시터 형성방법
KR63826/1999 1999-12-28

Publications (2)

Publication Number Publication Date
CN1304173A true CN1304173A (zh) 2001-07-18
CN1167120C CN1167120C (zh) 2004-09-15

Family

ID=19631146

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001376268A Expired - Fee Related CN1167120C (zh) 1999-12-28 2000-12-28 制造铁电随机存取存储器件的方法

Country Status (4)

Country Link
US (1) US6352898B2 (zh)
JP (1) JP2001189433A (zh)
KR (1) KR100353804B1 (zh)
CN (1) CN1167120C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1309082C (zh) * 2003-03-03 2007-04-04 富士通株式会社 半导体器件及其制造方法
CN100459047C (zh) * 2002-12-17 2009-02-04 伊布勒光子学公司 制备包括铁电单晶层的膜结构的方法
CN104934423A (zh) * 2014-03-19 2015-09-23 瑞萨电子株式会社 半导体集成电路器件及其制作方法
CN109768156A (zh) * 2017-11-10 2019-05-17 台湾积体电路制造股份有限公司 磁性随机存取存储器及其制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100420117B1 (ko) * 2001-03-12 2004-03-02 삼성전자주식회사 수소 확산방지막을 포함하는 반도체 장치 및 그 제조 방법
US6376259B1 (en) * 2001-03-21 2002-04-23 Ramtron International Corporation Method for manufacturing a ferroelectric memory cell including co-annealing
KR100532409B1 (ko) * 2001-08-14 2005-11-30 삼성전자주식회사 유전체막과 상부 전극 계면에서의 누설 전류 특성이개선된 반도체 소자의 커패시터 형성 방법
JP2003152165A (ja) * 2001-11-15 2003-05-23 Fujitsu Ltd 半導体装置およびその製造方法
KR100467369B1 (ko) * 2002-05-18 2005-01-24 주식회사 하이닉스반도체 수소배리어막 및 그를 구비한 반도체장치의 제조 방법
JP3931113B2 (ja) * 2002-06-10 2007-06-13 松下電器産業株式会社 半導体装置及びその製造方法
US7238566B2 (en) * 2003-10-08 2007-07-03 Taiwan Semiconductor Manufacturing Company Method of forming one-transistor memory cell and structure formed thereby
JP2006210511A (ja) * 2005-01-26 2006-08-10 Oki Electric Ind Co Ltd 半導体装置
JP2006278550A (ja) 2005-03-28 2006-10-12 Fujitsu Ltd 半導体装置の製造方法
JP2007266429A (ja) * 2006-03-29 2007-10-11 Fujitsu Ltd 半導体装置及びその製造方法
JP4567026B2 (ja) * 2007-05-24 2010-10-20 富士通セミコンダクター株式会社 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2666549B2 (ja) * 1990-09-27 1997-10-22 日本電気株式会社 半導体記憶装置及びその製造方法
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5719416A (en) * 1991-12-13 1998-02-17 Symetrix Corporation Integrated circuit with layered superlattice material compound
EP0557937A1 (en) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozone gas processing for ferroelectric memory circuits
JP3343055B2 (ja) * 1996-07-09 2002-11-11 株式会社東芝 半導体装置の製造方法および半導体装置
JP2926050B2 (ja) * 1997-07-24 1999-07-28 松下電子工業株式会社 半導体装置及びその製造方法
JP3305627B2 (ja) * 1997-08-06 2002-07-24 富士通株式会社 半導体装置とその製造方法
JP3098474B2 (ja) * 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
EP1163698A1 (en) * 1999-02-16 2001-12-19 Symetrix Corporation Iridium oxide diffusion barrier between local interconnect layer and thin film of layered superlattice material

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459047C (zh) * 2002-12-17 2009-02-04 伊布勒光子学公司 制备包括铁电单晶层的膜结构的方法
CN1309082C (zh) * 2003-03-03 2007-04-04 富士通株式会社 半导体器件及其制造方法
CN104934423A (zh) * 2014-03-19 2015-09-23 瑞萨电子株式会社 半导体集成电路器件及其制作方法
CN109768156A (zh) * 2017-11-10 2019-05-17 台湾积体电路制造股份有限公司 磁性随机存取存储器及其制造方法
CN109768156B (zh) * 2017-11-10 2022-11-29 台湾积体电路制造股份有限公司 磁性随机存取存储器及其制造方法

Also Published As

Publication number Publication date
KR20010061333A (ko) 2001-07-07
CN1167120C (zh) 2004-09-15
US6352898B2 (en) 2002-03-05
US20010023103A1 (en) 2001-09-20
KR100353804B1 (ko) 2002-09-26
JP2001189433A (ja) 2001-07-10

Similar Documents

Publication Publication Date Title
US6649957B2 (en) Thin film polycrystalline memory structure
US5638319A (en) Non-volatile random access memory and fabrication method thereof
US6929956B2 (en) Ferroelectric random access memory device and fabrication method therefor
JP4578774B2 (ja) 強誘電体キャパシタの製造方法
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
CN1167120C (zh) 制造铁电随机存取存储器件的方法
JP3363301B2 (ja) 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JP3212930B2 (ja) 容量及びその製造方法
KR20030071586A (ko) 반도체장치의 제조방법
US6297085B1 (en) Method for manufacturing ferroelectric capacitor and method for manufacturing ferroelectric memory
US20010028582A1 (en) Ferroelectric memory element
US7419837B2 (en) Method of manufacturing semiconductor device
JP2003218325A (ja) 強誘電体膜形成方法及び半導体装置製造方法
JPH10173140A (ja) 強誘電体キャパシタの製造方法及び強誘電体メモリ装置の製造方法
US6855973B2 (en) Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation
US6441415B1 (en) Ferroelectric and paraelectric thin film devices using dopants which eliminate ferroelectricity
JP2002329845A (ja) 強誘電体メモリ素子の製造方法および強誘電体メモリ装置
US20040266029A1 (en) Method for manufacturing ferroelectric random access memory capacitor
JPH1027888A (ja) 強誘電体容量絶縁膜用積層電極およびこれを用いた強誘電体容量素子
US20070158715A1 (en) Ferroelectric capacitor and method for fabricating the same
JPH10173139A (ja) 半導体装置の製造方法
KR100545702B1 (ko) 강유전체 메모리 소자의 캐패시터 확산방지막 형성 방법
KR100349687B1 (ko) 강유전체 캐패시터 및 그의 제조 방법
KR100517907B1 (ko) 반도체 소자의 강유전체 캐패시터 제조방법
JP2001094065A (ja) 強誘電体メモリ及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040915

Termination date: 20131228