CN1295319A - Ic芯片、带ic芯片的磁头悬置组件以及它们的制造方法 - Google Patents

Ic芯片、带ic芯片的磁头悬置组件以及它们的制造方法 Download PDF

Info

Publication number
CN1295319A
CN1295319A CN00133815A CN00133815A CN1295319A CN 1295319 A CN1295319 A CN 1295319A CN 00133815 A CN00133815 A CN 00133815A CN 00133815 A CN00133815 A CN 00133815A CN 1295319 A CN1295319 A CN 1295319A
Authority
CN
China
Prior art keywords
chip
protective seam
layer
magnetic head
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00133815A
Other languages
English (en)
Other versions
CN1188839C (zh
Inventor
松本孝雄
和田健
白石一雅
广濑笃
川合满好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1295319A publication Critical patent/CN1295319A/zh
Application granted granted Critical
Publication of CN1188839C publication Critical patent/CN1188839C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种IC芯片,具有一个前表面和一个与前表面相对的后表面,包括:用于薄膜磁头元件的电路、形成在前表面上的电路连接端子,以及一个形成在后表面的至少一部分上的保护层。

Description

IC芯片、带IC芯片的磁头悬置组件以及它们的制造方法
本发明涉及一种用于磁盘设备的薄膜磁头元件的IC(集成电路)芯片，例如，涉及一种带IC芯片的磁头悬置组件(HSA)，涉及制造该IC芯片的方法，以及涉及制造HSA的方法。
在磁盘设备中，用于从磁盘写入磁信息和/或读出磁信息的一种薄膜磁头元件通常构成在磁头滑动块上，磁头滑动块在工作时快速浮动在旋转的磁盘上。滑动块由一个悬置体支撑，悬置体由从磁盘设备的每一个可动臂的一端伸出的弹性薄金属板构成。
近来，磁盘的记录频率迅速增加以满足对现今磁盘设备不断增长的数据存储能力与密度的要求。为了实现更高频率的记录，提出了一种带悬置体的HSA结构，悬置体既用于支持磁头滑动块也用于支持磁头元件的驱动电路的驱动IC芯片。按照这种结构，由于从驱动电路到磁头元件的追踪导体的长度可以缩短，追踪导体产生的不必要噪声可以有效地抑制，导致高频记录特性得以改善。
然而，这种IC芯片可能由于在记录操作期间流过其中的写入电流而被加热到高温。为了利用从旋转的磁盘产生的气流来冷却被加热的IC芯片，将IC芯片安装到悬置体的一个表面上，在运转时，该表面与磁盘表面相对。
带IC芯片的HSA会有较大的厚度，厚度是由于IC芯片的安装高度而增加的。通常，在磁盘设备中，为增加每个磁盘的记录能力，盘的两面都用于记录，而且，大多数这样的磁盘沿轴向装配。因此，在两个磁盘间将存在两个用于写/读磁信息的HSA，从而使配备带有IC芯片的HSA的磁盘设备的整体厚度变大。这种磁盘设备的大厚度将成为大问题，尤其是当磁盘设备安装在薄笔记本型个人计算机内时。
因此，需要将这种芯片制造得尽量薄。
C4(受控塌陷芯片连接)工艺是用于在悬置体上安装这类芯片的一种典型工艺。在C4工艺中，首先，将用于焊料的焊剂施加到IC芯片的凸球上，然后通过回流热焊接将IC芯片焊接到连接台上。
如果通过使用焊剂的回流焊接进行IC芯片的安装，需要在焊接后进行清洁处理。即，在C4焊接过程中，将焊剂施加到悬置体上IC芯片焊接的位置，以便促进焊料的熔化并在回流焊接期间暂时将IC芯片粘结在悬置体上。由于施加的焊剂可能产生不利影响，例如产生出气体，因此焊接后必须清洁。然而，尽管悬置体的弯曲角需要高精度，该弯曲角在清洁过程中可能意想不到地改变。因此，使用C4工艺在悬置体上安装IC芯片有困难。
超声波焊接工艺一种可行的而不需清洁处理的焊接方法。在超声波焊接工艺中，不使用焊料凸块而使用形成在IC芯片上的金(Au)凸块。即，通过对与悬置体上各自Au台接触的Au凸块施加适当的压力和超声振荡，Au被熔化而用于焊接。由于在超声波焊接工艺中不利用焊剂，因此不需要清洁处理。
在磁盘设备中，通常，由于磁头滑动块在进行读/写操作时在旋转的盘上以极低的高度浮动，因此不允许存在灰尘。然而，按照超声波焊接工艺，由于IC芯片被超声焊接头或管嘴紧紧压住而且超声振荡通过管嘴施加到IC芯片上，在芯片表面上容易产生诸如划痕或裂纹这样的损伤而引起硅颗粒从IC芯片上掉落。这在磁盘设备中是决不允许的。因此，很难确定使用超声波焊接工艺安装IC芯片的条件。
因此本发明的一个目的是提供一种用于薄膜磁头元件的IC芯片，一种带IC芯片的HSA，一种制造该IC芯片的方法，以及一种制造该HSA的方法，从而使在芯片安装期间在IC芯片体上不发生损害。
根据本发明，一种具有一个第一表面(前表面)与一个相对于前表面的第二表面(后表面)的IC芯片，它包括一个用于薄膜磁头元件的电路，电路的连接端子构成在它的前表面上，并且有一个保护层形成在它的后表面的至少一部分上。
此外，根据本发明，一个HSA包括一个具有至少一个薄膜磁头元件的磁头滑动块、一个带有用于至少一个薄膜磁头元件的电路的IC芯片、以及一个用于支持磁头滑动块与IC芯片的悬置体。IC芯片具有一个第一表面(前表面)、相对于前表面的第二表面(后表面)、以及形成在其前表面上的电路连接端子。IC芯片还具有一个形成在其后表面的至少一部分上的保护层。
保护层形成在IC芯片后表面的至少一部分上。因此，当拾取并将其后表面顶住管嘴而将该IC芯片安装到悬置体上时，如果在拾取与顶住的部分制备了保护层，则管嘴将不会直接接触IC芯片的硅体。因此，诸如划痕或裂纹损伤不再会发生于IC芯片的硅体上，从而可以有效地防止硅颗粒从IC芯片掉落。
保护层最好为由金属材料或树脂材料制成。
保护层还最好是一个覆盖整个后表面的层，是一个仅覆盖后表面的一部分的层，或者是在后表面上提供至少一个部件的层。
悬置体最好包括一个弹性负荷梁，一个由负荷梁支撑的弹性挠性部件，以及一个构成在悬置体上的追踪导体部件，IC芯片安装在追踪导体部件上。
根据本发明，还有一种由具有一个表面以及相对于该表面的另一表面的晶片来制造IC芯片的方法，包括从晶片的一个表面上形成用于IC芯片的半导体IC与连接电极的步骤，抛光另一表面以减小晶片厚度的步骤，在晶片的另一表面的至少一部分上形成一个保护层的步骤，以及切割晶片以产生分离的单独IC芯片的步骤。
用于IC芯片的许多半导体IC与连接电极从晶片的一个表面上构成。随后，抛光晶片的另一表面以便将IC芯片的厚度减至尽量薄。之后，在晶片的抛光的表面的至少一部分上形成一个保护层，然后切割晶片以产生分离的单独IC芯片。由于保护层形成于IC芯片后表面的至少一部分上，当拾取并将其后表面顶住管嘴而将该IC芯片安装到悬置体上时，如果在拾取与顶住的部分制备了保护层，则管嘴不会直接接触IC芯片的硅体。因此，诸如划痕或裂纹损伤不再会发生于IC芯片的硅体上，从而可以有效地防止硅颗粒从IC芯片掉落。
此外，根据本发明，还有一种制造HSA的方法，包括形成一个具有用于薄膜磁头元件的电路的IC芯片的步骤，以及将具有至少一个薄膜磁头元件的磁头滑动块和IC芯片安装于悬置体的步骤。该IC芯片具有一个第一表面(前表面)，相对于前表面的第二表面(后表面)，以及形成在前表面上的电路连接端子。IC芯片还具有一个形成在其后表面的至少一部分上的保护层。该IC芯片通过使用Au或Cu凸块的超声波焊接安装在悬置体上。
当通过使用Au或Cu凸块的超声波焊接将IC芯片安装在悬置体上时，IC芯片的后表面被拾取并由管嘴压住。然而，由于保护层形成于IC芯片后表面的至少一部分上，诸如划痕或裂纹损伤不再会发生于IC芯片的硅体上，从而可以有效地防止硅颗粒从IC芯片掉落。
IC芯片最好由具有一个表面及一个与该一个表面相对的另一表面的晶片，通过从晶片的一个表面上形成用于IC芯片的半导体集成电路与连接电极，通过抛光另一表面以减小晶片厚度，通过在晶片的另一表面的至少一部分上形成一个保护层，以及通过切割晶片以产生分离的单独IC芯片而制成。
保护层最好由金属材料或树脂材料制成。
保护层还最好构造成覆盖整个后表面的层，仅覆盖后表面的一部分的层，或者是在后表面上提供至少一个部件的层。
通过以下对本发明的带附图的最佳实施例的描述将能显见本发明的其他目的与优点。
图1显示根据本发明的一个HSA最佳实施例的平面图。
图2显示根据图1所示实施例示意说明IC芯片结构的斜视图。
图3a至3h显示根据图1所示实施例示意说明IC芯片的制造过程的斜视图。
图4a至4e显示根据图1所示实施例说明HSA的一部分制造过程的剖视图。
图1示意说明作为本发明一个最佳实施例的磁头悬置组件(HSA)。
如图中所示，HSA通过将一个具有薄膜磁头元件的滑动块11安装于悬置体10的顶端部分，并将一个驱动IC芯片12安装于该悬置体10的中间位置组装而成。滑动块11与驱动IC芯片12固定在悬置体10的一个表面上，该表面在工作中将相对于磁盘表面。悬置体的这个表面在下文中将称为滑动块附着表面。
悬置体10基本上由一个弹性挠性部件13(用于在位于接近其顶端部分的舌片上携带滑动块11并在其中间部分支持驱动IC芯片)、一个用于支持并固定挠性部件13的弹性负荷梁14、以及一个构成在负荷梁14的底端部分的底板15构成。
负荷梁14具有弹性，用于在工作中向磁盘方向压滑动块11。挠性部件13有可弯曲的舌片，通过一个形成在负荷梁14上的凹窝定位，挠性部件13具有弹性，用于由此可弯曲舌片弹性地支持滑动块11。如同将要指出的，在本实施例中，悬置体10具有三件式结构，由单独零件挠性部件13、负荷梁14以及底板15构成。在此三件式结构中，挠性部件13的刚度设定为比负荷梁14的刚度低。
在驱动IC芯片12中，组成一个构成磁头元件的磁头放大器的集成驱动电路。仅作为举例，IC芯片12的尺寸可以为1.0mm×1.0mm×0.15mm或者1.5mm×1.5mm×0.25mm。在此实施例中，IC芯片12在悬置体10上的固定位置的确定要使得改善散热特性与电磁特性并使IC芯片容易安装。
在此实施例中，挠性部件13由厚度约25μm的不锈钢板(例如SUS304TA)制成。该挠性部件13具有均匀的比负荷梁14窄的宽度。
构成数重输入/输出信号线的薄膜型追踪导体层16沿长度方向构成在挠性部件13上。追踪导体16的一端连接至滑动块连接台，用于与构成在挠性部件13的顶端部分的磁头滑动块11形成电连接，追踪导体16的另一端(底板15一边)经由IC芯片12连接至外部连接台17，外部连接台将连接至外部电路。
负荷梁14在此实施例中由约60～65μm厚的弹性不锈钢板制成并沿其全长支持挠性部件13。该负荷梁14具有随着趋近其顶端宽度逐渐变窄的形状。通过许多焊点实现将挠性部件13固定于负荷梁14。
底板15由不锈钢或铁制成并通过焊接固定于负荷梁14的底端部分。悬置体10通过将底板15的附属部件18固定于可动臂而附着到可动臂(未画出)上。
在改进型式中，悬置体可以构成带底板与弯曲负荷梁的两件式结构，替代具有挠性部件13、负荷梁14及底板15的三件式结构。
如前所述，带有磁头元件的滑动块11在悬置体10的顶端部分安装在挠性部件13的舌片上。包括数重输入/输出信号线的追踪导体层16经过滑动块11的两边，在挠性部件13的顶端部分返回至滑动块连接台以便与滑动块11的输入/输出电极电连接。由树脂制成的绝缘材料层覆盖连接的部分。
驱动IC芯片12在悬置体10的中间长度位置安装在滑动块附着表面上。IC芯片12在此实施例中由耐焊芯片构成，并安装与连接在芯片连接台上，芯片连接台构成在追踪导体层16的路径上，追踪导体层16经由一个绝缘材料层构成在悬置体10的挠性部件13上。
将底层填料填充于IC芯片12的底表面与追踪导体层表面之间的空隙中以便改善散热性能，改善此区域的机械强度，以及覆盖一部分IC芯片12。
IC芯片12在此实施例中为凸块耐焊芯片，并具有一个保护层19，覆盖IC芯片12的全部后表面，后表面与其上形成连接端子的前表面相对，如图2所示。该保护层19可以是金属材料层或树脂材料层。
金属材料保护层19可以由单层Al或双层Au/Cu结构构成，具有几个μm的厚度。
树脂材料保护层19可以由一层诸如Hitachi Chemical Co.，Ltd.的PIQ或PIX聚酰亚胺层构成，或者由一层诸如Tokyo Ohka Kogyo Co.，Ltd.的OMR或OFPR保护层构成，具有约1～10μm的厚度。
图3a至3h示意说明本实施例中IC芯片的制造过程。
在如图3a所示的单晶晶片30的一个前表面上，通过已知的集成技术制成由许多晶体管、二极管、电容与电阻构成的IC(集成电路)、导电图案、以及用于电连接IC的连接电极。重复如图3b与3c所示的图案形成工艺、扩散工艺以及喷镀金属工艺实现这种构成。图3d中的参考标号31代表如此制成的IC、导电图案及连接电极。
随后，图3d所示晶片30的后表面部分32，其部分厚度通过抛光晶片30的后表面而磨去。由此，如图3e所示，晶片30的总厚度被减小使得IC芯片的厚度尽可能薄。
在该后表面抛光工艺之后，由前述材料制成的保护层32通过例如淀积、喷镀或电镀而覆盖到晶片30被抛光的全部后表面30b上，如图3f所示。
然后，晶片30如图3g被切割成分离的单个IC芯片12，如图3h所示。
根据这种用于薄膜磁头的IC芯片的制造工艺，由于覆盖工艺是在磨薄IC芯片后表面的抛光工艺之后进行的。因此保护层可以容易地形成在IC芯片的后表面上。结果，可降低IC芯片的制造成本。
以下，将参照附图4a至4e描述根据本发明将如此制成的IC芯片12焊接到悬置体的过程。
如图4a所示，在由不绣钢板制成的挠性部件13上，通过类似于在薄金属板上形成印刷电路板例如柔性印制电路(FPC)构图方法的公知方法，构成薄膜导电图案。
例如，导电图案通过连续淀积由诸如聚酰亚胺的树脂形成的约5μm厚的第一绝缘材料层40、约4μm厚的图案Cu(铜)层(导电层)41、以及诸如聚酰亚胺的树脂形成的约5μm厚的第二绝缘材料层42，以此顺序在挠性部件13上构成。在接至磁头滑动块的滑动块连接台、接至外部电路的外部连接台以及接至IC芯片12的芯片连接台43区域内，只有一个Au层44淀积到Cu层41上，且在Au层44上没有第二绝缘材料层。
如图4b所示，Au球凸块45预先制成在IC芯片12底面上构成的连接端子(未画出)上。该IC芯片12由超声波焊接头或管嘴46拾取，由焊接头接触IC芯片的顶面，如图4b所示，并同薄膜导电图案的芯片连接台43对准。
然后，如图4c所示，将带保护层19的IC芯片12朝箭头47的方向下压直到IC芯片12的Au球凸块45接触薄膜导电图案的各自芯片连接台43，并由超声头46施加沿箭头48方向(横向)的超声振荡。
以定压(负荷)加压并施加超声振荡导致IC芯片12的Au球凸块45与芯片连接台43的Au层44熔融焊接。
由此，如图4d所示，IC芯片12的连接端子与芯片连接台43之间建立了电连接。
然后，如图4e所示，将液态底层填料49注入IC芯片12的底面与薄膜导电图案表面之间的空隙，用于改善散热性能，改善此区域的机械强度，以及覆盖一部分IC芯片12。底层填料49为良好导热材料，例如由诸如环氧树脂的树脂与具有良好导热性的绝缘材料的混合物制成。底层填料49在随后进行的加热与烘干过程中固化。
构成底层填料49的具有良好导热性能的底层填充树脂，例如可以是诸如含熔凝石英(热传导率约为50.4×10-6 W/m·℃)的环氧树脂，含氧化铝(热传导率约为168×10-6 W/m·℃)的树脂，含晶状硅(热传导率约为147×10-6W/m·℃)的树脂，或含氮化铝(热传导率约为168×10-6 W/m·℃)的树脂。
根据本发明，由于芯片12的Au球凸块45通过超声波熔焊而与芯片连接台43的Au层44电连接且机械结合，不需对IC芯片作临时固定或回流焊接。在超声波焊接工艺中，由于超声波焊接头46的振荡施加于IC芯片12，在IC芯片12的后表面与拾取IC芯片的管嘴46之间将总是发生摩擦。为抑制摩擦，管嘴46需要较大的压焊力。
按照常规的IC芯片，由于硅体的后表面暴露，因此大的管嘴压焊力在IC芯片后表面上容易产生诸如划痕或裂纹损伤。而根据此实施例，由于保护层19覆盖IC芯片12的硅体的整个后表面，管嘴46不会直接接触IC芯片12的硅体。因此，在安装期间IC芯片的硅体上不会发生损伤，从而可以有效地防止硅颗粒从IC芯片掉落。
当IC芯片12硅体的后表面由金属材料保护层19覆盖时，不仅能防止芯片表面损伤的发生，而且能防止超声波振荡的传输效率的降低。此外，由于金属材料与诸如硅的IC材料相比具有良好的热传导率，保护层19同时起到IC芯片的散热片作用而有效散除产生的热。
当后表面由树脂材料保护层19覆盖时，尽管超声波振荡的传输效率与热传导率比金属材料层的低，但保护层的涂覆容易进行，并且可以更加完全地防止由于超声振荡引起的颗粒脱落。
此外，根据此实施例，不需焊剂转变过程，也不需回流焊接工艺，因此不需要清洁处理。而且，在安装期间IC芯片的硅体的后表面上不会发生损伤，从而可以有效地防止硅颗粒从IC芯片掉落。
在前述实施例中，保护层19形成为覆盖IC芯片的硅体的整个后表面。然而，根据本发明，保护层可以形成在IC芯片硅体的后表面的一部分上使得管嘴不直接接触硅体。即，保护层形成为仅覆盖后表面上用于在焊接过程中管嘴接合的一部分区域或者在后表面的一个区域内制成至少一个部件用于在焊接过程中与管嘴接合。因此，在安装期间IC芯片的硅体上不会发生损伤，从而可以有效地防止硅颗粒从IC芯片掉落。
在前述实施例中，IC芯片12的Au球凸块45与芯片连接台43的Au层44通过超声波焊接。然而，本发明也可以使用Cu球与Cu层或使用其他金属球与其他金属层代替Au球与Au层通过超声波焊接而实现。在改进型式中，凸块可以构成在薄膜导电图案的芯片连接台上。
可以在不偏离本发明精神与范围的情况下构造本发明的许多有很大不同的实施方案。应当理解。本发明除了附加的权利要求书中的限定外，不受限于本说明书中描述的具体实施例。

Claims (26)

1．一种IC芯片，具有一个第一表面和一个与所述第一表面相对的第二表面，包括：
一个用于薄膜磁头元件的电路；
形成在所述第一表面上的所述电路的连接端子；以及
形成在所述第二表面的至少一部分上的一个保护层。
2．根据权利要求1的IC芯片，其中，所述保护层由金属材料制成。
3．根据权利要求1的IC芯片，其中，所述保护层由树脂材料制成。
4．根据权利要求1的IC芯片，其中，所述保护层是一个覆盖整个所述第二表面的层。
5．根据权利要求1的IC芯片，其中，所述保护层是一个仅覆盖所述第二表面的一部分的层。
6．根据权利要求1的IC芯片，其中，所述保护层是一个在所述第二表面上提供至少一个部件的层。
7．一种磁头悬置体组件，包括：
具有至少一个薄膜磁头元件的一个磁头滑动块；
一个IC芯片，带有用于所述至少一个薄膜磁头元件的电路，所述IC芯片具有一个第一表面、一个相对于所述第一表面的第二表面、以及形成在所述第一表面上的所述电路的连接端子，所述IC芯片还具有一个形成在所述第二表面的至少一部分上的保护层；
一个悬置体，用于支持所述磁头滑动块与所述IC芯片。
8．根据权利要求7的磁头悬置体组件，其中，所述保护层由金属材料制成。
9．根据权利要求7的磁头悬置体组件，其中，所述保护层由树脂材料制成。
10．根据权利要求7的磁头悬置体组件，其中，所述保护层是一个覆盖整个所述第二表面的层。
11．根据权利要求7的磁头悬置体组件，其中，所述保护层是一个仅覆盖所述第二表面的一部分的层。
12．根据权利要求7的磁头悬置体组件，其中，所述保护层是一个在所述第二表面上提供至少一个部件的层。
13．根据权利要求7的磁头悬置体组件，其中，所述悬置体包括一个弹性负荷梁、一个由所述负荷梁支撑的弹性挠性部件、以及一个构成在所述悬置体上的追踪导体部件，所述IC芯片安装在所述追踪导体部件上。
14．一种由具有一个表面和相对于该一个表面的另一表面的晶片来制造IC芯片的方法，所述方法包括步骤：
从所述晶片的所述一个表面上形成用于IC芯片的半导体集成电路与连接电极；
抛光所述另一表面以减小所述晶片的厚度；
在所述晶片的所述另一表面的至少一部分上形成一个保护层；以及
割所述晶片以产生分离的单独IC芯片。
15．根据权利要求14的方法，其中，所述保护层由金属材料制成。
16．根据权利要求14的方法，其中，所述保护层由树脂材料制成。
17．根据权利要求14的方法，其中，所述保护层是一个覆盖整个所述第二表面的层。
18．根据权利要求14的方法，其中，所述保护层是一个仅覆盖所述第二表面的一部分的层。
19．根据权利要求14的方法，其中，所述保护层是一个在所述第二表面上提供至少一个部件的层。
20．一种制造磁头悬置体组件的方法，包括步骤：
构成一个带有用于薄膜磁头元件的电路的IC芯片，所述IC芯片具有一个第一表面、一个相对于所述第一表面的第二表面、以及形成在所述第一表面上的所述电路的连接端子，所述IC芯片还具有一个形成在所述第二表面的至少一部分上的保护层；
将带有至少一个薄膜磁头元件的磁头滑动块和所述IC芯片安装在悬置体上，所述IC芯片通过使用Au或Cu凸块的超声波焊接安装在所述悬置体上。
21．根据权利要求20的方法，其中，所述IC芯片由具有一个表面及与所述一个表面相对的另一表面的晶片，通过从所述晶片的所述一个表面上形成用于IC芯片的半导体集成电路与连接电极，通过抛光所述另一表面以减小所述晶片的厚度，通过在所述晶片的所述另一表面的至少一部分上形成一个保护层，以及通过切割所述晶片以产生分离的单独IC芯片而制成。
22．根据权利要求20的方法，其中，所述保护层由金属材料制成。
23．根据权利要求20的方法，其中，所述保护层由树脂材料制成。
24．根据权利要求20的方法，其中，所述保护层是一个覆盖整个所述第二表面的层。
25．根据权利要求20的方法，其中，所述保护层是一个仅覆盖所述第二表面的一部分的层。
26．根据权利要求20的方法，其中，所述保护层是一个在所述第二表面上提供至少一个部件的层。
CNB001338153A 1999-11-04 2000-11-03 Ic芯片、带ic芯片的磁头悬置组件、ic芯片的制造方法以及磁头悬置组件的制造方法 Expired - Fee Related CN1188839C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31373899A JP2001134916A (ja) 1999-11-04 1999-11-04 Ｉｃチップ、ヘッドサスペンションアセンブリ並びに該ｉｃチップ及び該ヘッドサスペンションアセンブリの製造方法
JP313738/1999 1999-11-04

Publications (2)

Publication Number Publication Date
CN1295319A true CN1295319A (zh) 2001-05-16
CN1188839C CN1188839C (zh) 2005-02-09

Family

ID=18044942

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001338153A Expired - Fee Related CN1188839C (zh) 1999-11-04 2000-11-03 Ic芯片、带ic芯片的磁头悬置组件、ic芯片的制造方法以及磁头悬置组件的制造方法

Country Status (4)

Country Link
JP (1) JP2001134916A (zh)
CN (1) CN1188839C (zh)
HK (1) HK1036354A1 (zh)
SG (1) SG90178A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3660640B2 (ja) 2001-07-02 2005-06-15 アルプス電気株式会社 チップオンサスペンション型磁気ヘッド及びその製造方法
JP2007227965A (ja) * 2007-04-25 2007-09-06 Athlete Fa Kk ボンディング方法
JP2008307710A (ja) 2007-06-12 2008-12-25 Canon Inc インクジェット記録ヘッド、インクジェット記録ヘッドの製造方法およびインクジェット記録ヘッドの実装ツール
JP5681376B2 (ja) * 2010-04-20 2015-03-04 日東電工株式会社 半導体装置の製造方法、及び、フリップチップ型半導体装置
JP5681377B2 (ja) * 2010-04-20 2015-03-04 日東電工株式会社 半導体装置の製造方法、及び、フリップチップ型半導体装置
JP5681375B2 (ja) * 2010-04-20 2015-03-04 日東電工株式会社 半導体装置の製造方法、及び、フリップチップ型半導体装置
US9196533B2 (en) 2010-04-20 2015-11-24 Nitto Denko Corporation Film for back surface of flip-chip semiconductor, dicing-tape-integrated film for back surface of semiconductor, process for producing semiconductor device, and flip-chip semiconductor device
JP6379447B2 (ja) * 2013-04-16 2018-08-29 凸版印刷株式会社 Ｉｃチップの実装方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0765322A (ja) * 1993-08-27 1995-03-10 Sanyo Electric Co Ltd 浮動型薄膜ヘッド及びその製造方法
ES2112169B1 (es) * 1994-07-13 1998-10-16 Sansung Electronics Co Ltd Metodo de fabricacion de un cabezal magnetico.
JPH08138223A (ja) * 1994-11-10 1996-05-31 Hitachi Ltd 薄膜磁気ヘッドスライダの製造方法
US5867888A (en) * 1996-10-08 1999-02-09 International Business Machines Corporation Magnetic head/silicon chip integration method

Also Published As

Publication number Publication date
HK1036354A1 (en) 2001-12-28
JP2001134916A (ja) 2001-05-18
CN1188839C (zh) 2005-02-09
SG90178A1 (en) 2002-07-23

Similar Documents

Publication Publication Date Title
JP3653460B2 (ja) 半導体モジュールおよびその製造方法
US5821494A (en) Method of electrical connection between head transducer and suspension by solder wire bumping at slider level and laser reflow
US7600310B2 (en) Method of head stack assembly flexible circuit assembly attached to an actuator arm
KR100376343B1 (ko) 자기헤드
KR100336739B1 (ko) 변환기서스펜션시스템
CN1203543C (zh) 半导体器件和半导体模块
CN1188839C (zh) Ic芯片、带ic芯片的磁头悬置组件、ic芯片的制造方法以及磁头悬置组件的制造方法
JP2005251262A (ja) ヘッド／スライダ支持構造及び回転円板形記憶装置
CN1257487C (zh) 具有ic芯片的磁头悬置装配体的制造方法
KR20020013405A (ko) 헤드 지지 기구 및 이를 사용한 헤드 조립체, 자기 디스크장치
US6268980B1 (en) Magnetic head apparatus with head IC chip
KR100400628B1 (ko) 방열 기판 및 반도체 모듈
CN1182516C (zh) Ic芯片安装方法及带ic芯片的磁头悬置体组件的制造方法
CN1318828A (zh) 磁头万向悬挂支架装置及制造该装置的方法
JP2001184618A (ja) 磁気ディスク装置
CN101038749A (zh) 磁头组件、其制造方法、挠臂、以及磁盘装置
WO2002065470A1 (fr) Suspension, assemblage de tete a cardan, et procede de realisation d'un assemblage de tete a cardan
US7401725B2 (en) System and method for improving hard drive actuator lead attachment
JP2005101659A (ja) ディスクモジュール
JP2011243241A (ja) サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ、並びにスライダ実装方法
JP2001167546A (ja) 接触型磁気ヘッドが接合された支持ビームとその接合方法
JPH01302831A (ja) 電気回路装置
JP2002032902A (ja) 磁気ヘッドおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050209

Termination date: 20091203