KR100400628B1 - 방열 기판 및 반도체 모듈 - Google Patents

방열 기판 및 반도체 모듈 Download PDF

Info

Publication number
KR100400628B1
KR100400628B1 KR10-2001-0009171A KR20010009171A KR100400628B1 KR 100400628 B1 KR100400628 B1 KR 100400628B1 KR 20010009171 A KR20010009171 A KR 20010009171A KR 100400628 B1 KR100400628 B1 KR 100400628B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
heat dissipation
semiconductor
island
back surface
Prior art date
Application number
KR10-2001-0009171A
Other languages
English (en)
Other versions
KR20020027149A (ko
Inventor
사까모또노리아끼
고바야시요시유끼
사까모또준지
오까다유끼오
이가라시유스께
마에하라에이주
다까하시고우지
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20020027149A publication Critical patent/KR20020027149A/ko
Application granted granted Critical
Publication of KR100400628B1 publication Critical patent/KR100400628B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
    • G11B33/14—Reducing influence of physical parameters, e.g. temperature change, moisture, dust
    • G11B33/1406—Reducing the influence of the temperature
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/4826—Mounting, aligning or attachment of the transducer head relative to the arm assembly, e.g. slider holding members, gimbals, adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards

Abstract

하드디스크 중에는 기입 및 판독 증폭용 IC가 고착된 FCA가 실장되어 있다. 그러나, 기입 및 판독 증폭용 IC의 방열성이 나쁘기 때문에, 이 기입 및 판독 증폭용 IC의 온도가 상승하고, 기입 및 판독 스피드가 크게 저하한다. 그리고, 하드디스크 자신의 특성에 크게 영향을 준다.
Al로 이루어지는 제2 지지 부재(13) 상에 Cu 도금으로 이루어지는 제1 금속 피막을 형성하고, 반도체 장치(10)의 이면에 노출된 금속체(15)를 고착한다.
따라서 반도체 소자(16)로부터 발생한 열은 방열체(15)로부터 제2 지지 부재(13)를 통해 양호하게 방출할 수 있다.

Description

방열 기판 및 반도체 모듈{HEAT-DISSIPATING SUBSTRATE AND SEMICONDUCTOR MODULE}
본 발명은 반도체 장치 및 반도체 모듈에 관한 것으로, 특히 반도체 소자로부터의 열을 양호하게 방출할 수 있는 구조에 관한 것이다.
최근, 반도체 장치는 휴대 기기나 소형·고밀도 실장 기기에의 채용이 진행되어 경박단소이면서 방열성도 요구되고 있다. 더구나 반도체 장치는 여러 기판에 실장되며, 이 기판도 포함된 반도체 모듈로서 여러 기기에 실장되어 있다. 기판은 세라믹 기판, 프린트 기판, 플렉시블 시트, 금속 기판 또는 유리 기판 등을 생각할 수 있는데, 여기서는 플렉시블 시트에 실장된 반도체 모듈로서 이하에 그 일례를 진술한다. 또한, 본 실시 형태에 있어서 물론 이들 기판을 채용할 수 있다.
도 14에 플렉시블 시트를 사용한 반도체 모듈이 하드디스크(100)에 실장된 것을 도시했다. 이 하드디스크(100)는 예를 들면, 日經 일렉트로닉스(주 : 일본신문) 1997년 6월 16일(No. 691) P92∼에 자세히 상술되어 있다.
이 하드디스크(100)는 금속으로 이루어지는 하우징(101)에 실장되어 이루어지고, 복수매의 기록 디스크(102)가 스핀들 모터(103)에 일체로 부착되고, 각각의 기록 디스크(102)의 표면에는 자기 헤드(104)가 아주 작은 간극을 통해 배치되어 있다. 이 자기 헤드(104)는 아암(105) 끝에 고정된 서스펜션(106)의 선단에 부착되어 있다. 그리고 자기 헤드(104), 서스펜션(106), 아암(105)이 일체가 되고, 이 일체물이 액튜에이터(107)에 부착되어 있다.
기록 디스크(102)는 이 자기 헤드(104)를 통해 기입하고, 판독을 행하기 위해 기입 및 판독 증폭용 IC(108)와 전기적으로 접속될 필요가 있다. 그 때문에, 플렉시블 시트(109)에 이 기입 및 판독 증폭용 IC(108)가 실장된 반도체 모듈(110)이 이용되며, 플렉시블 시트(110) 상에 설치된 배선이 최종적으로는 자기 헤드(104)와 전기적으로 접속된다. 이 반도체 모듈(110)은 플렉시블·서킷·어셈블리라고 하며, 일반적으로 FCA로 약칭된다.
그리고 하우징(101)의 이면에는 반도체 모듈(110)에 부착된 커넥터(111)가 노출되어 이 커넥터(암수형 : 111)와 메인 보드(112)에 부착된 커넥터(암수형)가 접속된다. 또한 이 메인 보드(112)에는 배선이 설치되고, 스핀들 모터(103)의 구동용 IC, 버퍼 메모리, 기타 구동을 위한 IC, 예를 들면 ASIC 등이 실장되어 있다.
예를 들면, 기록 디스크(102)는 스핀들 모터(103)를 통해 4500rpm로 회전하고 자기 헤드(104)는 액튜에이터(107)에 의해 그 위치가 결정된다. 이 회전 기구는 하우징(101)에 설치되는 덮개로 밀폐되기 때문에 어떻게 해도 열이 갇혀 있어, 기입 및 판독 증폭용 IC(108) 온도가 상승한다. 그 때문에, 기입 및 판독 증폭용 IC(108)는 액튜에이터(107), 하우징(101) 등의 열 방산이 우수한 부분에 부착된다. 또한 스핀들 모터의 회전은 5400, 7200, 1000rpm으로 고속 경향에 있으며, 열 방산이 점점 더 중요해진다.
상술한 FCA를 더욱 설명하기 위해 그 구조를 도 21에 도시한다. 도 21의 (a)가 그 평면도이고, 도 21의 (b)는 단면도이고, 선단에 설치된 기입 및 판독 증폭용 IC(108)의 부분을 A-A선으로 절단한 것이다. 이 FCA(110)은 절곡되어 하우징(101) 내의 일부에 부착되기 때문에, 절곡 가공하기 쉬운 평면 형상을 본뜬 제1 플렉시블 시트(109)가 채용된다.
이 FCA(110)의 좌측단에는 커넥터(111)가 부착되고 제1 접속부가 된다. 이 커넥터(111)와 전기적으로 접속된 제1 배선(121)이 제1 플렉시블 시트(109) 상에 접합되어 우측단까지 연장되어 있다. 그리고 상기 제1 배선(121)이 기입 및 판독증폭용 IC(108)와 전기적으로 접속된다. 또한, 자기 헤드(104)와 접속되는 증폭용 IC(108)의 리드(122)는 제2 배선(123)과 접속되고, 이 제2 배선(123)은 아암(105), 서스펜션(106) 상부에 설치된 제2 플렉시블 시트(124) 상의 제3 배선(126)과 전기적으로 접속된다. 즉 제1 플렉시블 시트(109)의 우측단은 제2 접속부(127)로 이루어져 여기서 제2 플렉시블 시트(124)와 접속된다. 또한, 제1 플렉시블 시트(109)와 제2 플렉시블 시트(124)는 일체로 설치되어도 좋다. 이 경우, 제2 배선(123)과 제3 배선(126)은 일체로 설치된다.
또한 기입 및 판독 증폭용 IC(108)가 설치되는 제1 플렉시블 시트(109)의 이면에는 지지 부재(128)가 설치된다. 이 지지 부재(128)는 세라믹 기판, Al 기판이 이용된다. 이 지지 부재(128)를 통해 하우징(101) 내부에 노출되는 금속과 열적으로 결합되어, 기입 및 판독 증폭용 IC(108)의 열이 외부로 방출된다.
계속해서 도 21의 (b)를 참조하여 기입 및 판독 증폭용 IC(108)와 제1 플렉시블 시트(109)의 접속 구조를 설명한다.
이 플렉시블 시트(109)는 하층으로부터 제1 폴리이미드 시트(130)(이하 제1 PI 시트라고 함.), 제1 접착층(131), 도전 패턴(132), 제2 접착층(133) 및 제2 폴리이미드 시트(134)(이하 제2 PI 시트라고 함)가 적층되고, 제1, 제2 PI 시트(130, 134)에 도전 패턴(132)이 샌드위치되어 있다.
또한 기입 및 판독 증폭용 IC(108)가 접속되기 때문에 원하는 곳의 제2 PI 시트(134)와 제2 접착층(133)이 제거되고 개구부(135)가 형성되어 거기에는 도전 패턴(132)이 노출된다. 그리고 도면에 도시된 바와 같이 리드(1227)를 통해 기입및 판독 증폭용 IC(108)가 전기적으로 접속된다.
도 21의 (b)에 있어서 절연성 수지(136)로 패키지된 반도체 장치는 화살표로 나타낸 방열 경로에서 외부로 방출되는데, 특히 절연성 수지(136)가 열저항이 되어 전체적으로 보면 기입 및 판독 증폭용 IC(108)로부터 발생하는 열을 효율적으로 외부로 방출할 수 없다는 문제가 있었다.
또한 하드디스크로 설명한다. 이 하드디스크의 기입 및 판독 전송율은 500㎒∼1㎓, 또한 그 이상의 주파수가 요구되며, 기입 및 판독 증폭용 IC(108)의 기입 및 판독 스피드를 고속으로 해야한다. 그것을 위해선, 기입 및 판독 증폭용 IC(108)와 접속되는 플렉시블 시트 상의 배선의 경로를 짧게 하고, 기입 및 판독 증폭용 IC(108)의 온도 상승을 방지해야만 한다.
특히 기록 디스크(102)가 고속으로 회전하고, 또한 하우징(101)과 덮개로 밀폐된 공간이 되기 때문에 내부에는 70도∼80도 정도로 온도가 상승한다. 한편, 일반적인 IC의 동작 허용 온도는 약 125도이고, 기입 및 판독 증폭용 IC(125)는 내부 온도 80도로부터 약 45도의 온도 상승이 허용된다. 그러나 도면에 도시된 바와 같이 반도체 장치 자신의 열저항, FCA의 열저항이 크면, 기입 및 판독 증폭용 IC(108)는 곧 동작 허용 온도를 넘어, 본래의 능력을 전부 발휘할 수 없다. 그 때문에, 방열성이 우수한 반도체 장치, FCA가 요구되고 있다.
또한 동작 주파수가 금후 더욱 높아지기 때문에, 기입 및 판독 증폭용 IC(108) 자신도 연산 처리에 따라 발생하는 열로 온도 상승하는 문제가 있었다. 상온에서는 목적의 동작 주파수를 실현할 수 있음에도 불구하고 하드디스크의 내부에서는 그 온도 상승 때문에 동작 주파수를 저하시켜야 했다.
이상, 금후의 동작 주파수의 증가에 따라 반도체 장치, 반도체 모듈(FCA)은 보다 방열성이 요구되었다.
한편, 액튜에이터(107), 또한 이것에 부착되는 아암(105), 서스펜션(106) 및 자기 헤드(104)는 관성 모멘트를 적게 하기 위해 가능한 한 가볍게 해야한다. 특히, 도 20에 도시된 바와 같이 기입 및 판독 증폭용 IC(108)를 액튜에이터(107)의 표면에 실장되는 경우, 이 IC(108)의 경량화, FCA(110)의 경량화도 요구되었다.
본 발명은 상술한 과제를 감안하여 이루어진 것으로, 제1 국면은, 서로 대향하는 제1 면과 제2 면을 갖은 Al을 주성분으로 하는 방열 기판에 있어서,
상기 제1 면에는, Cu, Ag 또는 Au를 주재료로 하는 제1 금속 피막이 최상층에 형성됨으로써 해결하는 것이다,
Al은 경량이며 열전도성에 뛰어나고, 더구나 표면에 형성되는 산화막은 얇고 치밀한 막이다. 이 치밀한 산화막이 일단 형성되면, 그 산화막의 성장은 거의 정지한다. 즉 자기 헤드와 기록 디스크와 같이, 20∼30㎚(나노·미터)로 매우 좁은 간극으로 유지되는 정밀 기기에서는 상기 산화막이 성장하는 만큼, 거기로부터 발생하는 파티클의 양이 많아져 오동작의 원인이 되지만, Al을 주재료로 하는 것은 산화막의 성장이 적기 때문에, 그 만큼 파티클의 발생도 적고, 오동작도 적다.
한편, Al 또는 그 표면에 형성되는 산화물은 도전성 고착재(땜납 등의 납재, Ag, Au 등의 도전 페이스트)와 친화성이 없지만, Al의 표면에 Cu, Ag 또는 Au를 주재료로 하는 제1 금속 피막을 형성하는 것이 가능하다. 따라서 이 제1 금속 피막을 Al의 방열 기판에 형성함으로써, 반도체 장치의 이면에 노출되는 금속체(예를 들면 아일런드나 방열용의 전극)를 도전성 고착재를 통해 열적으로 결합시킬 수 있다. 따라서 파티클이 적고 열 전도성이 우수한 방열 기판으로서 기능시킬 수 있다.
제2 국면은, 상기 제1 금속 피막을 도금막으로 형성함으로써 해결하는 것이다.
후술하는 바와 같이, 제1 금속 피막을 도금에 의해 형성할 수 있고, 열저항이 적은 방열 기판을 실현할 수 있다.
제3 국면은, 반도체 장치의 이면에 설치된 금속체가 납재, 도전 페이스트 또는 열전도성에 뛰어난 고착재로 고착됨으로써 해결하는 것이다.
제4 국면은, 상기 반도체 장치는 전자 기기에 전기적으로 접속되어 실장되고, 금속으로 이루어지는 상기 전자 기기의 구성 요소에 면 접촉할 수 있도록 상기 제2 면이 가공되어 있음으로써 해결하는 것이다.
Al 기판은 가공이 용이하고, 전자 기기 내부와 용이하게 면 접촉할 수 있어 양호한 방열 기판으로서 기능한다.
제5 국면은, 반도체 소자가 페이스 업된 상태에서 절연성 수지와 일체로 밀봉되고, 그 이면에, 상기 반도체 소자의 본딩 전극과 전기적으로 접속된 패드와 상기 반도체 소자의 이면에 위치하는 아일런드가 노출된 반도체 장치와,
서로 대향하는 제1 면과 제2 면을 갖는 Al을 주성분으로 하는 방열 기판을갖는 반도체 모듈에 있어서,
상기 제1 면에는 Cu, Ag 또는 Au를 주재료로 하고, 도금으로 형성된 제1 금속 피막이 최상층에 형성되고, 상기 제1 금속 피막과 상기 아일런드가 납재, 도전 페이스트 또는 열전도성에 뛰어난 고착재로 고착됨으로써 해결하는 것이다.
예를 들면, 납재를 통해 아일런드와 방열 기판을 고착할 수 있고, 방열 기판을 통해 반도체 소자로부터 발생하는 열을 방출할 수 있다.
제6 국면은, 상기 아일런드와 상기 제1 금속 피막 사이에, Cu를 주성분으로 하는 금속판이 고착됨으로써 해결하는 것이다.
소정의 두께의 금속판을 설치하면, 금속판의 이면을 방열 기판 또는 제1 금속 피막과 접촉시킬 수 있다.
제7 국면은, 상기 아일런드와 상기 금속판은 에칭 가공에 의해 일체로 형성됨으로써 해결하는 것이다.
상기 금속판의 두께는 매우 얇고 취급성이 뒤떨어진다. 그러나 에칭에 의해 아일런드와 일체로 형성이 가능하기 때문에, 그 취급성이 향상된다. 게다가 금속판의 두께도 간단하게 조정할 수 있고, 반도체 모듈마다 금속판과 방열 기판이 간단하게 접촉되도록 조정할 수 있다.
제8 국면은, 상기 반도체 소자의 이면은 상기 금속판에 고착됨으로써 해결하는 것이다.
제9 국면은, 상기 패드의 이면과 상기 아일런드의 이면은 실질적으로 동일 평면에 배치됨으로써 해결하는 것이다.
제10 국면은, 상기 패드의 이면과 상기 반도체 소자의 이면은 실질적으로 동일 평면에 배치됨으로써 해결하는 것이다.
제11 국면은, 상기 패드의 이면보다도 상기 절연성 수지의 이면이 돌출됨으로써 해결하는 것이다.
제12 국면은, 상기 패드의 측면과 상기 패드의 측면으로부터 연장되는 상기 절연성 수지의 이면은 동일 곡면을 그림으로써 해결하는 것이다. 제13 국면은, 상기 반도체 장치와 상기 방열 기판 사이에는 상기 반도체 장치와 전기적으로 접속되는 상기 패턴을 갖은 플렉시블 시트가 설치되고, 상기 아일런드에 대응하는 플렉시블 시트에 개구부가 설치됨으로써 해결하는 것이다.
제14 국면은, 반도체 소자가 페이스 다운된 상태에서 절연성 수지와 일체로 밀봉되고, 그 이면에 상기 반도체 소자의 본딩 전극과 전기적으로 접속된 패드와 상기 반도체 소자의 이면에 위치하는 방열용의 전극이 노출된 반도체 장치와,
서로 대향하는 제1 면과 제2 면을 갖은 Al을 주성분으로 하는 방열 기판을 갖는 반도체 모듈에 있어서,
상기 제1 면에는 Cu, Ag 또는 Au를 주재료로 하고, 도금으로 형성된 제1 금속 피막이 최상층에 형성되고, 상기 제1 금속 피막과 상기 방열용의 전극이 납재, 도전 페이스트 또는 열 전도성에 뛰어난 고착재로 고착됨으로써 해결하는 것이다.
제15 국면은, 상기 방열용의 전극과 상기 제1 금속 피막 사이에, Cu를 주성분으로 하는 금속판이 고착됨으로써 해결하는 것이다.
제16 국면은, 상기 방열용의 전극과 상기 금속판은 에칭 가공에 의해 일체로형성되어 있음으로써 해결하는 것이다.
제17 국면은, 상기 패드의 이면과 상기 방열용의 전극의 이면은 실질적으로 동일 평면에 배치됨으로써 해결하는 것이다.
제18 국면은, 상기 패드의 이면보다도 상기 절연성 수지의 이면이 돌출됨으로써 해결하는 것이다.
제19 국면은, 상기 패드의 측면과 상기 패드의 측면으로부터 연장되는 상기 절연성 수지의 이면은 동일 곡면을 그림으로써 해결하는 것이다.
제20 국면은, 상기 반도체 장치와 상기 방열 기판 사이에는 상기 반도체 장치와 전기적으로 접속되는 도전 패턴을 가진 플렉시블 시트가 설치되고, 상기 방열용의 전극에 대응하는 플렉시블 시트에 개구부가 설치됨으로써 해결하는 것이다.
제21 국면은, 반도체 소자가 페이스 업된 상태에서 절연성 수지와 일체로 밀봉되고, 상기 절연성 수지의 이면에는 상기 반도체 소자의 본딩 전극과 전기적으로 접속된 리드와, 이면이 상기 리드의 이면과 면 위치에 형성된 아일런드가 노출된 반도체 장치와,
서로 대향하는 제1 면과 제2 면을 갖는 Al을 주성분으로 하는 방열 기판을 갖는 반도체 모듈에 있어서,
상기 제1 면에는 Cu, Ag 또는 Au를 주재료로 하고, 도금으로 형성된 제1 금속 피막이 최상층에 형성되고, 상기 제1 금속 피막과 상기 아일런드가 납재, 도전 페이스트 또는 열전도성에 뛰어난 고착재로 고착됨으로써 해결하는 것이다.
제22 국면은, 상기 아일런드와 상기 제1 금속 피막 사이에, Cu를 주성분으로하는 금속판이 고착됨으로써 해결하는 것이다.
제23 국면은, 상기 반도체 장치와 상기 방열 기판 사이에는 상기 반도체 장치와 전기적으로 접속되는 도전 패턴을 가진 플렉시블 시트가 설치되고, 상기 아일런드에 대응하는 플렉시블 시트에 개구부가 설치됨으로써 해결하는 것이다.
제24 국면은, 상기 반도체 소자는 하드디스크의 기입 및 판독 증폭용 IC인 것으로 해결하는 것이다.
제25 국면은, 상기 반도체 장치는 전자 기기에 전기적으로 접속되어 실장되고, 금속으로 이루어지는 상기 전자 기기의 구성 요소에 면 접촉할 수 있도록 상기 제2 면이 가공되어 있음으로써 해결하는 것이다.
도 1은 본 발명의 반도체 모듈을 설명하는 도면.
도 2는 본 발명의 반도체 장치를 설명하는 도면.
도 3은 본 발명의 반도체 장치를 설명하는 도면.
도 4는 본 발명의 반도체 장치를 설명하는 도면.
도 5는 본 발명의 반도체 모듈을 설명하는 도면.
도 6은 본 발명의 반도체 장치를 설명하는 도면.
도 7은 본 발명의 반도체 장치를 설명하는 도면.
도 8은 본 발명의 반도체 장치를 설명하는 도면.
도 9는 본 발명의 반도체 모듈을 설명하는 도면.
도 10은 본 발명의 반도체 장치를 설명하는 도면.
도 11은 본 발명의 반도체 장치를 설명하는 도면.
도 12는 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 13은 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 14는 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 15는 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 16은 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 17은 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 18은 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 19는 본 발명의 반도체 장치의 제조 방법을 설명하는 도면.
도 20은 하드디스크를 설명하는 도면.
도 21은 도 20에 채용되는 종래의 반도체 모듈을 설명하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 장치
11 : 제1 지지 부재(플렉시블 시트)
12 : 개구부
13 : 제2 지지 부재(방열 기판)
14 : 제1 금속 피막
15 : 금속체
16 : 반도체 소자
17 : 전자 기기를 구성하는 금속체
본 발명은 고방열성이며 경박단소인 반도체 장치를 제공함과 동시에, 이 반도체 장치를 실장한 반도체 모듈, 예를 들면, 방열 기판에 반도체 장치가 고착된 반도체 모듈, 플렉시블 시트 상에 반도체 장치가 실장되고, 플렉시블 시트의 이면에는 방열 기판이 고착된 반도체 모듈(이하 FCA라고 함)을 제공하고, 이 반도체 모듈이 실장된 정밀 기기, 예를 들면 하드디스크의 특성 개선을 실현하는 것이다.
우선 반도체 모듈이 실장되는 기기의 일례로서, 하드디스크(100)를 도 20을 참조하여, 반도체 모듈을 도 1, 도 5, 도 9에 도시한다. 또한 반도체 모듈에 실장되는 반도체 장치를 도 2∼도 4, 도 6∼도 8, 도 10 및 도 11에 도시하고, 제조 방법을 도 12∼도 19에 도시한다.
반도체 모듈이 실장되는 기기를 설명하는 제1 실시 형태
이 기기로서, 종래의 기술란에서 설명한 도 20의 하드디스크(100)를 재차 설명한다.
하드디스크(100)는 컴퓨터 등에 실장되기 때문에 필요에 따라 메인 보드(112)에 실장된다. 이 메인 보드(112)는 암컷형(또는 수컷형)의 커넥터가 실장된다. 그리고 FCA에 실장되어 하우징(101)의 이면으로부터 노출된 수컷형(또는 암컷형)의 커넥터(111)와 상기 메인 보드(112) 상의 커넥터가 접속된다. 또한 하우징(101) 중에는 기록 매체인 기록 디스크(102)가 그 용량에 따라 복수매 적층되어 있다. 자기 헤드(104)는 20∼30㎚ 전후로 기록 디스크(102)의 상부를 부상하며 주사되기 때문에 기록 디스크(102) 사이의 간격은 이 주사에 문제가 발생하지 않는 간격으로 설정된다. 그리고 이 간격을 유지하면서 스핀들 모터(103)에 부착된다. 또한, 이 스핀들 모터(103)는 실장용 기판에 부착되고, 실장 기판의 이면에 배치된 커넥터가 하우징(101)의 이면으로부터 노출되어 있다. 그리고 이 커넥터도 메인 보드(112)의 커넥터와 접속된다. 따라서 메인 보드(112)에는 자기 헤드(104)의 기입 및 판독 증폭용 IC(108)를 구동시키는 IC, 스핀들 모터(103)를 구동하는 IC, 액튜에이터를 구동하는 IC, 데이터를 일시 보관하는 버퍼 메모리, 메이커 독자의 구동을 실현하는 ASIC 등이 실장된다. 당연히, 그 밖의 수동 소자, 능동 소자가 실장되어도 좋다.
그리고 자기 헤드(104)와 기입 및 판독 증폭용 IC(108)를 연결하는 배선을 가능한 한 짧아지도록 고려하여, 기입 및 판독 증폭용 IC(108)는 액튜에이터(107)에 배치한다. 그러나 이들로부터 설명하는 본 발명의 반도체 장치는 매우 박형이면서 경량이므로 액튜에이터 이상에도 아암(105)이나 서스펜션의 상부에 실장되어도 좋다. 이 경우, 도 1의 (a)에 도시된 바와 같이 반도체 장치(10)의 이면이 제1 지지 부재(11)의 개구부(12)로부터 노출되기 때문에, 반도체 장치(10)의 이면이 아암(105) 또는 서스펜션(106)과 열적으로 결합되어 반도체 장치(10)의 열이 아암(105), 하우징(101)을 통해 외부로 방출된다.
도 20과 같이, 액튜에이터(107)에 실장되는 경우, 기입 및 판독 증폭용 IC(108)는 복수의 자기 센서가 기입 및 판독할 수 있도록 각 채널의 기입 및 판독 용의 회로가 전부 1칩에 형성되어 있다. 그러나, 이 서스펜션(106)마다 부착된 자기 헤드(104) 전용의 기입 및 판독용 회로가 각각의 서스펜션 또는 아암에 실장되어도 좋다. 이렇게 하면, 자기 헤드(104)와 기입 및 판독 증폭용 IC(108)와의 배선 거리를 도 20의 구조보다도 아주 짧게 할 수 있고, 그 만큼 임피던스의 저하를 실현할 수 있어 기입 및 판독 속도의 향상이 가능해진다.
또한 자기 헤드(104)는 20∼30㎚ 전후로 기록 디스크(102) 상을 부상하며 주사되기 때문에, 파티클이 없는 것이 바람직하다. 즉 고정밀의 전자 기기는 구동부, 섭동부를 갖기 때문에, 방열 기판(13)으로서 경량이며 파티클 발생이 적은 Al 기판이 채용된다.
Al은 경량이며 열전도성에 뛰어나고, 또한 표면에 형성되는 산화막은 얇고 치밀한 막이다. 이 치밀한 산화막이 일단 형성되면, 산소는 Al에 도달하기 어려워지고, 그 산화막의 성장은 거의 정지한다. 즉 상술한 정밀 기기에서는 상기 산화막이 성장하는 만큼, 거기로부터 발생하는 파티클의 양이 많아져 오동작의 원인이되지만, Al을 주재료로 하는 것은 산화막의 성장이 적기 때문에, 그 만큼 파티클의 발생도 적고, 기록 디스크의 파손, 오동작도 적다.
한편, Al 또는 그 표면에 형성되는 산화물은 도전성 고착재(땜납 등의 납재, Ag, Au 등의 도전 페이스트)와 친화성이 없다. 그러나, Al의 표면에 Cu, Ag 또는 Au를 주재료로 하는 제1 금속 피막(14)을 형성하는 것이 가능하다. 따라서 이 제1 금속 피막(14)을 Al의 방열 기판(13)에 형성함으로써, 반도체 장치(10)의 이면에 노출되는 금속체(15)(예를 들면 아일런드나 방열용의 전극)를 도전성 고착재를 통해 열적으로 결합시킬 수 있다. 따라서 파티클이 적고 열 전도성이 우수한 방열 기판(13)으로서 기능시킬 수 있다.
방열 기판(13)을 설명하는 제2 실시 형태
Al을 주재료로 하는 방열 기판(13)은 그 표면에 산화 Al이 형성되게 되며, 그 표면에는 땜납 등의 납재나 도전 페이스트 등을 통해 금속을 고착할 수 없다라고 인식되어 있다. 따라서, Al 기판과 반도체 장치(10)의 이면에 노출된 금속체(15)는 접착제, 열전도가 좋은 절연성 접착 수단을 통해 고착할 수 밖에 없다고 생각되었다.
그러나 Al에는 도금을 사용하여 Cu, Ag 또는 Au를 도금하는 것이 가능하고, 도 1의 (b)와 같이 이 도금막이 제1 금속 피막(14)으로서 형성되면, 이 상부에 납재를 통해 금속체(15)를 고착하는 것이 가능해진다.
더구나 금속체(15)와 방열 기판(13) 사이에는 절연 재료가 개재되지 않기 때문에, 열 저항도 매우 작고, 반도체 소자(16)로부터 발생하는 열을 전자 기기를 구성하는 금속체(17)로부터 외부로 방출할 수 있다.
그러면, Al 기판 상에 Cu로 이루어지는 금속 피막을 형성하는 방법을 설명한다.
제1 국면은, Al 기판을 과황산 암모늄으로 라이트 에칭하고, 또한 황산 등의 산에 침지한다. 황산 농도는 100㎖/ℓ, 실온에서 약 1분간 침지한다. 또한 ℓ은 리터를 나타낸다.
제2 국면은, Al 기판의 산화막이나 오물을 제거한 후에, 촉매가 되는 Pd14A를 배치한다. 특히 Pd14A는 일영역에 집중되어 석출되기 때문에, 이 Pd14A를 분산시켜 배치시키는 처리를 행한다.
제3 국면은, 이 Pd14A를 촉매로서 무전해의 Cu 도금법으로, 약 0.2㎛ 정도의 Cu막(14B)을 생성시킨다. 여기서는 Pd14A가 핵이 되고, Al 기판(13)에 Cu막(14B)이 생성된다. 그리고 Cu막(14B)을 황산으로 세정하고, 계속하여 황산동으로 실온 60분의 전해 도금을 행한다. 이에 따라 약 20㎛의 Cu막(14)을 성장시킨다.
이상의 공정에 의해, Al 기판 상에는, 그 최외측 표면에 Cu의 도금막(14)이 약 20㎛ 정도의 막 두께로 형성된다. 이 Cu의 도금막(14)은 납재를 통해 Cu를 주재료로 하는 금속체(15)와 고착할 수 있기 때문에, 열 전도가 우수하고, 파티클의 발생이 적은 방열 기판(13)을 제공할 수 있다.
따라서 제1 면(18)에는 반도체 장치를 고착할 수 있고, 제2 면(19)에는 전자 기기를 구성하는 구성 요소(17), 예를 들면 하우징 내부, 액튜에이터, 아암과 접촉시킬 수 있다.
또한 Al 기판(13)의 일영역에 상기 제1 금속 피막(14)을 형성한 후, 이 일영역을 제외한 영역은 재차 산화막(20)이 성장한다.
또한 이하의 방법이라도 좋다.
첫번째는, 진케이트 처리로 불리는 공정에 의해 Ni 또는 Cu를 도금할 수 있다. 제1 국면은, Al 기판(13)을 알카리 탈지하고, 알카리 에칭을 거친 후에, 진케이트 처리를 실시한다. 이것은 Zn의 막을 0.1∼0.2㎛ 정도 형성하고, 그 후에 무전해 또는 전해 도금에 의해 Cu 또는 Ni를 형성하는 것이다.
두번째는, Al 기판(13)을 알카리 탈지하고, 알카리 에칭을 거친 후에 무전해로 Ni를 형성하고, 그 후 Au를 도금하는 것이다. 이와 같이, Al 기판 상에 직접 Cu나 Au를 도금하는 것이 아니라, 간극에 얇은 막(Zn, Pd 등)을 형성하고, 그 후에 Cu 또는 Au를 형성하는 처리를 실시함으로써, 방열 기판 상에 납땜 가능한 막을 형성할 수 있다. 더구나 모든 막이 열 전도성에 뛰어나기 때문에, 그 방열성은 매우 우수하다.
반도체 장치를 설명하는 제3 실시 형태
도 1의 (a)에 도시한 반도체 장치(10)는 페이스 다운형의 반도체 장치(10)이고, 도 2∼도 4에 그 구체적 구조를 나타낸다.
도 2에 도시한 반도체 장치(10A)는 본딩 패드(21)와 아일런드(15)가 실질적으로 동일면에 배치되어 있는 것으로, 여기에 도시된 납재(22)가 직접 제1 금속 피막(14)에 고착되는 것이다. 도 3의 (a)에 도시한 반도체 장치(10B)는 아일런드(15)에 금속판(23)이 납재(22)를 통해 고착되고, 본딩 패드(21)의 이면보다도 돌출되어 있는 것이다. 도 3의 (b)의 반도체 장치(10C)는 아일런드(15)와 금속판(23)이 일체로 형성되는 것으로, 또한 이면은 본딩 패드(21)보다도 돌출되어 있다. 도 4의 (a)의 반도체 장치(10D)는 아일런드(15)를 생략한 것으로, 반도체 소자(16)의 이면과 본딩 패드(21)의 이면이 실질적으로 일치되어 있다. 또한 도 4의 (b)에 도시한 반도체 장치(10E)는 반도체 소자(16)의 이면에 직접 납재(22)를 통해 금속판(23)을 고착하고, 금속판(23)의 이면을 돌출시킨다. 마지막으로 도 4의 (c)에 도시한 반도체 장치(10F)는 반도체 소자(16)의 이면에 형성된 도전막(24)과 금속판(23)이 직접 고착되고, 본딩 패드(21)의 이면보다도 돌출된다.
그럼, 본 발명의 반도체 장치(10A)에 관해서 도 2를 참조하면서 설명한다. 또한, 도 2의 (a)는 반도체 장치의 평면도이고, 도 2의 (b)는 A-A선의 단면도이다.
도 2에는 절연성 수지(25)에 이하의 구성 요소가 매립되어 있다. 즉 본딩 패드(21…)와, 이 본딩 패드(21)에 둘러싸인 영역에 설치된 아일런드(15)와, 이 아일런드(15) 상에 설치된 반도체 소자(16)가 매립되어 있다. 또한, 반도체 소자(16)는 페이스 업된 상태에서 실장되기 때문에, 금속 세선(26)을 통해 반도체 소자(16)의 본딩 전극(27)과 본딩 패드(21)가 전기적으로 접속되어 있다.
또한 아일런드(15)와 반도체 소자(16)가 전기적으로 접속되는 경우에는 도전 재료로 고착된다. 또한 아일런드(15)와 반도체 소자(16)가 전기적으로 접속될 필요가 없는 경우에는 절연성 접착 수단을 통해 고착된다. 여기서는, 반도체 소자의 이면에 Au가 피복되고, 아일런드의 표면에는 Ag가 형성되어 양자를 땜납(28)으로 고착하고 있다.
또한 상기 본딩 패드(21)의 이면은 절연성 수지(25)로부터 노출되어 그 상태 그대로 외부 접속 전극(29A)이 되고, 본딩 패드(21…)의 측면은 비이방성으로 에칭되며, 여기서는 웨트 에칭으로 형성되기 때문에 만곡 구조를 갖고, 이 만곡 구조에 의해 앵커 효과를 발생시키고 있다.
본 구조는 반도체 소자(16)와, 복수의 도전 패턴(21, 15)과, 금속 세선(26), 반도체 소자와 아일런드(15)의 고착 수단(28), 이들을 매립하는 절연성 수지(25)로 구성된다.
고착 수단(28)으로서는 땜납 등의 납재, 도전 페이스트, 절연 재료로 이루어지는 접착제, 접착성의 절연 시트가 바람직하다.
절연성 수지(25)로서는 에폭시 수지 등의 열경화성 수지, 폴리이미드 수지, 폴리페닐렌설파이드 등의 열가소성 수지를 이용할 수 있다.
또한 절연성 수지는 금형을 이용하여 경화하는 수지, 디프, 도포를 하여 피복할 수 있는 수지이면, 모든 수지를 채용할 수 있다. 또한 본딩 패드(21)나 아일런드(15)를 구성하는 도전 패턴으로서는 Cu를 주재료로 한 도전박, Al을 주재료로 한 도전박, 또는 Fe-Ni 합금, Al-Cu의 적층체, Al-Cu-Al의 적층체 등을 이용할 수 있다. 물론, 다른 도전 재료여도 가능하고, 특히 에칭할 수 있는 도전재, 레이저로 증발하는 도전재가 바람직하다. 또한 하프 에칭성, 도금의 형성성, 열 응력을 고려하면 압연으로 형성된 Cu를 주재료로 하는 도전 재료가 바람직하다.
본 발명에서는 절연성 수지(25) 및 고착재(28)가 분리홈(30)에도 충전되어 있기 때문에, 도전 패턴의 박리를 방지할 수 있는 특징을 갖는다. 또한 에칭으로서 드라이 에칭 혹은 웨트 에칭을 채용하여 비이방성적인 에칭을 실시함으로써, 본딩 패드(21…)의 측면을 만곡 구조로 하고, 앵커 효과를 발생시킬 수도 있다. 그 결과, 도전 패턴(15, 21)이 절연성 수지(25)로부터 떨어지지 않는 구조를 실현할 수 있다.
게다가 아일런드(15)의 이면은 패키지의 이면에 노출되어 있다. 따라서, 아일런드(15)의 이면은 도 3의 (a)의 금속판(23), 도 1의 (a)의 제2 지지 부재(13) 또는 제2 지지 부재(13)에 피복된 제1 금속 피막(14)과 접촉 또는 고착할 수 있는 구조가 된다. 따라서 이 구조에 의해, 반도체 소자(16)로부터 발생하는 열은 방열할 수 있고, 반도체 소자(16)의 온도 상승을 방지할 수 있어 그 만큼 반도체 소자(16)의 구동 전류나 구동 주파수를 증대시킬 수 있다.
본 반도체 장치(10A)는 본딩 패드(21), 아일런드(15)를 밀봉 수지인 절연성 수지(25)로 지지하고 있기 때문에, 지지 기판이 불필요해진다. 이 구성은 본 발명의 특징이다. 종래의 반도체 장치의 도전로는 지지 기판(플렉시블 시트, 프린트 기판 또는 세라믹 기판)으로 지지되어 있거나, 리드 프레임으로 지지되어 있기 때문에, 본래 불필요한 구성이 부가되어 있다. 그러나, 본 회로 장치는 필요 최소한의 구성 요소로 구성되어 지지 기판을 불필요로 하고 있기 때문에, 박형·경량이 되고, 게다가 재료비를 억제할 수 있기 때문에 염가가 되는 특징을 갖는다.
또한, 패키지의 이면은 본딩 패드(21), 아일런드(15)가 노출되어 있다. 이 영역에 예를 들면 땜납 등의 납재를 피복하면, 아일런드(15) 쪽이 면적이 넓기 때문에, 납재의 막 두께가 다르게 전착(wet)된다. 그 때문에, 이 납재의 막 두께를균일하게 하기 위해, 반도체 장치(10A)의 이면에 절연 피막(31)을 형성하고 있다. 도 2의 a에서 도시한 점선(32)은 절연 피막(31)으로부터 노출된 노출부를 나타내고, 여기서는, 본딩 패드(21)의 이면이 구형으로 노출되어 있기 때문에, 이것과 동일 사이즈가 절연 피막(31)으로부터 노출되어 있다.
따라서 납재가 전착되는 부분이 실질적으로 동일 사이즈이기 때문에, 여기에 형성된 납재의 두께는 실질적으로 동일해진다. 이것은 땜납 인쇄 후, 리플로우 후라도 마찬가지이다. 또한 Ag, Au, Ag-Pd 등의 도전 페이스트라도 마찬가지이다라고 할 수 있다. 이 구조에 의해, 다음의 설명에서 나오는 금속판(23)의 이면이 본딩 패드(21)의 이면보다 어느 만큼 돌출되는지 정밀도 좋게 계산할 수 있다. 또한 도 2의 (b)와 같이, 땜납볼(22)이 형성되어 있으면, 모든 땜납볼의 하단이 실장 기판의 도전로와 접촉할 수 있기 때문에, 땜납 불량을 없앨 수도 있다.
또한 아일런드(15)의 노출부(32)는 반도체 소자의 방열성이 고려되어 본딩 패드(21)의 노출 사이즈보다도 크게 형성되어도 좋다.
또한 절연 피막(31)을 설치함으로써, 제1 지지 부재(11)에 설치되는 도전 패턴(33)을 본 반도체 장치(10A)의 이면에 연장시킬 수 있다. 일반적으로, 제1 지지 부재(11) 측에 설치된 도전 패턴(33)은 상기 반도체 장치의 고착 영역을 우회하여 배치되지만, 상기 절연 피막(31)의 형성에 의해 우회하지 않고 배치할 수 있다. 게다가 절연성 수지(25)가 도전 패턴보다도 돌출되어 있기 때문에, 제1 지지 부재(11)측의 배선 사이에 간극을 형성할 수 있고, 단락의 방지, 세정을 쉽게 하는 등의 장점을 갖는다.
반도체 장치를 설명하는 제4 실시 형태
도 3의 (a)에 도시한 반도체 장치(10B)는 도 2에 도시한 반도체 장치(10B)에 금속판(23)을 고착한 것이다. 따라서, 금속판(23) 이외에는, 도 2와 거의 동일하기 때문에, 다른 부분을 설명한다.
참조 부호 28은 고착 수단이고, 후에 진술하는 제조 방법으로부터 알 수 있지만, 본딩 패드(21), 아일런드(15)보다도 돌출되어 있다. 그리고 금속판(23) 이면의 돌출량은 금속판(23)의 두께에 의해 간단하게 조정할 수 있다. 예를 들면 납재(22)가 용융하고 있을 때에 금속판(23)을 압착함으로써, 금속판(23)을 고착 수단(28)의 이면에 접촉할 수 있고, 금속판(23)과 아일런드(15) 사이의 땜납 두께를 고착 수단(28)의 돌출량으로 결정할 수 있다.
따라서, 금속판(23)의 두께가 결정되면, 금속판(23)의 이면이 외부 접속 전극(29A)의 이면[또는 땜납볼(40)의 최하단]으로부터 어느 만큼 돌출되어 있는지 계산 가능해진다.
따라서, 도 1의 (a)에 도시한 바와 같이, 방열 기판(13)의 표면이 제1 지지 기판(11)의 실장면보다도 하측에 형성되는 경우, 상기 돌출량을 정확하게 산출하여 형성함으로써, 금속판(23)의 이면과 방열 기판(13)을 접촉시킬 수 있다.
반도체 장치를 설명하는 제5 실시 형태
계속해서 도 3의 (b)를 설명한다. 이 반도체 장치(10C)는 아일런드(15)와 금속판(23)이 일체로 형성되는 것이다. 또한, 후에 이 제조 방법을 도 17∼도 19에서 설명한다.
아일런드(15)와 금속판(23)은 동일한 도전박으로부터 에칭에 의해 가공할 수 있기 때문에, 도 3의 (a)와 같이, 금속판(23)을 접합시킬 필요가 전혀 없게 된다. 이것도 에칭의 양을 컨트롤함으로써, 금속판(23)의 이면을 본딩 패드(21)의 이면[또는 땜납볼(40)의 하단]으로부터 어느 만큼 돌출시킬지 정밀도 높게 컨트롤할 수 있다. 따라서, 도 3의 (a)와 같이, 방열 기판(13)의 표면이 제1 지지 기판(11)의 실장면보다도 하측에 형성되는 경우, 상기 돌출량을 정확하게 산출하여 형성함으로써, 금속판(23)의 이면과 방열 기판(13)을 접촉시킬 수 있다.
반도체 장치를 설명하는 제6 실시 형태
도 4의 (a)에 도시한 반도체 장치(10D)는 도 2, 도 3에 도시한 아일런드(15)를 생략한 것이다. 도 13의 공정에 있어서, 아일런드(15)로 이루어지는 영역도 제거하면, 반도체 소자(16)의 이면이 절연성 수지(25)로부터 노출되고, 반도체 소자(16)의 이면과 본딩 패드(21)의 이면이 실질면 위치에 이루어지는 구조가 된다.
이러한 경우, 반도체 소자(16)의 표면을 도 2, 도 3에 도시한 반도체 소자(16)의 표면보다도 하측에 배치시킬 수 있다. 따라서 금속 세선(26)의 가장 꼭대기부를 하측에 위치시킬 수 있고, 그 만큼 절연성 수지(25)의 두께를 얇게 할 수 있어 전체의 사이즈를 얇게 할 수 있는 특징을 갖는다.
이 특징을 제외하고 도 2와 실질적으로 동일하기 때문에, 이하의 설명은 생략한다.
반도체 장치를 설명하는 제7 실시 형태
도 4의 (b)의 반도체 장치(10E)는 도 4의 (a)의 반도체 장치에 금속판(23)을 부착한 것이다. 금속판(23)을 부착하는 이유는 도 3의 (a)와 동일하고, 금속판(23)의 이면을 본딩 패드(21)의 이면보다도 돌출시킨다. 반도체 장치(10E)를 접촉시키는 방열 기판(13)이 본딩 패드(21)[또는 땜납볼(40)의 하단]보다도 하측에 배치되는 경우, 이 돌출부인 금속판(23)을 통해 접촉시킬 수 있다.
반도체 장치를 설명하는 제8 실시 형태
도 4의 (c)에 도시한 반도체 장치(10F)는 도 17의 제조 방법에 있어서, 아일런드(15)와 이루어지는 부분도 하프 에칭하여 반도체 장치(16)의 이면을 분리홈에 접촉 고착시키고, 도 18의 공정에 있어서, 반도체 소자(16)의 이면에 위치하는 도전박(70)을 이면측에 돌출시켜 형성할 수 있다. 반도체 장치(10F)를 접촉시키는 방열 기판(13)이 본딩 패드(21)[또는 땜납볼(40)의 하단]보다도 하측에 배치되는 경우, 이 돌출부인 금속판(23)을 통해 방열 기판(13)과 접촉시킬 수 있다.
이상 도 2∼도 4의 (c)에서 설명된 페이스 업형의 반도체 소자가 내장된 반도체 장치는, 도 1과 같이, 제1 지지 기판(11)의 도전 패턴(33)과 전기적으로 접속됨과 동시에, 반도체 장치의 이면 또는 반도체 장치의 이면에 형성된 금속판(23)이 제2 지지 부재(13) 상에 형성된 제1 금속 피막(14)에 고착된다. 특히 제1 금속 피막(14)이 Cu를 주재료로 하는 피막, Au를 주재료로 하는 피막, Ag을 주재료로 하는 피막이기 때문에, 도 2, 도 4의 (a)에서는 땜납 등의 납재로 이루어지는 볼(22)이 제1 금속 피막(14)과 고착될 수 있고, 도 3의 (a), 도 3의 (b), 도 4의 (b), 도 4의 (c)에서는 금속판(23)이 납재, 도전 페이스트를 통해 제1 금속 피막(14)과 고착될 수 있다.
게다가 반도체 소자(16)의 이면은 제2 지지 부재인 방열 기판(13)까지 열적으로 양호하게 결합되기 때문에, 반도체 소자로부터 발생하는 열은 방열 기판(130으로부터 전자 기기를 구성하는 금속체(17)로 방출할 수 있고, 반도체 소자의 구동 능력을 보다 향상시킬 수 있다.
계속해서 도 1에 도시한 반도체 모듈과 약간 다른 반도체 모듈을 도 5에 도시한다. 이것은 도 6∼도 8에서 도시한 바와 같이 페이스 다운형의 반도체 소자를 사용하고 있다. 또한, 이 페이스 다운형의 반도체 소자(16)를 제외하고 거의가 동일하기 때문에, 간단하게 설명한다. 또한 제2 지지 기판(13)으로서 채용하는 방열 기판은 제2 실시 형태와 동일하여 그 설명은 생략한다.
도 5에서는 반도체 소자(16)가 페이스 다운된 상태에서 실장되고, 패드(21)와 반도체 소자(16)의 본딩 전극(27)이 땜납 등의 납재 또는 범프 전극을 통해 접속되기 때문에, 도 2의 금속 세선(26)을 채용하는 구조보다도 패키지의 두께는 얇아진다. 또한 도 2의 반도체 소자(16)의 이면이 아일런드(15)와 열적으로 결합하고 있는 데 반하여, 지금부터 설명하는 반도체 소자(16)는 절연성 접착 수단(50)으로 고착되어 있기 때문에, 열저항의 점에서 뒤떨어진다. 그러나 이 열저항은 절연성 접착 수단(50)에 필러를 혼입시킴으로써 저하할 수 있고, 또한 본딩 전극(27)과 패드(21)의 임피던스는 패스가 짧은 만큼, 페이스 업형보다도 낮게 설정할 수 있는 장점이 있다.
반도체 장치를 설명하는 제9 실시 형태
우선 본 발명의 반도체 장치에 관해서 도 6을 참조하면서 설명한다. 또한, 도 6의 (a)는 반도체 장치의 평면도이고, 도 6의 (b)는 A-A선의 단면도이다.
도 6에는 절연성 수지(25)에 이하의 구성 요소가 매립되어 있다. 즉 패드(21…)와, 이 패드(21)에 둘러싸인 영역에 설치된 방열용의 전극(15A)과, 이 방열용의 전극(15A) 상에 설치된 반도체 소자(16)가 매립되어 있다. 또한, 방열용의 전극(15A)은 도 2의 아일런드(15)에 상당하는 것이다. 그러나 반도체 소자(16)는 페이스 다운된 상태에서 실장되기 때문에, 절연성 접착 수단(50)을 통해 상기 방열용의 전극(15A)과 고착되고, 접착성이 고려되어 4분할되어 있다. 이 4분할에 의해 형성되는 분리홈이 참조 부호 29로 나타나 있다. 또한, 참조 부호 30은 패드(21)와 방열용의 전극(15A) 사이에 형성된 분리홈이다.
또한 반도체 소자(16)와 방열용의 전극(15A)의 간극이 좁고, 절연성 접착 수단(50)이 침입하기 어려운 경우에는, 참조 부호 51과 같이, 상기 분리홈(29, 30)보다도 얕은 홈을 방열용의 전극(15A)의 표면에 형성해도 좋다.
또한 반도체 소자(16)의 본딩 전극(27)과 패드(21)는 땜납 등의 납재를 통해 전기적으로 접속되어 있다. 또한, 땜납 대신에 Au 등의 스터드 범프를 사용해도 좋다. 예를 들면, 반도체 소자의 본딩 전극(27)에 범프를 부착하고, 이 범프를 초음파나 압접에 의해 접속해도 좋다. 또한, 압접된 범프의 주위에 땜납, 도전 페이스트, 이방성 도전성 입자를 설치하고, 또한 접속 저항의 저하, 고착 강도의 향상을 도모해도 좋다.
또한 패드(21)의 이면은 절연성 수지(25)로부터 노출되어 그 상태 그대로 외부 접속 전극(29A)이 되고, 패드(21)의 측면은 비이방성으로 에칭되고, 여기서는 웨트 에칭으로 형성되기 때문에 만곡 구조를 갖고, 이 만곡 구조에 의해 앵커 효과를 발생시키고 있다.
또한 반도체 소자(16)의 배치 영역에 있어서, 방열용의 전극(15A) 상, 패드(21) 상 및 그 사이에는 상기 절연성 접착 수단(50)이 형성되고, 특히 에칭에 의해 형성된 분리홈(29)에 상기 절연성 접착 수단(50)이 설치되고, 절연성 접착 수단의 이면이 반도체 장치(10G)의 이면으로부터 노출되어 있다. 또한 이들을 포함하는 모두가 절연성 수지(25)로 밀봉되어 있다. 그리고 절연성 수지(25), 절연성 접착 수단(50)에 의해 상기 패드(21), 방열용의 전극(15A), 반도체 소자(16)가 지지되고 있다.
절연성 접착 수단(50)으로서는 절연 재료로 이루어지는 접착제 또는 침투성이 높은 언더필재가 바람직하다. 접착제의 경우에는 미리 반도체 소자(16)의 표면에 도포하고, 땜납(52) 대신에 Au 범프를 이용하여 패드(21)를 접속할 때에 압접 고착하면 좋다. 또한 언더필재를 이용하는 경우에는 땜납(52)(또는 범프)과 패드(21)를 접속한 후, 그 간극에 침투시키면 좋다.
절연성 수지, 도전 패턴은 전 실시예와 마찬가지이기 때문에 설명은 생략한다.
본 발명에서도, 전 실시 형태와 마찬가지로 절연성 수지(25) 및 절연성 접착 수단(50)이 상기 분리홈(29)에도 충전되어 있기 때문에, 도전 패턴의 박리를 방지할 수 있는 특징을 갖는다. 또한 도전 패턴의 측면을 만곡 구조로 하고, 앵커 효과를 발생시킬 수도 있다. 그 결과, 패드(21), 방열용의 전극(15A)이 절연성 수지(13)로부터 떨어지지 않는 구조를 실현할 수 있다.
또한 방열용의 전극(15A)의 이면은 패키지의 이면에 노출되어 있다. 따라서, 방열용의 전극(15A)의 이면은 제2 지지 부재(13) 또는 제2 지지 부재(13) 상의 제1 금속 피막(14)과 땜납이나 도전 페이스트를 통해 고착할 수 있는 구조가 된다. 따라서 이 구조에 의해, 반도체 소자(16)로부터 발생하는 열을 방열할 수 있고, 반도체 소자(16)의 온도 상승을 방지할 수 있어 그 만큼 반도체 소자(16)의 구동 전류나 구동 주파수를 증대시킬 수 있다.
본 반도체 장치(10G)는 전 실시 형태와 마찬가지로 지지 기판을 불필요로 하고 있기 때문에, 박형·경량이 되며 하드디스크의 아암이나 서스펜션에도 실장 가능해진다.
또한, 절연 피막(31)으로부터 노출된 노출부(32)는 패드(21)의 이면과 실질적으로 동일하게 설정되어 있기 때문에, 형성된 납재의 두께는 실질적으로 동일해진다.
반도체 장치(10H)를 설명하는 제10 실시 형태
도 7의 (a)에 반도체 장치(10H)의 단면도를 도시한다. 절단 방향은 도 6의 A-A선에 대응하는 부분이다. 또한, 반도체 장치(10H)는 도 6의 구조에 금속판(23)을 부착한 것으로, 여기서는 다른 부분만을 설명한다.
참조 부호 50은 절연성 접착 수단이고, 후에 진술하는 제조 방법으로부터 알 수 있지만, 패드(21), 방열용의 전극(15A)보다도 돌출되어 있다. 따라서금속판(23)의 돌출량을 정밀도 높게 컨트롤할 필요가 있는 경우, 납재(22)가 용융하고 있을 때에, 금속판(23)을 절연성 접착 수단(50)의 볼록부에 압착함으로써, 방열용의 전극(15A)과 금속판(23) 사이의 땜납 두께를 일정하게 유지할 수 있다.
따라서, 금속판(23)의 두께가 결정되면, 금속판(23)의 이면이 외부 접속 전극(29A)의 이면[또는 땜납볼(40)의 최하단]으로부터 어느 만큼 돌출되어 있는지 계산 가능해진다.
따라서, 도 5에 도시한 바와 같이, 방열 기판(13)의 표면이 제1 지지 기판(11)의 실장면보다도 하측에 형성되는 경우, 상기 하측 배치의 양을 정확하게 산출함으로써, 금속판(23)의 이면과 방열 기판(13)을 접촉시킬 수 있다.
반도체 장치(10I)를 설명하는 제11 실시 형태
계속해서 도 7의 (b)를 설명한다. 이 반도체 장치(10I)는 방열용의 전극(15A)과 금속판(23)이 일체로 형성되는 것이다. 또한, 이 제조 방법을 도 17∼도 19에서 후술한다.
방열용의 전극(15A)과 금속판(23)은 동일한 도전박으로부터 에칭에 의해 가공할 수 있다. 따라서 도 7의 (a)와 같이, 금속판(23)을 접합시키는 필요가 전혀 없게 된다. 이것도 에칭의 양을 컨트롤함으로써, 금속판(23)의 이면을 패드(21)의 이면[또는 땜납볼(40)의 하단]으로부터 어느 만큼 돌출시킬지 정밀도 높게 컨트롤할 수 있다. 따라서, 도 7의 (a)와 같이, 방열 기판(13)의 표면이 제1 지지 기판(11)의 실장면보다도 하측에 형성되는 경우, 상기 돌출량을 정확하게 산출하여 형성함으로써, 금속판(23)의 이면과 방열 기판(13)을 접촉시킬 수 있다.
계속해서 도 8에 도시되어 있는 3개의 반도체 장치에 관해서 약간의 설명을 덧붙인다. 이 3개의 반도체 장치(10J∼10L)는 도 6, 도 7에 도시한 반도체 장치와 실질적으로 동일한 구조이고, 다른 점은 방열용의 전극(15A)의 표면이 패드(21)의 표면보다도 위에 배치되어 있는 것이다. 이에 따라, 본딩 전극(27)과 패드(21) 사이에 소정의 간격을 갖게 하고 있다.
반도체 장치(10J)를 설명하는 제12 실시 형태
도 8의 (a)의 반도체 장치(10J)는 도 6과 실질적으로 동일하고, 다른 점은 방열용의 전극(15A)의 표면이 패드(21)의 표면보다도 위에 배치되어 있는 것이다. 여기서는 이 다른 점에 관해서 설명을 덧붙인다.
본 발명은 방열용의 전극(15A)의 표면을 패드(21)의 표면보다도 돌출시키는 점에 특징을 갖는다.
패드(21)와 본딩 전극(27)을 접속하는 수단으로서 Au 범프나 땜납볼이 생각된다. Au 범프는 Au의 덩어리가 적어도 일단 형성되고, 그 두께는 일단이 40㎛ 정도, 이단이 70∼80㎛의 두께가 된다. 일반적으로는, 도 6의 (b)와 같이, 방열용의 전극(15A)의 표면과 패드(21)의 표면의 높이는 일치하고 있기 때문에, 반도체 소자(16)와 방열용의 전극(15A)의 간극 d는 범프의 두께로 실질적으로 결정된다. 따라서 도 6의 (b)의 경우에는, 이 이상, 상기 간극 d를 좁게 할 수 없고, 이 간극에 의해 발생하는 열저항을 내릴 수 없다. 그러나 도 8의 (a)에 도시한 바와 같이, 방열용의 전극(15A)의 표면을 패드(21)의 표면보다도 실질 범프의 두께 만큼 돌출시키면, 이 간극 d를 무한정 좁게 할 수 있고, 반도체 소자(16)와 방열용전극(15A)의 열저항을 내릴 수 있다.
또한 땜납 범프, 땜납볼의 두께는 50∼70㎛ 정도이고, 이것도 마찬가지의 생각으로 간극 d를 좁게 할 수 있다. 더구나 땜납 등의 납재는 패드와의 습윤성이 좋기 때문에, 용융시에 패드의 전역으로 확대되고, 그 두께가 얇아진다. 그러나 본딩 전극(27)과 패드(21)의 간극은 방열용의 전극(15A)의 돌출량으로 결정되기 때문에, 납재의 두께는 이 돌출량으로 결정되고, 상술한 땜납의 유동도 방지할 수 있다. 따라서 납재의 두께를 두껍게 하는 만큼, 땜납에 가해지는 응력의 분산이 가능해지고, 히트 사이클에 의한 열화를 억제할 수 있다. 또한 이 돌출량을 조정함으로써, 이 간극에 세정액을 침입시킬 수도 있다.
도 6에서는 땜납의 유동을 방지하기 위해서, 유동 방지막 DM을 형성하고, 땜납의 두께를 제어하고 있다. 한편, 도 8에서는 땜납의 유동을 방지할 수 있기 때문에, 생략하고 있다. 그러나 유동 방지막 DM을 설치해도 좋다.
또한, 이 방열용의 전극(15)의 돌출 구조는 이하에 진술하는 반도체 장치(10K, 10L)에도 응용되고 있다.
반도체 장치(10K)를 설명하는 제13 실시 형태
도 8의 (b)에 도시한 반도체 장치(10K)는 도 8의 (a)의 반도체 장치(10J)에 금속판(23)을 부착한 것이다. 도 3의 (a), 도 7의 (a)와 아주 동일한 발상이고, 금속판(23)의 이면을 외부 접속 전극(30)의 이면[또는 땜납볼(40)의 하단]보다도 하측에 돌출시키는 것에 있다. 이것에 의해 도 5에 도시한 방열 기판(13)과 접촉할 수 있도록 하고 있다. 상세한 설명은 도 3의 (a), 도 7의 (a)의 설명을 참조한다.
반도체 장치(10L)를 설명하는 제14 실시 형태
도 8의 (c)에 도시한 반도체 장치(10L)는 도 8의 (b)의 반도체 장치(10K)에 설치된 방열용의 전극(15A)과 금속판(23)을 일체로 한 것이다. 도 3의 (b), 도 7의 (b)와 아주 동일한 발상이고, 금속판(23)의 이면을 외부 접속 전극(30)의 이면[또는 땜납볼(40)의 하단]보다도 하측에 돌출시키는 것에 있다. 이것에 의해 도 5에 도시한 방열 기판(13)과 접촉할 수 있도록 하고 있다. 상세한 설명은 도 3의 (b), 도 7의 (b)의 설명을 참조한다.
반도체 모듈을 설명하는 제15 실시 형태
계속해서, 도 9를 이용하여 반도체 장치와 리드 프레임을 채용한 반도체 모듈을 설명한다. 반도체 장치 이외에는 도 1, 도 5와 마찬가지이기 때문에, 여기서는 그 다른 점을 설명한다.
여기서 채용되는 반도체 장치는 도 10, 도 11에 도시한 반도체 장치(10M, 10N)이다.
아일런드(60)의 주위에는 리드(61)가 배치되고, 아일런드(60)와 리드(61)는 터브 현수 리드, 타이 바로 불리는 지지 리드에 의해 지지된 리드 프레임으로 구성되고, 반도체 소자(16)가 실장되어 와이어 본딩된 후에 트랜스퍼 몰드로 밀봉되고, 이 후에 상기 지지 리드가 절단되어 완료되는 것이다.
도 10의 반도체 장치(10M)는 아일런드(60)의 이면 리드(61)의 이면이 실질적으로 면 위치에 배치되고, 적어도 아일런드(60)의 이면이 패키지의 이면으로부터노출되는 것이다. 그리고 플렉시블 시트(11)의 도전 패턴(33)과 리드(61), 아일런드(60)의 이면과 방열 기판(13)의 제1 금속 피막(14)이 개구부(12)를 통해 고착되는 것이다. 고착재로서는 땜납 등의 납재, 도전 페이스트 등이 바람직하다.
또한, 제1 금속 피막(14)이 형성되어 있지 않은 제2 지지 부재(13)에 상기 반도체 장치(10)의 아일런드를 직접 접촉해도 좋다.
한편, 도 11의 반도체 장치(10N)는 아일런드(60)에 금속판(23)이 고착되고, 금속판(23)의 이면이 리드(61)의 이면보다도 돌출되어 있는 것이다. 따라서 도전 패턴(33)의 형성면보다도 제1 금속 피막(14)이 하단에 배치되는 경우, 이 하측에 배치되는 길이분 만큼 금속판(23)의 이면을 돌출시켜 금속판(23)과 제1 금속 피막(14)을 고착하기 쉽게 한 것이다.
또한, 제1 금속 피막(14)이 형성되어 있지 않은 제2 지지 부재(13)에 상기 반도체 장치(10)의 아일런드를 직접 접촉해도 좋다.
반도체 장치의 제조 방법을 설명하는 제16 실시 형태
본 제조 방법은 반도체 소자를 페이스 업으로 할지, 페이스 다운으로 할지에 따라 공정이 약간 다르지만, 거의 실질적으로 동일하다.
여기서는, 도 2의 반도체 장치(10A)를 사용하여 그 제조 방법을 설명한다.
우선 도 12와 같이 도전박(70)을 준비한다. 두께는 10㎛∼300㎛ 정도가 바람직하고, 여기서는 70㎛의 압연 동박을 채용하였다. 계속해서 이 도전박(70)의 표면에 내에칭 마스크로서 도전 피막(71) 또는 포토레지스트를 형성한다. 또한, 이 패턴은 도 2의 (a)의 본딩 패드(21…), 아일런드(15)와 동일 패턴이다. 또한도전 피막(71) 대신에 포토레지스트를 채용하는 경우, 포토레지스트의 하층에는 적어도 본딩 패드에 대응하는 부분에 Au, Ag, Pd 또는 Ni 등의 도전 피막이 형성된다. 이것은 본딩을 가능하게 하기 위해 설치되는 것이다(이상 도 12를 참조).
계속해서, 상기 도전 피막(71)또는 포토레지스트를 통해 도전박(70)을 하프 에칭한다. 에칭 깊이는 도전박(70)의 두께보다도 얕으면 좋다. 또한, 에칭의 깊이가 얕으면 얕을 수록 미세 패턴의 형성이 가능하다.
그리고 하프 에칭함으로써, 본딩 패드(21), 아일런드(15)가 도전박(70)의 표면에 볼록형으로 나타난다. 또한, 도전박(70)은, 상술한 바와 같이, 여기서는 압연으로 형성된 Cu를 주재료로 하는 Cu박을 채용하였다. 그러나 Al로 이루어지는 도전박, Fe-Ni 합금으로 이루어지는 도전박, Cu-Al의 적층체, Al-Cu-Al의 적층체라도 좋다. 특히, Al-Cu-Al의 적층체는 열팽창 계수 차에 의해 발생하는 휘어짐을 방지할 수 있다.
또한, 도 8과 같이 방열용의 전극을 위에 돌출시키고 싶은 경우에는, 처음에 방열용의 전극에 대응하는 부분을 하프 에칭하고, 계속해서 방열용의 전극을 포토레지스트로 커버하고, 재차 본딩 패드에 대응하는 부분을 하프 에칭하면 좋다(이상 도 13을 참조).
그리고 아일런드(15)에 상당하는 부분에 도전성의 고착 수단(28) 또는 절연성 접착 수단이 설치되고, 반도체 소자(16)를 고착하여 반도체 소자(16)의 본딩 전극(27)과 본딩 패드(21)를 전기적으로 접속한다. 도 8에서는 반도체 소자(16)가 페이스 업된 상태에서 실장되기 때문에, 접속 수단으로서 금속 세선(26)이 채용된다. 또한 페이스 다운의 경우에는 땜납볼이나 범프가 채용된다(이상 도 14를 참조).
그리고 하프 에칭되어 형성된 본딩 패드(27), 반도체 소자(16) 및 금속 세선(26)을 피복하도록 절연성 수지(25)가 형성된다. 절연성 수지로서는 열가소성, 열경화성 모두 좋다.
본 실시 형태에서는, 절연성 수지의 두께는 금속 세선(26)의 꼭대기부로부터 상부에 약 100㎛가 피복되도록 조정되어 있다. 이 두께는 반도체 장치의 강도를 고려하여 두껍게도, 얇게도 하는 것이 가능하다.
또한, 수지 주입에 있어서, 본딩 패드(21), 아일런드(15)는 시트형의 도전박(70)과 일체로 이루어지기 때문에, 도전박(70)의 어긋남이 없는 한 이들 동박 패턴의 위치 어긋남은 전혀 없다. 게다가 불필요한 수지 돌기가 전혀 없다.
이상, 절연성 수지(25)에는 볼록부로서 형성된 본딩 패드(21), 아일런드(15), 반도체 소자(16)가 매립되고, 볼록부보다도 하측의 도전박(70)이 이면으로부터 노출되어 있다(이상 도 15를 참조).
계속해서, 상기 절연성 수지(25)의 이면에 노출되어 있는 도전박(70)을 제거하고, 본딩 패드(21), 아일런드(15)를 개개로 분리한다. 여기의 분리 공정은 여러 가지의 방법이 생각되고, 이면을 에칭에 의해 제거하여 분리해도 좋고, 연마나 연삭으로 깎거나 분리해도 좋다. 또한, 양방을 채용해도 좋다.
또한 반도체 장치(10A)로 이루어지는 1유닛이 복수 일체로 형성되어 있는 경우에는, 이 분리 공정 후에 다이싱 공정이 추가된다.
여기서는 다이싱 장치를 채용하여 개개로 분리하고 있지만, 초콜렛 브레이크라도, 프레스나 컷트라도 가능하다.
여기서는 Cu의 패턴을 분리한 후, 분리되어 이면에 노출된 본딩 패드(21), 아일런드(15)에 절연 피막(31)을 형성하고, 도 2의 (a)의 점선으로 도시한 부분이 노출되도록 절연 피막(31)이 패터닝된다. 그리고 이 후, 화살표로 나타내는 부분에서 다이싱되어 반도체 장치(10A)로서 추출된다.
또한, 땜납(22)은 다이싱되기 전, 또는 다이싱된 후에 형성되어도 좋다.
이상의 제조 방법에 의해 본딩 패드, 아일런드가 절연성 수지에 매립된 경박단소의 패키지를 실현할 수 있다.
계속해서, 금속판(23)과 아일런드(15)가 일체가 된 반도체 장치의 제조 방법을 도 17∼도 19에서 설명한다. 또한, 도 15까지는 동일한 제조 방법이기 때문에, 여기까지의 설명은 생략한다.
도 15는 도전박(70) 상에 절연성 수지(25)가 피복된 상태를 나타내고, 아일런드(15)에 대응하는 부분에 포토레지스트 PR를 피복하고 있다. 이 포토레지스트 PR을 통해 도전박(70)을 에칭하면, 도 18에 도시한 바와 같이, 아일런드(15)는 본딩 패드(21)의 이면보다도 돌출된 구조로 할 수 있다. 또한, 포토레지스트 PR 대신에, Ag, Au 등의 도전 피막을 선택적으로 형성하고, 이것을 마스크로 해도 좋다. 이 피막은 산화 방지막으로서도 기능한다.
그리고 도 19에 도시한 바와 같이, 본딩 패드(21), 아일런드(15)가 완전하게 분리된 후, 절연 피막(31)이 피복되고, 납재(22)가 배치되는 부분이 노출된다. 그리고 납재(22)가 고착된 후, 화살표로 나타내는 부분에서 다이싱된다.
그리고 여기에 분리된 반도체 장치는 도 1과 같이, 제1 지지 부재(11)에 실장된다. 그리고 전에도 상술한 바와 같이, 아일런드(15)가 돌출되어 있기 때문에, 제1 금속 피막(14)과도 간단하게 땜납 등을 통해 접합할 수 있다.
또한, 모든 실시 형태에서 설명한 반도체 장치에 있어서, 아일런드(15)(또는 방열용의 전극)의 사이즈를 작게 하고, 본딩 패드(21)(또는 패드)로부터 일체로 형성된 배선을 반도체 소자(16)의 이면에 연장시켜 거기에 새로운 외부 접속 전기를 설치해도 좋다. 이 패턴은 BGA 등에 이용되는 재배선과 마찬가지의 생각이다. 이 재배선에 의해 각 접속부의 응력을 완화할 수 있는 장점을 갖는다. 또한 반도체 소자의 이면에 배선이나 외부 접속 전극이 설치되기 때문에, 고착 수단(50)은 절연 재료일 필요가 있다. 또한 재배선의 이면은 절연 피막(31)으로 커버된다.
이상의 설명으로부터 분명해진 바와 같이, 본 발명에 의한 방열 기판은 Al을 주성분으로 하는 방열 기판 상에 Cu, Ag 또는 Au를 주재료로 하는 제1 금속 피막을 형성함으로써, 방열성이 우수한 특징을 갖는 것이다.
Al을 주재료로 하는 방열 기판은 산화막의 성장이 적기 때문에, 그 만큼 파티클의 발생도 적고, 내부에 실장된 전자 기기의 오동작도 적다. 더구나 Al의 표면에는 Cu, Ag 또는 Au를 주재료로 하는 제1 금속 피막을 형성하는 것이 가능하고, 반도체 장치의 이면에 노출되는 금속체(예를 들면 아일런드나 방열용의 전극)를 도전성 고착재를 통해 열적으로 결합시킬 수 있다. 따라서 파티클이 적고 열전도성이 우수한 방열 기판으로서 기능시킬 수 있다.
또한, 상기 제1 금속 피막을 도금에 의해 형성할 수 있고, 열저항이 적은 방열 기판을 실현할 수 있다.
또한 패키지의 이면에 노출된 금속체에 금속판을 고착하고, 외부 접속 전극 또는 패드의 이면보다도 금속판이 돌출된 반도체 장치를 제공함으로써, FCA에의 실장이 용이해지는 장점을 갖는다.
또한, FCA에 개구부를 설치하고, 이 FCA의 이면과 상기 반도체 장치의 방열용의 전극이 면 위치에 이루어짐으로써, 제2 지지 부재와의 접촉이 용이해지는 특징을 갖는다,
또한 제2 지지 부재로서 Al을 이용하여 여기에 Cu로 이루어지는 제1 금속 피막을 형성하고, 이 금속 피막에 방열용의 전극, 또는 금속판을 고착함으로써, 반도체 소자로부터 발생하는 열을 제2 지지 부재를 통해 외부로 방출할 수 있다.
따라서, 반도체 소자의 온도 상승을 방지할 수 있고, 본래의 능력에 가까운 성능을 얻을 수 있다. 특히 하드디스크 내에 실장된 FCA는 그 열을 효율적으로 외부로 방출할 수 있기 때문에, 하드디스크의 기입 및 판독 속도를 상승시킬 수 있다.

Claims (24)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 서로 대향하는 제1 면과 제2 면을 가진 Al을 주성분으로 하는 방열 기판에 있어서,
    상기 제1 면에는 Cu, Ag 또는 Au를 주재료로 하는 제1 금속 피막이 최상층에 형성되고,
    상기 제1 금속 피막은 도금막으로 이루어지며,
    반도체 장치의 이면에 설치된 금속체가 납재, 도전 페이스트 또는 열전도성에 뛰어난 고착재로 고착되고,
    상기 반도체 장치는 전자 기기에 전기적으로 접속되어 실장되고, 금속으로 이루어지는 상기 전자 기기의 구성 요소에 면 접촉할 수 있도록 상기 제2 면이 가공되어 있는 것을 특징으로 한 방열 기판.
  5. 반도체 소자가 페이스 업된 상태에서 절연성 수지와 일체로 밀봉되고, 그 이면에 상기 반도체 소자의 본딩 전극과 전기적으로 접속된 패드와 상기 반도체 소자의 이면에 위치하는 아일런드가 노출된 반도체 장치와,
    서로 대향하는 제1 면과 제2 면을 가진 Al을 주성분으로 하는 방열 기판을 포함하는 반도체 모듈에 있어서,
    상기 제1 면에는 Cu, Ag 또는 Au를 주재료로 하고, 도금으로 형성된 제1 금속 피막이 최상층에 형성되고, 상기 제1 금속 피막과 상기 아일런드가 납재, 도전 페이스트 또는 열전도성에 뛰어난 고착재로 고착되는 것을 특징으로 한 반도체 모듈.
  6. 제5항에 있어서,
    상기 아일런드와 상기 제1 금속 피막 사이에, Cu를 주성분으로 하는 금속판이 고착되는 것을 특징으로 한 반도체 모듈.
  7. 제6항에 있어서,
    상기 아일런드와 상기 금속판은 에칭 가공에 의해 일체로 형성되어 있는 것을 특징으로 하는 반도체 모듈.
  8. 제5항에 있어서,
    상기 반도체 소자의 이면은 상기 금속판에 고착되는 것을 특징으로 한 반도체 모듈.
  9. 제5항 내지 제8항 중 어느 한 항에 있어서,
    상기 패드의 이면과 상기 아일런드의 이면은 실질적으로 동일 평면에 배치되는 것을 특징으로 한 반도체 모듈.
  10. 제9항에 있어서,
    상기 패드의 이면보다도 상기 절연성 수지의 이면이 돌출되는 것을 특징으로 한 반도체 모듈.
  11. 제10항에 있어서,
    상기 패드의 측면과 상기 패드의 측면으로부터 연장되는 상기 절연성 수지의 이면은 동일 곡면을 그리는 것을 특징으로 한 반도체 모듈.
  12. 제11항에 있어서,
    상기 반도체 장치와 상기 방열 기판 사이에는 상기 반도체 장치와 전기적으로 접속되는 도전 패턴을 가진 플렉시블 시트가 설치되고, 상기 아일런드에 대응하는 플렉시블 시트에 개구부가 설치되는 것을 특징으로 한 반도체 모듈.
  13. 반도체 소자가 페이스 다운된 상태에서 절연성 수지와 일체로 밀봉되고, 그 이면에 상기 반도체 소자의 본딩 전극과 전기적으로 접속된 패드와 상기 반도체 소자의 이면에 위치하는 방열용의 전극이 노출된 반도체 장치와,
    서로 대향하는 제1 면과 제2 면을 가진 Al을 주성분으로 하는 방열 기판을 포함하는 반도체 모듈에 있어서,
    상기 제1 면에는 Cu, Ag 또는 Au를 주재료로 하고, 도금으로 형성된 제1 금속 피막이 최상층에 형성되고, 상기 제1 금속 피막과 상기 방열용의 전극이 납재, 도전 페이스트 또는 열전도성에 뛰어난 고착재로 고착되는 것을 특징으로 한 반도체 모듈.
  14. 제13항에 있어서,
    상기 방열용의 전극과 상기 제1 금속 피막 사이에, Cu를 주성분으로 하는 금속판이 고착되는 것을 특징으로 한 반도체 모듈.
  15. 제13항에 있어서,
    상기 방열용의 전극과 상기 금속판은 에칭 가공에 의해 일체로 형성되어 있는 것을 특징으로 하는 반도체 모듈.
  16. 제13항 내지 제15항 중 어느 한 항에 있어서,
    상기 패드의 이면과 상기 방열용의 전극의 이면은 실질적으로 동일 평면에 배치되는 것을 특징으로 한 반도체 모듈.
  17. 제16항에 있어서,
    상기 패드의 이면보다도 상기 절연성 수지의 이면이 돌출되는 것을 특징으로 한 반도체 모듈.
  18. 제17항에 있어서,
    상기 패드의 측면과 상기 패드의 측면으로부터 연장되는 상기 절연성 수지의 이면은 동일 곡면을 그리는 것을 특징으로 한 반도체 모듈.
  19. 제18항에 있어서,
    상기 반도체 장치와 상기 방열 기판 사이에는 상기 반도체 장치와 전기적으로 접속되는 도전 패턴을 가진 플렉시블 시트가 설치되고, 상기 방열용의 전극에 대응하는 플렉시블 시트에 개구부가 설치되는 것을 특징으로 한 반도체 모듈.
  20. 반도체 소자가 페이스 업된 상태에서 절연성 수지와 일체로 밀봉되고, 상기 절연성 수지의 이면에는 상기 반도체 소자의 본딩 전극과 전기적으로 접속된 리드와, 이면이 상기 리드의 이면과 면 위치에 형성된 아일런드가 노출된 반도체 장치와,
    서로 대향하는 제1 면과 제2 면을 가진 Al을 주성분으로 하는 방열 기판을 포함하는 반도체 모듈에 있어서,
    상기 제1 면에는 Cu, Ag 또는 Au를 주재료로 하고, 도금으로 형성된 제1 금속 피막이 최상층에 형성되고, 상기 제1 금속 피막과 상기 아일런드가 납재, 도전 페이스트 또는 열전도성에 뛰어난 고착재로 고착되는 것을 특징으로 한 반도체 모듈.
  21. 제20항에 있어서,
    상기 아일런드와 상기 제1 금속 피막 사이에, Cu를 주성분으로 하는 금속판이 고착되는 것을 특징으로 한 반도체 모듈.
  22. 제21항에 있어서,
    상기 반도체 장치와 상기 방열 기판 사이에는 상기 반도체 장치와 전기적으로 접속되는 도전 패턴을 가진 플렉시블 시트가 설치되고, 상기 아일런드에 대응하는 플렉시블 시트에 개구부가 설치되는 것을 특징으로 한 반도체 모듈.
  23. 제12항, 제19항 및 제22항 중 어느 한 항에 있어서,
    상기 반도체 소자는 하드디스크의 기입 및 판독 증폭용 IC인 것을 특징으로 하는 반도체 모듈.
  24. 제12항, 제19항 및 제22항 중 어느 한 항에 있어서,
    상기 반도체 장치는 전자 기기에 전기적으로 접속되어 실장되고, 금속으로 이루어지는 상기 전자 기기의 구성 요소에 면 접촉할 수 있도록 상기 제2 면이 가공되어 있는 것을 특징으로 한 반도체 모듈.
KR10-2001-0009171A 2000-10-05 2001-02-23 방열 기판 및 반도체 모듈 KR100400628B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-306666 2000-10-05
JP2000306666A JP2002118202A (ja) 2000-10-05 2000-10-05 放熱基板および半導体モジュール

Publications (2)

Publication Number Publication Date
KR20020027149A KR20020027149A (ko) 2002-04-13
KR100400628B1 true KR100400628B1 (ko) 2003-10-04

Family

ID=18787315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0009171A KR100400628B1 (ko) 2000-10-05 2001-02-23 방열 기판 및 반도체 모듈

Country Status (6)

Country Link
US (1) US20020041022A1 (ko)
EP (1) EP1195805A3 (ko)
JP (1) JP2002118202A (ko)
KR (1) KR100400628B1 (ko)
CN (1) CN1348215A (ko)
TW (1) TWI228947B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100563919B1 (ko) * 2001-07-25 2006-03-23 가부시키가이샤 고베 세이코쇼 방열성이 우수한 전자기기 부재용 도장체
US6900525B2 (en) * 2003-05-21 2005-05-31 Kyocera America, Inc. Semiconductor package having filler metal of gold/silver/copper alloy
KR100532461B1 (ko) 2003-08-21 2005-12-01 삼성전자주식회사 방열 장치를 구비한 디스크 드라이브
JP4842812B2 (ja) * 2004-07-15 2011-12-21 大日本印刷株式会社 半導体装置用基板の製造方法
JP4817418B2 (ja) * 2005-01-31 2011-11-16 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
JP5056429B2 (ja) * 2008-01-16 2012-10-24 株式会社デンソー 半導体装置の製造方法
WO2010122944A1 (ja) * 2009-04-21 2010-10-28 アルプス電気株式会社 磁気センサパッケージ
CN102595767B (zh) * 2011-01-13 2015-07-22 钰桥半导体股份有限公司 行动电子产品电路板结构及其制作方法
US8569112B2 (en) * 2012-03-20 2013-10-29 Stats Chippac Ltd. Integrated circuit packaging system with encapsulation and leadframe etching and method of manufacture thereof
US9312194B2 (en) 2012-03-20 2016-04-12 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5715446A (en) * 1980-07-02 1982-01-26 Hitachi Ltd Semiconductor device
JPH04164384A (ja) * 1990-10-29 1992-06-10 Nec Corp 電力用混成集積回路
KR970015763U (ko) * 1995-09-16 1997-04-28 삼성전자주식회사 발열회로부품용 히트싱크
JPH10270596A (ja) * 1997-03-26 1998-10-09 Mitsubishi Materials Corp ヒートシンク付セラミック回路基板
JPH11204968A (ja) * 1998-01-14 1999-07-30 Furukawa Electric Co Ltd:The 放熱装置及びその製造方法
JPH11251698A (ja) * 1998-03-03 1999-09-17 Denki Kagaku Kogyo Kk 回路基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1149606A (en) * 1967-02-27 1969-04-23 Motorola Inc Mounting for a semiconductor wafer which is resistant to fatigue caused by thermal stresses
US5144412A (en) * 1987-02-19 1992-09-01 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
US4821051A (en) * 1988-09-01 1989-04-11 Eastman Kodak Company Optical printhead having thermal expansion stress relief
US5151777A (en) * 1989-03-03 1992-09-29 Delco Electronics Corporation Interface device for thermally coupling an integrated circuit to a heat sink
US5650663A (en) * 1995-07-03 1997-07-22 Olin Corporation Electronic package with improved thermal properties
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
JP2001159931A (ja) * 1999-09-24 2001-06-12 Cybernetics Technology Co Ltd コンピュータ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5715446A (en) * 1980-07-02 1982-01-26 Hitachi Ltd Semiconductor device
JPH04164384A (ja) * 1990-10-29 1992-06-10 Nec Corp 電力用混成集積回路
KR970015763U (ko) * 1995-09-16 1997-04-28 삼성전자주식회사 발열회로부품용 히트싱크
JPH10270596A (ja) * 1997-03-26 1998-10-09 Mitsubishi Materials Corp ヒートシンク付セラミック回路基板
JPH11204968A (ja) * 1998-01-14 1999-07-30 Furukawa Electric Co Ltd:The 放熱装置及びその製造方法
JPH11251698A (ja) * 1998-03-03 1999-09-17 Denki Kagaku Kogyo Kk 回路基板

Also Published As

Publication number Publication date
EP1195805A2 (en) 2002-04-10
CN1348215A (zh) 2002-05-08
TWI228947B (en) 2005-03-01
KR20020027149A (ko) 2002-04-13
JP2002118202A (ja) 2002-04-19
US20020041022A1 (en) 2002-04-11
EP1195805A3 (en) 2006-06-14

Similar Documents

Publication Publication Date Title
KR100398858B1 (ko) 반도체 모듈 및 그 제조 방법
KR100404407B1 (ko) 반도체 장치 및 반도체 모듈
KR100606945B1 (ko) 반도체 장치 및 그 제조 방법
US6635956B2 (en) Semiconductor device, semiconductor module and hard disk
KR100400628B1 (ko) 방열 기판 및 반도체 모듈
KR100433438B1 (ko) 반도체 장치 및 반도체 모듈
US6933604B2 (en) Semiconductor device, semiconductor module and hard disk
JP3759572B2 (ja) 半導体装置
JP2005101659A (ja) ディスクモジュール
JP3706558B2 (ja) 半導体装置および半導体モジュール
JP2002083890A (ja) 半導体モジュール
JP2002184897A (ja) 半導体装置および半導体モジュール
JP2004158894A (ja) 半導体装置
JP2003037221A (ja) 半導体装置、半導体モジュールおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee