CN1287429C - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1287429C
CN1287429C CNB2004100447859A CN200410044785A CN1287429C CN 1287429 C CN1287429 C CN 1287429C CN B2004100447859 A CNB2004100447859 A CN B2004100447859A CN 200410044785 A CN200410044785 A CN 200410044785A CN 1287429 C CN1287429 C CN 1287429C
Authority
CN
China
Prior art keywords
semiconductor substrate
back side
integrated circuit
substrate
support matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100447859A
Other languages
English (en)
Other versions
CN1574236A (zh
Inventor
佐佐木薰
山本佳司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1574236A publication Critical patent/CN1574236A/zh
Application granted granted Critical
Publication of CN1287429C publication Critical patent/CN1287429C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种使半导体装置薄型化的制造方法。在半导体基板(10)的表面的各区域(10A)中形成集成电路。对半导体基板(10)进行机械研磨，以便保留为比缺陷从半导体基板(10)的背面到达表面的深度还厚。接着，根据主要利用化学反应的蚀刻，至少要再削薄机械研磨工序后的所述半导体基板(10)的背面的凹凸量的厚度。这样，通过使半导体基板(10)的背面更平滑，从而在以后的工序中，即使在利用绝缘树脂层(12)，将下部支撑基体(16)粘接固定在半导体基板(10)的背面上，以形成层叠体时，也可以使应力不集中到半导体基板(10)的背面的凹凸部分上，从而可以提高半导体装置的动作的可靠性。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的薄型化。
背景技术
近年来，由于产品的小型化、轻型化，故作为部件的半导体装置的薄型化技术正在发展。
以往，为了使半导体装置薄型化，有机械地研磨半导体基板的背面的方法。例如，用研磨机(grinder)进行研磨的方法由于生产率高而被广泛应用。但是，若机械地研磨半导体基板的背面，则在半导体基板的内部产生结晶缺陷。该结晶缺陷会从半导体基板的背面延及到一定的深度，若将半导体基板研磨得过薄，则其结晶缺陷会直达半导体基板的表面，对形成于半导体基板表面的集成电路的特性造成严重影响。
另一方面，采用干蚀刻或湿蚀刻而削薄半导体基板的方法，虽然可以认为半导体基板上发生结晶缺陷的深度浅，但生产率不高。
在削薄半导体基板时，若采用生产率高的机械研磨对半导体基板的背面进行研磨的方法，则在半导体基板内部，从半导体基板的背面到一定深度为止会产生结晶缺陷。另一方面，若采用干蚀刻或湿蚀刻的方法，以便极力使半导体基板的内部不产生结晶缺陷，则生产率低。
本发明鉴于上述问题，其目的在于，提供一种既可以减少机械研磨引起的结晶缺陷的影响，又可以将生产率高的半导体装置薄型化的制造方法。
发明内容
为了实现所述目的，本发明的半导体装置的制造方法，其特征在于，包括：对已在表面上形成集成电路的半导体基板的背面进行机械研磨的第一工序；将所述半导体基板的背面进行主要利用化学反应的蚀刻的第二工序；和在所述第二工序后利用树脂层在所述半导体基板背面上粘接固定支撑基体，以形成层叠体的第三工序；所述第一工序，将半导体基板保留为比缺陷从所述半导体基板的背面到达表面的深度还厚的厚度，所述第二工序，至少要再削薄所述第一工序后的所述半导体基板的背面的凹凸量的厚度。
由此，既可以不降低生产率地使半导体基板变薄，又可以不损坏形成于半导体基板表面的集成电路的特性。
附图说明
图1是表示本发明的实施方式的集成电路元件形成以及内部配线形成工序的图。
图2是表示本发明的实施方式的第一层叠体形成工序的图。
图3是表示本发明的实施方式的研磨工序的图。
图4是表示本发明的实施方式的第二层叠体形成工序的图。
图5是表示本发明的实施方式的切削工序的图。
图6是表示本发明的实施方式的金属膜成膜工序的图。
图7是表示本发明的实施方式的端子形成工序的图。
图8是表示本发明的实施方式的切割工序的图。
图9是本发明的实施方式的固体摄像元件的外观图。
图10是本发明的实施方式的机械研磨工序后的半导体装置的放大图。
图11是本发明的实施方式的主要利用化学反应的蚀刻工艺的半导体装置的放大图。
图中：10-半导体基板，10A-集成电路形成区域，26-内部配线，12-树脂层，14-上部支撑基体，16-下部支撑基体，20-球状端子，24-沟槽，28-内部配线的端部，30-金属膜，32-缓冲部件，34-保护膜，X-结晶缺陷，Z-半导体基板背面的凹凸量
具体实施方式
如图1～图8所示，本发明的实施方式的半导体装置的制造方法，基本上由：集成电路元件形成及内部配线形成工序(S10)、第一层叠体形成工序(S12)、研磨工序(S14)、第二层叠体形成工序(S16)、切削工序(S18)、金属膜成膜工序(S20)、端子形成工序(S22)以及切割工序(S24)构成。
步骤S10的集成电路元件形成及内部配线形成工序，如图1所示，在由半导体基板10的表面上的位置线(scribe line)而划分的各区域10A(在图1上未图示，参照图10、图11)中形成集成电路。接着，在半导体基板10的表面上，以跨越相邻集成电路元件的边界的方式，通过氧化膜形成内部配线26。该内部配线26通过形成于氧化膜中的接触孔，与集成电路元件电连接。
半导体基板10，可以是硅、砷化镓等一般的半导体材料，例如，作为受光元件的CCD类的集成电路的形成，可以利用公知的半导体工艺进行。而且，作为内部配线26的材料，可以将银、金、铜、铝、镍、钛、钽、钨等对半导体装置来说一般可以使用的材料作为主要材料。在考虑到电阻值或材料的加工性时，优选采用铝。
在步骤S12的第一层叠体形成工序中，如图2所示，在形成了集成电路元件的半导体基板10的表面上，由环氧粘接剂等树脂层12粘接固定上部支撑基体14。
在步骤S14的研磨工程中，如图3所示，利用研磨机等的机械性研磨从背面侧开始研磨半导体基板10，使半导体基板10的厚度变薄。进行了这种机械研磨之后，半导体基板的剖面图如图10所示。通过机械性地研磨半导体基板10的背面，从而可以设想在半导体基板10的内部，结晶缺陷X从背面到达一定深度，若过分削薄半导体基板10，则结晶缺陷X会到达半导体基板10的表面，对形成于半导体基板10表面的各区域10A内的集成电路的特性造成严重影响。例如，当集成电路是CCD类的受光元件时，就会出现所谓的白点缺陷，成品率降低。
因此，在机械研磨工序中，半导体基板10保留为比结晶缺陷X到达表面的厚度还厚。在这里，结晶缺陷X从半导体基板10的背面到达表面的深度，受机械研磨的研磨剂的颗粒、研磨板的旋转次数、研磨速度等研磨条件的影响而发生变化。
举一个例子，在研磨机的粒度#1500、旋转次数5500rpm的情况下，预想结晶缺陷硅半导体基板上的会扩展到约100μm的深度。
另外，如图10所示，可以在半导体基板10的背面上形成由机械研磨产生的凹凸。半导体基板10背面的凹凸量Z的大小根据研磨剂的粒度等发生变化。在后续的工序中，若通过绝缘树脂12在半导体基板10的背面上粘接固定下部支撑基体16，以形成层叠体，则应力集中在半导体基板10的背面的凹凸部分上，使结晶缺陷X扩展到集成电路的形成区域10A为止，对集成电路的特性造成影响。
因此，为了使半导体基板10背面的凹凸量减少，对半导体基板10的背面进行主要利用化学反应的蚀刻。例如，主要利用直流式蚀刻、等离子蚀刻等化学反应的干蚀刻或湿蚀刻或者化学机械研磨(CMP)等。由于这些主要利用化学反应的蚀刻是各向同性蚀刻，故减少了半导体基板10的背面的凹凸量Z，变得平滑。图11是表示通过以主要利用化学反应的蚀刻工艺对半导体基板10的背面进行蚀刻，而在半导体基板10背面上产生的变化的半导体装置的剖面图。半导体基板10的背面，在机械研磨后，从10B变为10B’，进而变为10B”，逐渐平滑。
这样，通过使半导体基板10的背面变得平滑，从而在后续的工序中，利用绝缘树脂12，在半导体基板10的背面上粘接固定下部支撑基体16而形成层叠体时，应力也不会集中在半导体基板10的背面的凹凸部分，结晶缺陷X不会扩展到集成电路的形成区域10A，保持集成电路的良好特性，结果，可以提高半导体装置动作的可靠性。
在步骤S16的第二层叠体形成工序中，如图4所示，从背面侧开始沿着位置线蚀刻加工半导体基板10，以便露出层叠内部配线26的氧化膜的表面。接着，形成利用环氧粘接剂等树脂层12在半导体基板10的背面上固定粘接了下部支撑基体16的层叠体。
上部支撑基体14及下部支撑基体16，可以从玻璃、塑料、金属或者陶瓷等能用于半导体装置封装的材料中适当地选择使用。例如，在将CCD等受光元件形成于半导体基板上时，作为上部支撑基体14，优选透明的玻璃或塑料。
在步骤S18的切削工序中，如图5所示，在下部支撑基体16的背面上，在以后的工序中形成球状端子20的位置上形成缓冲部件32。该缓冲部件32发挥缓和球状端子20的应力的缓冲器的作用。作为缓冲部件32的材料，适用具有柔软性，且可以进行图案形成的材料，优选采用感光性环氧树脂。
接着，利用切割锯从下部支撑基体16侧到上部支撑基体14为止形成倒V字型沟槽(切槽)24。结果，内部配线26的端部28露出到沟槽24的内面上。
在步骤S20的金属膜成膜工序中，如图6所示，在形成沟槽24的下部支撑基体16侧成膜金属膜30。在沟槽24的底面以及侧面上也成膜该金属膜30，并与内部配线26电连接。接着，将金属膜30图案形成为所定的配线图案，并进行形状加工。
作为金属膜30的材料，可以以银、金、铜、铝、镍、钛、钽、钨等对半导体装置来说一般可以使用的材料作为主要材料。考虑到电阻值或材料的加工性时优选采用铝。
在步骤S22的端子形成工序中，如图7所示，成膜保护膜34，以覆盖下部支撑基体16的背面上的缓冲部件32以外的区域。作为保护膜34，由于适用可进行图案形成的材料，故可以采用与缓冲部件32同样的感光性环氧树脂等。接着，在下部支撑基体16的缓冲部件32上作为外部端子形成球状端子20。球状端子20，比如可以由焊锡材料形成，可以采用现有的方法形成。
在步骤S24的切割工序中，如图8所示，将沟槽底部作为位置线，用切割锯等切断层叠体，分割为一个一个的半导体装置。
利用以上的制造方法，形成图9所示的外观图的芯片尺寸组件的固体摄像元件。该固体摄像元件具有：在半导体基板10的表面上形成受光元件，并隔着环氧等树脂层12由上部支撑基体14和下部支撑基体16夹住该受光元件，从其侧面取出外部配线30，并连接到设置于固体摄像元件的背面的球状端子20上的结构。
而且，在本实施例中，在利用环氧树脂将支撑基体粘接固定在半导体基板上的层叠体中，虽然以在半导体基板的背面侧形成作为外部端子的球状端子的情况进行了说明，但在半导体基板的表面侧形成作为外部端子的球状端子时也有同样的问题，通过采用同样的方法，从而可以得到同样的效果。
另外，在一般的半导体装置的制造中，组件的拼装，半导体装置的直接安装也有同样的问题，通过采用同样的制造方法，从而可以得到同样的效果。
(发明的效果)
如以上说明的那样，本发明可以不降低生产效率，并且不损坏形成于半导体基板的表面的集成电路的特性地使半导体装置薄型化。

Claims (4)

1.一种半导体装置的制造方法，其特征在于，包括：
第一工序，对已在表面上形成集成电路的半导体基板的背面进行机械研磨；
第二工序，将所述半导体基板的背面进行主要利用化学反应的蚀刻，
第三工序，在所述第二工序后，利用树脂层在所述半导体基板背面上粘接固定支撑基体，以形成层叠体；
所述第一工序，将所述半导体基板保留为比缺陷从所述半导体基板的背面到达表面的深度还厚的厚度，
所述第二工序，至少要再削薄所述第一工序后的所述半导体基板的背面的凹凸量的厚度。
2.一种半导体装置的制造方法，其特征在于，包括：
第一工序，在半导体基板的表面上的由位置线所划分的各区域上形成集成电路的同时，跨越相邻的所述集成电路的各区域的边界形成内部配线；
第二工序，利用绝缘树脂层，在所述半导体基板的表面上，粘接固定覆盖所述集成电路的形成区域的上部支撑基体；
第三工序，到所述半导体基板的内部为止，沿着所述位置线，形成使所述绝缘树脂以及内部配线的一部分露出的沟槽；
第四工序，覆盖所述上部支撑基体及所述沟槽的表面，成膜金属膜；
第五工序，图案形成所述金属膜，并形成外部配线；
第六工序，对所述半导体基板的背面进行机械研磨；
第七工序，对所述半导体基板的背面进行主要利用化学反应的蚀刻；
第八工序，沿着所述位置线蚀刻所述半导体基板，且隔着绝缘树脂层在所述半导体基板的背面粘接固定下部支撑基体，形成层叠体；和
第九工序，沿着位置线进行切削，以分割所述层叠体，
所述第六工序，将半导体基板保留为比缺陷从背面到达表面的深度还厚的厚度，
所述第七工序，至少要再削薄所述第六工序后的所述半导体基板的背面的凹凸量的厚度。
3.一种半导体装置的制造方法，其特征在于，包括：
第一工序，在半导体基板的表面上的由位置线所划分的各区域上形成集成电路的同时，跨越相邻的所述集成电路的各区域的边界而形成内部配线；
第二工序，利用绝缘树脂层，在所述半导体基板的表面上粘接固定覆盖所述集成电路的形成区域的上部支撑基体；
第三工序，对所述半导体基板的背面进行机械研磨；
第四工序，对所述半导体基板的背面进行主要利用化学反应的蚀刻；
第五工序，沿着位置线蚀刻所述半导体基板，并且利用绝缘树脂层将下部支撑基体粘接固定在所述半导体基板背面上，以形成层叠体；
第六工序，到达所述上部支撑基体的内部为止，沿着所述位置线，形成使所述绝缘树脂及内部配线的一部分露出的沟槽；
第七工序，覆盖所述下部支撑基体及所述沟槽的表面，成膜金属膜；
第八工序，图案形成所述金属膜，并形成外部配线；和
第九工序，沿着位置线进行切削，以分割所述层叠体，
所述第三工序，将半导体基板保留为比缺陷从背面到达表面的深度还厚的厚度，
所述第四工序，至少要再削薄所述第三工序后的所述半导体基板的背面的凹凸量的厚度。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于，形成于所述半导体基板的表面上的集成电路为受光元件，且所述上部支撑基体是透明的支撑基体。
CNB2004100447859A 2003-06-10 2004-05-18 半导体装置的制造方法 Expired - Fee Related CN1287429C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003165094A JP2005005380A (ja) 2003-06-10 2003-06-10 半導体装置の製造方法
JP2003165094 2003-06-10

Publications (2)

Publication Number Publication Date
CN1574236A CN1574236A (zh) 2005-02-02
CN1287429C true CN1287429C (zh) 2006-11-29

Family

ID=33508836

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100447859A Expired - Fee Related CN1287429C (zh) 2003-06-10 2004-05-18 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US7056811B2 (zh)
JP (1) JP2005005380A (zh)
KR (1) KR100589570B1 (zh)
CN (1) CN1287429C (zh)
TW (1) TWI242807B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4074280B2 (ja) * 2004-06-24 2008-04-09 太陽誘電株式会社 光情報記録装置
KR100556351B1 (ko) * 2004-07-27 2006-03-03 동부아남반도체 주식회사 반도체 소자의 금속 패드 및 금속 패드 본딩 방법
US20060057777A1 (en) * 2004-09-14 2006-03-16 Howell William C Separating die on a substrate to reduce backside chipping
KR101267477B1 (ko) * 2005-05-30 2013-05-31 오스람 옵토 세미컨덕터스 게엠베하 하우징 바디 그리고 상기 하우징 바디를 제조하기 위한방법
US7880278B2 (en) 2006-05-16 2011-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having stress tuning layer
US8723332B2 (en) * 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
US7923349B2 (en) * 2007-06-19 2011-04-12 Vertical Circuits, Inc. Wafer level surface passivation of stackable integrated circuit chips
TW200917391A (en) * 2007-06-20 2009-04-16 Vertical Circuits Inc Three-dimensional circuitry formed on integrated circuit device using two-dimensional fabrication
JP2009032929A (ja) * 2007-07-27 2009-02-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
JP5437626B2 (ja) * 2007-12-28 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8178978B2 (en) 2008-03-12 2012-05-15 Vertical Circuits, Inc. Support mounted electrically interconnected die assembly
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US20100117224A1 (en) * 2008-08-29 2010-05-13 Vertical Circuits, Inc. Sensor
JP2012501555A (ja) * 2008-08-29 2012-01-19 ヴァーティカル・サーキツツ・インコーポレーテッド イメージ・センサ
KR101715426B1 (ko) * 2009-06-26 2017-03-10 인벤사스 코포레이션 지그재그 구조로 적층된 다이용 전기 인터커넥트
WO2011027193A1 (en) * 2009-09-04 2011-03-10 X-Fab Semiconductor Foundries Ag Reduction of fluorine contamination of bond pads of semiconductor devices
TWI520213B (zh) 2009-10-27 2016-02-01 英維瑟斯公司 加成法製程之選擇性晶粒電絕緣
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US8722514B2 (en) * 2011-01-17 2014-05-13 Infineon Technologies Ag Semiconductor devices having insulating substrates and methods of formation thereof
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59201425A (ja) 1983-04-28 1984-11-15 Toshiba Corp ウエハ−の裏面加工方法
JP2610703B2 (ja) * 1990-09-05 1997-05-14 住友電気工業株式会社 半導体素子の製造方法
JP3368876B2 (ja) * 1999-11-05 2003-01-20 株式会社東京精密 半導体チップ製造方法
US6483101B1 (en) 1999-12-08 2002-11-19 Amkor Technology, Inc. Molded image sensor package having lens holder
US6455774B1 (en) 1999-12-08 2002-09-24 Amkor Technology, Inc. Molded image sensor package
US6526653B1 (en) 1999-12-08 2003-03-04 Amkor Technology, Inc. Method of assembling a snap lid image sensor package
US6492699B1 (en) 2000-05-22 2002-12-10 Amkor Technology, Inc. Image sensor package having sealed cavity over active area
US6747348B2 (en) 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
JP3812500B2 (ja) 2002-06-20 2006-08-23 セイコーエプソン株式会社 半導体装置とその製造方法、電気光学装置、電子機器

Also Published As

Publication number Publication date
JP2005005380A (ja) 2005-01-06
TWI242807B (en) 2005-11-01
KR100589570B1 (ko) 2006-06-14
KR20040110995A (ko) 2004-12-31
CN1574236A (zh) 2005-02-02
US20040251520A1 (en) 2004-12-16
US7056811B2 (en) 2006-06-06
TW200504856A (en) 2005-02-01

Similar Documents

Publication Publication Date Title
CN1287429C (zh) 半导体装置的制造方法
CN1574274A (zh) 半导体装置的制造方法
EP1061645B1 (en) Surface acoustic wave element, method for producing the same and surface acoustic wave device using the same
US6294439B1 (en) Method of dividing a wafer and method of manufacturing a semiconductor device
CN1206726C (zh) 半导体器件的制造方法
CN1776895A (zh) 集成无源器件
US20220302896A1 (en) Manufacturing method for surface acoustic wave filter package structure
CN1677705A (zh) 电子元件、电子元件模块以及制造电子元件的方法
CN1658368A (zh) 半导体装置的制造方法
CN1292455C (zh) 半导体器件及其制造方法
US7342296B2 (en) Wafer street buffer layer
CN1674233A (zh) 半导体晶片、其制造方法以及制造半导体器件的方法
JP2005322738A (ja) 半導体装置の製造方法
CN1691318A (zh) 半导体装置及其制造方法
US7749864B2 (en) Semiconductor device with a thinned semiconductor chip and method for producing the thinned semiconductor chip
CN1180469C (zh) 半导体器件
CN1750394A (zh) 电子零件、电路基板、电子仪器和电子零件的制造方法
US20040070053A1 (en) Semiconductor device, semiconductor device module, manufacturing method of semiconductor device, and manufacturing method of semiconductor device module
JPH09266213A (ja) シリコンウエーハおよびその製造方法
CN111883453B (zh) 一种晶片的获取方法及半导体器件的失效分析方法
US20030003612A1 (en) Method and apparatus for fabricating a thin film bulk acoustic resonator
JP2665062B2 (ja) 半導体装置の製造方法
CN1309059C (zh) 端子基板的加工方法
CN1523645A (zh) 半导体器件
CN1189918C (zh) 晶片保护装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061129

Termination date: 20120518