JP2012501555A - イメージ・センサ - Google Patents

イメージ・センサ Download PDF

Info

Publication number
JP2012501555A
JP2012501555A JP2011525248A JP2011525248A JP2012501555A JP 2012501555 A JP2012501555 A JP 2012501555A JP 2011525248 A JP2011525248 A JP 2011525248A JP 2011525248 A JP2011525248 A JP 2011525248A JP 2012501555 A JP2012501555 A JP 2012501555A
Authority
JP
Japan
Prior art keywords
die
image sensor
package
protective coating
insulating protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011525248A
Other languages
English (en)
Inventor
マクエーレア，サイモン・ジェイ・エス
ロビンソン，マーク・イー
Original Assignee
ヴァーティカル・サーキツツ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴァーティカル・サーキツツ・インコーポレーテッド filed Critical ヴァーティカル・サーキツツ・インコーポレーテッド
Publication of JP2012501555A publication Critical patent/JP2012501555A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

イメージ・センサダイは、相互接続エッジに少なくとも隣接するダイ側壁の上に絶縁保護コーティングを、ある実施形態では、ダイのフロントサイドのイメージアレイ領域の上に絶縁保護コーティングを含む。ダイは、ダイ側壁の誘電コーティングの上にまたは隣接して適用され、ダイの相互接続パッドとサポート回路の露出したサイトとの間の接続を完全にするために硬化される、硬化可能電気伝導ポリマーのような流動可能な形態で適用可能な電気伝導材料によってサポートの回路に接続され得る。イメージ配列領域の上のコーティングは、少なくとも、可視光を実質的に透過して、イメージ・センサの中、および、上に、機械的および化学的プロテクションを下に横たわる構造体のために提供する。また、パッケージは、サポートに取り付けられ、電気的に接続されるかかるイメージ・センサダイを包含し、アセンブリは、サポートの反対側に取り付けられ、電気的接続されたかかるイメージ・センサダイおよび追加のダイを含む。また方法がイメージ・センサダイ、パッケージおよびアセンブリを作るために開示される。

Description

＜関連出願についてのクロス・リファレンス＞
[0001] 本出願は、S.J. S. McElrea等による「イメージ・センサ」と名づけられ2008年８月２９日にアメリカに仮出願された出願番号第61/093,001号を基礎として優先権を主張し、リファレンスとしてここに組み入れられる。
[0002] 本発明は、イメージ・センサに関する。
[0003] イメージ・センサは、光学イメージを受信して、それを電子信号に変換する電子装置である。従来のイメージ・センサは、電荷結合素子（CCD）および相補ダイ金属酸化物半導体（CMOS）装置などを含む。様々なイメージ・センサ技術は提案され、さまざまな（時々、競争している）パフォーマンス特性を示し、特に例えば、製造可能性に関するような特定の技術的なチャレンジを提示する。CMOSイメージ・センサの製造のパフォーマンス改良およびより安い費用は、携帯電話、PDA、デジタル音楽プレーヤ、デジタル・カメラ、GPS装置などのよな特に消費者向けで手で持てるサイズの用途で、従来のCCDイメージ・センサを超えるゲインに結果としてなった。
[0004] 重要な効果は、さまざまな機能のための必須の機能性の中で、可能な限り結合することの方向を目指し、そして、単一の半導体（シリコン）チップのこの種の装置に合併されるが、しかし、これらの効果は、実際的または費用効果的であるとは判明しなかった。
[0005] 別々のチップは、これらのさまざまな機能を実行するために使用されることができ、各々のダイは機能を実行するために特定の回路の製造のための最高のシリコン方法に晒されうる。例えば、大量のメモリ記憶装置を製品に含むことは有利な所で、メモリチップを含む多数のチップを有するシステムでこれを達成することはしばしばより費用効果的である。
[0006] 産業が成熟するにつれて、全体的な機能性も向上させるドライブがフォームファクタおよびコストとしてある。重要な効果は、デバイスを薄くすることの方向を目指し、デバイスフットプリントを減らして、チップを積み重ねることによって、密度を増やした。スループットおよび製造信頼性を改善するために、ウェハ・レベル・プロセスの傾向があった。
[0007] 検知およびプロセスをイメージングするため、および、デバイスの製造のための本質的な要因は、適切なイメージセンシング及び処理、コストおよびパフォーマンスの両方の点に関して現在の特定の技術的チャレンジを提供することを意図する。特定のチャレンジは、デバイスフットプリントを減少させるという要求およびパフォーマンスを損なうことのない厚みにより提示されることができる。
[0008] イメージ・センサパッケージング必要条件は、ユニークなチャレンジを提示する。特に、例えば、センサは、パッケージの他の特徴によって、明白なままでなければならなく、製造中、および、それが組み込まれる製品の現職寿命の全体にわたってのダメージから保護されなければならない。電気相互接続パッドがダイのイメージ・センサ（活性化）側にあるので、手段はダイの前表面から下にある回路（例えば回路基板）への接続のための後部まで、信号を送るために提供されなければならない。
[0009] センサキャビティパッケージの従来のイメージでは、イメージ・センサダイは、パッケージ基板に載置され、ワイヤー接合を使用して基板に電気的に接続される。導線の幅および導線ループ高さは収められなければならないので、ワイヤーボンディングは、パッケージのフットプリントおよび厚みを増やす。その上、センシングアレイを保護して、光学アクセスができるようにするために、カバーグラスは、空腔にわたって提供され、更にアセンブリの厚みを増やす。
[0010] フットプリントおよびパッケージ厚を改善するためのアプローチにおいて、カバーグラス保護は、ダイ単一化（singulation）の前にウェハ・レベルで形成されることができる。近年、センサダイの正面の（活性化）側からバックサイドに電気信号をルーティングするいわゆるシリコン貫通電極（TSV）技術に注意が向けられてきた。TSVは本質的に高価な器材を必要としているフロントエンドの方法であり、信頼性が高く、低コスト製品の準備ができているとみなされることができる前に、多くのプロセス開発が残る。主要な器材経費およびプロセスの円熟の欠如は、TSVの広範囲にわたる採用に対する障害を呈する。
[0011] カラーフィルタは、センサーアレイの表面に提供され、マイクロレンズは、光感度を改善するためのチップの表面上に組み込まれることができる。比較的低い温度で硬化するポリマーの中で、これらの特徴は通常形成され、動作をパックする間、上昇する処理温度によって、それらは変形し、または、ダメージを受け得る。イメージ・センサのこれらの部分へのダメージを避けるために、イメージ・センサ・チップのパッケージング中のプロセス温度は、低く保たれなければならない。
[0012] ある一般的な態様では、本発明はイメージ・センサダイを特徴とする。イメージ・センサダイは、フロントサイド（「活性化側」）、バックサイドおよび側壁を有し、活性化側は、センサーアレイ領域を包含する活性化表面と、少なくとも１つのダイエッジ（相互接続エッジ）と隣接して配置された相互接続パッドとを有し、イメージ・センサダイが、相互接続エッジの上、および、隣接するダイ側壁（相互接続側壁）の上に絶縁保護コーティングを有する。ある実施形態では、イメージ・センサダイの活性化表面は、周辺の回路領域を更に含む。
[0013] ある実施形態では、イメージ・センサダイは、センサーアレイ領域の上に光学的に透明な絶縁保護コーティングを更に含み、いくつかの実施形態では、周辺の回路領域の上に更に含む。
[0014] ある実施形態では、絶縁保護コーティングは、イメージ・センサダイのバックサイドを更にカバーすることができる。ある実施形態では、イメージ・センサダイが、バックサイドでダイ取り付けフィルムを含む。ある実施形態では、イメージ・センサダイが、ダイ取り付けフィルムと、バックサイドで絶縁保護コーティングとの両方を含み、かかる実施形態では、ダイ取り付けフィルムまたは絶縁保護コーティングのいずれかが、ダイバックサイド表面上に塗布される得る。
[0015] ある実施形態では、光学的に透明な絶縁保護コーティング、並びに、ダイエッジおよびダイ側壁の上の絶縁保護コーティングは、同じ材料、または、類似した材料で形成される。少なくとも光学的に透明なコーティングのための適切な材料は、気相成長によって形成された有機ポリマーを含み、特に役立つ絶縁保護コーティングは、ｐ−キシレンのポリマーまたは、例えば、ポリキシレン（polyxylylene）ポリマーのような、それの誘導剤、たとえば、パリレンCまたはパリレンNまたはパリレンAであってよい。ある実施形態では、ダイエッジ上の絶縁保護コーティングおよび光学的に透明な絶縁保護コーティングは、連続コーティングとして形成され、コーティングの開口部は、他の回路に続く電気接続のためのダイパッドを晒す。
[0016] 他の一般的な態様では、本発明は、サポートの上に載置されるイメージ・センサダイを含む、イメージセンサパッケージを特徴とする。イメージ・センサダイは、少なくとも一つのダイエッジ（「相互接続エッジ」）に隣接して配置された相互接続パッドを有し、相互接続エッジの上および隣接するダイ側壁（「相互接続側壁」）上に絶縁保護コーティングを有する。イメージ・センサダイは、側壁、および、被覆された相互接続エッジにまたは隣接して適用された電気伝導材料のトレースによってサポートの第１の表面（「相互接続表面」）で相互接続サイトに電気的に接続される。ある実施形態では、イメージ・センサダイは、活性化側の少なくともセンサーアレイ領域の上に光学的に透明な誘電絶縁保護コーティングを有し、ある実施形態では、活性化側の周辺の回路領域の上に更に有する。
[0017] いくつかの実施形では、2以上のイメージ・センサダイは、サポート上に取り付けられ、電気的に接続される。
[0018] 適切な電気伝導材料は、流動可能な形式で適用されることができ、次いで、硬化し、または、電気伝導トレースを形成するために硬化できることができる材料を含む。例えば、この種の材料は、硬化可能な有機ポリマーマトリックス（例えば伝導性の（例えば、満たされた）エポキシまたは電気伝導インク）に含まれる電気伝導粒子（例えば伝導性の金属粒子）を含む電気伝導ポリマーを含み、例えば、液体キャリアにおいて届けられる電気伝導粒子を含む。特定の実施形態では、相互接続材料は、伝導性のポリマー（例えば硬化可能な伝導性のポリマーまたは伝導インク）である。
[0019] ある実施形態では、イメージ・センサダイが電気的接続されるサポートは回路基板、または、パッケージ基板、または、リードフレームである。適切なパッケージ基板は、例えば、ボール格子配列（「BGA」）またはランドグリッド配列（「LGA」）基板またはフレックステープ基板を含む。
[0020] かかる実施形態では、イメージ・センサダイは、（例えばダイパドルであってよいダイ取り付け表面のような）リードフレームまたは（相互接続表面のような）パッケージ基板の表面の上に取り付けられ、他のかかる実施形態では、（追加的なダイのような）追加の電気的デバイスは、イメージセンサダイが電気的に接続されるサポートとイメージセンサとの間に配置される。配置された電気デバイスは、（配置された追加のダイ上の回路のような）回路を含み、イメージ・センサダイは、配置された電気デバイス上の回路に電気的に接続される。配置された電気デバイスが追加のダイであり、例えば、追加のダイは、メモリダイまたはプロセッサ（例えばグラフィックプロセッシングユニット）またはワイヤレス通信チップまたはネットワーク・アクセス・チップである。
[0021] ある実施形態では、イメージ・センサダイが電気的に接続されるサポートは、追加のダイであり、かかる実施形態では、追加のダイ上の相互接続サイトはダイパッドを含む。すなわち、この種の実施形態では、相互接続トレースは、イメージ・センサダイ上の露出されたパッドと、および、追加のダイ上の露出されたパッドと接触を形成する。かかる実施形態において、追加のダイは、パッケージ基板またはリードフレームのようなパッケージ・サポート上に載置され、追加のダイは、サポートに電気的に接続され、イメージ・センサダイは、ダイ上の相互接続サイトに、加えて、サポート上の相互接続サイトに電気的に接続される。追加のダイは、例えば処理（例えば、グラフィックス処理）機能性およびメモリ機能性を含む様々な機能性を有することができ、追加のダイは機能性の組合せを有することができる。
[0022] イメージ・センサダイが電気的に接続されるサポートとイメージ・センサダイとの間に配置される追加的な電気デバイスを有するいくつかの実施形態では、イメージ・センサダイの相互接続エッジ（またはそれの部分）は、後部を決められることが可能であるかまたは垂直に整列配置されることができるかまたは、配置された電気デバイスの端の向こうに伸びることができる。相互接続エッジ（またはそれの部分）が、配置された電気デバイスの端を越えて伸びる実施形態では、イメージ・センサダイは、被覆された相互接続エッジおよび側壁にまたは隣接して適用され、ペデスタルと接触する電気伝導材料のトレースおよびサポート上のサイトで電気伝導材料のペデスタルによって、下に横たわるサポートの相互接続面で、サイトを相互接続するために電気的に接続されることができる。
[0023] ある実施形態では、イメージ・センサダイが電気的に接続されるサポートは追加のダイのスタックであり、かかる実施形態では、追加のダイ上の相互接続サイトはダイパッドを含む。すなわち、かかる実施形態で、相互接続トレースは、イメージ・センサダイ上の露出したパッドと、および、追加のダイのうちの少なくとも1つ上の露出したパッドと接触する。ある実施形態では、追加のダイのうちの2つ以上は、スタックにおいて、相互接続できる。かかる実施形態では、追加のダイのスタックは、パッケージ基板またはリードフレームのようなパッケージ・サポートに載置され、追加のダイのスタックはサポートに電気的に接続され、イメージ・センサダイは、追加のダイのうちの少なくとも1つの上に、加えて、サポート上の相互接続サイトに対する相互接続サイトに電気的に接続される。スタックの追加のダイは、例えば処理（例えばグラフィックス処理）機能性およびメモリ機能性を含む様々な機能性を有することができ、スタックのダイは同じ機能性を有することができ、または、スタックのさまざまなダイは、異なる機能性を有することができ、スタックの追加のダイの一つ以上は機能性の組合せを有することができる。特定の実施形態では、例えば、メモリダイ（またはメモリダイのスタック）は、グラフィックス・プロセサユニット（「ＧＰＵ」）のようなプロセッサダイにスタックされ、これらのダイは、イメージ・センサダイとサポートとの間に配置されることができる。
[0024] ある実施形態では、追加的な電気デバイスは、サポートの第２の表面でサイトを相互接続するために電気的に接続される。サポートの第２の表面は、相互接続面と同じサポートの側上の領域であってもよい、または、第２の表面はサポートの反対側に領域であってもよい。例えば、サポートの第２の表面に載置される追加的な電気デバイスは、追加のダイまたは追加のダイまたは半導体パッケージのスタックを含むことができる。
[0025] ある実施形態では、追加的な電気デバイスは、イメージ・センサダイとサポートの第１の表面との間に配置され、更なる追加的な電気デバイスは、サポートの第２の表面でサイトを相互接続するために取り付けられ、電気的に接続される。
[0026] かかる実施形態では、サポートが、例えばボール格子アレイ（「BGA」）またはランド格子アレイ（「LGA」）基板、若しくは、屈曲テープ基板のようなパッケージ基板からなる。
[0027] 一般的な他の態様では、本発明は、上記の通りにサポートの第１の表面に取り付けられ、電気的に接続しているイメージ・センサダイを含み、サポートの反対側で回路に取り付けられ、接続された他の機能性を有する少なくとも一つのダイを含むイメージ・センサ・アセンブリを特徴とする。かかるアセンブリの具体例では、例えば、イメージ・センサダイは、パッケージ基板の第１の表面上のサイトに取り付けられ、電気的に接続され、電気的に相互接続されたメモリダイのスタックは、基板の反対側でサイトに取り付けられ、電気的に接続される。
[0028] 全体的に他の態様では、本発明は、活性化側の上に形成されるイメージ・センサ回路を有するウェハを提供するステップと、（配置されて、相互接続エッジに隣接する相互接続側壁と相互接続するダイパッドに沿った相互接続エッジを含む）ダイ側壁およびダイエッジを形成するためにウェハを切断するステップと、相互接続エッジおよび側壁を包含する、切断されたウェハのフロントサイドの上に絶縁保護コーティングを堆積させるステップとを含む、イメージ・センサ・パッケージを作るためのダイ配列レベルまたはウェハ・レベルの方法を特徴づける。特定の実施形態では、絶縁保護コーティングは、気相成長により形成されるパリレンである。
[0029] ある実施形態では、ウェハ・レベル方法またはダイ配列レベル方法は、ウェハバックサイドから材料を除去すること（「バックグラインディング（backgrinding）」）によって、ウェハを薄くすることを含む。かかる実施形態では、ウェハはバックグラインディング（backgrinding）後に少なくとも一部が切断され、いくつかの実施形態では、ウェハはバックグラインディング（backgrinding）する前に少なくとも一部が切断され、いくつかの実施形態では、ウェハは2つ以上の切断プロシージャによって、切断され、バックグラインディング（backgrind）は切断プロシージャの間で実行される。
[0030] 別の一般的な態様では、本発明は、イメージセンサパッケージを作るための方法を特徴づけ、該方法は、フロントサイドとバックサイドと活性化側に形成されたイメージセンサ回路とを備えたダイを提供するステップであって、（相互接続エッジに隣接する側壁と相互接続し、配置されるダイパッドに沿った相互接続エッジを包含する）ダイエッジを画定するダイエッジ側壁を備えたダイを提供することを特徴とするステップと；少なくとも相互接続エッジおよび相互接続側壁の上に絶縁保護コーティングを適用するステップと；第１の表面の上にダイを取り付けるステップと；ダイの上に露出されたパッドと、および、サポートの接続サイトと接触する側壁および被覆された相互接続エッジにまたはそれらに隣接した電気伝導材料のトレースを適用することによって、サポートの回路にダイを電気的に接続するステップと、を有する。
[0031] ある実施形態では、該方法は、イメージ・センサダイのフロントサイドの上に絶縁保護コーティングを塗布するステップを含み、ある実施形態では、該方法は、ダイのバックサイドの上に絶縁保護コーティングを塗布することを含み、ある実施形態では、該方法は、ダイのバックサイドおよびフロントサイドの上に絶縁保護コーティングを適用することを含む。特定の実施形態では、方法は、イメージ・センサダイの全ての側の上に絶縁保護コーティングを塗布することを含む。かかる実施形態では、ダイのフロントサイドの上に、および／または、ダイのバックサイドの上に絶縁保護コーティングを塗布するステップは、相互接続エッジおよび相互接続側壁の上に絶縁保護コーティングを塗布することと並行して実行されることができる。ある実施形態では、絶縁保護コーティングを塗布するステップは更に、（相互接続パッド）のような特徴をさらすためにコーティングの領域を選択的に除去することを含む。特定の実施形態では、絶縁保護コーティングを塗布するステップは、パリレンを有するダイ表面をコーティングすることを含み、コーティングの領域を選択的に除去することは、レーザー・エネルギーをその領域に向けることを含む。
[0032] ある実施形態では、サポートの第１の表面の上にイメージ・センサダイを取り付けるステップは、サポートの第１の表面に追加的な電気デバイスを載置すること、および、追加的な電気デバイスの表面にイメージ・センサダイを付けることを含む。ある実施形態では、イメージ・センサダイを付けることは、ダイが裁置される表面またはイメージセンサダイのバックサイドにダイ取り付けフィルムまたはダイ取り付け接着剤を適用することを含む。ある実施形態では、絶縁保護コーティングがダイをサポート表面に付けるのに役立つので、ダイがバックサイドの上に適切な絶縁保護コーティング（例えばパリレンフィルム）を有し、付けられる表面とイメージセンサダイのバックサイドとの間に、ダイ取り付けフィルムまたはダイ取り付け接着剤を使用することは不必要でもよい。
[0033] 本発明によるダイ、パッケージおよびアセンブリは、コンピュータ、電気通信装置、並びに、消費者向け及び産業エレクトロニクス・デバイスで使うことができる。
[0034] 図1は、ガラス・カバーレンズを有する従来の光学的センサキャビティ・パッケージを示す横断面図の概略図である。 [0035] 図2は、センサーアレイおよび保護ガラス・カバーの上のマイクロレンズを有する従来の光学的センサキャビティ・パッケージを示す横断面図の概略図である。 [0036] 図3は、本発明の光学センサ・パッケージの実施形態を示す横断面図の概略図である。 [0037] 図4は、本発明の図3に記載の光学センサ・パッケージの一部の実施形態を示す横断面図の拡大概略図である。 [0038] 図5Aは、本発明の一実施形態によるBGA光学センサ・パッケージを示す横断面図の概略図である。 [0039] 図5Bは、図5Aに記載のBGA光学センサ・パッケージを示す立面図の概略図である。 [0040] 図６は、サポートの表面に取り付けられた光学センサダイ、および、サポートの対向する表面に取り付けられたメモリダイのスタックとを備えた、本発明のある実施形態による光学センサ・パッケージアセンブリの立面図の概略図である。 [0041] 図7は、サポートの一方の表面の上に取り付けられ、サポートに電気的に接続された光学センサ、及び、光学センサダイとサポート表面との間に配置された追加の電気デバイスを備えた、本願発明の他の実施形態による光学センサ・パッケージの立面図の概略図である。 [0042] 図８は、追加のダイに電気的に接続され、取り付けられた光学センサダイを有する、本願発明の他の実施形態による、光学センサ・パッケージ・アセンブリを示す立面図の概略図である。 [0043] 図９は、追加のデバイスが、追加のサポートに取り付けられ、電気的に接続している追加の電気デバイスに電気的に接続され、その上に取り付けられた光学センサダイを備え、本願発明の他の実施形態による光学センサ・パッケージ・アセンブリの立面図の概略図である。 [0044] 図１０は、メモリダイスタックが追加のサポートに電気的に接続され、その上に取り付けられるメモリ代のスタックの一つの上部に電気的に接続され、その上に取り付けられる光学センサダイを有する、本願発明の他の実施形態による光学センサ・パッケージ・アセンブリを示す立面図の概略図である。 [0045] 図１１は、サポートに電気的に接続され、サポートの一方の表面の上に取り付けられた光学センサダイと、光学センサダイとサポート表面との間に配置された追加の電気デバイスとを備えた、本発明の別の実施形態による光学センサパッケージアセンブリの立面図の概略図である。
[0046] 本発明を、本発明の別の実施形態を例示する図面を参照することで更に詳細に記載する。図面は、本発明の特徴および他の特徴および構造に対するそれらの関係を示して、一定の比率では表示されない。プレゼンテーションの改良された明快さのために、本発明の実施形態を例示す図で、他の図面に示される要素に対応する要素は全て特にリナンバーされないが、それらは全ての図において、全て直ちに定義可能である。また、プレゼンテーションの明確のため、本発明の理解のために必要でない所定の図は示されない。
[0047] 図1に戻ると、従来の光学的センサキャビティ・パッケージの実施形態が、断面図に示される。CMOS光学センサダイ22は、ダイ取り付けフィルム２１を使用してパッケージ基板のセンサダイマウント側に取り付けられる。ダイ22は、基板10から離れた面の活性化（センサ）フロントサイドにより載置される。ダイの活性化側上の回路は、光検出器アレイ26およびアクセス及び復号化回路25、25’、並びに、相互接続ダイパッド24、24’ を含む。基板上の電気伝導材料（金属または金属化）の層は、結合パッド12、12’を含む回路配線を形成するためにパターン化される。回路配線の上の半田マスクのような誘電層11は、結合パッドをさらす開口部を有する。光学センサダイ22は、対応する結合パッド（例えば結合パッド12’）にダイパッド（例えばパッド24’）を接続する結合導線14、14’によって、基板に電気的に接続する。基板10に載置するカバーサポート30は、ダイのセンサ領域の上のガラス・カバー32を支持する。この例では、ガラス・カバーは、レンズとして形成される。光は、センサーアレイ26にイメージを向けるレンズ32を介してアセンブリに入る。
[0048] 図2は、従来の光学センサキャビティパッケージの他の例示の断面図を示す。図1の実施形態では、ここでは、CMOS光学センサダイ22が、ダイ取り付けフィルム21を使用してパッケージ基板10のセンサダイマウント側に載置される。ダイ22は、基板10から向きがそれている活性化（センサ）フロントサイドに載置される。ダイの活性化側上の回路は、光検出器アレイ26、並びに、アクセス及び復号化回路25、25’、そして、相互接続ダイパッド24、24’を含む。マイクロレンズの配列28は、センサーアレイ26の上に形成される。基板上の電気伝導材料（金属または金属化）の層は、結合パッド12、12’を含む回路配線を形成するためにパターン化される。回路配線の上の半田マスクのような誘電層11は、結合パッドをさらす開口部を有する。光学センサダイ22は、対応する結合パッド（例えば結合パッド12’）にダイパッド（例えばパッド24’）を接続する結合導線14、14’によって、基板に電気的に接続される。基板10に載置するカバーサポート30は、ダイのセンサ領域の上のガラス・カバー32を支持する。光は、カバー34を通って進み、センサーアレイ26上のマイクロレンズ28上を通過する。
[0049] 図1および図2が実例を示すように、これらの従来のパッケージで、ワイヤー接合およびガラスカバーサポートは、光学センサダイのフットプリントよりかなり大きい全体的なパッケージフットプリントおよび厚みに寄与する。
[0050] 図3は、断面図において、本発明の一つの実施形態によるイメージ・センサ・パッケージの例を示し、光学センサダイが、サポートに取り付けられ、サポートに電気的に接続される。この実施形態では、CMOS光学センサダイ122のような光学センサダイは、ダイ取り付けフィルム121を使用してパッケージ基板110のセンサダイマウント側に取り付けられる。ダイ122は、基板110から向きがそれている活性化（センサ）フロントサイドに載置される。ダイの活性化側上の回路は、センサーアレイ126、並びに、アクセスおよび復号化回路125、125’を含む。この例では、マイクロレンズ128の配列は、センサーアレイ126の上に形成される。基板上の電気伝導材料（金属または金属化）の層は、結合パッド112、112’を含む回路配線を形成するためにパターン化される。回路配線の上の半田マスクのような誘電層111は、結合パッドをさらす開口部を有する。
[0051] センサアレイ126が、例えばフォトダイオード、フォトトランジスタのような様々な固体イメージングデバイスのいずれかを含む様々な光検出器のアレイを含むことができる。
[0052] 本発明によれば、光学センサダイ122は、相互接続ダイパッド（例えば、パッド124’）とサポート（例えば、結合パッド112’）の対応するサイトとの間を接触させて、電気的連続を提供する電気伝導材料の相互接続トレース１１４、114’によるサポートに電気的に接続される。適切な電気伝導材料は、流動可能な形式で適用されることができ、次いで、硬化でき、または、電気伝導トレースを形成するために硬化させることができる材料を含む。例えば、この種の材料は、硬化可能な有機ポリマーマトリックス（例えば伝導性の（例えば、満たされた）エポキシまたは電気伝導インク）に含まれる電気伝導微粒子（例えば伝導性の金属分子）を含む電気伝導ポリマーを含み、例えば、液体キャリアで届けられる電気伝導微粒子を含む。材料は、例えば、分配または印刷または噴霧することにより塗布されることができる。適切な相互接続材料およびそれらを適用するための技術の実施形態は、例えば2008年5月20日に出願されたT.キャスキー等のアメリカ特許出願番号第12/124,097号「Electrical interconnect formed by pulsed dispense」に記載されており、リファレンスとして本願明細書に組み込まれる。伝導インクは、例えば、エアゾール・スプレーにより適用されてあることができて、特定のインクの組成によって、適用後に焼結され、または、硬化され得る。キャリアの分子は、分配され、または、例えば、エアゾール・スプレーにより適用され、適用後の電気伝導トレースを形成するために焼結され得る。
[0053] 図3に記載の実施形態の相互接続は、図4の拡大図により明らかに示す。ダイ側壁、および、ダイパッドに隣接するダイエッジは、この例では、電気的に絶縁保護コーティング44によってカバーされる。電気伝導材料は、気的絶縁保護コーティング上に、または、隣接して流動可能な形式で塗布され、次いで、硬化される。
[0054] 図3および図4にて図示した実施形態では、電気的に絶縁の光学的に透明な絶縁保護コーティング42は更に、センサーアレイ126および周辺回路125、125’を含むダイ122の活性化側をカバーする。コーティングの開口部48は、相互接続114’への電気アクセスのための選択されたダイパッド（例えばパッド124’）の一部をさらす。
[0055] 絶縁保護コーティングは、光を光学的センサに発信する。したがって、絶縁保護コーティングは、光学的センサが作動することを目的とする波長に対して少なくとも実質的に光学的にクリアである。例えば、光学センサダイが、全ての可視スペクトルの上の波長で作動することを目的とする場合、絶縁保護コーティングは少なくとも可視領域の波長を送信する。光学的センサはUV、深UVまたはIRにおいて、作動することを目的とし、この種の例の絶縁保護コーティングは、少なくともスペクトルの対応する部分において波長を送信する。絶縁保護コーティングもまた、下にある構造に機械的および化学的プロテクションを提供する。好適なコーティング材料は、温度上昇を必要とせず、コーティング構成中、縮まなくて、ウェハ処理の間、基礎をなす表面を保護する。
[0056] 役立つ絶縁保護コーティングは、気相成長により形成された有機ポリマーを含み、特に役立つ絶縁保護コーティングは、p-キシレン、若しくは、polyxylyleneポリマー、例えば、パリレンCまたはパリレンNまたはパリレンAのようなそれらの誘導剤であってよい。コーティングの開口部は、例えば、選択的なレーザー除去によって、必要な所に形成できる。
[0057] パリレン絶縁保護コーティングは、蒸気堆積により形成され、コーティングは、ウェハ・レベルで、または、処理のダイアレイレベルで形成される。例えば、ウェハ・プロセスの実施形態の段階は、次の通りである。ウェハ上に形成されたイメージ・センサ（例えばCMOSセンサ）回路を備えたウェハを提供する。
[0058] 薄化前の切断プロシージャでは、例えば、最終的なダイ厚よりも僅かに大きい、ウェハ材料の深さまで、ダイシングソーを使用して切断することにより、ウェハは活性化側で切られ、その結果、ダイ側壁が形成されるが、ダイは完全に単一化されない。切られたウェハは次いで、パリレン堆積チャンバに配置され、堆積は薄いコーティングを、すなわち、ダイの、そして、露出されたダイ側壁上のフロントサイド上の露出表面の上に形成するために実行される。
[0059] コーティングは、連続コーティング（ピンホール・フリー）を提供するのに十分で、且つ、下にある回路の必要条件を満たしまたは上回る絶縁耐力を備えた電気絶縁体を提供するのに十分な厚みに形成される。例えば、約1μm乃至5μmの範囲のパリレンコーティング厚さは、適切である。コーティングが完了したあと、ウェハは、パリレンチャンバから取り除かれ、レーザー除去システムは、ダイのフロント表面上の相互接続ダイパッドから、コーティングを除去するのに用いる。明らかなように、パリレンが300乃至800ナノメートルの間の可視範囲において、実質的に透明であることを考えれば、レーザーは、コーティング層のかなりのエネルギー吸収がある波長で操作されなければならない。任意に、パッドからのコーティング材料の除去は、より後のステージで実行され、ダイの時間電気接続まで、いつでも行われることになっている。
[0060] ウェハは、ついで、例えばバックグラインディング（backgrinding）することにより指定されたダイ厚（典型的には（例えば）50μm以下）に薄くされる。ウェハが、ダイ厚を上回る深さまで、すでに切られたので、バックグラインディングすることは、ダイの単一化（singulation）に結果としてなる。
[0061] 切断後薄化（cut-after-thinning）プロシージャでは、ウェハは、例えばバックグラインディングすることにより所望のダイ厚に提供され、次いで、ウェハは、ウェハフロントサイドから、または、ウェハバックサイドのいずれかからダイ配列のイールド単一化されたダイまで切断される。次いで、ダイ配列は、活性化側およびダイエッジおよび露出された側壁で支持され、露出表面の上に絶縁保護コーティングを形成するために上記の通りに処理される。次いで、レーザー除去が、ダイ上の相互接続パッドをさらすために用いられる。
[0062] ハイブリッド切断及び薄化（cut-and-thin）ダイ分離プロセスを使うことができ、特に、相互接続ダイパッドは、１または２のダイエッジに沿ってダイマージンに配置される。ハイブリッド切断及び薄化（cut-and-thin）プロセスは、2008年11月25日に出願されたR. Co等によるアメリカ出願番号第12/323,288号「Semiconductor die separation method（半導体ダイ分離方法）」に記載され、リファレンスとして本願明細書に組み入れられる。一時的に、ウェハは2つの段階で切られる。第1のカットプロシージャは、所望のダイ厚までウェハ薄化する前に実行され、または、ウェハ薄化は、第1のカットプロシージャの前に実行されることができる。第1のカットプロシージャにおいて、ウェハは、相互接続ダイエッジおよび少なくとも部分的な相互接続側壁を形成するように、ダイ厚より浅い深さまで相互接続エッジに面している通りに沿って、フロントサイドから切られ、ウェハは、少なくともダイ厚についての深さに他の通りに沿って切られる。その後で、ウェハアレイは、フロントサイドおよびダイエッジの上の絶縁保護コーティングを形成し、側壁を相互接続するために上記の通りに処理される。その後で、ウェハは、ダイを単一化して、ダイ側壁を完了するために相互接続側壁に面している通りに沿って、第２のカットプロシージャで切られる。
[0063] ダイ取り付けフィルムは、（切断後薄化プロシージャ、または、ハイブリッド切断および薄化（cut-and-thin）プロシージャで）薄化されたウェハのバックサイドに、若しくは、それらがダイアレイにある間、単一化されたダイのバックサイドに任意に適用されることができ、次いで、pick-and-placeオペレーションが、パッケージ基板または回路基板または他のダイのような適切なサポートに、単一化されたダイを付けるのに採用される。適切な絶縁保護コーティング（例えばパリレンフィルム）が、バックサイドの上に形成される所で、絶縁保護コーティングがダイをサポート表面に付けるのに役立つので、イメージ・センサダイのバックサイドと、それが付けられる表面との間にダイ取り付けフィルムまたはダイ取り付け接着剤を採用することは不必要でもよい。ダイ取り付けフィルムが採用されたところで、薄化されたウェハバックサイドに、または、ダイアレイレベルでダイバックサイドにフィルムを適用することは有利であり、特に、切断後薄化（cut after thinning）プロシージャまたはハイブリッド切断及び薄化（cut-and-thin）プロシージャにおいて、ダイシフトまたは、続くプロセスステップちゅうのダイチルトを避けるのを助けるために、ウェハ切断が完了する前にダイ取り付けフィルムを適用するのは有利である。
[0064] 他の実施形態では、絶縁保護コーティングは移動でき、または、イメージアレイ領域の上に横たわるダイの活性化側の領域から省略され得る。しかし、次の処理の間、イメージ配列面を保護することの長所は、この種の実施形態において、失われる。
[0065] 電気的相互接続のための適切な電気伝導材料は、流動可能な形式で塗布され、その後硬化されるかまたは堅くなり得る。相互接続材料は、電気伝導ポリマーであってもよく、または、伝導インクであってもよい。相互接続材料は、例えば、硬化可能なエポキシのような硬化可能な伝導性のポリマーであってもよく、相互接続プロセスは、処方されたパターンの硬化されてない材料のトレースを形成し、その後で、リード端および相互接続サイトを有する電気的接点、および、それらの間のトレースの機械的完全性を確保するためにポリマーを硬化させることを含むことができる。相互接続材料は、例えば、注射器またはノズルまたは針のようなアプリケーション・ツールを使用して塗布されることができ、より通常では、ツールは（例えば、ロボット動作で）自動的に、且つ、正確に材料を堆積させる堆積ヘッドである。材料は、側壁面でリード端の方へ全体的に堆積方向にツールにより塗布され、ツールは、仕事方向にダイスタック表面の表れたダイ側壁の上を移動する。材料は、連続流れのツールから押出加工され、または、材料は、ツールから滴状に出る。ある実施形態では、材料は、液滴の噴射のようにツールを出て、電気的に絶縁されたダイ側壁面と、接触または続いての接触の際に合体する点として堆積する。ある実施形態では、材料はエアゾール・スプレーで塗布される。ある実施形態では、堆積方向は全体的にダイ側壁面と直角をなし、他の実施形態では、堆積方向はスタック表面面に対して垂直でないある角度である。ツールは、ダイ上、および、接続されるさまざまなパッドの基板上の場所に依存して、全体的に線形仕事方向、または、ジグザクの仕事方向に移動できる。
[0066] 相互接続材料のアプリケーションの前に、ダイパッド、および／または、サポート上の接続サイトの表面は、硬化状況下で、相互接続材料の元素（または複数の元素）と一緒に、相互接続材料およびパッドの界面またはサイト表面で合金を形成することができる元素（または複数の元素）を任意に設けてよい。
[0067] 任意に、複数の堆積ツールは、連動アセンブリ（ganged assembly）またはツールの列において維持され、単一のパスの材料の一つ以上のトレースを堆積させるように作動した。
[0068] あるいは、材料は、ピンまたはパッド、若しくは、ピン又はパッドのアレイまたは連動アセンブリ（ganged assembly）を採用するピン転送またはパッド転送によって堆積される。
[0069] 相互接続材料のアプリケーションを自動化でき、すなわち、ツール若しくはツールのアレイまたは連動アセンブリの移動、および、材料の堆積は、オペレータによって適切にプログラムされ、ロボット動作で制御される。
[0070] 別の実施形態では、相互接続材料は、（ノズルの適切なアレイを有することができる）プリントヘッドを使用するか、若しくは、例えばスクリーン印刷、または、マスクまたはステンシルを使用することによる印刷により塗布され得る。
[0071] 図3に例示するように、相互接続が、絶縁ダイ側壁に、または、隣接して作られるため、サポート（基板）の非常に狭いマージンだけが、ダイを取り囲むのに必用である。したがって、光学センサ・パッケージのフットプリントは、ダイフットプリントより僅かに大きくされることができるだけである。また、図3に実例を示すように、全体のパッケージ高さは、ダイの厚みの合計および基板の合計、プラス、ダイ取り付け材料の厚さの合計よりも僅かにより大きくなるようにされることができるだけである。
[0072] 図示の例は、サポートの上に載置される1つのイメージ・センサダイを有する。他の実施形態では、２以上のイメージ・センサダイが、サポートの上に取り付けられ、サポートに電気的に接続される。かかる実施形態では、種々のダイが同様に作用し、冗長であるか付加的なイメージ形成能力を提供する。または、例えば、さまざまなダイは、スペクトルの異なる部分で作用してもよい。例えば、可視領域において作用する3つのダイは、それぞれ赤・緑・青の波長を検知し、この種の実施形態では、追加的な第4のダイが、可視領域を通じて波長全体で感度が高くてもよい。または、例えば、一つ以上のダイは、可視領域の一部を検知し、一以上の追加のダイは例えば、可視領域（例えばUV、深いUVおよび／またはIR）の外側で、波長に影響され得る。
[0073] 図３および図４の実施形態に示されるサポートは、パッケージ基板であり、すなわち、それらは、（金属フィルムまたは金属化のような）一つ以上のパターン化された導電層、および、光学センサダイに電気接続のための1つの表面でさらされる結合サイトを備えた、一つ以上の誘電層を含む。他のサポートが、企図される。他のサポートは、例えば、ボール格子配列（「BGA」）またはランド格子配列（「LGA」）のような対向する表面と、光学センサダイがその上に取り付けられる表面との両方の上に電気的接続サイトを備えたパッケージ基板を含み、対向する表面上の電気接続サイトは、光学センサが（以下に図示するように、例えば図５A、図５Bに例示されるように）配置されるデバイスの下に横たわる回路にパッケージアセンブリをz-相互接続のために、若しくは、他の電気特性の電気接続のために、または、（以下に図示するように、例えば図６に例示されるように）他の電気接続の電気的接続およびz-相互接続の両方のために役立ち得る。様々なサポートは、例えば、追加のダイ、リードフレーム、プリント回路基板、フレックスプレート基板、ガラスプレートを含み、企図される。
[0074] 図5Aおよび図5Bは、ダイサポートがボール格子配列（BGA）基板である光学センサ・パッケージの実施形態の例を示す。光学センサダイは、この例では、図3および図4において、例示されるそれと類似している。この例で、BGA基板は、１つの誘電層または複数の誘電層によって分離される少なくとも2つのパターン化された電気伝導金属（または金属化）層を含む。1つの導電層は、ダイマウント側にあり、図3および図4に全体に示されるサポートのように、結合パッド（例えば52、52’）をさらしている開口部を有する半田マスク51によりカバーされる。これらの実施形態では、光学センサダイ122は、基板（例えば、図5Aでは52、52’、図5Bではパッドは示されない）の対応する結合パッドに対して、相互接続ダイパッド（例えば、図5Aでは124、124’、図5Bには、パッドは示されない）の間で接触させ、電気連続を提供する電気伝導材料の相互接続トレース114、114’および114’’によって、電気的に基板50に接続している。第２の導電層は、ダイマウント側の反対側の基板の側にあり、センサが配備されるデバイスの下に横たわる回路に対するパッケージの相互接続のために、はんだボール54のリフローアタッチメントのためのはんだボールランド（図5Aでは54、図5Bではランドは示されない）をさらしている開口部を有する半田マスク53によりカバーされる。パターン化された導電層は、サポートの誘電層を介してバイアにより接続される。例えば、下にある回路は、他の機能性を有している他のダイ（または他のパッケージ）が載置され、電気的に接続されるプリント回路基板にあってよい。
[0075] 追加的な電気デバイスは、光学センサダイが載置される側の反対側のサポートの側に電気的に接続され得る。この種の実施形態で配備されることができる様々な電気デバイスは、例えば、半導体ダイ、半導体ダイのスタック、半導体ダイパッケージ、一つ以上の受動的または活性化電気特徴、電気回路構成を有するキャリア、電気的に受動的特徴または活性化特徴と電気的接続を有するキャリアを含む。例として、図6は、本発明によるマルチ・ダイアセンブリの実施形態の例の立面図を示し、イメージ・センサダイは、図５A、図５Bを参照して記載されたような仕方で（例えば、パッケージ基板のような）サポート60にセンサダイ取り付けサイド上に取り付けられ、電気的に接続され；別の機能を備えたスタック６２は、センサダイ取り付けサイドの反対側にサポートの側に取り付けられ、電気的に接続される。サポートは、少なくとも２つのパターニングされた電気伝導層を有し、一方は、センサダイマウントサイドで、他方は対向するサイドで、１つの誘電層または複数の誘電層によって分離され、図５Aを参照して記載されるように、誘電層を介してバイアによって接続される。この実施形態では、反対側の導電層が、パッケージが配備されるデバイスの下に横たわる回路（例えばプリント回路基板）にパッケージが接続されることにより周辺はんだボール（例えば67）の取り付けのために配列された露出したはんだボールパッドを有する。反対側の導電層は、スタック62のダイの相互接続のために配置される露出した相互接続パッドを有する。ここに示した例では、スタック62の第1のダイ64は、（ダイ取り付けフィルムまたは、例えば、ダイ取り付けエポキシのような）ダイ取り付け接着剤を使用してサポート60の表面に載置され、スタック62の第２のダイ66は、（ダイ取り付けフィルム、または、例えば、ダイ取り付けエポキシのような）ダイ取り付け接着剤を使用して第1のダイ64に載置される。また、示される実施形態では、スタック６２の第１および第２のダイは、電気的に相互接続するダイ-to-ダイ（（die-to-die）であり、トレース68を用いてサポート上の回路上の相互接続パッド（図示せず）に接続される。
[0076] サポートのセンサダイ取り付けサイドにイメージ・センサダイの接続のため、上述したのと同様の仕方で、流動可能な形式で相互接続材料に適用される。別の実施形態では、適切な接続は、ワイヤボンディング、タブ-相互接続、フリップチップ相互接続などを含む。スタック62のダイは、同じ機能性を有し（または、例えば、それらはメモリダイであってもよく）、若しくは、それらは異なる機能性を有することができ、ダイは同じであるか異なる寸法を有することができる。スタック62は、2つ以上のダイを含み、単一のダイは、スタック62の代わりに基板に載置できる。
[0077] 図5Bおよび図6では、光学センサダイは、3つのダイ側壁（相互接続トレース114、114’および114’’）に沿って、サポートに電気接続を有することを示す。ある実施形態では、光学センサダイは ―そのパッド・レイアウトに依存して、 ―（これらの図において、見えないものを含む）全ての4つのダイ側壁に沿って、または、2つのダイ側壁に沿って、または、丁度1つのダイ側壁に沿って、ダイパッド（および、パッケージの電気接続）を有することができる、。
[0078] 図8は、光学センサダイ122が別のダイ８０上に取り付けられ、電気的に接続される光学センサーアセンブリの実施形態を例示する。すなわち、この例では、ダイはサポートを構成する。イメージ・センサダイ122は、ダイ80の表面81の上にダイ取り付けフィルムを使用して付けられる。電気接続は、イメージ・センサダイにダイパッド724、724’を接触させ、ダイ180にパッド844、844’を接触させる伝導トレース74、74’の方法によりなされる。
[0079] 他の実施形態では、光学センサダイは、サポートの上に取り付けられ、電気的に接続され、追加的な電気デバイス（または、一つ以上の追加的な電気デバイスを有するデバイススタック）は、光学センサダイとサポートとの間に配置される。光学センサダイは、電気デバイス（またはスタックの１以上の追加的なデバイス）に電気的に任意に接続されてもよく、配置された追加的なデバイス（または、１以上のデバイス）は、サポートに電気的に任意に接続され、デバイスのスタックは、光学センサダイとサポートとの間に配置され、追加的なデバイスは、スタックで互いに任意に接続され得る。かかる実施形態では、様々な電気デバイスが、配備されることができ、例えば、半導体ダイ、半導体ダイのスタック、半導体ダイパッケージ、一つ以上の受動的または活性化電気的特徴、電気回路を備えたキャリア、受動的特徴または活性化特徴に電気的に接続されたキャリアを含む。図示するいくつかの実施形態は、あとに続く。
[0080] 図7は、光学センサダイ122が、光学センサダイとサポート表面との間に配置される追加の電気デバイス72で、サポート70の上に（直接的に上でない）取り付けられる、光学センサーアセンブリの実施形態を例示する。この例では、光学センサダイ122は、追加的な電気デバイス72に直接電気的に接続しているとして示されず、追加的なデバイス72は、サポート70に直接電気的に接続しているとして示されない。明らかなように、追加的なデバイスは、流動可能な形態で適用され、次いで硬化し又は硬化することを許容する伝導材料の形態の電気伝導トレースを包含する、様々な第２レベルの相互接続構成（図7において、図示せず）のいずれかによってサポート70に電気的に任意に接続され、ワイヤボンディング、タブ-相互接続、または、フリップチップ相互接続などを含む。
[0081] 図9は、光学センサダイ122が、光学センサダイと基板表面との間に配置される追加的な電気デバイス82で、サポート90の上に（直接的に上でない）取り付けられる、光学センサーアセンブリの実施形態を例示する。この例では、光学センサダイ122は、イメージ・センサダイ上の724、724’およびデバイス82上の接触パッド844、844’と接触する伝導トレース74、74’の仕方によって、配置された電気デバイス82に電気的に接続される。この例では、配置された電気デバイス82は、相互接続サイト924、924’を有し、サポート90での配置された装置の電気接続は、イメージ・センサダイ上の相互接続パッド924、924、’およびサポート90上の接触パッド944、944’を接触させる電気伝導トレース94、94’の仕方によってなされる。
[0082] 図10は、光学センサダイ122が、光学センサダイと基板表面との間に配置される追加的な電気デバイスで、サポート100の上に（直接的な上でない）取り付けられる、光学センサーアセンブリの実施形態を例示する。この例では、配置された電気デバイスは、サポート１００の表面101に取り付けられ、電気的に接続されたダイ1002、1004のスタックを構成する。すなわち、この例では、スタック上部ダイ1004（またはスタックそれ自体）が、サポートを構成する。この実施形態では、スタックの第1のダイ1002が、（ダイ取り付けフィルムまたは、例えば、ダイ取り付けエポキシのような）ダイ取り付け接着剤1003を使用しているサポート100の表面に取り付けられ、スタックの第２のダイ1004は、（ダイ取り付けフィルム、または、例えば、ダイ取り付けエポキシのような）ダイ取り付け接着剤1005を使用して第1のダイ1002に載置される。また、示した例では、スタックの第１および第２のダイが、電気的に相互接続するダイ-to-ダイ（die-to-die）であり、サポートのセンサダイ取り付け側へのイメージセンサダイの接続に関して上述したのと類似の仕方で、流動可能な形式で適用される相互接続材料のトレース1008を用いて、サポート100上の表面101で、回路上の相互接続パッド1006に接続される。スタックのダイは、同じ機能性を有することができ（または、例えば、それらがメモリダイであってもよく）、または、それらは異なる機能性を有することができ、ダイは同じまたは異なる寸法を有することができる。スタックは2つ以上のダイを含むことができ、単一のダイはスタックの代わりに基板に載置できる。
[0083] 配置された１つの電気デバイス（または複数のデバイス）は、上に横たわるイメージ・センサダイの寸法より小さい寸法を有することができ、この種の実施形態では、イメージ・センサダイの相互接続側壁は、配置された１つのデバイス（または複数のデバイス）に突き出ることができる。図11は、光学センサダイ122が、サポート110の上（直接の上ではない）に取り付けられ、この例では、デバイス１１２，１１４のスタックを構成する追加の電気デバイスは、光学センサダイと基体表面との間に配置される。この例では、光学センサダイ122の相互接続エッジは、向こうに伸び、突き出し、配置された電気デバイスの端に伸びる。この種の実施形態では、電気伝導材料のペデスタルは、基板の電気接続サイトと接触して形成され、イメージ・センサダイは、ペデスタルを経由してサポート上のサイトに電気的に接続される。図11に示される実施形態では、電気伝導材料のペデスタル1146、1146′は、下に横たわるサポート110の相互接続面111で、サイト1144、1144′で形成され、イメージ・センサダイ122は、被覆された相互接続エッジおよび側壁にまたは隣接して適用され、ペデスタル1146、1146′と接触する電気伝導材料のトレース1174、1174′を経由して、サポートに電気的に接続される。ペデスタルは、適切な機械的特性を有する電気伝導材料から形成され、かかるペデスタルの構成は、例えば、T.キャスキー等による米国特許出願番号第12/124,097号に記載され、リファレンスとして本願明細書に組み入れられる。
[0084] 他の実施形態は、請求項の範囲内である。

Claims (64)

  1. イメージセンサダイであって、
    フロントサイド、バックサイドおよび側壁を備えた半導体ダイであって、前記フロントサイドが、センサアレイ領域を有する活性化表面を備えることを特徴とする半導体ダイと、
    少なくとも１つの相互接続エッジに沿った相互接続マージンに配置された相互接続パッドであって、イメージセンサダイが相互接続エッジの上に絶縁保護コーティングを更に有することを特徴とする相互接続パッドと、
    を有すること特徴とするイメージセンサダイ。
  2. 少なくともセンサアレイ領域の上に光学的に透明な絶縁保護コーティングを更に有することを特徴とする請求項１に記載のイメージセンサダイ。
  3. 前記活性化表面が更に、周辺回路領域を有することを特徴とする請求項１に記載のイメージセンサダイ。
  4. 前記相互接続エッジの上の前記絶縁保護コーティングが、有機ポリマーからなることを特徴とする請求項１に記載のイメージセンサダイ。
  5. 少なくともセンサアレイ領域の上の光学的に透明な絶縁保護コーティングが、有機ポリマーからなることを特徴とする請求項２に記載のイメージセンサダイ。
  6. 少なくともセンサアレイ領域の上の光学的に透明な絶縁保護コーティングが、ｐ−キシレンまたはその誘導体のポリマーからなることを特徴とする請求項２に記載のイメージセンサダイ。
  7. 少なくともセンサアレイ領域の上の光学的に透明な絶縁保護コーティングが、パリレンCまたはパリレンN、もしくはパリレンＡからなることを特徴とする請求項２に記載のイメージセンサダイ。
  8. 相互接続エッジの上の絶縁保護コーティングが、ｐ−キシレンまたはその誘導体のポリマーからなることを特徴とする請求項１に記載のイメージセンサダイ。
  9. 少なくともセンサアレイ領域の上の光学的に透明な絶縁保護コーティングと相互接続エッジの上の絶縁保護コーティングとが、類似の材料からなることを特徴とする請求項２に記載のイメージセンサダイ。
  10. 少なくともセンサアレイ領域の上の光学的に透明な絶縁保護コーティングと相互接続エッジの上の絶縁保護コーティングとが、同じ材料からなることを特徴とする請求項２に記載のイメージセンサダイ。
  11. 少なくともセンサアレイ領域の上の光学的に透明な絶縁保護コーティングと相互接続エッジの上の絶縁保護コーティングとがそれぞれ、ｐ−キシレンまたはその誘導体のポリマーからなることを特徴とする請求項２に記載のイメージセンサダイ。
  12. サポートの上に取り付けられたイメージセンサダイを有するイメージセンサパッケージであって、
    前記イメージセンサダイが、フロントサイド、バックサイドおよび側壁を備えた半導体ダイからなり、前記フロントサイドが、センサアレイ領域を有する活性化表面と、少なくとも１つの相互接続エッジに沿った相互接続マージンに配置された相互接続パッドとを有し、前記イメージセンサが相互接続エッジの上に絶縁保護コーティングを更に有し、
    前記イメージセンサダイが、被覆された相互接続エッジおよび側壁に又はそれらに隣接して適用される電気伝導性材料のトレースによってサポートの第１の表面で相互接続サイトに電気的に接続され、
    前記トレースが、イメージセンサダイ上の露出したパッドと、および、サポート上のサイトと接触を形成する、
    ことを特徴とするイメージセンサ・パッケージ。
  13. 前記電気伝導性材料が、流動可能な形式で適用され、次いで、硬化し、又は、電気的伝導トレースを形成するために硬化することを許容する材料からなることを特徴とする請求項１２に記載のパッケージ。
  14. 前記電気伝導性材料が、電気伝導性ポリマーからなることを特徴とする請求項１３に記載のパッケージ。
  15. 前記電気伝導性材料が、硬化可能有機ポリマーマトリックスに包含される電気伝導性粒子からなることを特徴とする請求項１４に記載のパッケージ。
  16. 前記粒子が、伝導性金属粒子からなることを特徴とする請求項１５に記載のパッケージ。
  17. 前記電気伝導性材料が、伝導性エポキシからなることを特徴とする請求項１５に記載のパッケージ。
  18. 前記電気伝導性材料が、電気伝導性インクからなることを特徴とする請求項１５に記載のパッケージ。
  19. 前記電気伝導性材料が、液体キャリアで届けられる電気伝導微粒子からなることを特徴とする請求項１２に記載のパッケージ。
  20. 前記イメージセンサダイが、少なくともセンサアレイ領域の上に光学的に透明な絶縁保護コーティングを更に有することを特徴とする請求項１２に記載のパッケージ。
  21. 前記イメージセンサダイの活性化表面が、周辺回路領域を更に有することを特徴とする請求項１２に記載のパッケージ。
  22. 前記相互接続エッジの上の絶縁保護コーティングが、有機ポリマーからなることを特徴とする請求項１２に記載のパッケージ。
  23. 少なくともセンサアレイ領域上の光学的に透明な絶縁保護コーティングが、有機ポリマーからなることを特徴とする請求項２０に記載のパッケージ。
  24. 少なくともセンサアレイ領域上の光学的に透明な絶縁保護コーティングが、ｐ−キシレンまたはその誘導体のポリマーからなることを特徴とする請求項２０に記載のパッケージ。
  25. 少なくともセンサアレイ領域の上の光学的に透明な絶縁保護コーティングが、パリレンCまたはパリレンN、もしくはパリレンＡからなることを特徴とする請求項２０に記載のパッケージ。
  26. 相互接続エッジの上の絶縁保護コーティングが、ｐ−キシレンまたはその誘導体のポリマーからなることを特徴とする請求項１２に記載のパッケージ。
  27. 少なくともセンサアレイ領域の上の光学的に透明な絶縁保護コーティングと相互接続エッジの上の絶縁保護コーティングとが、類似の材料からなることを特徴とする請求項２０に記載のパッケージ。
  28. 少なくともセンサアレイ領域の上の光学的に透明な絶縁保護コーティングと相互接続エッジの上の絶縁保護コーティングとが、同じ材料からなることを特徴とする請求項２０に記載のパッケージ。
  29. 少なくともセンサアレイ領域の上の光学的に透明な絶縁保護コーティングと相互接続エッジの上の絶縁保護コーティングとがそれぞれ、ｐ−キシレンまたはその誘導体のポリマーからなることを特徴とする請求項２０に記載のパッケージ。
  30. 前記サポートが、パッケージ基板、追加のダイ、プリント回路基板、リードフレーム、ガラスプレートのうちの１つからなることを特徴とする請求項１２に記載のパッケージ。
  31. 前記サポートが、ＢＧＡ基板、ＬＧＡ基板、または、フレックステープ基板のうちの１つからなることを特徴とする請求項３１に記載のパッケージ。
  32. 前記サポートが、追加のダイからなることを特徴とする請求項３１に記載のパッケージ。
  33. 前記イメージセンサダイが、サポートの表面上に取り付けられたことを特徴とする請求項１２に記載のパッケージ。
  34. 追加のダイのような追加の電気的デバイスが、前記イメージセンサダイと前記サポートとの間に挿入されることを特徴とする請求項１２に記載のパッケージ。
  35. 前記イメージセンサダイが、追加の電気的デバイスの回路に追加的に電気的に接続されることを特徴とする請求項３５に記載のパッケージ。
  36. 挿入された電気的デバイスが、追加の半導体ダイからなることを特徴とする請求項３５に記載のパッケージ。
  37. 挿入された電気的デバイスが、追加の半導体ダイのスタックからなることを特徴とする請求項３７に記載のパッケージ。
  38. 挿入された電気的デバイスが、メモリダイ、グラフィックプロセッシングユニットのようなプロセッサ、無線通信チップ、ネットワークアクセスチップのうちの１つからなることを特徴とする請求項３５に記載のパッケージ。
  39. 挿入された電気的デバイスが、サポートの回路に電気的に接続されることを特徴とする請求項３５に記載のパッケージ。
  40. スタックの２つ以上の追加のダイが、電気的に相互接続されることを特徴とする請求項３８に記載のパッケージ。
  41. 追加のダイのスタックが、サポートに電気的に接続されることを特徴とする請求項３８に記載のパッケージ。
  42. 前記イメージセンサダイが、スタックの追加のダイの少なくとも１つの相互接続サイトに電気的に接続されることを特徴とする請求項３８に記載のパッケージ。
  43. 追加の電気的デバイスが、サポートの第２の表面の相互接続サイトに取り付けられ、電気的に接続されることを特徴とする請求項１２に記載のパッケージ。
  44. 前記第２の表面および第１の表面が、サポートの同じサイドの領域であることを特徴とする請求項４４に記載のパッケージ。
  45. 前記第２の表面および第１の表面が、サポートの対向するサイドの領域であることを特徴とする請求項４４に記載のパッケージ。
  46. サポートの第２の表面に取り付けられた追加の電気的デバイスが、追加のダイ、又は、追加のダイのスタック、又は、半導体パッケージのうちの１つからなることを特徴とする請求項４４に記載のパッケージ。
  47. イメージセンサダイを準備するための方法であって、
    ウェハの活性化サイドに形成されたイメージセンサ回路を備えたウェハを提供するステップと、
    相互接続ダイエッジおよび側壁を形成するように前記ウェハを切断するステップと、
    相互接続エッジを包含する、前記切断ウェハのフロントサイドの上に絶縁保護コーティングを形成するステップと、
    を有することを特徴とする方法。
  48. ウェハバックサイドから材料を除去することにより、ウェハを薄化するステップを更に有することを特徴とする請求項４８に記載の方法。
  49. 前記ウェハを切断するステップが、少なくとも前記ウェハを薄化するステップの前に実行されることを特徴とする請求項４９に記載の方法。
  50. 前記ウェハを薄化するステップが、少なくとも前記ウェハを切断するステップの前に実行されることを特徴とする請求項４９に記載の方法。
  51. 前記ウェハは、少なくとも２つの切断プロシージャで切断され、
    前記ウェハを薄化するステップは、２つの切断プロシージャの間の時間で実行されることを特徴とする請求項４９に記載の方法。
  52. 前記絶縁保護コーティングを形成するステップが、気相成長によってポリマーフィルムを形成するステップを有することを特徴とする請求項４８に記載の方法。
  53. 前記絶縁保護コーティングを形成するステップが、気相成長によってパリレンフィルムを形成するステップを有することを特徴とする請求項５３に記載の方法。
  54. イメージセンサパッケージを作るための方法であって、
    フロントサイドと、バックサイドと、前記フロントサイドに形成されたイメージセンサ回路とを備えたダイを提供するステップであって、前記ダイが相互接続ダイエッジ付近に置かれた相互接続パッドを備えることを特徴とするステップと、
    第１の表面に接続サイトを備えたサポートを提供するステップと、
    前記第1の表面の上にダイを取り付けるステップと、
    少なくとも相互接続エッジの上に絶縁保護コーティングを適用するステップと、
    ダイ上に露出したパッドと、および、サポート上の接続サイトと接触する被覆した相互接続エッジに又はそれに隣接して、電気的伝導材料のトレースを適用することにより、サポートの回路にダイを電気的に接続するステップと、
    を有することを特徴とする方法。
  55. 少なくとも相互接続エッジの上に絶縁保護コーティングを適用するステップが、ダイを取り付けるステップよりも前に実行されることを特徴とする請求項５５に記載の方法。
  56. 少なくとも相互接続エッジの上に絶縁保護コーティングを適用するステップが、ダイを取り付けるステップよりも後に実行されることを特徴とする請求項５５に記載の方法。
  57. 前記イメージセンサダイのフロントサイドの上に光学的に透明な絶縁保護コーティングを適用するステップを更に有することを特徴とする請求項５５に記載の方法。
  58. 前記イメージセンサダイのフロントサイドの上に光学的に透明な絶縁保護コーティングを適用するステップと、少なくとも相互接続エッジの上に絶縁保護コーティングを適用するステップとが、同時に実行されることを特徴とする請求項５８に記載の方法。
  59. 少なくとも相互接続エッジの上に絶縁保護コーティングを適用するステップが、相互接続パッドの少なくとも一部をコーティングするステップを包含し、
    前記パッドを露出するように前記コーティングを通して開口部を形成するステップと、
    を更に有することを特徴とする請求項５５に記載の方法。
  60. 前記サポートの第1の表面の上にイメージセンサダイを取り付けるステップが、サポートの第１の表面の上にダイを取り付けるステップからなることを特徴とする請求項５５に記載の方法。
  61. 前記サポートの第1の表面の上にイメージセンサダイを取り付けるステップが、サポートの第１の表面の上に追加の電気的デバイスを取り付けるステップと、前記追加の電気的デバイスの表面上にイメージセンサダイを付けるステップとを有することを特徴とする請求項５５に記載の方法。
  62. サポートの第２の表面上に追加の電気的デバイスを取り付け、電気的に接続するステップを更に有することを特徴とする請求項５５に記載の方法。
  63. 前記第２の表面及び第１の表面が、サポートの同じサイドの領域であることを特徴とする請求項６３に記載の方法。
  64. 前記第２の表面及び第１の表面が、サポートの対向するサイドの領域であることを特徴とする請求項６３に記載の方法。
JP2011525248A 2008-08-29 2009-08-28 イメージ・センサ Withdrawn JP2012501555A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9300108P 2008-08-29 2008-08-29
US61/093,001 2008-08-29
PCT/US2009/055421 WO2010025401A2 (en) 2008-08-29 2009-08-28 Image sensor

Publications (1)

Publication Number Publication Date
JP2012501555A true JP2012501555A (ja) 2012-01-19

Family

ID=41722325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011525248A Withdrawn JP2012501555A (ja) 2008-08-29 2009-08-28 イメージ・センサ

Country Status (6)

Country Link
US (1) US20100052087A1 (ja)
JP (1) JP2012501555A (ja)
KR (1) KR20110051191A (ja)
CN (1) CN102132411A (ja)
TW (1) TW201015707A (ja)
WO (1) WO2010025401A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013085212A (ja) * 2011-09-27 2013-05-09 Toshiba Corp 固体撮像装置、固体撮像素子、固体撮像装置の製造方法及び固体撮像素子の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856009B2 (en) * 2003-03-11 2005-02-15 Micron Technology, Inc. Techniques for packaging multiple device components
US8664748B2 (en) * 2009-08-17 2014-03-04 Mosaid Technologies Incorporated Package-level integrated circuit connection without top metal pads or bonding wire
US20110221018A1 (en) * 2010-03-15 2011-09-15 Xunqing Shi Electronic Device Package and Methods of Manufacturing an Electronic Device Package
KR101048662B1 (ko) * 2010-05-03 2011-07-14 한국과학기술원 신체 부착형 센서 및 모니터링 장치
KR101208215B1 (ko) * 2011-01-14 2012-12-04 삼성전기주식회사 카메라 모듈 및 이의 제조방법
US8587088B2 (en) 2011-02-17 2013-11-19 Apple Inc. Side-mounted controller and methods for making the same
JP2013084880A (ja) * 2011-09-27 2013-05-09 Toshiba Corp 固体撮像装置、固体撮像素子及び固体撮像素子の製造方法
CN104124221B (zh) * 2013-04-23 2016-12-28 万国半导体(开曼)股份有限公司 薄型功率器件及其制备方法
US9006901B2 (en) 2013-07-19 2015-04-14 Alpha & Omega Semiconductor, Inc. Thin power device and preparation method thereof
US9646906B2 (en) * 2014-09-26 2017-05-09 Texas Instruments Incorporated Semiconductor package with printed sensor
KR101942141B1 (ko) * 2015-05-12 2019-01-24 앰코테크놀로지코리아(주) 지문센서 패키지
US10869393B2 (en) * 2015-06-29 2020-12-15 Microsoft Technology Licensing, Llc Pedestal mounting of sensor system
US10207500B2 (en) 2015-10-15 2019-02-19 Hewlett-Packard Development Company, L.P. Print head interposers
US9955099B2 (en) * 2016-06-21 2018-04-24 Hand Held Products, Inc. Minimum height CMOS image sensor
US9978644B1 (en) * 2016-09-07 2018-05-22 Amkor Technology, Inc. Semiconductor device and manufacturing method
CN106534728A (zh) * 2016-09-30 2017-03-22 天津大学 用于螺旋ct机的cmos图像传感器架构
US20180327255A1 (en) * 2017-05-15 2018-11-15 Honeywell International Inc. Systems and methods for multi-sensor integrated sensor devices
WO2021013030A1 (zh) * 2019-07-19 2021-01-28 微智医疗器械有限公司 半导体器件的封装方法、封装组件及电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627509B2 (en) * 2001-11-26 2003-09-30 Delaware Capital Formation, Inc. Surface flashover resistant capacitors and method for producing same
US7268486B2 (en) * 2002-04-15 2007-09-11 Schott Ag Hermetic encapsulation of organic, electro-optical elements
US7340181B1 (en) * 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
JP2005005380A (ja) * 2003-06-10 2005-01-06 Sanyo Electric Co Ltd 半導体装置の製造方法
US7452743B2 (en) * 2005-09-01 2008-11-18 Aptina Imaging Corporation Microelectronic imaging units and methods of manufacturing microelectronic imaging units at the wafer level
US7807508B2 (en) * 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US20080173792A1 (en) * 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013085212A (ja) * 2011-09-27 2013-05-09 Toshiba Corp 固体撮像装置、固体撮像素子、固体撮像装置の製造方法及び固体撮像素子の製造方法

Also Published As

Publication number Publication date
US20100052087A1 (en) 2010-03-04
WO2010025401A2 (en) 2010-03-04
WO2010025401A3 (en) 2010-06-03
CN102132411A (zh) 2011-07-20
KR20110051191A (ko) 2011-05-17
TW201015707A (en) 2010-04-16

Similar Documents

Publication Publication Date Title
JP2012501555A (ja) イメージ・センサ
US7488618B2 (en) Microlenses including a plurality of mutually adhered layers of optically transmissive material and systems including the same
US20200303211A1 (en) Semiconductor package and manufacturing process thereof
US20100117224A1 (en) Sensor
US7619315B2 (en) Stack type semiconductor chip package having different type of chips and fabrication method thereof
US7969007B2 (en) Semiconductor device and manufacturing method thereof
US8803326B2 (en) Chip package
TWI475652B (zh) 晶片尺寸堆疊晶粒封裝
KR101236798B1 (ko) 웨이퍼 레벨 적층형 반도체 패키지 제조 방법
US8431946B2 (en) Chip package and method for forming the same
US20090085224A1 (en) Stack-type semiconductor package
US20230260920A1 (en) Chip package and manufacturing method thereof
US20140203416A1 (en) Chip package and method for forming the same
US9165890B2 (en) Chip package comprising alignment mark and method for forming the same
WO2018054315A1 (zh) 封装结构以及封装方法
US8384174B2 (en) Chip package
US10755994B2 (en) Semiconductor package structure and semiconductor substrate
US11804464B2 (en) Semiconductor device and manufacturing method thereof
US20120097999A1 (en) Chip package
KR101831831B1 (ko) 라운드형 상호연결부를 구비하는 집적 회로 패키지 시스템 및 그 제조 방법
US9035456B2 (en) Chip package and method for forming the same
US11901385B2 (en) Semiconductor package and method of fabricating the same
US20230023883A1 (en) Semiconductor package and method of fabricating the same
US12002786B2 (en) Semiconductor package and method of fabricating the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20121106