CN1280366A - 随机数据发生器及利用该发生器的扰码器 - Google Patents

随机数据发生器及利用该发生器的扰码器 Download PDF

Info

Publication number
CN1280366A
CN1280366A CN00120451A CN00120451A CN1280366A CN 1280366 A CN1280366 A CN 1280366A CN 00120451 A CN00120451 A CN 00120451A CN 00120451 A CN00120451 A CN 00120451A CN 1280366 A CN1280366 A CN 1280366A
Authority
CN
China
Prior art keywords
random data
output
register
bit
data generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00120451A
Other languages
English (en)
Inventor
沈载晟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1280366A publication Critical patent/CN1280366A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Dc Digital Transmission (AREA)
  • Storage Device Security (AREA)

Abstract

一种随机数据发生器和利用其的扰码器,包括:m×n解码器;用于移位和存储n个比特的串行各寄存器;选择输出电路,从m×n解码器接收N个比特输出作为选择信号,并相对于从m×n解码器输出的n个比特中的有效比特提供“0”和相对于无效比特提供各寄存器的输出。逻辑电路,相对于选择输出电路输出的n个比特和从各寄存器输出的n个比特执行XOR操作,仅在从m×n解码器输出的n个比特中的有效比特情况下,将XOR操作的结果反馈到最低有效位寄存器。

Description

随机数据发生器及利用该发生器的扰码器
本发明涉及数据随机化领域，更具体地讲，涉及适合高密度光盘系统的随机数据发生器和利用该随机数据发生器的扰码器。
变换特定输入值数据为一个随机数的随机数据发生器正在被应用于利用诸如紧凑光盘只读存储器(CD—ROM)或数字通用光盘(DVD)之类光盘的光盘系统的扰码器之中。
一般，数据加扰被用于用户无密钥的安全数据，和是一种正在被广泛用于安全通信的随机化类型。
对于光盘系统加扰接收数据的第一个基本原因是利用差分相位检测(DPD)平稳地执行跟踪控制。如果接收相同数据和因此将相同已调码记录在光盘的相邻记录点上，这样当再生时不进行检测DPD信号，就会使得伺服系统不能执行跟踪控制。例如，在不加扰的音频CD情况下，DPD的控制在各调谐(即，每个数据是“00h”的扇区)扇区之间是困难的。
第二个原因是减少由调制器执行的DC抑制控制的负担。在连续接收相同数据的情况下，相对于一些特定数据，数字和值(DSV)控制本身可能是不现实的。因此，需要数据随机化，以防止这样的最坏情况出现。这里，DSV是一个预测码字流DC方向的参数和最好具有码字被变换为DC的码特征的已调码字。
第三个原因是保护特定数据。在CD—ROM的情况下，只对同步以外的数据加扰，以保护数据中的同步图形(00h，FFh，FFh，…，FFh，00h)。
图1是用于一般DVD系统扰码器的随机数据发生器的电路图，其中用于提供随机数的异或门10和寄存器r0到r14被称为随机数据发生器，随机数据发生器和异或门11到18被称为扰码器。
在图1中，虽然没有表示出，在与待进行扰码的时钟信号的输入同步过程中，15比特寄存器r0到r14是向左移位。最低有效位寄存器r0的输入是通过相对于最高有效位值寄存器r14和第11最低有效位寄存器r10的输出执行异或操作获得的值，上述输出是从异或门(XOR)10提供的。
表示在图1的随机数据发生器中随机数据发生周期是32K(千字节)，是与DVD的一个纠错码(ECC)块(32K)的大小一致。也就是说，在ECC块中，产生一个具有非周期性的随机值，寄存器进行左移8次，然后异或门11到18相对于8个低位寄存器r0到r7的输出和输入数据D0到D7执行异或操作，从而获得加扰的结果。这里，虽然没有表示出，数据时钟信号被输入到异或门11到18的数据时钟速度是输入到寄存器r0到r14的扰码时钟信号的扰码时钟速度的1／8。
图2是当如图1所示的寄存器r0到r14的初始值被设置为“0001h”和输入数据D0到D7被设置为“00h”的16进制数时，用于表示寄存器r0到r14的随机数结果和输入数据Do0到Do7的扰码结果的表。从图2可以看出，随机数的周期是32K(32768)。
这里，寄存器r0到r14的值被左移8次，和因此被执行加扰。因此，参照分配给一个扇区标题的4字节识别码(ID)中的最后字节内4个高位比特ID(7∶4)，寄存器r0到r14被初始化为初始值，该扇区是一个基本访问单元。此时，必须对选择各初始值予以关注。也就是说，即使接收了相同的数据，随机数也要从一个扇区中的初始化值产生，和对于一个ECC块(16个扇区)的持续期，该扇区内的各值进行均衡地重复。
如图3所示，寄存器r0到r14的初始化值包括第一初始化值“000h”和通过左移值“0001h”7次获得的值“0002h”，“0004h”，“0008h”，“0010h”，“0020h”，“0040h”和“0080h”，在要求至少16K(=2K×8)容量后寄存器r0到r14的值“5500h”返回到被7次移位的值，和通过左移“5500h”值多达到7次获得值“2A00h”，“5400h”，“2800h”，“5000h”，“2001h”，“4002h”和“0005h”。
但是，常规的随机数据发生器和利用其的扰码器不能解决要求具有大于32K周期随机数据的产生和加扰。
为了克服上述问题，本发明的一个目的是提供一种具有串行结构的随机数据发生器，它可以产生大量的数据作为随机数据。
本发明的另一个目的是提供一种使用具有串行结构的随机数据发生器的高密度光盘系统的扰码器。
本发明的再一个目的是提供一种具有并行结构的随机数据发生器，它可以产生大量的数据作为随机数据。
本发明还一个目的是提供一种使用具有并行结构的随机数据发生器的高密度光盘系统的扰码器。
为了实现第一个目的，本发明提供一种随机数据发生器，包括：m×n解码器，用于接收m个比特和输出n个比特；串联安排的各个寄存器，用于移位和存储n比特；选择输出电路，用于接收从m×n解码器输出的n比特作为选择信号，和从m×n解码器输出的n比特中提供相对于各有效比特的“0”和相对于各无效比特提供各寄存器输出；和逻辑电路，用于相对于来自选择输出电路的n个比特和来自各寄存器的n个比特执行异或操作，和仅在从m×n解码器输出的n比特中有效比特情况下馈送异或操作结果返回最低有效位寄存器，其中随机数据的n比特是从各寄存器产生的。
具有串行结构的随机数据发生器应用于高密度光盘系统的扰码器，和该扰码器包括一个随机数据发生器和预定数目的逻辑门，这些逻辑门用于相对于输入数据和与预定数量逻辑门一样多的低位寄存器输出执行异或操作，以提供扰码结果。
为了实现第三个目的，本发明提供一种随机数据发生器，包括：并行安排的p个逻辑电路，用于接收并行的n个寄存器的输出，并相对于对应n个左移操作结果的n个寄存器的输出执行异或操作，该n个左移操作具有按照预定分支值的有效分支数的对应性，并提供2m输出；多个选择输出电路，每个电路按照m比特选择信号，用于从每个逻辑电路提供的2m输出中选一个输出，并提供p个输出；和并行安排的n个寄存器，用于产生随机数据，其中(n—p)个高位寄存器接收p个低位寄存器的输出和p个低位寄存器接收选择输出电路的p个输出。这里，对应于具有预定分支值的有效分支数的寄存器的输出被反馈到逻辑电路。
具有并行结构的随机数据发生器被应用到高密度光盘系统的扰码器，和该扰码器包括一个随机数据发生器和预定数量的逻辑门，该逻辑门相对于输入数据和与预定数量逻辑门一样多的低位寄存器的输出执行异或操作，提供扰码结果。
通过参照附图对各优选实施例的详细描述，本发明的上述目的和优点将变得更清楚，其中各附图是：
图1是用于一般数字通用光盘(DVD)系统的扰码器中的随机数据发生器的电路图；
图2是表示如图1所示的随机数据发生器产生的随机数据结果的表，和当输入数据是“0”时的扰码结果；
图3表示使用在如图1所示的寄存器中各初始值；
图4是按照本发明的具有串行结构的随机数据发生器和利用该随机数据发生器的扰码器的电路图；
图5是利用如图4所示的随机数据发生器和利用其的扰码器的电路图；
图6是如图5所示的3×8解码器的输入／输出的表；
图7是如图5所示的3×8解码器的输出例如是“CA00h”时随机数据发生器和利用该发生器的扰码器的电路图；
图8是表示由如图7所示的随机数据发生器产生的随机数据的结果，和输入数据为“00h”扰码结果的表；
图9是表示当在如图5所示的随机数据发生器中随机数据为64K周期和有效分支为4时，所有可能情况下3×8解码器输出的表；
图10是表示当在如图5所示的随机数据发生器中随机数据为64K的周期和有效分支为6时，所有可能情况下3×8解码器输出的表；
图11是如图4所示随机数据发生器和利用该随机数据发生器的扰码器的另一个实施例的电路图；
图12是表示如图11所示的1×2解码器例子的表；
图13是表示当如图11所示的1×2解码器的输出为“B400h”和输入数据“00h”的扰码结果时，随机数据结果的表；
图14是表示当“B400h”和“CA00h”被用作如图11所示的1×2解码器的输出，和输入数据“00h”的扰码结果时，随机数据结果的表；
图15是按照本发明的具有并行结构的随机数据发生器和利用该随机数据发生器的扰码器的电路图；
图16是利用如图15所示的随机数据发生器和利用该发生器的扰码器的电路图。
图4是按照本发明的具有串行结构的随机数据发生器和利用该随机数据发生器的扰码器的电路图。这里，随机数据发生器包括：m×n解码器100，n个复用器m0到mn—1，n个XOR门G0到Gn—1，和n个寄存器r0到rn—1和扰码器，该扰码器包括具有这样一种结构的随机数据发生器和用于相对于输入数据D0到D7和寄存器r0到r7的输出执行异或操作并输出扰码结果的的XOR门101到108。该n个复用器可以被称为选择输出电路，用于选择和输出或“0”或响应于m×n解码器100的n比特输出的每个寄存器的输出，和该nXOR门可以被称为逻辑电路，用于提供XOR操作的n比特结果。
在图4中，m×n解码器100接收m比特和输出n比特。该m0到mn—1n个复用器接收来自m×n解码器100的Do0到Don—1的n个输出比特，和当m×n解码器100的Do0到Don—1的n个比特输出值是“1”时，作为输出信号Mo0到Mon—1提供经第一输入口A接收的“0”到XOR门G0到Gn—1每个的一侧。此时，如果没变化，XOR门G0到Gn—1输出经其另一侧接收的寄存器r0到rn—1输出的S0到Sn—1和最后累加的XOR门G0的输出被反馈到最低有效位寄存器r0。
另外，当m×n解码器100的n个输出比特Do0到Don—1值是“0”时，n个复用器m0到mn—1提供经第二输入端B接收的寄存器r0到rn—1的输出S0到Sn—1，作为输出信号Mo0到Mon—1送到XOR门G0到Gn—1。XOR门G0到Gn—1相对于n个复用器m0到mn—1的输出Mo0到Mon—1和寄存器r0到rn—1的输出S0到Sn—1执行异或操作。最后，每个XOR门G0到Gn—1的输出变为“0”，使得没有值将被反馈回最低有效位寄存器r0。
n个寄存器r0到rn—1产生n比特随机数据，和XOR门101到108提供对输入数据D0到D7和8个低位寄存器r0到r7的输出执行异或操作的扰码结果。
图5是利用如图4所示的随机数据发生器和利用其的扰码器的电路图。这里，到3×8解码器110的输入被设置为3比特，其输出被设置为16比特Do0到Do15，该数据被分类为8种类型。按照3×8解码器110的输入的输出的例子表示在图16。
如果接收到具有值“100b”的3比特，则3×8解码器110的输出值是“CA00h”，如图6所示。因此，仅3×8解码器110的输出Do9，Do11，Do14和Do15是“1”，这样复用器m9，m11，m14和m15的输出Mo9，Mo11，Mo14和Mo15变为“0”。因此，XOR门G9，G11，G14，G15提供对应于寄存器r9，r11，r14和r15经XOR门G9，G11，G14，G15每个的另外一侧接收的S9，S11，S14，S15，作为其输出信号，使得高位XOR门G9，G11，G14，G15每个的输出值是有效的。其余复用器m0，…，m8，m10，m12，m13的输出是寄存器r0，…r8，r10，r12和r13的输出S0，…，S8，S10，S12和S13，使得对应的XOR门G0，…，G8，G10，G12，和G13执行相对于复用器m0，…，m8，m10，m12和m13的输出M0，…，M8，M10，M12，和M13的输出(该输出的每个是经对应的各XOR门的每个的一侧接收的)和寄存器r0，…，r8，r10，r12和r13的输出S0，…，S8，S10，S12和S13(该输出的每个是经XOR门G0，…，G8，G10，G12，和G13的每一个的另一侧接收的)执行XOR操作。XOR门G0，…，G8，G10，G12，和G13的各输出值都变为“0”。
例如，在复用器m13情况下，3×8解码器110的输出Do13是“0”，使得经第二端口B接收的寄存器r13的输出S13被提供作为其输出Mo13。最后，XOR门G13相对于两个数据Mo13和S13执行XOR操作并输出“0”，这意味着XOR门G13的分支S13和Mo13变为无效。因此，如果相对于3×8解码器110的“CA00h”的输出值，如图5所示的随机数据发生器和利用其的扰码器被按照简单的结构实现的话，它们可以具有如图7所示的结构。
如图7所示，当如图5所示的3×8解码器110的输出值是“CA00h”时，寄存器r0到r15被左移8次，然后随机数据被提取。在这种情况下，寄存器r0到r15的随机数据如图8所示周期是64K(65536)是显然的。
在随机数据发生器中XOR门G0到G15的各有效分支随着如图5所示的3×8解码器110的输出而变化，这样就改变了随机数据发生器的结构。因此，具有8×64K周期的随机数据的产生被启动。这意味着对于长周期的随机数据发生器可以利用如图5所示的结构无限制地予以实现。如果能够产生具有64K周期的随机数据的3×8解码器110的各值按照如图5所示的结构安排，则获得图9和10的表。
图9是表示在所有可能情况的各分支的值，也就是说，当在如图5所示的随机数据发生器中具有XOR门G0到G15的有效分支的XOR门的数量是4时，3×8解码器110的输出Do0到Do15。图10是表示在所有可能情况的各分支的值，也就是说，当在如图5所示的随机数据发生器中具有XOR门G0到G15的有效分支的XOR门的数量是6时，3×8解码器110的输出Do0到Do15。可能存在有效分支数是8，10或12的各种情况。
因此，按照本发明的一个实施例，随机数据周期被设置为64K，能够实现这个实施例的分支值可以进行建议，和m×n解码器被提供如图4所示，以便扩展随机数据周期到2m×64。
如图4所示的随机数据发生器和利用该随机数据发生器的扰码器另一个实施例的电路图被表示在图11。图11试图提出一种用于产生具有长周期随机数据的装置，该装置具有尽可能简单的硬件结构。
在图11中，能有64K随机数据周期的各分支结构中，选择具有尽可能多公共部分的“B400h”和“CA00h”，1×2解码器140的内容表示在图12。1×2解码器140的对应于有公共0的Do0到Do8的各分支都被去掉。
如果一比特“0b”被加到1×2解码器140，则1×2解码器140的输出变为“B400h”，和因此分支Do14，Do11和Do9变为无效。当输入数据Do0到Do7的8比特为“00h”时，从寄存器r0到r15提供的随机数据结果和从XOR门151到158提供的加扰结果被安排在如图13所示的表中。
因此，图13的表中具有每当寄存器从r0到r15被左移8次并指示一个周期是64K(65536)时被提取的随机数据。因此，通过加扰输入数据D0到D7而得到的结果数据Do0到Do7变为最后要使用的数据。
另一方面，如果一比特“1b”被加到如图11所示1×2解码器140，1×2解码器140的输出变为“CA00h”。当输入数据D0到D7的8比特是“00h”时，从寄存器r0到r15提供的随机数据结果和从XOR门151到158提供的加扰结果是与图8的内容相同的。
因此，可以通过如图11所示结构获得的随机数据结果和输入数据“00h“的加扰结果被安排在如图14所示的表中。这里，周期可以被简单地扩展到2×64K。
图15表示按照本发明的具有并行结构的随机数据发生器和利用该随机数据发生器的扰码器。随机数据发生器和扰码器的结构最好是要求高速信号处理的系统。
在图15的结构中，左移8次的结果被直接按并行加到寄存器r0到rn—1，使得寄存器r0到rn—1—8的输出S0到Sn—1—8被加到高位寄存器r8到rn—1。低位寄存器r0到r7的输入取决于如图9和10所示的各个分支结构中哪个分支结构被选择。另外，低位寄存器r0到r7的数表示为8，但是随着输入数据比特(p)可以改变。
复用器m0到m7每个按照m比特选择信号在经XOR门201到208提供的2m输入之中选择一个输入，和提供所选择的输入到对应的寄存器r0到r7。这里，XOR 201到208是若干XOR门的组合。串行随机数据发生器和利用其的扰码器的另一个实施例的电路图表示在图11，也就是说，串行形式随机数据发生器和利用其的扰码器到并行形式的转换被表示在图16。
在图16中，当对应于如图11所示的1×2解码器140的输出“CA00h”的复用器m0到m7每个的选择信号SEL为“1”时，与在图11中曾被左移8次的寄存器r0到r15的内容相同的内容按照如下方式并行施加。
也就是说，寄存器r0到r7的输出S0到S7被分别输入到按并行安排的寄存器r8到r15，和结果 分别经复用器m0到m7每个的第一输入端口A被施加到寄存器r0到r7。
另外，当对应于如图11所示的1×2解码器140的输出“B400h”的复用器m0到m7每个的选择信号SEL为“0”时，寄存器r0到r7的输出S0到S7被分别输入到寄存器r8到r15，结果
Figure 0012045100125
分别经复用器m0到m7每个的第二输入端口B被施加到寄存器r0到r7。
当从XOR门241到248提供的输入数据D0到D7为“00b”时，从寄存器r0到r7提供的随机数据结果和加扰结果Do0到Do7是与表示在图14的表中的内容是一样的。
在如图11所示的串行结构中，在左移寄存器r0到r15的每一个8次后，获得随机数据结果和扰码结果，并且提供给寄存器r0到r15的每一个的扰码时钟信号必须是提供给XOR门151到158的8倍那样快。然而，在图16的并行结构中，与图11相同的结果甚至仅一次移位就可以获得，并且提供给移寄存器r0到r15每个的扰码时钟与提供给XOR门241到248的数据时钟信号一样快，和可以使用具有与串行结构的数据时钟信号相同速度的扰码时钟信号。
因此，如图11所示的串行结构比并行结构简单，但是可能具有必须工作得快的缺点。如图16所示的并行结构工作在串行结构的1／8速度上，但是可能具有电路有点复杂的缺点。因此，它们可以按照具体情况进行选择。
按照本发明，可以产生具有64K或更长些周期的随机数据，和可以利用m×n解码器实现2m×64K的随机数据发生器。另外，本发明可以被用作诸如预期的高密度(HD)—DVD的高容量光盘系统的扰码器的随机数据发生器。

Claims (19)

1．一种随机数据发生器，包括；
m×n解码器，用于接收m个比特和输出n个比特；
串行安排用于移位和存储n个比特的各寄存器；
选择输出电路，用于接收从m×n解码器输出的n个比特作为选择信号，和相对于来自m×n解码器的n个比特中的各有效比特提供“0”和相对于各无效比特提供各寄存器的输出；和
逻辑电路，用于相对于从选择输出电路输出的n个比特和从各寄存器输出的n个比特执行XOR操作，和仅在从m×n解码器输出的N个比特中有效比特的情况下，将XOR操作的结果反馈回最低有效位寄存器；
其中随机数据的n个比特是从各寄存器产生的。
2．按照权利要求1的随机数据发生器，其中m×n解码器相对于m输入比特，输出n个比特的2m类型，从而扩展随机数据的周期2m倍。
3．按照权利要求1的随机数据发生器，其中当m×n解码器中n被设置为16和选择一个预定分支值时，随机数据的周期变为216(=64K)。
4．按照权利要求1的随机数据发生器，其中当接收到m比特选择信号和n被设置为16时，m×n解码器变为m×16解码器，和随机数据的周期为2m×64K。
5．按照权利要求1的随机数据发生器，其中m×n解码器是3×8解码器，和随机数据的周期为8×64K。
6．按照权利要求1的随机数据发生器，其中m×n解码器是1×2解码器，和随机数据的周期为2×64K。
7．按照权利要求1的随机数据发生器，其中m×n解码器的输出有效分支数是4或更大。
8．按照权利要求7的随机数据发生器，其中有效分支数是由如图9和10所示的分支值确定的。
9．按照权利要求1的随机数据发生器，其中随机数据发生器应用到光盘系统的扰码器中，和该扰码器包括随机数据发生器和预定数量逻辑门，该逻辑门用于相对于输入数据和与预定数量逻辑门一样多的低位寄存器的输出执行XOR操作，并提供扰码结果。
10．一种随机数据发生器，包括；
串行安排的各寄存器，用于移位和存储n个比特；
串行安排的各逻辑电路，该逻辑电路是利用多个逻辑门实现的，用于相对于各寄存器的输出和各相邻逻辑门的输出执行XOR操作，该寄存器按照预定的分支值对应于具有有效分支的逻辑门的数量是有效的，并且馈送XOR操作的结果返回到最低有效寄存器；
其中随机数据n比特是由各寄存器产生的。
11．按照权利要求10的随机数据发生器，其中有效分支数是4或更大，和该数量是由如图9和10所示的分支值确定的。
12．按照权利要求10的随机数据发生器，其中当n被设置为16时，随机数据的周期变为216(=64K)。
13．按照权利要求10的随机数据发生器，其中随机数据发生器应用于光盘系统的扰码器，和该扰码器包括；一个随机数据发生器和预定数量的逻辑门，该逻辑门相对于输入数据和与预定数量逻辑门一样多的低位寄存器的输出执行XOR操作，并输出扰码结果。
14．一种随机数据发生器，包括；
按并行安排的p个逻辑电路，用于接收并行的N个寄存器的输出，并相对于n个寄存器的输出执行XOR操作，该n个寄存器的输出按照预定分支值对应于具有有效分支数的对应性的n次左移操作结果，并提供2m输出；
多个选择输出电路，每个选择输出电路用于按照m比特选择信号从各逻辑电路的每个提供的2m输出中选择一个输出，并提供P个输出；和
并行安排用于产生随机数据的n个寄存器，其中(p—n)个高位寄存器接收p个低位寄存器的输出和p个低位寄存器接收p个选择输出电路的输出；
其中对应于具有预定分支值的各有效分支数的寄存器的输出被反馈回逻辑电路。
15．按照权利要求14的随机数据发生器，其中从各寄存器提供的随机数据的周期被扩展2m倍。
16．按照权利要求14的随机数据发生器，其中当接收到m比特选择信号和n被设置为16时，从各寄存器提供的随机数据的周期变为2m×64K。
17．按照权利要求14的随机数据发生器，其中p个低位寄存器的输入是由如图9和10所示分支值确定的。
18．按照权利要求14的随机数据发生器，其中逻辑电路是8×23个XOR门，和选择输出电路利用3比特选择信号选择从逻辑电路提供的8个输出和提供所选择的数据到8个低位寄存器，而剩余的各高位寄存器接收该8个低位寄存器的输出。
19．按照权利要求14的随机数据发生器，其中该随机数据发生器应用于光盘系统的扰码器，和该扰码器包括一个随机数据发生器和预定数量的逻辑门，该逻辑门用于相对于输入数据和与逻辑门的预定数量一样多的低位寄存器的输出执行XOR操作，并提供扰码结果。
CN00120451A 1999-07-10 2000-07-10 随机数据发生器及利用该发生器的扰码器 Pending CN1280366A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR27886/1999 1999-07-10
KR1019990027886A KR100657240B1 (ko) 1999-07-10 1999-07-10 랜덤 데이터 발생기

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100927598A Division CN1755611A (zh) 1999-07-10 2000-07-10 随机数据发生器及利用该发生器的扰码器

Publications (1)

Publication Number Publication Date
CN1280366A true CN1280366A (zh) 2001-01-17

Family

ID=36688888

Family Applications (2)

Application Number Title Priority Date Filing Date
CN00120451A Pending CN1280366A (zh) 1999-07-10 2000-07-10 随机数据发生器及利用该发生器的扰码器
CNA2005100927598A Pending CN1755611A (zh) 1999-07-10 2000-07-10 随机数据发生器及利用该发生器的扰码器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNA2005100927598A Pending CN1755611A (zh) 1999-07-10 2000-07-10 随机数据发生器及利用该发生器的扰码器

Country Status (5)

Country Link
US (1) US7092979B1 (zh)
EP (1) EP1069497A3 (zh)
JP (1) JP2001075783A (zh)
KR (1) KR100657240B1 (zh)
CN (2) CN1280366A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022286B (zh) * 2007-03-20 2010-06-16 中兴通讯股份有限公司 一种比特加扰并行处理方法和装置
CN101098299B (zh) * 2006-06-27 2010-08-18 中兴通讯股份有限公司 一种比特加扰的并行方法及装置
CN101018097B (zh) * 2006-02-07 2011-09-21 华为技术有限公司 扰码生成装置
CN1675617B (zh) * 2002-08-21 2012-01-11 Nxp股份有限公司 用于改善生成真随机数的随机性的熵估计和抽取
CN101447216B (zh) * 2007-09-28 2012-04-04 英特尔公司 在双数据速率存储系统中使用数据加扰来抑制电源噪声的系统、方法和装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100611955B1 (ko) * 1999-07-20 2006-08-11 삼성전자주식회사 스크램블러
KR100510492B1 (ko) * 2002-10-07 2005-08-26 삼성전자주식회사 광디스크 시스템에서의 워드 단위스크램블링/디스크램블링 장치 및 그 방법
JP4254201B2 (ja) * 2002-10-31 2009-04-15 ソニー株式会社 スクランブラ、送信装置および受信装置
TWI231655B (en) * 2004-08-09 2005-04-21 Univ Nat Central Method for transforming serial scrambler to parallel scrambler, parallel scrambler and double edge-triggered register with XOR operation
JP4643978B2 (ja) 2004-12-01 2011-03-02 ルネサスエレクトロニクス株式会社 スクランブル回路、デ・スクランブル回路及び方法、並びにディスク装置
CA2594670C (en) 2005-01-21 2014-12-23 Certicom Corp. Elliptic curve random number generation
US8503678B2 (en) 2007-09-28 2013-08-06 Intel Corporation Suppressing power supply noise using data scrambling in double data rate memory systems
US9792246B2 (en) 2014-12-27 2017-10-17 Intel Corporation Lower-power scrambling with improved signal integrity

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974184A (en) * 1988-05-05 1990-11-27 Honeywell Inc. Maximum length pseudo-random test pattern generator via feedback network modification
US4959832A (en) * 1988-12-09 1990-09-25 International Business Machines Parallel pseudorandom pattern generator with varying phase shift
JPH03214809A (ja) * 1990-01-19 1991-09-20 Nec Corp リニアフィードバック・シフトレジスタ
JPH0454720A (ja) 1990-06-25 1992-02-21 Fujitsu Ltd 直列ｐｎパターン並列発生回路、および、該回路の構成方法
JP2841882B2 (ja) * 1991-02-04 1998-12-24 日本電気株式会社 疑似乱数パタン発生器
JPH05260041A (ja) * 1992-03-10 1993-10-08 Hitachi Ltd 帰還シフト型スクランブルパタン生成回路
JPH0637603A (ja) 1992-07-16 1994-02-10 Nec Corp 最大周期系列発生回路
US5258936A (en) * 1992-08-05 1993-11-02 Motorola, Inc. Method and apparatus for generating pseudo-random numbers
DE4234723A1 (de) 1992-10-15 1994-04-21 Philips Patentverwaltung Anordnung für Gerät zur Aufzeichnung und/oder Wiedergabe digitaler Videodaten
ATE252796T1 (de) * 1993-07-20 2003-11-15 Canon Kk Verfahren und kommunikationssystem unter verwendung einer verschlüsselungseinrichtung
JPH07134647A (ja) * 1993-11-09 1995-05-23 Matsushita Electric Ind Co Ltd 乱数発生装置
JPH0832416A (ja) * 1994-07-15 1996-02-02 Ando Electric Co Ltd 疑似ランダムパターン発生回路
US5867409A (en) * 1995-03-09 1999-02-02 Kabushiki Kaisha Toshiba Linear feedback shift register
EP1313021B1 (en) * 1995-06-30 2007-01-03 Sony Corporation Data recording method and apparatus, data record medium and data reproducing method and apparatus
US5631962A (en) * 1995-10-23 1997-05-20 Motorola, Inc. Circuit and method of encrypting key validation
KR100219631B1 (ko) * 1997-02-21 1999-09-01 윤종용 스크램블러 및 디스클램블러
JPH11275052A (ja) 1998-03-19 1999-10-08 Fujitsu Ltd 拡散符号化装置およびその方法
KR100372226B1 (ko) * 2000-04-26 2003-02-14 휴먼일렉스(주) 고압수분사법에 의한 비정질 금속분말의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675617B (zh) * 2002-08-21 2012-01-11 Nxp股份有限公司 用于改善生成真随机数的随机性的熵估计和抽取
CN101018097B (zh) * 2006-02-07 2011-09-21 华为技术有限公司 扰码生成装置
CN101098299B (zh) * 2006-06-27 2010-08-18 中兴通讯股份有限公司 一种比特加扰的并行方法及装置
CN101022286B (zh) * 2007-03-20 2010-06-16 中兴通讯股份有限公司 一种比特加扰并行处理方法和装置
CN101447216B (zh) * 2007-09-28 2012-04-04 英特尔公司 在双数据速率存储系统中使用数据加扰来抑制电源噪声的系统、方法和装置

Also Published As

Publication number Publication date
JP2001075783A (ja) 2001-03-23
EP1069497A3 (en) 2005-02-09
US7092979B1 (en) 2006-08-15
KR20010009500A (ko) 2001-02-05
KR100657240B1 (ko) 2007-01-12
CN1755611A (zh) 2006-04-05
EP1069497A2 (en) 2001-01-17

Similar Documents

Publication Publication Date Title
CN1280366A (zh) 随机数据发生器及利用该发生器的扰码器
US7216187B2 (en) Memory system including a circuit to convert between parallel and serial bits
CN100489996C (zh) 产生错误更正码的方法与系统
US7421563B2 (en) Hashing and serial decoding techniques
CN100431034C (zh) 数据再现的方法和设备
US20080104374A1 (en) Hardware sorter
JP2011508363A (ja) オンチップコピー操作適合データスクランブリングを提供するシステム、方法、およびメモリデバイス
RU2004121027A (ru) Устройство и способ перемежения для системы связи
JPS5958559A (ja) 並列周期的冗長チエツク回路
WO2004063906A2 (en) Coded write masking
CN1892528A (zh) 产生数字信号处理器和存储器的时钟信号的电路和方法
US4800535A (en) Interleaved memory addressing system and method using a parity signal
CN1264097C (zh) 用于存储和提供解码信息的带高速缓存器的装置及其方法
US7256715B1 (en) Data compression using dummy codes
CN1200423C (zh) 扰频器和扰频方法
US7284113B2 (en) Synchronous periodical orthogonal data converter
US6346896B1 (en) Decoding apparatus and method for deinterleaving data
CN1490811A (zh) 用于在光盘系统中逐字加扰和解扰数据的装置和方法
FR2777672A1 (fr) Procede pour acceder indifferemment en mode d'adressage physique et en mode d'adressage virtuel a une meme zone memoire de machine de traitement numerique et machine mettant en oeuvre ce procede
US5708842A (en) Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external
JP2000514588A (ja) 高速のデコード操作を有するメモリ
JPH09284142A (ja) 可変長復号化装置
US5978957A (en) Very fast pipelined shifter element with parity prediction
SU1444784A1 (ru) Буферное запоминающее устройство с произвольной выборкой двумерного фрагмента
Adjeroh et al. How the burrows-wheeler transform works

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication