CN1277279C - 具有低电感且电感波动小的高频电感器及其制造方法 - Google Patents

Abstract

本发明公开了一种低电感且电感波动小的高频电感器，以用于无线通信终端所用的RF部件中，并公开了一种制造高频电感器的方法。高频电感器包括第一电感器装置，其将放置在衬底上方预定距离处的射频芯片与衬底电连接，并且该装置由低损耗介电材料包围，并具有第一接触端和第二接触端，该第一接触端与衬底相连；以及第二电感器装置，其将射频芯片连接到与该第一电感器装置上的第二接触端相连接，并且将射频芯片连接到该第一电感器装置上，从而该射频芯片与该衬底隔开预定距离。

Description

具有低电感且电感波动小的高频电感器 及其制造方法

技术领域

本发明涉及一种用在无线通信终端所用的射频(RF)部件中的电感器，并尤其涉及一种电感值低并且电感波动小的电感器。

背景技术

目前市场上的无线通信终端紧凑、重量轻、耗电省并且其部件成本低。尽管如此，在制造高质量无线通信终端中，首要考虑的是尺寸、能耗以及制造成本上的降低。

为此目的，无线通信终端的RF端口必须制造在一个芯片上，由此，减小构成RF端口的电子器件的尺寸至关重要，尤其是，包含在芯片中的电感器的尺寸。另外，保持电感器稳定性以及较高的Q值也很重要。

RF端口中使用的电感器主要为螺线电感器或接合线电感器(bondwireinductor)，如图1所示，传统的螺线电感器是通过将金属导线在一平面上缠绕若干次而形成。

图2是图1所示的传统螺线电感器的等效电路图。参照图2，金属导线18形成在传统电感器的输入端口10和输出端口12之间。第一寄生电容22位于金属导线18上。第二寄生电容24夹置于金属导线18和衬底20之间。

传统电感器的自谐振频率(SRF)和Q值由于第一和第二寄生电容22和24而变小。尤其是，如果衬底20是硅衬底，经由输入端口10的信号输入泄漏到衬底20上，这增大了衬底损耗。

接合线电感器由用于封装衬底上的裸露芯片(未示出)的导线形成，并具有较大的Q值和较低的电感。然而，由于在封装裸露芯片时接合线电感器占据较大的面积。并且，由于导线的形状和长度在进行接合线电感器的形成过程中会逐渐变化，因此，接合线电感器的电感也会逐渐变化。

在使用电感较低的电感器的情况下，虽然电感波动很小，但电感波动的影响会很大。无线通信终端的低噪声放大器(LNA)对应于这种情况。换句话说，无线通信终端内的LNA的输入阻抗取决于第一晶体管的源极电感，且必须随着频率的增大而减小。例如，用在具有5.725～5.825GHz的无线LAN USII频带的LNA中的源极电感器主要为接合线电感器，其电感值大约为0.5nH。在这种情况下，源极电感器的电感具有大约0.1nH的误差，该误差可能由加工偏差造成。然而，这种误差会使输入反射(input reflection)恶化10dB或更大。这在设计LNA中是一个严重问题。

发明内容

本发明要解决的技术问题是提供一种无线终端所用的RF部件内的电感器，该电感器可以防止Q值因衬底损耗而降低并可以防止SRF因寄生电容而减小，从而降低电感并使电感波动最小，且可以减小RF芯片的面积。

本发明也提供了一种制造电感器的方法。

根据本发明的一个方面，提供了一种用在无线通信终端所用的RF部件中的电感器。该电感器包括第一电感器装置，其由低损耗介电材料包围，并具有第一接触端和第二接触端，该第一接触端与衬底相连；以及第二电感器装置，其与该第一电感器装置的第二接触端相连接，并且将射频芯片连接到该第一电感器装置上，从而该射频芯片与该衬底隔开预定距离。

第一电感器装置为导电插头(conductive plug)，而第二电感器装置为接触导电插头上部的倒装芯片凸块(flip chip bump)。

导电插头经由第三电感器装置连接到衬底上。电感器还包括第三电感器和衬底之间和/或倒装芯片凸块和导电插头之间的导电粘结剂薄膜。

根据本发明另一方面，还提供一种制造电感器的方法，在衬底上形成低介电常数低的夹层介电层，并形成穿过夹层介电层从而连接到衬底上的第一电感器装置。形成射频芯片，其经由连接到射频芯片焊点区域上的第二电感器装置形成于夹层介电层之上预定距离处，并且该第二电感器装置与该第一传感器装置电连接。

在形成第一电感器装置时，接触孔形成在夹层介电层中，以暴露衬底，然后，以作为第一电感器装置的导电插头填充接触孔。

在形成RF芯片时，倒装芯片凸块形成在RF芯片的焊点区域之下，RF芯片排列成RF芯片的焊点区域与倒装芯片凸块一对一对应，并且衬底和RF芯片在预定温度和预定压力下加压，以便将RF芯片粘结到衬底上。

根据本发明的再一方面，还提供了一种制造电感器的方法。形成夹层介电层，该夹层介电层具有低介电常数并包括在夹层介电层中形成的第一电感器装置。经由将第一电感器装置连接到衬底上的第二电感器装置，夹层介电层放置在衬底上方预定距离处。经由将第一电感器装置连接到RF芯片焊点区域的第三电感器装置，RF芯片放置在夹层介电层上方预定距离处。

在形成夹层介电层时，夹层介电层形成在第一衬底上，接触孔形成在夹层介电层上，以便暴露第一衬底，以作为第一电感器装置的导电插头填充接触孔，而夹层介电层与第一衬底分隔开。

第二和第三电感器装置是倒装芯片凸块。

在将夹层介电层放置到衬底上时，考虑到RF芯片的焊点区域与多个焊点区域中的一个之间的距离，将倒装芯片凸块形成在衬底上，夹层介电层布置成使导电插头与倒装芯片凸块一对一对应，而衬底和夹层介电层在预定温度和预定压力下受挤压，从而将夹层介电层倒装式接合到衬底上。

根据本发明再一方面，在将夹层介电层放置到衬底上时，接触导电插头的倒装芯片凸块形成在夹层介电层的一侧上，而衬底和夹层介电层在预定温度和预定压力下受挤压，从而将夹层介电层粘结到衬底上。

在将RF芯片放置到夹层介电层之上时，倒装芯片凸块形成在RF芯片的焊点区域之下，RF芯片排列成使倒装芯片凸块与导电插头一对一对应，而衬底和夹层介电层在预定温度和预定压力下加压，从而将介电层粘结到衬底上。

在将夹层介电层倒装式接合到衬底上之前或在将夹层介电层倒装式接合到RF芯片上之前，导电粘结剂薄膜形成在衬底上或形成在夹层介电层上。

附图说明

通过参照附图详细描述本发明的示例性实施例，本发明的上述特征和优点将变得更易于理解，图中：

图1是根据现有技术的螺线电感器的平面图；

图2是图1所示电感器的等效电路图；

图3是根据本发明第一实施例的用于无线通信终端所用RF部件的电感器的横截面图；

图4示出图3所示的结构的部分A及其等效电路；

图5到图8是分别示出根据本发明实施例的用于无线通信终端所用RF部件的电感器的横截面图；

图9到13是用来解释根据本发明一实施例的制造电感器方法的各步骤的横截面图；

图14到17是用来解释根据本发明另一实施例的制造电感器方法的各步骤的横截面图；以及

图18到22是用来解释根据本发明再一实施例的制造电感器方法的各步骤的横截面图。

具体实施方式

下面，参照附图详细描述根据本发明实施例的用于无线通信终端所用RF部件的电感器及其制造方法。在图中，为了清晰起见将各层或区域的厚度放大。

首先，下面将描述用于无线通信终端所用的RF部件的电感器。

参照图3，预定厚度的夹层介电层42形成在衬底40上。衬底40为印刷电路板(PCB)、陶瓷衬底、玻璃衬底、硅衬底等。另外，衬底40可以是其上封装芯片的衬底。优选地是，夹层介电层42具有较低介电常数、传导率和损耗因数。暴露出衬底40的接触孔44形成在夹层介电层42上，接触孔44填充以导电插头46。导电插头46用作第一电感器装置。倒装芯片凸块48a用作第二电感器装置。具有有源和无源器件的RF芯片50放置在距离夹层介电层42的表面预定距离处。RF芯片50由接触其焊点(未示出)的倒装芯片凸块48a支撑，倒装芯片凸块48a在定位在夹层介电层42和RF芯片50之间的同时作用为将导电插头46连接到RF芯片50的焊点上。

导电插头46和倒装芯片凸块48a包含电感、电阻和电容元件。这将参照图4清楚地加以描述，图4用等效电路示出导电插头46和倒装芯片凸块48a。

在图4所示的等效电路中，第一电阻器R1和第一电感器L1由倒装芯片凸块48a实现，而第二电阻器R2和第二电感器L2由填充接触孔44的导电插头46实现，其中第二电阻器R2和第二电感器L2与电容器C并联。电容器C由导电插头46、衬底40和夹层介电层42构成。

图5是示出根据本发明另一实施例的用于无线通信终端所用RF部件的电感器的横截面图。参照图5，导电粘结剂薄膜52和夹层介电层42依次形成在衬底40上。导电粘结剂薄膜52形成为将夹层介电层42牢固粘结到衬底40上。暴露出衬底40的预定区域的接触孔44形成在导电粘结剂薄膜52以及夹层介电层42中。接触孔44填充以导电插头46。导电插头46的整个暴露的上表面接触夹层介电层42上的倒装芯片凸块48a。倒装芯片凸块48a的上表面接触RF芯片50的焊点区域(未示出)。由于倒装芯片凸块48a，夹层介电层42与RF芯片50分离开与倒装芯片凸块48a的高度相对应的距离。

图6是示出根据本发明再一实施例的用于无线通信终端所用RF部件的电感器的横截面图。

本实施例的特征在于倒装芯片凸块形成再夹层介电层42之上和之下。详细地说，参照图6，第一倒装芯片凸块54a形成在衬底40上。第一倒装芯片凸块54a作用为支撑件，从而夹层介电层42形成在衬底40之上。暴露出第一倒装芯片凸块54a的接触孔44形成在夹层介电层42中。接触孔44填充以导电插头46。在夹层介电层42上形成第二倒装芯片凸块48a，后者接触导电插头46。第二倒装芯片凸块48a作用为支撑件，从而使RF芯片50放置在夹层介电层42之上。

在本实施例中，第一倒装芯片凸块54a用作电感器装置。

图7是示出根据本发明再一实施例的用于无线通信终端所用RF部件的电感器的横截面图。参照图7，覆盖导电插头46的整个暴露表面以及夹层介电层42的整个表面的导电粘结剂薄膜56形成在夹层介电层42和倒装芯片凸块48a之间。此处，优选地，导电粘结剂薄膜56是各向异性导电粘结剂薄膜、各向同性导电粘结剂薄膜、或者其电阻在朝向压力施加方向上减小的非导电粘结剂薄膜。换句话说，由于导电粘结剂薄膜56中被倒装芯片凸块48a挤压的部分56a的电阻比导电粘结剂薄膜56中剩余部分的低，因此，来自倒装芯片凸块48a的电信号只能传递给导电插头46。

图8是示出根据本发明再一实施例的用于无线通信终端所用RF部件的电感器的横截面图。

如图8所示，本实施例与参照图6所描述的实施例不同之处在于导电粘结剂薄膜58形成在衬底40和第一倒装芯片凸块54a之间。优选地是，导电粘结剂薄膜58与参照图7的实施例中描述的导电粘结剂薄膜56相同。

现在，将描述根据本发明其他实施例的制造用于无线通信终端所用RF部件中的电感器的方法。

图9到图13是用于解释根据本发明一实施例的制造用于无线通信终端所用RF部件中的电感器方法的各步骤的横截面图。

如图9所示，夹层介电层42形成在衬底40上。衬底40可以是PCB、陶瓷衬底、玻璃衬底、硅衬底等。衬底40也可以是其上封装芯片的衬底。优选地是，夹层介电层42由低介电损耗的介电层形成。

接着，如图10所示，暴露出衬底40的接触孔44形成在夹层介电层42中。如图11所示，接触孔44填充以导电插头46。在此，所形成的结构的表面得以平面化。导电插头46用作第一电感器装置。

如图12所示，用于倒装式接合的凸块元件48形成在RF芯片50的焊点区域60上，RF芯片50包括分别由有源和无源器件构成的发送器和接收器。如图13所示，RF芯片50倒转，并然后排列成凸块元件48一对一地与导电插头46对应。此后，RF芯片50倒装式接合到衬底40上。结果，完成了根据本发明的第一电感器。在这个过程中，凸块元件48在预定温度和压力下熔化，从而在RF芯片50的焊点区域60与导电插头46之间形成倒装芯片凸块48a。倒装芯片凸块48a用作第二电感器装置。于是，电感器具有RF芯片50的输入和输出端口(未示出)所需的低电感。

如上所述，由于凸块元件48一对一地与导电插头46对应，因此优选地是接触孔44之间的距离以及接触孔44的直径在考虑RF芯片50的焊点区域60之间的距离以及凸块元件48的尺寸的前提下设定。

另外，凸块元件48可以形成在夹层介电层42上，以便接触导电插头46，RF芯片50可以排列成使RF芯片50的焊点区域60一对一地与凸块元件48对应，并且RF芯片50和衬底40可以在预定温度和预定压力下受挤压，从而将RF芯片50粘结到衬底40上。

图14到17是用于解释根据本发明另一实施例的制造用于无线通信终端所用RF部件中的电感器方法的各步骤的横截面图。

参照图14，导电粘结剂薄膜52和夹层介电层42依次形成在衬底40上。导电粘结剂薄膜52作用为将夹层介电层42牢固粘结到衬底40上，并可以电连接到衬底40的导线(未示出)上。如图15所示，暴露出衬底40的接触孔44a形成在导电粘结剂薄膜52以及夹层介电层42上。接着，如图16所示，接触孔44a填充以导电插头46，然后平面化所形成的结构。此后，要参照图17描述的步骤与先前实施例中描述的步骤相同，从而完成如图5所示的电感器。

图18到图22是用于解释根据本发明再一实施例的制造用于无线通信终端所用RF部件中的电感器方法的各步骤的横截面图。夹层介电层42形成在衬底62上。暴露出衬底62的接触孔42形成在夹层介电层42中。接触孔44填充以导电插头46，并然后平面化所形成的结构。此后，如图19所示，包括以导电插头46填充的接触孔44的夹层介电层42与衬底40分离。如图20所示，接触导电插头46并优选地覆盖导电插头46的整个暴露表面的凸块元件54形成在分离的夹层介电层42的侧面上。接着，如图21所示，将夹层介电层42的、其上形成凸块元件54的侧面形成得倒置，因而，它面对衬底40，然后利用凸块元件54将夹层介电层42粘结到衬底40上。在这个过程中，凸块元件54被施加以预定温度和压力，从而，第一倒装芯片凸块54a形成为将夹层介电层42连接到衬底40上。将RF芯片50倒装式接合到夹层介电层42的步骤与参照图9到图13描述的相同，并完成如图9所示的电感器，其中夹层介电层42倒装式接合到衬底40上。所完成的电感器由倒装芯片凸块48a和54a以及导电插头46构成。

参照图7和8描述的实施例特征在于，包括在包含导电插头46的夹层介电层42与根据参照图9到13所描述的实施例的倒装芯片凸块48a之间形成导电粘结剂薄膜56的步骤，以及在衬底40和根据参照图18到22所述实施例的倒装芯片凸块54a之间形成导电粘结剂薄膜58的步骤。

参照图8所述的实施例还可以包括在夹层介电层42的整个表面上以及导电插头46的整个暴露表面上形成导电粘结剂薄膜，以及将RF芯片50通过倒装芯片凸块48a粘结到导电粘结剂薄膜上的步骤。

在参照图14到17所述的方法中，在导电粘结剂薄膜形成在夹层介电薄膜42的整个表面以及导电插头46的整个暴露表面上之后，然后RF芯片50可以经由倒装芯片凸块48a粘结到导电粘结剂薄膜上。

如上所述，由于构成电感器的部件的导电插头由低介电常数、导电率、和损耗因数的介电层包围，因此，可以使衬底损耗最小化，这导致电感器的Q值较高。此外，由于寄生电容器非常小，故可以获得高的SRF。同样，由于短的导电插头以及倒装芯片凸块可以通过利用半导体制造工艺加以改良，因此可以制造低电感和电感波动小的电感器。此外，由于使用倒装芯片接合法，芯片的尺寸可以减小到利用引线接合的芯片的尺寸的30％或更小。

本发明已经参照其示例性实施例加以具体图示和描述，然而，本发明的实施例可以以各种形式修改，并且本发明的范围不必解释为局限于各实施例。例如，本领域技术人员可以理解到可以开发出新颖的形成倒装芯片凸块的工艺，并且该工艺可以应用到根据本发明实施例的制造电感器的方法中，夹层介电层42可以为具有尽可能低的介电常数的多个夹层介电层，而接触孔44可以以各种其他形式改进。例如，取代上述根据本发明实施例的具有均匀一致直径的接触孔，可以形成具有局部或连续不同直径的台阶形接触孔，并且填充以作为电感器元件的导电插头。因此，本发明的范围必须由所附权利要求书限定，而不是由上述实施例限定。

Claims (28)

1.一种用于无线通信终端所用射频部件的电感器，该电感器包括：

第一电感器装置，其由低损耗介电材料包围，并具有第一接触端和第二接触端，该第一接触端与衬底相连；以及

第二电感器装置，其与该第一电感器装置的第二接触端相连接，并且将射频芯片连接到该第一电感器装置上，从而该射频芯片与该衬底隔开预定距离。

2.如权利要求1所述的电感器，其中，第一电感器装置是导电插头，其下部连接到衬底上，而其上部连接到第二电感器装置上。

3.如权利要求2所述的电感器，其中，第二电感器装置是接触导电插头上部的倒装芯片凸块。

4.如权利要求3所述的电感器，还包括导电粘结剂薄膜，该薄膜包围导电插头，并且该薄膜处于低损耗介电材料和衬底之间。

5.如权利要求3所述的电感器，其中，导电插头经由第三电感器装置连接到衬底上。

6.如权利要求5所述的电感器，还包括第三电感器装置和衬底之间的导电粘结剂薄膜。

7.如权利要求6所述的电感器，还包括倒装芯片凸块和导电插头之间的导电粘结剂薄膜。

8.如权利要求5所述的电感器，其中，第三电感器装置是倒装芯片凸块。

9.如权利要求6所述的电感器，其中，第三电感器装置是倒装芯片凸块。

10.如权利要求3所述的电感器，还包括倒装芯片凸块和导电插头之间的导电粘结剂薄膜。

11.如权利要求4所述的电感器，还包括导电插头和倒装芯片凸块之间的导电粘结剂薄膜。

12.一种制造电感器的方法，该方法包括：

在衬底上形成低介电常数的夹层介电层；

形成第一电感器装置，该第一电感器装置穿过夹层介电层，以连接到衬底上；以及

形成射频芯片，其经由连接到射频芯片焊点区域上的第二电感器装置形成于夹层介电层之上预定距离处，并且该第二电感器装置与该第一传感器装置电连接。

13.如权利要求12所述的方法，其中，形成第一电感器装置的步骤包括：

在夹层介电层内形成接触孔，以暴露出衬底；以及

用作为第一电感器装置的导电插头填充接触孔。

14.如权利要求13所述的方法，其中，形成射频芯片的步骤包括：

在射频芯片焊点区域之下形成作为所述第二电感器装置的倒装芯片凸块；

将射频芯片排列成倒装芯片凸块与导电插头一对一地对应；以及

在预定温度和压力下挤压衬底和射频芯片，从而将射频芯片粘结到衬底上。

15.如权利要求13所述的方法，其中，形成射频芯片的步骤包括：

在夹层介电层上形成接触导电插头的凸块；

将射频芯片排列成射频芯片的焊点区域与凸块一对一地对应；以及

在预定温度和压力下挤压衬底和射频芯片，从而将射频芯片粘结到衬底上。

16.如权利要求14所述的方法，其中，在形成夹层介电层之前，形成导电粘结剂薄膜。

17.如权利要求15所述的方法，其中，在形成夹层介电层之前，形成导电粘结剂薄膜。

18.如权利要求14所述的方法，其中，在衬底和射频芯片受挤压之前，在夹层介电层上形成覆盖导电插头暴露表面的导电粘结剂薄膜。

19.一种制造电感器的方法，该方法包括：

形成低介电常数的夹层介电层，该介电层包括形成于其中的第一电感器装置；

经由将第一电感器装置连接到衬底上的第二电感器装置，将夹层介电层放置在衬底上方预定距离处；以及

经由将第一电感器装置连接到射频芯片的焊点区域上的第三电感器装置，将射频芯片放置在夹层介电层上方预定距离处。

20.如权利要求19所述的方法，其中，形成夹层介电层的步骤包括：

在第一衬底上形成夹层介电层；

在夹层介电层上形成接触孔，以便暴露出第一衬底；

用作为第一电感器装置的导电插头填充接触孔；以及

将夹层介电层与第一衬底分离。

21.如权利要求19所述的方法，其中，第二和第三电感器装置为倒装芯片凸块。

22.如权利要求21所述的方法，其中，将夹层介电层放置在衬底上的步骤包括：

考虑到射频芯片的焊点区域之间的距离以及各焊点区域的面积，在衬底上形成倒装芯片凸块；

将夹层介电层布置成导电插头与倒装芯片凸块一对一地对应；以及

在预定温度和预定压力下挤压衬底和夹层介电层，从而将夹层介电层倒装式接合到衬底上。

23.如权利要求21所述的方法，其中，将夹层介电层放置到衬底上的步骤包括：

在夹层介电层的一侧上形成接触导电插头的倒装芯片凸块；以及

在预定温度和预定压力下挤压衬底和夹层介电层，从而将夹层介电层粘结到衬底上。

24.如权利要求22所述的方法，其中，将射频芯片放置到夹层介电层上的步骤包括：

在射频芯片焊点区域之下形成倒装芯片凸块；

将射频芯片布置成倒装芯片凸块与导电插头一对一对应；以及

在预定温度和预定压力下挤压衬底和夹层介电层，从而将夹层介电层粘结到衬底上。

25.如权利要求23所述的方法，其中，将射频芯片放置到夹层介电层上的步骤包括：

在射频芯片焊点区域之下形成倒装芯片凸块；

将射频芯片布置成倒装芯片凸块与导电插头一对一对应；以及

在预定温度和预定压力下挤压衬底和夹层介电层，从而将夹层介电层粘结到衬底上。

26.如权利要求24所述的方法，其中，在夹层介电层倒装式接合到衬底上之前，在衬底上形成导电粘结剂薄膜。

27.如权利要求24所述的方法，其中，将射频芯片放置到夹层介电层上的步骤之前，在夹层介电层上形成覆盖导电插头的暴露表面的导电粘结剂薄膜。

28.如权利要求26所述的方法，其中，将射频芯片放置到夹层介电层上的步骤之前，在夹层介电层上形成覆盖导电插头的暴露表面的导电粘结剂薄膜。

Images