CN1910971A - 集成电路的封装及制造 - Google Patents

集成电路的封装及制造 Download PDF

Info

Publication number
CN1910971A
CN1910971A CNA2005800020930A CN200580002093A CN1910971A CN 1910971 A CN1910971 A CN 1910971A CN A2005800020930 A CNA2005800020930 A CN A2005800020930A CN 200580002093 A CN200580002093 A CN 200580002093A CN 1910971 A CN1910971 A CN 1910971A
Authority
CN
China
Prior art keywords
substrate
parts
integrated circuit
make
sealing gasket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800020930A
Other languages
English (en)
Other versions
CN1910971B (zh
Inventor
K·尼施穆拉
Q·白
T·B·弗霍芬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies General IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies General IP Singapore Pte Ltd filed Critical Avago Technologies General IP Singapore Pte Ltd
Publication of CN1910971A publication Critical patent/CN1910971A/zh
Application granted granted Critical
Publication of CN1910971B publication Critical patent/CN1910971B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了集成电路的装置、封装及制造方法。集成电路包括在含有第一材料的第一衬底上制造的第一类型部件，和在含有第二材料的第二衬底上制造的第二类型部件。第一材料比第二材料具有与第一类型部件的制造和/或性能更好的兼容性，而第二材料比第一材料具有与第二类型部件的制造和/性能更好的兼容性。还描述了一种制造上述集成电路的方法，该方法包括，在其它步骤当中，相互相对地设置第一和第二衬底的步骤，和在所述部件之间建立电连接的步骤。

Description

集成电路的封装及制造
相关技术的描述
集成电路(IC)通常含有衬底，基于该衬底制造包括各种部件如晶体管、电阻器、电容器和电感器的电子电路。衬底材料的选择受到与IC的设计和制造相关的多种因素的影响。这些因素中的一些如器件成本、器件封装密度和器件性能相互依赖，有时非常不利。因此，在选择衬底时必须基于和这些因素相关的某些优先次序进行折中。
为了最大化封装密度，一种这样的折中涉及接受次最优化的器件性能。通常，当在选择的衬底上制造这些部件时，即使折衷了电路一些部件的性能，封装密度的这种最大化也需要在共享衬底上制造大部分或全部部件。折衷性能的一个实例涉及当在选择的衬底上制造部件时引入到电子电路中的寄生电容。尽管可以通过在电子电路的设计中调节该电容来将寄生电容影响抑制到某种程度，但是与该电容相关的信号损失(尤其是在较高频率的信号时)对于电路性能具有明显的负面影响。折衷性能的第二实例涉及到当部件如在特定衬底上制造时提供最优化性能的晶体管可选地制造在第二衬底上时出现的制造问题，其中第二衬底是基于其它因素(如器件成本)而被选择的。
虽然已经提出几种可选封装技术以克服上面提到的一些不足，但是这种可选方式会背负增加的制造成本和难以处理的工序。作为这种可选封装技术的一个实例，参见美国专利6,462,620 B1(RF功率放大电路和用于放大信号的方法)。
因此，能够理解，由于现有技术中的上述不足，需要集成电路制造和性能特性方面的改进。
发明内容
总的来说，本公开的实施例涉及到具有其上制造了第一类型部件的第一衬底、和其上制造了第二类型部件的第二衬底的集成电路。包含在第一衬底中的材料在一个或多个方面比包含在第二衬底中的材料更易于与第一类型的部件兼容。包含在第二衬底中的材料在一个或多个方面比包含在第一衬底中的材料更易于与第二类型的部件兼容。
在几种示范性实施例中的一个中，制造集成电路的方法包括在含有第一材料的第一衬底上制造第一类型的部件，该第一材料比包含在第二衬底中的材料更易于与第一类型的部件兼容，其中在第二衬底上制造第二类型的部件。第二衬底的材料比包含在第一衬底中的材料更易于与第二类型的部件兼容。该方法还包括在部件之间建立电连接。
清楚地，该公开的一些实施例可具有除了上面提到的那些优点之外的优点，或代替上面提到的那些优点。此外，其它封装和制造方法变得显而易见。意图将所有这种其它的系统、方法、特征和/或优点都包括在本公开的范围之内。
附图说明
通过参考以下的附图可更好地理解本发明的众多方面。在图中的部件不必按照比例，而是将重点放在清楚说明本发明上。而且，在图中，贯穿几个附图，相同的参考数字表示相对应的部分。
图1是根据本公开一个示范性实施例制造的集成电路的截面图。
图2是含有有源和无源部件的射频(RF)放大器的示范性电路图。
图3示出了在图2的RF放大器的一个实施例中使用的JFET的ac等效电路。
图4A示出了在图2的RF放大器的实施例中使用的金属氧化物半导体(MOS)电容器的结构。
图4B示出了在图2的RF放大器的实施例中使用的薄膜电容器的结构。
图5是根据第二示范性实施例制造的含有图2的部件的集成电路的截面图。
图6是包括盖衬底(1id substrate)、顺从连接(compliantconnection)以及顺从密封垫(compliant gasket)的示范性实施例的截面图，它们是图5集成电路的一些部分。
图7是图6的盖衬底的底视图。
图8是包括基衬底和外部连接的示范性实施例的截面图，它们是图5集成电路的一些部分。
图9是图8中描述的基衬底的底视图。
图10是示出制造图5的集成电路的一种示范性方法的流程图。
具体实施方式
各种实施例描述了改进集成电路的制造和性能特性的一些方面。在几种示范性实施中的一个中，制造集成电路(IC)，以包括第一和第二衬底。第一衬底含有的材料在各个方面如制造和性能方面提供与在该衬底上制造(而非在含有不同材料的第二衬底上制造)的某一类型的部件更好的兼容性。包含在第二衬底中的材料更适合于在该第二衬底上制造的第二类型部件。两种部件都是电子电路的一部分，且通过在第一和第二衬底之间的一个或多个导电互联相互电连接。
以这种方式，可独立地选择两个衬底以及用在于这些衬底上制造的部件上的互联技术，因此最优化了包含在集成电路中的电子电路的整体性能。虽然该示范性实施例描述了使用两个衬底，但是在其它实施例中，可使用多于两个的衬底。现在将使用上面列出的附图更详细地说明上面概述的示范性实施例以及其它示范性实施例。
图1是根据第一示范性实施例制造的集成电路100的截面图。以下将可选地称作“盖衬底”的衬底110是作为集成电路100一部分的两个衬底中的一个。以下将可选地称作“基衬底”的衬底115是第二衬底，其也是集成电路100的一部分。将理解，使用术语“盖”和“基”仅仅为了便于说明。
在图1中，在衬底110的表面111上制造电路部件125，同时示出了在衬底115的表面141上制造的电路部件130。以导电柱120形式的导电互联在两个衬底之间延伸。在该示范性实施例中，导电柱120例如由顺从材料如聚酰亚胺(polymide)或顺从聚合物构成，聚合物通常是不良电导体。因此，至少一部分导电柱120涂敷有导电材料层121。在将两个衬底110和115接合到一起之前，在盖衬底110上形成导电柱120。可选地，柱120可形成于基衬底115上。当接合时，导电柱120与位于基衬底115上的导电垫122进行电接触。导电垫122通过提供相对宽的导电区域，有助于形成电连接，以当组装电路100时与导电柱120电接触。在图1中，示出了位于衬底115的表面141外部的导电垫122。在可选实施例中，在表面141的部分或全部上方制造导电垫122。
电路部件125通过在衬底110的表面111上制造的导电引线126连接到导电柱120。在可选实施例中，导电引线126制造在位于衬底110表面111上方的一个或多个金属化层上。
电路部件130通过位于衬底115的表面141上的导电引线131连接到导电垫122。导电垫122电连接至如上所述的导电柱120。因此，通过导电引线126、导电柱120、导电垫122和导电引线131而在电路部件125和130之间存在电互联。
密封垫135围绕集成电路100的外围延伸，且提供另外由衬底110和115限制的腔140的气密密封。如这里所使用的，提供腔的气密密封的密封垫将被称作“气密的密封垫”。密封垫135的各种结构都可用在各个实施例中。例如，共同受让的美国专利No.6,090,687和6,118,181描述了用于形成一个提供气密密封的密封垫的技术，在此通过参考将这两篇专利文献并入本文。在图1中示出的示范性实施例中，密封垫135由顺从材料如聚酰亚胺或顺从聚合物构成。然而，聚合物是非气密的，且通常不用于形成气密密封。因此，至少一部分密封垫135涂敷有密封材料如金、铜、玻璃或氮化硅的层136。用密封材料涂敷聚合物能使密封垫135形成气密密封。密封垫135可以是任意希望的形状(例如，环形、正方形、矩形等)。如果需要的话，则可在基衬底115上形成形状上类似密封垫135的垫137，以在组装集成电路100时与密封垫135接触。
示出电路部件125借助于穿过表面111和表面112之间的衬底110延伸的通孔127连接至外部导电垫128。垫128可用于将集成电路100连接至图1中未示出的其它器件。相似地，电路部件130通过穿过表面141和表面142之间的衬底115延伸的通孔116连接至外部导电垫117。垫117可用于将集成电路100连接至图1中未示出的其它器件。
将理解，在其它可选实施例中，可通过垫117和128的可选实施例来提供外部电连接。在第一可选实施例中，垫117例如可由导电管脚代替，而在第二可选实施例中，可去掉垫117和128中的一个。而且，在可选实施例中，导电柱120可由导电导线例如适当接合如通过超声波接合在电路部件125和130的端子之间的金导线来代替。在再一可选实施例中，导电柱120形成于基衬底115上。
现在注意图2，其示出了可在两个或多个衬底上制造的示范性电路，如在图1的衬底110和115上制造。示范性电路图描述了公知的两级射频(RF)放大器200。为了简明起见，将不以详细的细节阐述RF放大器200的电路操作。另一方面，以下将更详细地阐述与该公开有关的电路的某些方面。
RF放大器200包括能够被粗略分类为两个主要类别的大量部件：即“有源部件”和“无源部件”。有源部件的一些实例是晶体管和二极管，而无源部件的一些实例是电阻器、电容器、电感器、传输线电路和变压器。在这些有源部件当中，存在使用各种类型材料和技术制造的各种类型部件。例如，在晶体管当中，存在几种类型的晶体管如双极型晶体管、单结型晶体管(UJT)和场效应晶体管(FET)。可使用各种类型材料如硅、锗、砷化镓和磷化铟，结合各种技术如用于制造单片双极、互补双极、结栅FET(JFET)和绝缘栅FET(IGFET)器件的那些技术来制造这些晶体管。
在双极型晶体管当中，npn晶体管广泛地用在双极型IC中。npn晶体管结构的选择和所选衬底的杂质分布担当了用于制造双极型IC的起始点。然后，考虑到所选衬底的材料特性的限制，在该选择的衬底上制造无源以及其它的有源部件。不幸的是，如果其它的有源部件(如JFET或IGFET)或无源部件(如电容器)必须在该相同的衬底上制造的话，则由于衬底材料的特性，必须进行一些调整。
关于与有源部件相关的某些参数，注意图3，其示出了在收缩区域中JFET操作的ac等效电路。在一个实施例中，在图2的RF放大器200中的晶体管205是这种JFET。ac等效电路提供了可用于限定JFET的频率响应的近似情况。Rs表示与源触点串联的寄生体电阻，Cgs和Cgd是栅源和栅漏电容，和gd是由于沟道长度调节效应产生的动态输出电导。在一个典型的布局中，将源区域制作得尽可能小以最小化Cgd，这是由于该电容提供了在源和栅端子之间的寄生耦合并降低了JFET的频率性能。Cdss310是在源和衬底之间存在的寄生电容，而Csss320是在源和衬底之间存在的寄生电容。大部分由衬底材料限定的这些寄生电容通过降低信号幅度明显地降低了器件性能，特别是在较高频率处。
转向无源部件，对于图2的电容器212，薄膜电容器(如在示范性实施例中所使用的)通常由两个被电介质分开的导电层构成。薄膜电容器可使用如图4A中示出的金属氧化物半导体(MOS)结构，或可选地通过使用如图4B中示出的两个导电金属层之间的薄介电膜来制造。MOS结构通常用在单片电路中，这是由于其容易与常规处理技术相兼容，且不需要多个金属化层。
无论是薄膜还是MOS的电容器，经常会受到不期望的信号损失的影响，所述损失与该电容器的各个部分同制造电容器的衬底之间存在的寄生电容相关。寄生电容构成了由电容器表示的有效阻抗的一个分量。将该有效阻抗与由衬底表示的阻抗相比较，在电容器的有效阻抗与衬底的阻抗共轭匹配时信号损失最大。因此，可通过有意地引入电容器和衬底之间的阻抗失配来降低信号损失。这种阻抗失配可通过使用具有相对高电阻率或为理想导体的衬底来引入。具有高电阻率的半导体衬底材料的实例是砷化镓(GaAs)和磷化铟(InP)。这些材料可用于制造高质量的无源部件。然而，在很多情况下，为制造有源部件选择的衬底表现出次最优阻抗特性，其接近于在该衬底上制造的典型电容器所表示的阻抗。因此，在这种“有损耗的”衬底上制造的电容器提供了不希望的信号损失。
除了电容器的上述特性之外，另一种无源部件，电感器，如图2中的电感器209，也经受了由于它所安装的衬底构成的寄生电容的存在而产生的信号损失。除了寄生电容的负面影响，由于在电感器附近存在的磁场导致在衬底中流动的涡流的存在，电感器性能也进一步受到损害。涡流和寄生电容可通过衬底材料的适当选择来最小化。通过在考虑到有源部件的情况下所选择的衬底上制造传感器来选择该材料以最小化这些不希望的影响，而不是受到其损害。
虽然上面已经阐述了各种不希望的影响，但是在衬底上各种部件的制造和性能可进一步由其它因素影响，如差的温度系数、差的绝对值容差和衬底材料有限的功率处理能力。
现在再次注意图2中示出的RF放大器200。RF放大器200分割成两个部分，一个部分含有有源部件(晶体管205、210)，和第二部分，网络225，其只具有无源部件。如上所述，当在衬底上制造时，有源部件带来一定的损耗、寄生电容以及不希望的电阻。因此，在第一实施例中，选择含有第一材料的第一衬底仅用于制造有源部件。作为一个实例，第一材料是具有小于100ohm-cm的体电阻的硅。然后选择含有不同于包含在第一衬底中的材料的第二衬底，用于制造网络225的无源部件。该第二材料的体电阻例如大于或等于1kohm-cm。总之，较高电阻率的衬底具有比较低电阻率的衬底更少的损失。
在第二实施例中，第一衬底不仅用于制造有源部件(例如晶体管205和210)，还用于制造在网络225外部示出的其它部件(例如电感器203、电容器206、传输线207)。相似地，第二衬底也可含有未在图2中示出的有源器件。可实施这些可选实施例以满足各种目的，如器件性能、器件封装密度、衬底中的层数以及易于制造。
根据上述实例可以理解，集成电路可使用具有两种不同材料的两个衬底，这取决于在这些衬底中的每一个上制造的部件的所需性能。此外，在两个衬底中的第一个上制造的部件可使用第一互联技术相互互联。例如，当网络225(其作为阻抗匹配网络工作)在第一衬底上制造时，电连接可由特别设定了尺寸以提供所需特性阻抗的金属引线构成。本领域技术人员将理解，这种特性阻抗部分地由金属引线的宽度以及衬底的介电常数确定。而且，在某些情况下，例如当通过使用较宽的金属引线来互联网络225的无源部件时，降低了间隙容许、信号损失。
在另一方面，可啮合用于互联例如RF放大器200的两级放大器的互联技术，以最小化互联间距和尺寸，而不是引线宽度。这可以转换为使用多个金属化层，由于每一个另外的金属化层增加了制造成本以及产品成本，因此从成本观点看这是不希望的。
可将上面提到的各方面总结为一个示范性实施例，其中某部件如图2中的所有有源器件都在某一类型材料的第一衬底上制造。基于一个或多个因素来选择该第一衬底，例如在衬底上有源部件制造的兼容性、当在该衬底上制造时这些部件的性能、材料成本以及制造成本。然后选择另一类型材料的第二衬底，用于制造第二组部件。该第二组部件例如图2的全部无源器件比第一衬底更易于与第二衬底兼容。再次地，基于一个或多个因素(如制造、性能和成本)选择第二衬底。在该示范性实施例中，在第二衬底上而不是在第一衬底上制造所有无源部件允许独立选择材料成本更低的第二衬底，为无源器件提供更好的电路性能，而且，含有较少的金属化层，由此导致较低材料以及制造成本。
在另一实施例中，第一衬底选择具有第一热膨胀系数(CTE)的材料，和第二衬底选择具有与第一衬底的CTE兼容的CTE的材料。由这两个衬底制造的IC提供某些机械以及电学优点。
图5是根据一个示范性实施例制造的集成电路500的截面图。图5的集成电路500结合了图2的部件，为了说明的目的示出了其中的一些。衬底510包括高电阻率材料，以便于当与具有无源部件的网络225(参考图2)一起使用时提供某些希望的特性。这种希望特性的一个实例涉及到低寄生电容，以降低信号传输损失。
示出了在与衬底515面对的衬底510的表面551上制造的两个无源部件，电感器209和电容器212。电感器209和电容器212通过金属引线224相互电互联。设置金属引线224的尺寸以提供希望的特性阻抗以及衬底510的介电常数。电感器209通过金属引线216进一步连接到导电柱520。
集成电路500的第二衬底是比包含在衬底510中材料具有更低电阻率的材料的衬底515。示出了在衬底515的表面552上制造的图2中的三个部件：电容器201和晶体管205及210。作为在图2电路中的输入耦合电容器工作的电容器201通过金属引线215连接到输入端子221。输入端子221是在衬底515下方延伸的金属管脚，且用于在例如印刷电路板(PCB)(未示出)上安装集成电路500，并提供了措施将集成电路500的电路电连接至也可安装在相同PCB上的其它器件。本领域技术人员应当理解，存在输入端子221的几种可选实施例，包括如表面安装垫和表面安装导线。
导电柱520和密封垫535是图1的导电柱120和密封垫135的实施例。将理解，可以以几种可选方式实施导电柱520和密封垫535。共同转让的名称为“A Film Bulk Acoustic Resonator Package and Methodof Fabricating same”、于2004年7月13日提交的美国专利申请No.10/890343描述了可用于形成导电柱520、密封垫535的示范性技术以及制造器件如集成电路500的方法，在此通过参考将该专利文献并入本文。
而且，如果需要的话，与密封垫535形状类似的垫537可位于衬底315的表面552上，以当组装集成电路500时与密封垫535接触。相似地，用于接触导电柱520的导电垫522还可形成于衬底515的表面552上。
现在注意图6，其示出了衬底510以及导电柱520、密封垫535和在衬底510上制造的部件的截面图。该截面图提供了有关该集成电路500的一个截面、盖截面的制造特征的一些信息。图7是在图6中识别的衬底510的表面551和其它相关部分的图。注意密封垫535，其沿着集成电路500的外围形成，并包围了在将衬底510接合到基衬底时所形成的腔内部的部件。
图8是衬底515以及垫537、导电垫522和组装在衬底515上的部件的截面图。该截面图提供了有关集成电路500的第二截面、基截面的制造特征的一些信息。图9是图8中标识的衬底515的表面552和其它相关部分的图。注意垫537，其沿着集成电路500的外围形成，且与图4和5中示出的密封垫535紧密配合。还示出了导电垫522，其与图6和7中示出的相应导电柱520机械和电接触。
图10是示出制造集成电路、如集成电路500的一种示范性方法的流程图。仅仅为了清楚的目的，在图5(以及其它相关的图)中示出的示范性实施例将用于说明图10的流程图。将理解，尽管以下描述特定实例的处理步骤，但是可选实施也是可行的。而且，可以不按照示出的或是讨论的顺序实施各步骤，包括基本同时或以相反的顺序执行。
在框101中，提供分别为第一和第二材料的第一和第二衬底510和515。在框102中，在衬底510上制造第一类型的部件如电感器209。在框103中，在衬底515上制造第二类型的部件如晶体管205。在框104中，与第二衬底515相对地设置第一衬底510。例如，该设置通过将衬底510压向衬底515，并将衬底510接合到衬底515来实施。尤其，将衬底510压向衬底515，导电柱520与导电垫522接触，密封垫535与垫537接触。导电柱520的顺从材料在两个衬底压到一起时能使柱变形而不破碎或失败。而且密封垫535的顺从材料在衬底510和515压到一起时能使密封垫535变形而不破碎或失败。可接合衬底510和515同时将其压到一起。各种公知或将开发的接合技术、如热压接合或焊料接合可用于接合衬底510和515。
在一个实施例中，用于涂敷导电柱520和密封垫535的导电材料是金(Au)。在这种实施例中，在使用焊料接合来接合衬底510和515之前，将锡(Sn)层沉积在金涂覆的导电柱520和密封垫535上。然后，为了使用焊料接合来接合衬底510和515，将衬底510和515压到一起直到导电柱520和密封垫535与衬底515紧密接触，且加热集成电路500直到导电柱520和密封垫535上的金和锡材料开始熔融，使该材料扩散并粘合至衬底515。然后停止加热集成电路500，且使得衬底510和515冷却。随着集成电路500冷却，熔融的金和锡材料硬化，且硬化的材料形成了衬底515和导电柱520以及密封垫535之间的接合。如上所述，将锡引入到金涂覆的导电柱520和密封垫535有助于在焊料接合期间形成更强的接合。
导电柱520和密封垫535的顺从材料有助于确保导电柱520和密封垫535紧密接触衬底515。在这点上，导电柱520和密封垫535的顺从材料允许导电柱520和密封垫535变形直到导电柱520和密封垫535的整个外围与衬底515接触。作为实例，在导电柱520和密封垫535制造中的缺陷会导致在导电柱520接触垫522之前密封垫535接触垫537。在这种情况下，密封垫535变形以允许衬底510和515被进一步压合到一起，直到导电柱520与垫522紧密接触。相似地，导电柱520或部分密封垫535可变形以允许密封垫535的整个外围与垫537紧密接触。确保在接合期间导电柱520和垫522之间以及密封垫535与垫537之间的紧密接触有助于确保导电柱520在衬底510和515之间提供可靠的、低阻抗的导电性，以及密封垫535为腔540提供可靠的气密密封。
如果需要的话，在组装集成电路500之后，可薄化衬底515，以降低其厚度并为安装在该衬底上的部件提供更好的热消散。用于薄化衬底515的任何适合的制造技术、如背面研磨或抛光可用于薄化衬底515。在一个实施例中，衬底510提供足够的结构支撑，以便可以较少地考虑漏电流和机械集成度来薄化衬底515。
导电柱520和密封垫535中的任一个或两个不一定要形成在相同衬底510上。导电柱520和密封垫535中的任一个或两个可选地形成于衬底515上。在这种情况下，与垫537和522相似的垫可形成于衬底510上。然后，在接合期间，将导电柱520和/或密封垫535压向位于衬底510上的垫。
在一个示范性实施例中，密封垫535涂敷有材料如金或铜，其不仅密封了密封垫535而且是导电的。在这种实施例中，密封垫535提供了衬底510和515之间的电连接。如果需要的话，则除了导电柱520之外或代替导电柱520，密封垫535可在两个衬底上制造的电路部件之间提供电连接。在这种实施例中，不必须形成导电柱520。
注意图5，其示出了由图10描述的方法的一种示范性实施。尤其，参考框104，两个部件包含在当第一和第二衬底相互接合时所形成的腔540的内部。
进一步参考图10的框104，第一材料比第二材料更易于和有关第一类型部件的一个或多个方面兼容。例如，在该衬底的表面上制造无源器件时第一材料更兼容。此外，例如由于与第一类型部件相关的降低的寄生电容，第一材料提供更好的性能。相反地，第二材料比第一材料更易于和有关第二类型部件的一个或多个方面兼容。例如，第二材料对于制造有源部件如晶体管205更兼容。第二材料还可提供比第二部件更好的性能。
虽然上述实例涉及到在第一衬底上制造无源部件和在第二衬底上制造有源部件，但是将理解，还可以除了示范性部件之外或代替示范性部件，在一个或两个衬底上制造有源和无源的其它部件。
列出本发明的上述实施例仅仅为了清楚理解本发明的精神。可作出很多变形和修改而在实质上不偏离本发明。在此所有这种修改和变形都包括在本公开的范围内。

Claims (10)

1.一种集成电路(500)，包括：
第一衬底(510)，其具有制造于其上的第一类型的部件，该第一衬底包括第一材料；
第二衬底(515)，其与第一衬底相对设置，该第二衬底具有制造于其上的第二类型的部件，该第二衬底包括第二材料；和
电连接(520)，在所述各部件之间，其中：
第一材料与第一类型部件的(a)制造和(b)性能中的至少一种具有比第二材料更好的兼容性；和
第二材料与第二类型部件的(a)制造和(b)性能中的至少一种具有比第一材料更好的兼容性。
2.根据权利要求1的集成电路，其中：
第一类型的部件是无源部件(209)；和
第二类型的部件是有源部件(205)。
3.根据权利要求1的集成电路，其中第一材料具有大于或等于1kohm-cm的电阻率。
4.根据权利要求1的集成电路，其中第二材料具有小于100ohm-cm的电阻率。
5.根据权利要求1的集成电路，其中：
第一衬底和第二衬底相互接合以限定腔(540)；和
所述部件位于该腔中。
6.一种制造集成电路的方法，该方法包括：
提供(101)包括第一材料的第一衬底；
提供(101)包括第二材料的第二衬底；
在第一衬底上制造(102)第一类型的部件；
在第二衬底上制造(103)第二类型的部件；
相互相对地设置(104)第一衬底和第二衬底；和
在所述部件之间建立(104)电连接，其中：
第一材料比第二材料更易于与第一类型部件的(a)制造和(b)性能中的至少一个兼容；和
第二材料比第一材料更易于与第二类型部件的(a)制造和(b)性能中的至少一个兼容。
7.根据权利要求6的方法，其中：
第一类型的部件是有源部件和无源部件中的一种；和
第二类型的部件是有源部件。
8.根据权利要求6的方法，其中：
所述提供包括提供第一晶片和提供第二晶片，第一衬底构成该第一晶片的一部分，第二衬底构成该第二晶片的一部分；和
将所述制造、所述设置和所述建立应用到晶片，以制作多于一个的集成电路。
9.根据权利要求6的方法，其中：
制造第一类型部件包括第一处理；和
制造第二类型部件包括第二处理。
10.根据权利要求9的方法，其中第一处理和第二处理包括不兼容的操作。
CN2005800020930A 2004-10-29 2005-09-28 集成电路的封装及制造 Expired - Fee Related CN1910971B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/976,750 2004-10-29
US10/976,750 US7274050B2 (en) 2004-10-29 2004-10-29 Packaging and manufacturing of an integrated circuit
PCT/US2005/034624 WO2006049751A1 (en) 2004-10-29 2005-09-28 Packaging and manufacturing of an integrated circuit

Publications (2)

Publication Number Publication Date
CN1910971A true CN1910971A (zh) 2007-02-07
CN1910971B CN1910971B (zh) 2013-05-01

Family

ID=36262573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800020930A Expired - Fee Related CN1910971B (zh) 2004-10-29 2005-09-28 集成电路的封装及制造

Country Status (6)

Country Link
US (1) US7274050B2 (zh)
EP (1) EP1806036A4 (zh)
JP (1) JP5001163B2 (zh)
KR (1) KR100873276B1 (zh)
CN (1) CN1910971B (zh)
WO (1) WO2006049751A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111116A (zh) * 2010-11-24 2011-06-29 张�浩 整合的晶圆级别封装体
CN102376664A (zh) * 2010-08-09 2012-03-14 三菱电机株式会社 半导体装置、半导体电路基板以及半导体电路基板的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070004079A1 (en) * 2005-06-30 2007-01-04 Geefay Frank S Method for making contact through via contact to an offset contactor inside a cap for the wafer level packaging of FBAR chips
US20080164606A1 (en) * 2007-01-08 2008-07-10 Christoffer Graae Greisen Spacers for wafer bonding
GB2449647B (en) 2007-05-29 2010-01-13 Fortium Technologies Ltd Optical discs
JP5169985B2 (ja) * 2009-05-12 2013-03-27 富士ゼロックス株式会社 半導体装置
US8018027B2 (en) * 2009-10-30 2011-09-13 Murata Manufacturing Co., Ltd. Flip-bonded dual-substrate inductor, flip-bonded dual-substrate inductor, and integrated passive device including a flip-bonded dual-substrate inductor
JP6342033B2 (ja) * 2010-06-30 2018-06-13 キヤノン株式会社 固体撮像装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631400A (en) 1984-01-20 1986-12-23 California Institute Of Technology Correlating optical motion detector
JPS6189657A (ja) * 1984-10-08 1986-05-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
FR2634616B1 (fr) 1988-07-20 1995-08-25 Matra Procede de montage de micro-composants electroniques sur un support et produit realisable par le procede
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
US5682064A (en) 1993-08-16 1997-10-28 Micron Technology, Inc. Repairable wafer scale integration system
JP3688335B2 (ja) * 1995-03-28 2005-08-24 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法ならびに半導体ウエハ
US5825092A (en) * 1996-05-20 1998-10-20 Harris Corporation Integrated circuit with an air bridge having a lid
US5778523A (en) 1996-11-08 1998-07-14 W. L. Gore & Associates, Inc. Method for controlling warp of electronic assemblies by use of package stiffener
FR2780200B1 (fr) * 1998-06-22 2003-09-05 Commissariat Energie Atomique Dispositif et procede de formation d'un dispositif presentant une cavite a atmosphere controlee
US6693698B2 (en) * 1998-07-22 2004-02-17 Koninklijke Philips Electronics N.V. Display device
US6118181A (en) * 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers
US6090687A (en) * 1998-07-29 2000-07-18 Agilent Technolgies, Inc. System and method for bonding and sealing microfabricated wafers to form a single structure having a vacuum chamber therein
US6258626B1 (en) 2000-07-06 2001-07-10 Advanced Semiconductor Engineering, Inc. Method of making stacked chip package
US6462620B1 (en) * 2000-09-12 2002-10-08 Silicon Laboratories, Inc. RF power amplifier circuitry and method for amplifying signals
JP2002319658A (ja) * 2001-04-20 2002-10-31 Matsushita Electric Ind Co Ltd 半導体装置
US6713314B2 (en) * 2002-08-14 2004-03-30 Intel Corporation Hermetically packaging a microelectromechanical switch and a film bulk acoustic resonator
US20040140475A1 (en) * 2003-01-21 2004-07-22 United Test & Assembly Center Limited 3D MEMS/MOEMS package
JP2004356310A (ja) * 2003-05-28 2004-12-16 Mitsubishi Electric Corp 半導体高周波装置とその製造方法
US7183622B2 (en) * 2004-06-30 2007-02-27 Intel Corporation Module integrating MEMS and passive components
US7615833B2 (en) * 2004-07-13 2009-11-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Film bulk acoustic resonator package and method of fabricating same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102376664A (zh) * 2010-08-09 2012-03-14 三菱电机株式会社 半导体装置、半导体电路基板以及半导体电路基板的制造方法
CN102376664B (zh) * 2010-08-09 2015-05-06 三菱电机株式会社 半导体装置、半导体电路基板以及半导体电路基板的制造方法
CN102111116A (zh) * 2010-11-24 2011-06-29 张�浩 整合的晶圆级别封装体

Also Published As

Publication number Publication date
EP1806036A1 (en) 2007-07-11
JP5001163B2 (ja) 2012-08-15
KR20070083583A (ko) 2007-08-24
US20060094206A1 (en) 2006-05-04
KR100873276B1 (ko) 2008-12-11
WO2006049751A1 (en) 2006-05-11
JP2008518467A (ja) 2008-05-29
EP1806036A4 (en) 2009-08-05
CN1910971B (zh) 2013-05-01
US7274050B2 (en) 2007-09-25

Similar Documents

Publication Publication Date Title
CN1910971A (zh) 集成电路的封装及制造
TW533562B (en) Power transistor package with integrated flange for surface mount heat removal
US6566749B1 (en) Semiconductor die package with improved thermal and electrical performance
US8446003B2 (en) Semiconductor device including double-sided multi-electrode chip embedded in multilayer wiring substrate
US6472293B2 (en) Method for manufacturing an interconnect structure for stacked semiconductor device
US11127651B2 (en) High power module semiconductor package with multiple submodules
JP2009536458A (ja) 半導体モジュール及びその製造方法
US10051742B2 (en) Power module and manufacturing method thereof
US11388823B2 (en) Insulated metal substrate
US9117786B2 (en) Chip module, an insulation material and a method for fabricating a chip module
US20200194346A1 (en) Semiconductor die package including a one-body clip
CN111276447B (zh) 双侧冷却功率模块及其制造方法
US11830784B2 (en) Leadframe spacer for double-sided power module
JP2003086726A (ja) 高電力モノリシックマイクロ波集積回路パッケージ
US7453146B2 (en) High power MCM package with improved planarity and heat dissipation
US20030160322A1 (en) Monolithic microwave integrated circuit package having thermal via
TWM577178U (zh) 絕緣金屬基板
US7042053B2 (en) Semiconductor device with polymer insulation of some electrodes
US6846697B2 (en) Integrated circuit packages and the method for making the same
CN1277279C (zh) 具有低电感且电感波动小的高频电感器及其制造方法
WO2023145454A1 (ja) コンデンサ装置および半導体装置
US20230343694A1 (en) Packaging structure with embedded power chip and circuit board module having the same
US20220181291A1 (en) Method for Contacting and Packetising a Semiconductor Chip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: AVAGO TECHNOLOGIES GENERAL IP (SINGAPORE) CORPORAT

Effective date: 20130509

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130509

Address after: Singapore Singapore

Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: Singapore Singapore

Patentee before: Ava Technologies General IP (Singapore) Co., Ltd

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130501

Termination date: 20140928

EXPY Termination of patent right or utility model