CN1259703C - 改善硅外延层中晶格缺陷的半导体组件制造方法 - Google Patents
改善硅外延层中晶格缺陷的半导体组件制造方法 Download PDFInfo
- Publication number
- CN1259703C CN1259703C CN 02142169 CN02142169A CN1259703C CN 1259703 C CN1259703 C CN 1259703C CN 02142169 CN02142169 CN 02142169 CN 02142169 A CN02142169 A CN 02142169A CN 1259703 C CN1259703 C CN 1259703C
- Authority
- CN
- China
- Prior art keywords
- drain electrode
- metal
- source
- silicon
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种改善硅外延层中晶格缺陷的半导体组件制造方法，其是在一半导体基中形成隔离区域、栅极结构、源/漏极的轻掺杂区域、栅极间隙壁及源/漏极的重掺杂区域，并在硅外延层形成之前，先进行一去除金属杂质的快速热退火并清洗，完成后再于该栅极结构及源/漏极上成长硅外延层，以形成提升的源/漏极结构；最后进行自行对准金属硅化物的制造方法。本发明是可避免硅外延层于成长过程中产生晶格缺陷，并可降低组件的漏电流现象。
Description
技术领域
本发明是有关一种半导体制造方法技术，特别是关于一种包含提升的源/漏极(raised source/drain)和自行对准金属硅化物(self-aligned silicide，Salicide)制造方法，并可改善硅外延层中的晶格缺陷的半导体组件制造方法。
背景技术
半导体组件制造方法进入到深次微米制造方法，且集成电路的积集度愈来愈高时，源/漏极区域的面积亦等同缩小，但却会增加源/漏极端的接触电阻，而无法维持组件的高电流驱动能力，故为了降低组件电阻值及增加后续连接导线布局的方便性，自动对准金属硅化物技术已逐渐广泛应用在半导体制造方法中。然而组件的微小化更受限于浅金属硅化接面(Silicided junction)的应用，更易造成与浅接面漏电现象，因此，选择性硅磊晶技术用来制作提升的源/漏极的金氧半导体晶体管，以同时获得浅接面和金属硅化接面的应用所产生的漏电得到控制。
已知在制作提升的源/漏极和自行对准金属硅化物等组件的半导体制造方法步骤是参阅图1(a)至图1(c)所示。首先如图1(a)所示，在一半导体基底10中先形成有浅沟渠隔离区域(shallow trench isolation，STI)12及一晶体管栅极结构14，其是由一栅极氧化层142及一多晶硅层144组成；再以栅极结构14为掩模，进行较低能量的第一次离子注入，在半导体基底10中形成一源/漏极轻掺杂区域16；然后于栅极结构14侧壁形成栅极间隙壁18后，利用外延法(epitaxy)选择性的成长硅外延层20于源/漏极区表面，以形成提升的源/漏极结构；之后再进行较高能量的第二次离子注入形成源/漏极重掺杂区域22。
当晶体管栅极结构14及提升的源/漏极结构22均完成后，随即进行自行对准金属硅化物的制造方法，此时，如图1(b)所示，接续在半导体基底10上沉积一钛金属层24，利用氮离子对钛金属层24进行离子注入，以使部份的钛金属转变成氮化钛而形成氮化钛层26。接着，对该钛金属层24进行低温回火，以使其与下方的栅极结构14与源/漏极结构22上硅外延层20的硅反应成钛金属硅化物28。在形成钛金属硅化物28之后，利用湿蚀刻法去除氮化钛层26与部份未反应成钛金属硅化物28的钛金属层24，请参阅图1(c)所示，最后对此钛金属硅化物28进行高温回火，以降低钛金属硅化物28的电阻值。
然而，在上述已知的半导体制造方法步骤中，成长一硅外延层20于源/漏极22上而形成提升的源/漏极结构时，在此硅外延层20中极易有晶格缺陷(crystal defects)的产生；而在硅外延层20的晶格中所产生的缺陷是会造成浅接面组件中的漏电流(leakage current)现象，进而影响组件特性及其可靠度。
因此，本发明是在针对上述的困扰，提出一种改善硅外延层中晶格缺陷的半导体组件制造方法，以有效解决习知技术所存在的缺失。
发明内容
本发明的主要目的是在提供一种改善硅外延层中晶格缺陷的半导体组件制造方法，其是利用几道金属杂质(metallic impurities)的去除处理，以避免硅外延层于成长过程中产生晶格缺陷。
本发明的另一目的是在提供一种改善硅外延层中晶格缺陷的半导体组件制造方法，其是在降低组件的漏电流现象，以符合组件基本电性的需求。
本发明的另一目的是在提供一种改善硅外延层中晶格缺陷的半导体组件制造方法，其是可避免产生在浅接面中的漏电流现象，以确保组件特性及其可靠度，进而提高产品合格率。
为达到上述的目的，本发明是在一半导体基底中形成有浅沟渠隔离区域及一栅极结构，并以栅极结构为掩模，进行一低浓度的离子注入，形成源/漏极的轻掺杂区域；再于栅极结构侧壁形成有栅极间隙壁；接着进行快速热退火处理，以重整半导体基底表面的硅晶格并去除金属杂质，而后进行一去除金属杂质的清洗；在该栅极结构及源/漏极上选择性成长一硅外延层，以形成提升的源/漏极结构；并以栅极结构与栅极间隙壁为掩模，对半导体基底进行一高浓度离子注入，以形成源/漏极的重掺杂区域；最后即可继续进行自行对准金属硅化物的制造方法
本发明的另一实施态样是在上述栅极结构侧壁形成有栅极间隙壁之后，先进行一高浓度离子注入，以形成源/漏极的重掺杂区域；接续再如上所述依序进行金属杂质的去除处理、成长硅外延层以及制作自行对准金属硅化物等步骤。
以下通过具体实施例配合附图详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明：
图1(a)至图1(c)为习知制作半导体组件的各步骤构造剖视图。
图2(a)至图2(f)为本发明于制作半导体组件的各步骤构造剖视图。
图3(a)至图3(d)为本发明另一实施例的各步骤构造剖视图。
具体实施方式
已知技术在成长一硅外延层于源/漏极上而形成提升的源/漏极结构时，在此硅外延层中极易有晶格缺陷的产生；而本发明所提出的半导体组件制造方法是可解决该硅外延层中的晶格缺陷产生，以避免硅外延层于浅接面(shallowjunction)的漏电流现象。
图2(a)至图2(f)为本发明的一较佳实施例在制作半导体组件的各步骤构造剖视图；如图所示，本发明主要制作方法是包括有下列步骤：首先如图2(a)所示，提供一半导体基底30，在该半导体基底30中形成浅沟渠隔离区域(shallow trench isolation，STI)32，以用来隔绝半导体基底30中的主动组件及被动组件；于半导体基底30表面形成一晶体管栅极结构34，其是包含一栅极氧化层342及其上方的多晶硅层344；然后以栅极结构34为掩模，对半导体基底30进行一低浓度的离子注入，以便在半导体基底30内形成源/漏极轻掺杂(lightly doped)区域36；再于栅极结构34的二侧壁旁形成有栅极间隙壁38，其通常由下层的氧化硅层和上层的氮化物所组成(图中未示)。
接着，在该源/漏极轻掺杂区域36形成后，且于形成硅外延层之前，对图2(a)所示的组件结构进行快速热退火，以重整该半导体基底30表面的硅晶格并去除金属杂质，其中，该快速热退火是以大于摄氏750度的炉管进行回火，且在该炉管通有包含氢、氯的化合物或是氯化氢、反式1，2二氯乙烯(trans1，2-dichloroethene，Trans-LC)、三氯乙烷(Trichloroethane，TCA)或三氯乙烯(Trichloroethyene，TCE)等气体，以彻底清除包含金属离子在内的杂质。经过快速热退火处理后，再进行一去除金属杂质(metallic impurities)的清洗，将半导体基底30表面的杂质清洗干净，且金属杂质的清洗是利用氯化氢/过氧化氢/水的酸碱性溶液进行清洗。
完成金属杂质的处理之后，如图2(b)所示，利用外延法(epitaxy)，于一磊晶反应炉中且在大约摄氏800-900度(℃)的二氯硅烷(dichlorosilane，SiH2Cl2)及氯化氢(HCl)的环境中进行，以选择性的在栅极结构34及源/漏极结构40区域上分别成长一硅外延层42，其厚度是介于350埃至2000埃之间，以形成提升的源/漏极结构(raised source/drain structure)。然后再以该栅极结构34与栅极间隙壁38为掩模，对半导体基底30进行一高浓度的离子注入，以便在半导体基底30内形成源/漏极重掺杂区域40；而后进行一大约800℃的炉管回火或更高温(900℃)的快速快速热退火(rapid thermal anneal，RTA)，以便将半导体基底30表面因离子植入产生的非晶硅现象回火成原来的结晶状态。
在形成该硅外延层42及源/漏极重掺杂区域40之后，即可继续进行自行对准金属硅化物的制造方法，请参阅图2(c)所示，于该半导体基底30上先沉积一钛金属层44，然后对钛金属层44进行氮离子的注入，使表面的部份钛金属层44转变成氮化钛层46，如图2(d)所示。再对该半导体基底30进行快速热退火，使该钛金属层44与该栅极结构34与源/漏极结构40表面硅外延层42相接触的部份转变成钛金属硅化物48，如图2(e)所示。完成钛金属硅化物48的制作后，即可去除该氮化钛层46及未反应成金属硅化物48的该钛金属层44，如图2(f)所示，最后对金属硅化物48进行快速热退火处理，以降低钛金属硅化物48的电阻值。
另外，本发明除了上面所述的制造流程的外，更具有另一种不同的较佳实施例，如图3(a)所示，在一半导体基底30中形成浅沟渠隔离区域，且于半导体基底30表面形成一晶体管栅极结构34，其是包含一栅极氧化层342及其上方的多晶硅层344；并以栅极结构34为掩模，对半导体基底30进行一低浓度的离子注入，以形成源/漏极轻掺杂区域36；再于栅极结构34的二侧壁旁形成有栅极间隙壁38。接着，以该栅极结构34与栅极间隙壁38为掩模，对半导体基底30进行一高浓度的离子注入，如图3(b)所示，使其先在半导体基底30内形成源/漏极重掺杂区域40。
在于形成源/漏极重掺杂区域40后，且于形成硅外延层之前，对图3(b)所示的组件结构进行快速热退火，以重整该半导体基底30表面的硅晶格并去除金属杂质，而后再将半导体基底30表面的杂质清洗干净。完成金属杂质的处理之后，如图3(c)所示，利用外延法，选择性的在栅极结构34及源/漏极结构40区域上分别成长一硅外延层42，以形成提升的源/漏极结构。接着继续进行自行对准金属硅化物的制造方法，此部份的详细制作流程与内容是与前述图2(c)至图2(f)所示的制造方法与说明相同，故于此不再赘述，最后即可完成如图3(d)所示的半导体构造。
因此，本发明为改善硅外延层中晶格缺陷的问题，是在硅外延层成长之前，先利用至少二道金属杂质的去除处理，以避免硅外延层于成长过程中产生晶格缺陷，故可降低组件的漏电流现象，以符合组件基本电性的需求。再者，本发明是可有效避免产生在浅接面中的漏电流现象，以确保组件特性及其可靠度，进而提高产品的合格率。
以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施，当不能以之限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。
Claims (16)
1、一种改善硅外延层中晶格缺陷的半导体组件制造方法，其特征是包括下列步骤：
提供一半导体基底，其内是形成有隔离区域；
在该半导体基底上形成一栅极结构，包含一栅极氧化层及其上方的多晶硅层；
以该栅极结构为掩模，进行一低浓度的离子注入，在该半导体基底内形成源/漏极的轻掺杂区域；
于该栅极结构侧壁形成有栅极间隙壁；
进行快速热退火处理，以重整该半导体基底表面的硅晶格并去除金属杂质；
进行一去除金属杂质的清洗；
在该栅极结构及该源/漏极上成长一硅外延层，以形成提升的源/漏极结构；以及
以该栅极结构与栅极间隙壁为掩模，对该半导体基底进行一高浓度离子注入，以形成源/漏极的重掺杂区域；
进行自行对准金属硅化物的制造包含下列步骤：
于该半导体基底上沉积一钛金属层；
对该金属层进行氮离子的注入，使位于金属层上部的部份金属层转变成金属氮化物层；
对该半导体基底进行快速热退火，使与该栅极结构与源/漏极的硅外延层相接触的部份该金属层转变成金属硅化物；
去除该金属氮化物层及未反应成金属硅化物的该金属层；以及
对该金属硅化物进行快速热退火。
2、根据权利要求1所述的半导体组件制造方法，其特征是该隔离区域是为浅沟渠隔离区域。
3、根据权利要求1所述的半导体组件制造方法，其特征是在该轻掺杂区域形成后，且于形成硅外延层之前，该快速热退火是以大于摄氏750度的炉管回火，其中该炉管通有包含氢、氯的化合物或是氯化氢、反式1，2二氯乙烯、三氯乙烷、三氯乙烯气体，以彻底清除包含金属离子在内的杂质。
4、根据权利要求1所述的半导体组件制造方法，其特征是该金属杂质的清洗是利用氯化氢/过氧化氢/水的酸碱性溶液进行清洗。
5、根据权利要求1所述的半导体组件制造方法，其特征是该硅外延层的成长方法是利用外延法完成。
6、根据权利要求1所述的半导体组件制造方法，其特征是该硅外延层的厚度是介于350埃至2000埃之间。
7、根据权利要求1所述的半导体组件制造方法，其特征是该硅外延层的成长是于一外延反应炉中进行，并在摄氏800-900度的二氯硅烷及氯化氢的环境中进行。
8、根据权利要求1所述的半导体组件制造方法，其特征是该栅极间隙壁是包含氧化硅层和氮化硅层。
9、一种改善硅外延层中晶格缺陷的半导体组件制造方法，其特征是包括下列步骤：
提供一半导体基底，其内是形成有隔离区域；
在该半导体基底上形成一栅极结构，包含一栅极氧化层及其上方的多晶硅层；
以该栅极结构为掩模，进行一低浓度的离子注入，在该半导体基底内形成源/漏极的轻掺杂区域；
于该栅极结构侧壁形成有栅极间隙壁；
以该栅极结构与栅极间隙壁为掩模，对该半导体基底进行一高浓度离子注入，以形成源/漏极的重掺杂区域；
进行快速热退火处理，以重整该半导体基底表面的硅晶格并去除金属杂质；
进行一去除金属杂质的清洗；以及
在该栅极结构及该源/漏极上成长一硅外延层，以形成提升的源/漏极结构；
进行自行对准金属硅化物的制造，包含下列步骤：
于该半导体基底上沉积一钛金属层；
对该金属层进行氮离子的注入，使位于金属层上部的部份金属层转变成金属氮化物层；
对该半导体基底进行快速热退火，使与该栅极结构与源/漏极的硅外延层相接触的部份该金属层转变成金属硅化物；
去除该金属氮化物层及未反应成金属硅化物的该金属层；以及
对该金属硅化物进行快速热退火。
10、根据权利要求9所述的半导体组件制造方法，其特征是该隔离区域是为浅沟渠隔离区域。
11、根据权利要求9所述的半导体组件制造方法，其特征是在该轻掺杂区域形成后，且于形成硅外延层之前，该快速热退火是以大于摄氏750度的炉管回火，其中该炉管通有包含氢、氯的化合物或是氯化氢、反式1，2二氯乙烯、三氯乙烷、三氯乙烯气体，以彻底清除包含金属离子在内的杂质。
12、根据权利要求9所述的半导体组件制造方法，其特征是该金属杂质的清洗是利用氯化氢/过氧化氢/水的酸碱性溶液进行清洗。
13、根据权利要求9所述的半导体组件制造方法，其特征是该硅外延层的成长方法是利用外延法完成。
14、根据权利要求9所述的半导体组件制造方法，其特征是该硅外延层的厚度是介于350埃至2000埃之间。
15、根据权利要求9所述的半导体组件制造方法，其特征是该硅外延层的成长是于一外延反应炉中进行，并在摄氏800-900度的二氯硅烷及氯化氢的环境中进行。
16、根据权利要求9所述的半导体组件制造方法，其特征是该栅极间隙壁是包含氧化硅层和氮化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02142169 CN1259703C (zh) | 2002-08-29 | 2002-08-29 | 改善硅外延层中晶格缺陷的半导体组件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02142169 CN1259703C (zh) | 2002-08-29 | 2002-08-29 | 改善硅外延层中晶格缺陷的半导体组件制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1479356A CN1479356A (zh) | 2004-03-03 |
| CN1259703C true CN1259703C (zh) | 2006-06-14 |
Family
ID=34147968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02142169 Expired - Fee Related CN1259703C (zh) | 2002-08-29 | 2002-08-29 | 改善硅外延层中晶格缺陷的半导体组件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1259703C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8686490B2 (en) * | 2006-12-20 | 2014-04-01 | Sandisk Corporation | Electron blocking layers for electronic devices |
| US9472423B2 (en) * | 2007-10-30 | 2016-10-18 | Synopsys, Inc. | Method for suppressing lattice defects in a semiconductor substrate |
| CN102456557A (zh) * | 2010-10-18 | 2012-05-16 | 中芯国际集成电路制造(上海)有限公司 | 金属硅化物的形成方法 |
| CN103311099B (zh) * | 2013-06-04 | 2015-12-02 | 上海华力微电子有限公司 | 降低激光峰值退火工艺缺陷的方法 |
| CN109950316B (zh) * | 2019-03-26 | 2020-03-20 | 湘潭大学 | 一种氧化铪基铁电栅场效应晶体管及其制备方法 |
-
2002
- 2002-08-29 CN CN 02142169 patent/CN1259703C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1479356A (zh) | 2004-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8304318B2 (en) | Methods of fabricating MOS transistors having recesses with elevated source/drain regions | |
| US7855126B2 (en) | Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same | |
| US5994240A (en) | Method for cleaning semiconductor wafers | |
| US6858532B2 (en) | Low defect pre-emitter and pre-base oxide etch for bipolar transistors and related tooling | |
| KR100678468B1 (ko) | 반도체 기판의 인-시츄 세정방법 및 이를 채택하는 반도체소자의 제조방법 | |
| US6627488B2 (en) | Method for fabricating a semiconductor device using a damascene process | |
| CN100359639C (zh) | 半导体器件和晶体管的制造方法 | |
| KR100637690B1 (ko) | 고상에피택시 방식을 이용한 반도체소자 및 그의 제조 방법 | |
| KR100637101B1 (ko) | 에피택셜 스택과 금속층의 이중 구조로 된 콘택플러그를구비하는 반도체소자 및 그의 제조 방법 | |
| KR100390919B1 (ko) | 반도체소자의 제조방법 | |
| KR100680946B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100430404B1 (ko) | 구조 선택적 에피택시얼 성장 기술 및 선택적 실리콘 식각기술을 사용한 단결정 실리콘 패턴 형성 방법 | |
| CN1259703C (zh) | 改善硅外延层中晶格缺陷的半导体组件制造方法 | |
| CN1484285A (zh) | 形成自行对准金属硅化物的方法 | |
| JP2005079134A (ja) | 半導体基板およびその製造方法 | |
| JP2701793B2 (ja) | 半導体装置の製造方法 | |
| KR100717811B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR100353526B1 (ko) | 반도체 소자의 제조방법 | |
| TWI220568B (en) | Semiconductor manufacturing process for improving crystal defect in epitaxy layer | |
| CN1484297A (zh) | 改善深次微米晶体管的电阻及漏电现象的半导体组件制造工艺 | |
| KR100955924B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100480898B1 (ko) | 반도체 소자의 제조방법 | |
| KR100716653B1 (ko) | 고상에피택시 방법을 이용한 반도체소자의 콘택 형성 방법 | |
| JPH10229187A (ja) | 半導体装置及びその製造方法 | |
| KR20050002486A (ko) | 반도체 소자의 콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060614 Termination date: 20100829 |