CN1484285A - 形成自行对准金属硅化物的方法 - Google Patents

形成自行对准金属硅化物的方法 Download PDF

Info

Publication number
CN1484285A
CN1484285A CNA021427054A CN02142705A CN1484285A CN 1484285 A CN1484285 A CN 1484285A CN A021427054 A CNA021427054 A CN A021427054A CN 02142705 A CN02142705 A CN 02142705A CN 1484285 A CN1484285 A CN 1484285A
Authority
CN
China
Prior art keywords
metal
metal silicide
layer
voluntarily
aimed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA021427054A
Other languages
English (en)
Other versions
CN1270362C (zh
Inventor
高荣正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN 02142705 priority Critical patent/CN1270362C/zh
Publication of CN1484285A publication Critical patent/CN1484285A/zh
Application granted granted Critical
Publication of CN1270362C publication Critical patent/CN1270362C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明是提出一种形成自行对准金属硅化物的方法，其是在一半导体基底上形成有隔离区域、晶体管栅极结构及一轻掺杂源/漏极区域；再于栅极结构侧壁形成有栅极间隙壁，其是包含氧化硅层及其上的氮化硅层，而后再形成重掺杂源/漏极区域；接着在后续进行自行对准金属硅化物的制程中，在热回火形成金属硅化物之前，于金属层上再形成一阻障层。本发明是利用该栅极间隙壁的氮化硅层及该阻障层来分别隔绝硅原子及氧原子扩散至栅极间隙壁的侧壁上，故可避免短路现象发生，并保持组件特性。

Description

形成自行对准金属硅化物的方法
技术领域
本发明是有关一种形成自行对准金属硅化物(Self-aligned Silicide，SALICIDE)的方法，特别是关于一种可避免因栅极间隙壁所造成的短路现象的形成自行对准金属硅化物的方法。
背景技术
当半导体组件的生产进入到深次微米制程，且集成电路的积集度愈来愈高，组件的尺寸愈来愈小，使得栅极与源/漏极区域的面积亦等同缩小，而为了降低组件串接电阻值、减少金属接触窗数目及增加后续连接导线布局(Layout)的方便性，进而缩小整个组件摆列面积，自动对准金属硅化物技术的使用已逐渐广泛应用在半导体制程中。
在深次微米的半导体制程中，已知技术在形成自行对准金属硅化物的制程步骤如图1(a)至图1(c)所示。首先，如图1(a)所示，在一半导体基底10中是已依序形成有浅沟渠隔离区域12、晶体管栅极结构14、轻掺杂源/漏极区域16、栅极间隙壁(spacer)18及重掺杂源/漏极区域20等组件；当晶体管的主动组件均完成后，即可进行自行对准金属硅化物的制作。此时，在半导体基底10上先沉积一层200至600微米钛金属层22，如图1(b)所示，然后，对该钛金属层22进行第一次快速回火(RTA)，使钛金属层22与下方的栅极结构14与源/漏极区域20上的硅反应生成钛金属硅化物(TiSix)24。在形成钛金属硅化物24之后，利用湿蚀刻法的化学溶液去除部份未反应成钛金属硅化物的钛金属层22或反应后残留的氧化钛，如图1(c)所示，只留下金属硅化物24于栅极结构14与源/漏极区域20上；最后对此钛金属硅化物24进行第一次快速回火处理，以降低钛金属硅化物24的电阻值，如此即可得到完整的自行对准金属硅化物。
在整个自行对准金属硅化物的制程中，是牵涉到半导体基底的硅表面自生氧化硅的清除，金属薄膜的沉积技术，两次快速回火处理的温度、时间、气氛控制及选择性蚀刻溶液的清除效果等，均会影响到整个制程的成功与否。然而，在上述的习知制程中，栅极结构或源/漏极区域的硅原子是会扩散到栅极间隙壁上而形成如硅化钛(TiSi2)的金属硅化物，或氧原子因高温扩散经过钛金属层到栅极间隙壁的侧壁上形成导电的氧化钛，抑或是因为自行对准金属硅化反应(salicidation)的温度不当造成钛金属与二氧化硅反应产生硅化钛等的各种其它原因；由于此些因素，将造成栅极结构到源/漏极区域之间的栅极间隙壁的侧壁上形成导电不纯物，且此导电不纯物是无法用选择性化学溶液去除，因而造成栅极结构与源/漏极区域间的短路(bridging)现象，进而导致组件失效。
因此，本发明是在针对上述的习知缺失，提出一种较佳的自行对准金属硅化物的形成步骤，以解决在栅极间隙壁上所造成的短路现象。
发明内容
本发明的主要目的是在提供一种形成自行对准金属硅化物的方法，其是可避免栅极间隙壁上的导电不纯物所造成的栅极与源/漏极区域间发生短路的现象。
本发明的另一目的是在提供一种形成自行对准金属硅化物的方法，其是可阻绝导电不纯物形成于间隙壁的侧壁上，故可保持组件特性，而不会造成组件失效。
为达到上述的目的，本发明是在一半导体基底上形成有隔离区域、晶体管栅极结构及一轻掺杂源/漏极区域；再于栅极结构侧壁形成有栅极间隙壁，其是包含下层的氧化硅层及上层的氮化硅层，并以栅极结构与栅极间隙壁为屏蔽，形成重掺杂源/漏极区域；经过热回火处理之后，在半导体基底上依序形成一金属层及一阻障层；进行一热回火处理使栅极结构与源/漏极区域上形成金属硅化物，最后去除该阻障层及未反应的金属层，并对该金属硅化物进行热回火处理。
以下通过具体实施例配合附图详加说明，当更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1(a)至图1(c)为已知制作自行对准金属硅化物的各步骤构造剖视图。
图2(a)至图2(d)为本发明制作自行对准金属硅化物的各步骤构造剖视图。
具体实施方式
在习知制作自行对准金属硅化物的制程中，极易造成栅极结构到源/漏极区域之间的栅极间隙壁侧壁上有导电的不存物，其是会造成短路现象，导致组件失效，而本发明所提出的方法是可有效克服习知技术的该等缺失。
图2(a)至图2(d)分别为本发明的较佳实施例在制作自行对准金属硅化物的各步骤构造剖视图。首先，如图2(a)所示，在一半导体基底30中先形成浅沟渠隔离区域(shallow trench isolation，STI)32，以用来隔绝半导体基底30中的主动组件及被动组件；再于半导体基底30表面形成一晶体管栅极结构34，其是由一栅极氧化层342及其上方的多晶硅层344所组成；然后以栅极结构34为屏蔽，对半导体基底30进行一低浓度的第一次离子布植，使其在半导体基底30内形成轻掺杂源/漏极区域36；再于栅极结构34的二侧壁旁形成有栅极间隙壁38，其是由下层的氧化硅层382及上层的氮化硅层384所组成。
其中，形成该栅极间隙壁38的方式，是以化学气相沉积方式在该半导体基底上先沉积一氧化硅层后(图中未示)，再沉积一氮化硅层于该氧化硅层上；然后利用反应性离子蚀刻(Reactive Ion Etch，RIE)的干蚀刻技术对该半导体基底进行一全面性蚀刻，直至去除该栅极结构及源/漏极区域上的该氮化硅层及氧化硅层为止，仅留下在栅极结构34侧壁的部份该氮化硅层384及氧化硅层382，以作为该栅极间隙壁38。
在形成栅极间隙壁38之后，再以栅极结构34与栅极间隙壁38为屏蔽，对该半导体基底30进行一较高浓度的第二离子布植，以便在该半导体基底30内形成重掺杂源/漏极区域40；随即进行热回火处理，以重整该半导体基底30表面包含源/漏极区域40在内的硅原子，使的恢复成原有的晶格结构；随后即可进行自行对准金属硅化物的制程。
接着参考图2(b)所示，利用化学气相沉积方式或金属溅镀(sputter)方式，在半导体基底30表面形成一钛金属层42，本实施例是以钛金属作为较佳材质，除此之外，亦可以钴金属，或是其它可行的金属材质取代的。接着，在该钛金属层42表面形成一氮化钛阻障层44，如图2(c)所示，若该钛金属层42是以化学气相沉积方式所形成者，氮化钛阻障层44的形成方式是为对该钛金属层42进行一氮离子布值，以使部分的钛金属层42转变成该氮化钛阻障层44；若钛金属层42是以金属溅镀方式所形成者，则在形成钛金属层42时，同时于溅镀真空室中通入含有氮气的混合气体，例如氩/氮(Ar/N2)混合气体，使部分的钛金属层42转变成该氮化钛阻障层44。
继续如图2(c)所示，利用一温度大于500℃的快速回火(RTP)制程，对该半导体基底30进行热回火处理，使钛金属层42与该栅极结构34与源/漏极区域40相接触的部份转变成钛金属硅化物46。然后，利用湿蚀刻技术去除未反应成钛金属硅化物46的该钛金属层42及其上的氮化钛阻障层44，即可得到如图2(d)所示的构造；最后，以一温度大于700℃的快速回火制程对该钛金属硅化物46进行高温热回火处理，以降低钛金属硅化物46的电阻值。
其中，该栅极间隙壁38上的氮化硅层384是可作为阻绝的用，阻止硅原子从栅极结构34上多晶硅层344和源/漏极区域40扩散至栅极间隙壁38的侧壁上，防止栅极间隙壁38上形成导电的硅化钛(TiSi2)。另一方面，在钛金属层42上直接形成的氮化钛阻障层44一具有阻挡作用，阻止氧原子于第一次高温热回火时，扩散至栅极间隙壁38侧壁上而形成导电的不纯物，例如氧化钛等。由于这些导电不纯物无法由湿蚀刻等方式去除，所以本发明利用栅极间隙壁38的氮化硅层384及氮化钛阻障层44来阻绝导电不纯物的形成。
因此，本发明是可有效阻绝导电不纯物形成于栅极间隙壁的侧壁上，故可避免栅极结构与源/漏极区域间发生短路的现象，并同时保持组件特性，而不会造成任何组件失效。
以上所述的实施例仅是为说明本发明的技术思想及特点，其目的在使熟习此项技艺的人士能够了解本发明的内容并据以实施，当不能以之限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的专利范围内。

Claims (13)

1、一种形成自行对准金属硅化物的方法，其特征是包括下列步骤：
提供一半导体基底，其内是形成有隔离区域；
在该半导体基底上形成一晶体管栅极结构，包含一栅氧化层及其上方的多晶硅层；
以该栅极结构为屏蔽，进行一低浓度的离子布植，在该半导体基底内形成轻掺杂源/漏极区域；
于该栅极结构侧壁形成有栅极间隙壁，包含下层的氧化硅层及上层的氮化硅层；
以该栅极结构与栅极间隙壁为屏蔽，对该半导体基底进行一高浓度离子布植，以形成重掺杂源/漏极区域；
进行热回火处理，以重整该半导体基底表面的硅原子；
于该半导体基底上形成一金属层；
形成一阻障层于该金属层表面；
对该半导体基底进行热回火处理，使该金属层与该栅极结构与源/漏极区域相接触部份转变成金属硅化物；
去除该阻障层及未反应成金属硅化物的该金属层；以及对该金属硅化物进行热回火处理。
2、根据权利要求1所述的形成自行对准金属硅化物的方法，其特征是形成该栅极间隙壁的方法是包括下列步骤：
在该半导体基底上沉积一氧化硅层；
再沉积一氮化硅层于该氧化硅层上；以及对该半导体基底进行一全面性蚀刻，去除该栅极结构及源/漏极区域上的该氮化硅层及氧化硅层，以留下该栅极结构侧壁的部份该氮化硅层及氧化硅层，以作为该栅极间隙壁。
3、根据权利要求2所述的形成自行对准金属硅化物的方法，其特征是该氧化硅层及氮化硅层是利用化学气相沉积方式沉积在该半导体基底上。
4、根据权利要求2所述的形成自行对准金属硅化物的方法，其特征是去除该栅极结构及源/漏极区域上的该氮化硅层及氧化硅层的步骤是利用反应性离子蚀刻的干蚀刻技术对该半导体基底进行一全面性蚀刻。
5、根据权利要求1所述的形成自行对准金属硅化物的方法，其特征是该金属层的材质是可为钛金属、钴金属，或是其它可行的金属材质。
6、根据权利要求1所述的形成自行对准金属硅化物的方法，其特征是形成该金属层的步骤是利用金属溅镀方式形成。
7、根据权利要求1所述的形成自行对准金属硅化物的方法，其特征是形成该金属层的步骤是利用化学气相沉积方式形成。
8、根据权利要求1所述的形成自行对准金属硅化物的方法，其特征是该阻障层是由一氮化金属层所构成。
9、根据权利要求8所述的形成自行对准金属硅化物的方法，其特征是该氮化金属层的形成方式是为对该金属层进行一氮离子布值，以使部分的该金属层转变成该氮化金属层。
10、根据权利要求8所述的形成自行对准金属硅化物的方法，其特征是该氮化金属层的形成方式是在形成该金属层时，同时于真空室中通入含有氮气的混合气体，使部分的该金属层转变成该氮化金属层。
11、根据权利要求10所述的形成自行对准金属硅化物的方法，其特征是该混合气体是为氩/氮(Ar/N2)混合气体。
12、根据权利要求1所述的形成自行对准金属硅化物的方法，其特征是形成金属硅化物的热回火处理步骤是为一温度大于500℃的快速回火制程。
13、根据权利要求1所述的形成自行对准金属硅化物的方法，其特征是对该金属硅化物进行热回火处理的步骤是为一温度大于700℃的快速回火制程。
CN 02142705 2002-09-18 2002-09-18 形成自行对准金属硅化物的方法 Expired - Fee Related CN1270362C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 02142705 CN1270362C (zh) 2002-09-18 2002-09-18 形成自行对准金属硅化物的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 02142705 CN1270362C (zh) 2002-09-18 2002-09-18 形成自行对准金属硅化物的方法

Publications (2)

Publication Number Publication Date
CN1484285A true CN1484285A (zh) 2004-03-24
CN1270362C CN1270362C (zh) 2006-08-16

Family

ID=34148091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 02142705 Expired - Fee Related CN1270362C (zh) 2002-09-18 2002-09-18 形成自行对准金属硅化物的方法

Country Status (1)

Country Link
CN (1) CN1270362C (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100346454C (zh) * 2004-04-22 2007-10-31 复旦大学 一种硅基器件的金属化接触层结构的制备方法
CN100370585C (zh) * 2004-04-12 2008-02-20 株式会社爱发科 隔离膜的形成方法及电极膜的形成方法
CN100452324C (zh) * 2005-11-08 2009-01-14 上海华虹Nec电子有限公司 一种自对准难熔金属硅化合物阻挡层的刻蚀方法
US7704817B2 (en) 2005-12-13 2010-04-27 Dongbu Hitek Co., Ltd. Method for manufacturing semiconductor device
US7847847B2 (en) 2005-01-27 2010-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for CMOS image sensor with a plurality of capacitors
CN102446771A (zh) * 2011-11-11 2012-05-09 上海华力微电子有限公司 一种减小mos io器件gidl效应的方法
CN102456554A (zh) * 2011-11-11 2012-05-16 上海华力微电子有限公司 一种减小mos io器件gidl效应的方法
CN102543735A (zh) * 2010-12-10 2012-07-04 武汉新芯集成电路制造有限公司 自对准阻挡层形成方法
CN102569089A (zh) * 2010-12-30 2012-07-11 中芯国际集成电路制造(北京)有限公司 半导体器件的形成方法
CN101197264B (zh) * 2007-12-25 2013-01-09 上海集成电路研发中心有限公司 L型边墙的形成方法
CN104517850A (zh) * 2013-09-30 2015-04-15 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100370585C (zh) * 2004-04-12 2008-02-20 株式会社爱发科 隔离膜的形成方法及电极膜的形成方法
CN100346454C (zh) * 2004-04-22 2007-10-31 复旦大学 一种硅基器件的金属化接触层结构的制备方法
US7847847B2 (en) 2005-01-27 2010-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for CMOS image sensor with a plurality of capacitors
CN100452324C (zh) * 2005-11-08 2009-01-14 上海华虹Nec电子有限公司 一种自对准难熔金属硅化合物阻挡层的刻蚀方法
US7704817B2 (en) 2005-12-13 2010-04-27 Dongbu Hitek Co., Ltd. Method for manufacturing semiconductor device
CN101197264B (zh) * 2007-12-25 2013-01-09 上海集成电路研发中心有限公司 L型边墙的形成方法
CN102543735A (zh) * 2010-12-10 2012-07-04 武汉新芯集成电路制造有限公司 自对准阻挡层形成方法
CN102543735B (zh) * 2010-12-10 2015-03-18 武汉新芯集成电路制造有限公司 自对准阻挡层形成方法
CN102569089A (zh) * 2010-12-30 2012-07-11 中芯国际集成电路制造(北京)有限公司 半导体器件的形成方法
CN102456554A (zh) * 2011-11-11 2012-05-16 上海华力微电子有限公司 一种减小mos io器件gidl效应的方法
CN102446771A (zh) * 2011-11-11 2012-05-09 上海华力微电子有限公司 一种减小mos io器件gidl效应的方法
CN104517850A (zh) * 2013-09-30 2015-04-15 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN104517850B (zh) * 2013-09-30 2018-02-16 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法

Also Published As

Publication number Publication date
CN1270362C (zh) 2006-08-16

Similar Documents

Publication Publication Date Title
US5047367A (en) Process for formation of a self aligned titanium nitride/cobalt silicide bilayer
US5196360A (en) Methods for inhibiting outgrowth of silicide in self-aligned silicide process
US5795808A (en) Method for forming shallow junction for semiconductor device
US6127249A (en) Metal silicidation methods and methods for using same
US6943110B1 (en) Wafer processing apparatus and methods for depositing cobalt silicide
US6091152A (en) Semiconductor device and method for fabricating the same
JP2002050759A (ja) 金属ゲートを有するｍｏｓｆｅｔ素子の製造方法
US5492854A (en) Method of manufacturing semiconductor device
CN1270362C (zh) 形成自行对准金属硅化物的方法
US6514859B1 (en) Method of salicide formation with a double gate silicide
US7399701B2 (en) Semiconductor device manufacturing method including forming a metal silicide layer on an indium-containing layer
US6121138A (en) Collimated deposition of titanium onto a substantially vertical nitride spacer sidewall to prevent silicide bridging
US6583016B1 (en) Doped spacer liner for improved transistor performance
US5966607A (en) Metal salicide process employing ion metal plasma deposition
US6765269B2 (en) Conformal surface silicide strap on spacer and method of making same
US5893751A (en) Self-aligned silicide manufacturing method
US6627527B1 (en) Method to reduce metal silicide void formation
GB2328078A (en) Method of making a self-aligned silicide
US6211048B1 (en) Method of reducing salicide lateral growth
US6387786B1 (en) Method of salicide formation by siliciding a gate area prior to siliciding a source and drain area
CN1219316C (zh) 可改善接面电性特性的自行对准金属硅化物的制造方法
KR20030002757A (ko) 코발트 실리사이드 에피텍시층 형성 방법
KR950006974B1 (ko) 반도체장치의 제조방법
US20080061385A1 (en) Manufacturing method of a semiconductor device
CN1484297A (zh) 改善深次微米晶体管的电阻及漏电现象的半导体组件制造工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060816

Termination date: 20100918