CN1256769A - 将处理器连接到asic的方法和装置 - Google Patents

将处理器连接到asic的方法和装置 Download PDF

Info

Publication number
CN1256769A
CN1256769A CN98805140A CN98805140A CN1256769A CN 1256769 A CN1256769 A CN 1256769A CN 98805140 A CN98805140 A CN 98805140A CN 98805140 A CN98805140 A CN 98805140A CN 1256769 A CN1256769 A CN 1256769A
Authority
CN
China
Prior art keywords
signal
asic
processor
read
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98805140A
Other languages
English (en)
Inventor
奥利·皮莱南
阿奇·哈普南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Networks Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Networks Oy filed Critical Nokia Networks Oy
Publication of CN1256769A publication Critical patent/CN1256769A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol

Abstract

本发明涉及一种将处理器连接到ASIC的方法和设备。在该设备中,处理器生成从ASIC读取数据和将数据写入ASIC时使用的控制信号。该设备包括从处理器接收控制信号,根据接收的信号生成读和写信号的装置(10)。装置(10)由根据接收的信号改变其状态的异步状态机来实现。装置(10)状态的改变不需要同步时钟信号。

Description

将处理器连接到ASIC的方法和装置
本发明包括一种将处理器连接到ASIC的方法，在该方法中，处理器生成从ASIC读取数据和将数据写入ASIC时使用的控制信号，在该方法中，接收处理器所生成的控制信号，根据接收的控制信号生成读和写信号。
本发明也包括一种将处理器连接到ASIC的设备，该处理器生成从ASIC读取数据和将数据写入ASIC时使用的控制信号，该设备包括从处理器接收控制信号，根据接收的控制信号生成读和写信号的装置。
在电子设备中，使用了一种处理器环境，其中将处理器集成到某个外部处理或部件，例如ASIC(应用特定集成电路)。通过不同的输入和输出电路，例如触发器，来实现集成。集成还包括传送信号的不同类型的总线结构。传送的信号可以包括例如数据、控制或状态信号。
在该处理器环境中，信号通常在以同步或异步模式工作的多个不同部件中处理。不同部件中的处理要求部件的互连。但是，部件的互连不是一项简单的工作，因为信号通常要求精确的定时。例如ASIC到数字DPS处理器中数据总线的连接会引起定时问题，因而使得信号的传输和处理复杂化。在部件的互连过程中，必须将例如通信频率、控制信号、总线结构和不同信号值考虑在内。尤其是部件的高频操作会导致信号定时的问题。
处理器的数据总线由不同控制信号控制。通过所述控制信号将数据写入数据总线和从数据总线读取数据。对控制信号进行非常精确的定时相当重要，它使得操作可以在所需时刻进行。但是，生成和定时控制信号非常困难。定时问题已通过互连电路之间不同类型的接口结构来解决。接口结构已经同步。现有技术接口结构仅部分解决了读写操作中出现的定时问题。
DSP处理器和ASIC之间已采用了不同类型的同步触发器，即FF方案。此外，根据从处理器到达AISC的信号生成了OR元件信号，OR元件信号用作ASIC数据和地址寄存器的时钟信号。该方案中采用的触发器已同步到处理器所提供的时钟信号。如果出于某种原因而失去同步，那么信号到达一种被称为亚稳定性的状态。处于亚稳定状态的信号是不稳定的，会引发不可预测和不希望出现的操作。
GB-A-2217064描述了一种多处理器系统，包括共同处理数据的至少两个异步处理器。在该系统中，处理器通过异步状态机实现握手。但是，处理器在握手期间期望来自另一方的某种响应。
US 5339395描述了一种处理器的外设和数据总线之间数据传输所采用的接口设备。该处理器根据地址从存储器取回数据，完成检索操作。该接口可以同时包括同步和异步操作模式。但是，现有技术文档中给出的方案采用了这样一种状态机，它根据接收的时钟信号改变状态。
EP 744684给出了一种ASIC总线接口方案。该总线接口使得时钟信号可以在ASIC和处理器之间实时连接。该方案包括主状态机和若干同步状态机。但是，该设备包括时钟生成器，用于为每个同步状态机生成时钟信号。
本发明的目的是实现一种设备，该设备应用于DSP处理器和ASIC之间，可以消除读写操作期间涉及的定时问题。
该目的通过前序中给出的方法实现，其特征在于，由根据接收的控制信号改变其状态的异步状态机接收控制信号，生成读和写信号，而不需要向状态机提供同步时钟信号。
该目的通过前序中给出的设备实现，其特征在于，该装置由根据接收的控制信号改变其状态的异步状态机实现，装置状态的改变不需要同步时钟信号。
本发明的设备具有许多优点。该设备使用了异步状态机，利用控制信号生成读写信号，而不会出现任何定时问题。定时问题的消除使得数据总能够写入所需目的地和从所需目的地读出。本发明的设备使得处理器和ASIC中可以使用不同的时钟信号。不同时钟信号使得例如处理器得以更新，而不会引起ASIC操作的问题。
下面结合附图的例子详细描述本发明，在附图中
图1示出了本发明的第一优选实施例，
图2示出了本发明设备所采用的状态机的状态图，
图3详细示出了本发明的设备，
图4详细示出了状态机的结构。
图1示出了本发明设备的第一优选实施例。该设备用于两个数字电路之间。在该图给出的方案中，所述电路是DSP处理器和ASIC。在电路之间提供定时信号，但是这些定时信号不需要与现有技术方案所采用的定时信号一样精确。该设备包括装置20，数据写入该装备，并从该装备读出。实际上，装置20在ASIC中用作存储器。此外，该设备包括装置30，用于生成读写所需的地址。根据所述地址完成数据的读写。本发明尤其适用于例如AT&T 16XX DSP处理器系列。实际上，装置30位于ASIC。
DSP处理器生成ENA(选通)和RWN(不读/写)控制信号。ENA信号用作电路中的芯片选择信号。ASIC的读和写操作通过ENA信号完成。根据RWN信号的状态，将数据写入ASIC，或从ASIC读出。此外，该设备包括装置10，用于修改处理器生成的控制信号。装置10对信号的修改使得存储器的读写操作以受控方式进行。装置10生成的定时信号使得处理器能对ASIC进行读写，而不会出现定时问题。实际上，装置10由异步状态机(AFSM＝异步有限状态机)实现。装置10根据ENA和RWN信号生成RD(读)、WR(写)和AUTOINC信号。装置10可以独立改变它们的状态，而不需要等待同步信号到达。
该装置还包括用作计数器的装置40。装置10生成的AUTOINC信号用于表明已进行的读操作。例如在字符组读操作期间，读操作指示使得上述计数器的值增加。为处理器预定义了一个地址空间，该处理器通常根据给定的地址定位其操作。如果需要，处理器可以根据其中定义的寄存器寻址到例如某个位置。AUTOINC信号确保将处理器操作发送到所需位置。装置10生成的读写信号通过单独的地址信号寻址到所需位置。AUTOINC和装置10生成的写信号用于控制装置40，尤其是在FIFO类型操作中控制装置40。
装置10根据接收的控制信号改变其状态。图2给出的状态图说明了该装置的状态迁移。注意影响状态迁移的状态迁移条件尤为重要。在从一个状态迁移到另一状态时，只使用两个信号。首先，将XRESET信号传送给装置10。如果XRESET信号降为‘0’，则进行装置的初始化，装置10变化到空闲写状态。在该图中，空闲写状态的值为‘000’。装置10保持在该状态，直到ENA信号降低。如果ENA信号降低，那么空闲写状态变化到读状态，其值是例如‘010’。只要RWN信号较高而ENA信号较低，装置10就保持在该状态。
从读状态可以迁移到两个不同状态：空闲读状态和写状态。如果ENA信号升高，则读状态迁移到空闲读状态。空闲读状态接收值‘110’。维持空闲读状态，一直到ENA信号降低。这样，在空闲读状态，ENA信号的值保持较高。如果ENA信号降低，那么空闲读状态改变回读状态。
如果ENA信号保持较低，而RWN信号到达‘0’，那么读状态迁移到写状态。如果ENA信号升高，则写状态改变回空闲写状态。实际上，装置10按照上述状态迁移条件改变其状态。可以根据到达信号的活动级改变状态迁移条件中使用的信号的活动级。这样，从一个状态迁移到另一状态的迁移条件可以变化，因而在例如信号降低而不是升高时，状态可以改变。在该图中，点线示出了一些状态，这些状态用以确保从一个状态到另一状态的迁移过程中仅改变一个比特的状态。
图3详细示出了处理器和ASIC之间的设备。除了上述装置之外，该设备包括装置50。装置50包括多个触发器51、52和53。触发器52和53由ASIC时钟定时，读和写信号都与该时钟同步，而触发器51由装置10所生成的读信号定时。触发器52和53由时钟信号(CLK)定时，该时钟信号(CLK)可以自由生成。在该图给出的方案中，上述时钟信号由ASIC生成。这里，自由生成意味着也可以在处理器之外的某处生成时钟信号。
此外，该设备包括地址寄存器60、数据寄存器70、缓冲器80、装置90和装置95。该图所示设备中的装置20已由寄存器实现。处理器也能够生成例如需要使用的ENA信号，在该信号降至‘0’时，执行ASIC的读或写操作。更具体地说，对例如装置20中的寄存器执行读和写操作。为了执行读操作，RWN信号必须较高，即‘1’。装置60和70实际上是该图所示方案中由状态机所生成的写信号定时的寄存器。
写操作的执行要求RWN信号较低，与ENA信号同时处于‘0’。处理器最好通过缓冲器80执行读操作。该图所示设备中使用的缓冲器是双向的。装置10的操作防止在错误的时间切断缓冲器80。装置10还防止在错误的时间接通该缓冲器。如果该缓冲器工作在错误的时间，那么读或写操作可能会针对某个完全错误的地址，导致所需操作的失败。
装置90接收装置10生成的AUTOINC信号。装置90使用接收的信号作为时钟信号，根据接收的信号生成“自动增量选通’信号。装置90包括多个触发器91、92和93。第一触发器91由生成的AUTOINC定时，而触发器92和93由ASIC时钟信号定时。在该设备中，装置10生成的AUTOINC信号与ASIC时钟信号(CLK)同步。
图4详细示出了AFSM状态机的内部结构。该图所示状态机最好由反馈组合逻辑实现。但是，该状态机也可以通过其它方式实现。在该图所示方案中，AUTOINC、WR和RD信号根据提供给状态机的输出的RWN、ENA和XRESET信号生成，该方案满足上述状态图的条件。生成的AUTOINC、WR和RD信号用于控制部件的操作，以防止读写操作期间出现定时问题。该状态机中表明了点A、B和C。让我们假定信号A作用于A点，信号B作用于B点，信号C作用于C点。在状态机的输出侧重新连接信号A、B和C。图4的状态机满足图2状态图的条件。
下面给出作用于点A、B和C的信号。此外，还给出基于Karnaugh图的RD、WR和AUTOINC信号。如果信号A作用于A点，那么可以计算接着作用于相应点，NEXT_A的信号。实际上，AUTOINC信号可以仅通过信号A表示。
  NEXT_A＝(A*C+A* B+ENA*A+ENA*B* C)*XRESET
  NEXT_B＝(A+B* C+ ENA* B* C)*XRESET
  NEXT_C＝( ENA* A*C+ A*B*C+ ENA* RWN* A*B)*XRESET
  RD＝ A*B* C
  WR＝ (A+B+C)
  AUTOINC＝A*B* C
尽管以上针对附图的例子描述了本发明，但显然本发明并不局限于此，在后附权利要求书所给出的创新思想范围内，可以通过许多方式予以改进。

Claims (25)

1.一种将处理器连接到ASIC的方法，在该方法中，处理器生成从ASIC读取数据和将数据写入ASIC时使用的控制信号，在该方法中，接收处理器所生成的控制信号，根据接收的控制信号生成读和写信号，其特征在于，根据接收的控制信号改变其状态的异步状态机接收控制信号，生成读和写信号，而不需要向状态机提供同步时钟信号。
2.根据权利要求1的方法，其特征在于，采用DSP处理器，该DSP处理器通过数据总线连接到ASIC，前述数据总线的操作由生成的信号控制。
3.根据权利要求1的方法，其特征在于，生成AUTOINC信号，用于表明已进行了读操作。
4.根据权利要求3的方法，其特征在于，采用计数器，在完成读操作之后，通过AUTOINC信号增量计数器的值，以确保读操作能够针对所需位置进行。
5.根据权利要求4的方法，其特征在于，AUTOINC和写信号在FIFO类型操作中控制计数器。
6.根据权利要求3的方法，其特征在于，将ASIC中采用的时钟信号同步到已生成的AUTOINC信号。
7.根据权利要求1的方法，其特征在于，在处理器向ASIC写数据和/或从ASIC读数据时，通过状态的变化来防止读和写操作的混杂。
8.根据权利要求1的方法，其特征在于，根据至少两个接收的控制信号生成读和写信号。
9.根据权利要求1的方法，其特征在于，采用的ASIC包括由状态机生成的写信号定时的寄存器(60，70)。
10.根据权利要求1的方法，其特征在于，将读和写信号同步到ASIC所采用的时钟频率。
11.一种将处理器连接到ASIC的设备，该处理器生成从ASIC读取数据和将数据写入ASIC时使用的控制信号，该设备包括从处理器接收控制信号，根据接收的控制信号生成读和写信号的装置(10)，其特征在于，装置(10)由根据接收的控制信号改变其状态的异步状态机实现，装置(10)状态的改变不需要同步时钟信号。
12.根据权利要求11的设备，其特征在于，装置(10)位于ASIC，装置(10)由反馈组合逻辑实现。
13.根据权利要求11的设备，其特征在于，该设备中采用的处理器是DSP处理器，该DSP处理器通过数据总线连接到ASIC，前述数据总线的操作由处理器利用它生成的控制信号控制。
14.根据权利要求11的设备，其特征在于，装置(10)生成AUTOINC信号，用于表明已进行了读操作。
15.根据权利要求14的设备，其特征在于，该设备包括用作计数器的装置(40)，在完成读操作之后，通过AUTOINC信号增量计数器的值，以确保读操作在正确的位置进行。
16.根据权利要求15的设备，其特征在于，装置(10)所生成的AUTOINC信号和写信号在FIFO类型操作中控制计数器。
17.根据权利要求15的设备，其特征在于，在处理器向ASIC写数据和/或从ASIC读数据时，装置(40)防止读和写操作的混杂。
18.根据权利要求11的设备，其特征在于，该设备包括装置(90)，它在操作中连接到装置(10)，生成的AUTOINC信号与ASIC时钟(CLK)同步。
19.根据权利要求18的设备，其特征在于，装置(90)包括多个触发器(91、92和93)，其中至少触发器(91)由生成的AUTOINC信号定时。
20.根据权利要求11的设备，其特征在于，该设备包括装置(50)，用于将处理器生成的控制信号同步到ASIC时钟。
21.根据权利要求11的设备，其特征在于，装置(50)包括多个触发器(51、52和53)，其中至少触发器(52和53)由ASIC时钟定时。
22.根据权利要求11的设备，其特征在于，处理器生成ENA控制信号和RWN控制信号，处理器利用ENA控制信号选择ASIC，利用RWN控制信号选择读或写操作。
23.根据权利要求11的设备，其特征在于，向该设备提供时钟信号(CLK)，该时钟信号可以在处理器之外的其它地方自由生成。
将ASIC中采用的时钟信号同步到已生成的AUTOINC信号。
24.根据权利要求11的设备，其特征在于，装置(10)根据至少两个接收的信号(ENA和RWN)改变其状态，生成读和写信号。
25.根据权利要求11的设备，其特征在于，该设备包括由状态机生成的写和读信号定时的多个寄存器(60，70)。
CN98805140A 1997-05-15 1998-05-12 将处理器连接到asic的方法和装置 Pending CN1256769A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI972091 1997-05-15
FI972091A FI105727B (fi) 1997-05-15 1997-05-15 Menetelmä ja järjestely prosessorin liittämiseksi ASIC-piiriin

Publications (1)

Publication Number Publication Date
CN1256769A true CN1256769A (zh) 2000-06-14

Family

ID=8548861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98805140A Pending CN1256769A (zh) 1997-05-15 1998-05-12 将处理器连接到asic的方法和装置

Country Status (10)

Country Link
US (1) US6654844B1 (zh)
EP (1) EP0988603B1 (zh)
JP (1) JP2001526810A (zh)
CN (1) CN1256769A (zh)
AT (1) ATE231256T1 (zh)
AU (1) AU736765B2 (zh)
DE (1) DE69810769T2 (zh)
FI (1) FI105727B (zh)
NO (1) NO995556L (zh)
WO (1) WO1998052123A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU756039B2 (en) 1998-06-17 2003-01-02 Nokia Corporation An interface apparatus for connecting devices operating at different clock rates, and a method of operating the interface
US6789153B1 (en) * 2001-02-20 2004-09-07 Lsi Logic Corporation Bridge for coupling digital signal processor to on-chip bus as slave

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0340901A3 (en) 1988-03-23 1992-12-30 Du Pont Pixel Systems Limited Access system for dual port memory
GB2217064A (en) 1988-03-23 1989-10-18 Benchmark Technologies Interfacing asynchronous processors
US5335338A (en) 1991-05-31 1994-08-02 Micro Solutions, Inc. General purpose parallel port interface
US5255375A (en) * 1992-01-10 1993-10-19 Digital Equipment Corporation High performance interface between an asynchronous bus and one or more processors or the like
US5339395A (en) * 1992-09-17 1994-08-16 Delco Electronics Corporation Interface circuit for interfacing a peripheral device with a microprocessor operating in either a synchronous or an asynchronous mode
US5325491A (en) * 1993-04-13 1994-06-28 International Business Machines Corporation Method and apparatus for extending a computer bus
US5428623A (en) * 1993-07-01 1995-06-27 Tandem Computers Incorporated Scannable interface to nonscannable microprocessor
US5758107A (en) * 1994-02-14 1998-05-26 Motorola Inc. System for offloading external bus by coupling peripheral device to data processor through interface logic that emulate the characteristics of the external bus
US5680594A (en) 1995-05-24 1997-10-21 Eastman Kodak Company Asic bus interface having a master state machine and a plurality of synchronizing state machines for controlling subsystems operating at different clock frequencies
US5987590A (en) * 1996-04-02 1999-11-16 Texas Instruments Incorporated PC circuits, systems and methods

Also Published As

Publication number Publication date
AU736765B2 (en) 2001-08-02
ATE231256T1 (de) 2003-02-15
EP0988603B1 (en) 2003-01-15
NO995556D0 (no) 1999-11-12
DE69810769D1 (de) 2003-02-20
US6654844B1 (en) 2003-11-25
NO995556L (no) 1999-11-12
EP0988603A2 (en) 2000-03-29
FI105727B (fi) 2000-09-29
FI972091A (fi) 1998-11-16
WO1998052123A3 (en) 1999-02-04
JP2001526810A (ja) 2001-12-18
WO1998052123A2 (en) 1998-11-19
FI972091A0 (fi) 1997-05-15
DE69810769T2 (de) 2003-09-25
AU7433898A (en) 1998-12-08

Similar Documents

Publication Publication Date Title
US5600824A (en) Clock generating means for generating bus clock and chip clock synchronously having frequency ratio of N-1/N responsive to synchronization signal for inhibiting data transfer
KR100356076B1 (ko) 반도체 기억장치
CN1093963C (zh) 减少在两个相互异步总线之间数据的同步传送中的累积时间延迟
US5524270A (en) System for transferring data between asynchronous data buses with a data buffer interposed in between the buses for synchronization of devices timed by different clocks
CN1570907B (zh) 多处理器系统
CN1315066C (zh) 用于校正并行/串行接口中的波动的缓冲网
CA2531846A1 (en) Switch/network adapter port incorporating selectively accessible shared memory resources
US6055597A (en) Bi-directional synchronizing buffer system
CN1127026C (zh) 将异步总线适配于同步电路的方法与装置
CN1776597A (zh) 用于校准随机存取存储器的方法和装置
CN101183347A (zh) 一种自适应速率匹配总线的桥接电路
CN1256769A (zh) 将处理器连接到asic的方法和装置
US6959396B2 (en) Method and apparatus for reducing clock skew in an integrated circuit
CN1153217C (zh) 非同步fifo控制器
MXPA02009213A (es) Sistema, metodo y aparato de interfaz de comunicacion.
US5687329A (en) Information handling system including a data bus management unit, an address management unit for isolating processor buses from I/O and memory
EP0382342B1 (en) Computer system DMA transfer
US6016521A (en) Communication control device
EP1242897B1 (en) Method and apparatus for differential strobing in a communications bus
JP2001167047A (ja) ブリッジ装置
CN1304975C (zh) 数据传输电路及相关方法
US6078973A (en) System controller interfacing a main memory and a modem and transferring data directly between dedicated region of the memory and the modem I/O circuitry
CN116501128A (zh) eMMC卡的时钟相位动态切换方法、结构及eMMC卡
RU1807495C (ru) Устройство дл сопр жени процессоров
Bormann et al. Combining asynchronous and synchronous circuits using stretchable clocks

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication