CN116501128A - eMMC卡的时钟相位动态切换方法、结构及eMMC卡 - Google Patents

eMMC卡的时钟相位动态切换方法、结构及eMMC卡 Download PDF

Info

Publication number
CN116501128A
CN116501128A CN202310478989.6A CN202310478989A CN116501128A CN 116501128 A CN116501128 A CN 116501128A CN 202310478989 A CN202310478989 A CN 202310478989A CN 116501128 A CN116501128 A CN 116501128A
Authority
CN
China
Prior art keywords
clock
signal
command
data
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310478989.6A
Other languages
English (en)
Inventor
董斌
曾德能
李向丁
马志敏
李俊龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Myzy Fixture Technology Co Ltd
Original Assignee
Kunshan Myzy Fixture Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Myzy Fixture Technology Co Ltd filed Critical Kunshan Myzy Fixture Technology Co Ltd
Priority to CN202310478989.6A priority Critical patent/CN116501128A/zh
Publication of CN116501128A publication Critical patent/CN116501128A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明公开了eMMC卡的时钟相位动态切换方法、结构及eMMC卡，eMMC卡包括锁相环，锁相环输出3个同频不同相的时钟a信号、时钟b信号、时钟c信号，时钟b信号、时钟c信号分别接至多路选择器的两个输入端口，多路选择器的输出端口输出时钟d信号并接至逻辑块的输入端口，逻辑块中的交互逻辑块输出时钟切换信号e至多路选择器的sel选择端口；时钟切换信号e为第一电平时，多路选择器的输出端口选择时钟b信号作为输出信号；时钟切换信号e为第二电平时，多路选择器的输出端口选择时钟c信号作为输出信号。eMMC卡的控制器的发送逻辑和接收逻辑工作在同一个时钟域，从而降低控制器核心逻辑的设计难度和设计冗杂度。

Description

eMMC卡的时钟相位动态切换方法、结构及eMMC卡
技术领域
本发明涉及eMMC卡技术领域，尤其是eMMC卡的时钟相位动态切换方法及结构。
背景技术
eMMC(Embedded Multi Media Card)卡即嵌入式多媒体卡，是一种由MMC协会订立的存储技术，它将闪存和控制器封装在同一颗芯片中，具有快速、可升级的性能、简化存储类产品设计等优势。
由于芯片制造工艺、PCB走线、电压、温度等因素的影响，数据信号从eMMC卡到达Host端的时间是存在差异的，因此Host端接收数据时采样的时间点也需要相应的进行调整，这个调整的过程，称为tuning调整。
在使用FPGA模块作为Host端的应用中，对接收数据的采样时间点的调整主要有两种方式，第一种是利用IO延时链的动态配置，第二种是利用锁相环的相移，图1列出了一种基于锁相环相移的eMMC卡的控制器的原理框图。
锁相环(PLL)输出3个时钟，时钟a信号用于输出并驱动eMMC卡、时钟b信号用于驱动发送控制块，时钟c信号用于驱动接收控制块，这3个时钟同频不同相，时钟a信号相位固定为0，时钟b信号使用固定的相位用于发送数据延时以满足eMMC卡接收数据时采样的保持时间，时钟c信号的相位由tuning调整结果决定。此时发送逻辑和接收逻辑处于不同时钟域，在进行控制器逻辑设计的时候需要进行时钟域的转换和同步处理，对发送和接收进行对接和交互控制这一块的设计带来麻烦。
发明内容
本发明要解决的技术问题是：提供一种eMMC卡的时钟相位动态切换方法、结构及eMMC卡，使得eMMC卡的控制器的发送逻辑和接收逻辑工作在同一个时钟域。
本发明解决上述技术问题所采用的技术方案是：第一方面，一种eMMC卡的时钟相位动态切换方法，所述eMMC卡包括锁相环，所述锁相环输出3个同频不同相的时钟a信号、时钟b信号、时钟c信号，时钟a信号作为eMMC卡的驱动时钟，锁相环输出的时钟b信号、时钟c信号分别接至多路选择器的两个输入端口，多路选择器的输出端口输出时钟d信号并接至逻辑块的输入端口，逻辑块中的交互逻辑块输出时钟切换信号e至多路选择器的sel选择端口；时钟切换信号e为第一电平时，多路选择器的输出端口选择时钟b信号作为输出信号；时钟切换信号e为第二电平时，多路选择器的输出端口选择时钟c信号作为输出信号，所述时钟b信号作为逻辑块中的发送控制块的驱动信号，所述时钟c信号作为逻辑块中的接收控制块的驱动信号。
在逻辑块写入操作过程中，在命令发送阶段时钟切换信号e为第一电平；在命令发送阶段和命令响应阶段之间的间歇时钟切换信号e切换为第二电平，在命令响应阶段时钟切换信号e为第二电平；在命令响应阶段和数据发送阶段之间的间歇时钟切换信号e切换为第一电平，在数据发送阶段时钟切换信号e为第一电平；在数据发送阶段和校验状态接收阶段之间的间歇时钟切换信号e切换为第二电平，在校验状态接收阶段时钟切换信号e为第二电平；
在逻辑块读取操作过程中，在命令发送阶段时钟切换信号e为第一电平；在命令发送阶段和命令响应阶段之间的间歇时钟切换信号e切换为第二电平，在命令响应阶段、数据接收阶段时钟切换信号e为第二电平。
优选的，eMMC卡的状态包括空闲态、命令发送态、数据发送态、命令或数据接收态；命令发送态和数据发送态状态下对应的时钟切换信号e为第一电平，命令或数据接收态状态下对应的时钟切换信号e为第二电平。
优选的，当eMMC卡收到命令发送请求时，时钟切换信号e为第一电平，状态由空闲态转换为命令发送态，等待命令发送完成；
然后判断命令是否存在响应，当命令不存在响应时，返回空闲态；
当命令存在响应时，时钟切换信号e为第二电平，状态由命令发送态转换为命令或数据接收态；
此时判断命令对应的操作是否返回数据，当命令对应的操作返回数据时，等待数据接收完成后返回空闲态；
当命令对应的操作不返回数据时，等待命令响应完成。
优选的，在eMMC卡命令响应完成后，判断是否需要发送数据，如果不发送数据，则返回空闲态；
如果发送数据，时钟切换信号e为第一电平，状态由命令或数据接收态转换为数据发送态，等待数据发送完成；
数据发送完成后，时钟切换信号e为第二电平，状态由数据发送态转换为命令或数据接收态，接收并检查CRC校验状态。
优选的，如果eMMC卡只发送单块数据，则返回空闲态；
如果发送多块数据，时钟切换信号e在第二电平与第一电平之间来回切换，状态在命令或数据接收态和数据发送态之间来回切换直至所有数据发送并校验完成，最后返回空闲态。
第二方面，一种eMMC卡的时钟相位动态切换结构，所述eMMC卡包括锁相环，所述锁相环输出3个同频不同相的时钟a信号、时钟b信号、时钟c信号，时钟a信号作为eMMC卡的驱动时钟，锁相环输出的时钟b信号、时钟c信号分别接至多路选择器的两个输入端口，多路选择器的输出端口输出时钟d信号并接至逻辑块的输入端口，逻辑块中的交互逻辑块输出时钟切换信号e至多路选择器的sel选择端口；时钟切换信号e为第一电平时，多路选择器的输出端口选择时钟b信号作为输出信号；时钟切换信号e为第二电平时，多路选择器的输出端口选择时钟c信号作为输出信号。
优选的，所述时钟a信号的相位固定，所述时钟b信号的相位固定，所述时钟c信号的相位根据外部的Host端的tuning调整结果进行调整。
优选的，所述时钟b信号作为逻辑块中的发送控制块的驱动信号，所述时钟c信号作为逻辑块中的接收控制块的驱动信号。
优选的，所述多路选择器中包含glitch-free时钟无毛刺切换电路。
第三方面，一种eMMC卡，所述eMMC卡采用上述的eMMC卡的时钟相位动态切换方法进行时钟相位切换。
第四方面，一种eMMC卡，所述eMMC卡包括上述的eMMC卡的时钟相位动态切换结构。
优选的，所述的eMMC卡包括控制逻辑块，所述控制逻辑块与存储器块双向信息传输，所述存储器块与逻辑块双向信息传输，所述存储器块包括寄存器组、先入先出存储器、直接内存存储器。
优选的，所述时钟a信号通过第一缓冲器接至eMMC卡的时钟口，所述逻辑块的发送控制块通过第二缓冲器向eMMC卡的命令口发送信息，所述逻辑块的发送控制块通过第三缓冲器向eMMC卡的数据口发送信息；所述逻辑块的接收控制块通过第二缓冲器从eMMC卡的命令口接收信息，所述逻辑块的接收控制块通过第三缓冲器从eMMC卡的数据口接收信息。
本发明的有益效果是：时钟切换分别发生在命令发送阶段和命令响应阶段之间的间歇、命令响应阶段和数据发送阶段之间的间歇、数据发送阶段和校验状态接收阶段之间的间歇，时钟切换几乎瞬时完成，利用这些间歇可以完成时钟的切换，使得eMMC卡的控制器的发送逻辑和接收逻辑工作在同一个时钟域，从而降低控制器核心逻辑的设计难度和设计冗杂度，降低错误风险。
附图说明
图1是现有技术中的基于锁相环相移的eMMC卡的控制器的原理框图；
图2是本发明的eMMC卡的控制器的原理框图；
图3是本发明的eMMC卡的状态转换实例示意图；
图4是本发明的eMMC卡的逻辑块写入操作过程；
图5是本发明的eMMC卡的逻辑块读取操作过程。
具体实施方式
现在结合附图和优选实施例对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
本发明的一种实施方式，如图2所示，一种eMMC卡的时钟相位动态切换结构，所述eMMC卡包括锁相环，所述锁相环输出3个同频不同相的时钟a信号、时钟b信号、时钟c信号，时钟a信号作为eMMC卡的驱动时钟，锁相环输出的时钟b信号、时钟c信号分别接至多路选择器的两个输入端口，多路选择器的输出端口输出时钟d信号并接至逻辑块的输入端口，逻辑块中的交互逻辑块输出时钟切换信号e至多路选择器的sel选择端口。具体的，作为本实施例中的一种可选实施方式，所述时钟b信号作为逻辑块中的发送控制块的驱动信号，所述时钟c信号作为逻辑块中的接收控制块的驱动信号。所述锁相环支持3路时钟输出且支持输出频率和相位的动态配置，可以在运行中配置。
时钟切换信号e为第一电平时，多路选择器的输出端口选择时钟b信号作为输出信号；时钟切换信号e为第二电平时，多路选择器的输出端口选择时钟c信号作为输出信号。
具体的，作为本实施例中的一种可选实施方式，所述时钟a信号的相位固定，所述时钟b信号的相位固定，所述时钟c信号的相位根据外部的Host端的tuning调整结果进行调整。
本发明的一种实施方式，一种eMMC卡，所述eMMC卡采用上述的eMMC卡的时钟相位动态切换方法进行时钟相位切换。
本发明的一种实施方式，如图2所示，一种eMMC卡，所述eMMC卡包括上述的eMMC卡的时钟相位动态切换结构。
具体的，作为本实施例中的一种可选实施方式，所述的eMMC卡包括控制逻辑块，所述控制逻辑块与存储器块双向信息传输，所述存储器块与逻辑块双向信息传输，所述存储器块包括寄存器组、先入先出存储器、直接内存存储器。
具体的，作为本实施例中的一种可选实施方式，所述时钟a信号通过第一缓冲器接至eMMC卡的时钟口，所述逻辑块的发送控制块通过第二缓冲器向eMMC卡的命令口发送信息，所述逻辑块的发送控制块通过第三缓冲器向eMMC卡的数据口发送信息；所述逻辑块的接收控制块通过第二缓冲器从eMMC卡的命令口接收信息，所述逻辑块的接收控制块通过第三缓冲器从eMMC卡的数据口接收信息。
具体的，作为本实施例中的一种可选实施方式，如图2所示，所述多路选择器是一个二输入多路选择器，其输入端口分别为锁相环输出的时钟b信号和时钟c信号。具体的，作为本实施例中的一种可选实施方式，时钟b信号连接至输入端口0(i0)，时钟c信号连接至输入端口1(i1)；其输出端口(o)输出时钟d信号，所述多路选择器的sel选择端口由交互逻辑块控制即接至时钟切换信号e。
具体的，作为本实施例中的一种可选实施方式，所述多路选择器中包含glitch-free时钟无毛刺切换电路。
所述发送控制块(TX Control)用于实现命令和数据发送相关事务，即实现eMMC卡的控制器的发送逻辑；
所述接收控制块(RX Control)用于实现命令和数据接收相关事务，即实现eMMC卡的控制器的接收逻辑；
所述交互逻辑块(Interaction Logic)用于实现发送和接收的状态转换以及时钟切换；
所述寄存器组(Registers)用于作为控制器的相关寄存器；
所述先入先出存储器(FIFO)用于实现发送和接收数据的缓存；
所述直接内存存取器(DMA)用于实现发送和接收数据与系统内存之间的快速访问。
所述寄存器组、先入先出存储器和直接内存存取器，其工作的时钟可使用时钟d信号，也可使用独立时钟。
本发明的一种实施方式，一种eMMC卡的时钟相位动态切换方法，所述eMMC卡包括锁相环，所述锁相环输出3个同频不同相的时钟a信号、时钟b信号、时钟c信号，时钟a信号作为eMMC卡的驱动时钟，锁相环输出的时钟b信号、时钟c信号分别接至多路选择器的两个输入端口，多路选择器的输出端口输出时钟d信号并接至逻辑块的输入端口，逻辑块中的交互逻辑块输出时钟切换信号e至多路选择器的sel选择端口；时钟切换信号e为第一电平时，多路选择器的输出端口选择时钟b信号作为输出信号；时钟切换信号e为第二电平时，多路选择器的输出端口选择时钟c信号作为输出信号，所述时钟b信号作为逻辑块中的发送控制块的驱动信号，所述时钟c信号作为逻辑块中的接收控制块的驱动信号。
如图4所示，在逻辑块写入操作过程中，在命令发送阶段(CMD)时钟切换信号e为第一电平；在命令发送阶段(CMD)和命令响应阶段(RESP)之间的间歇(NCR)时钟切换信号e切换为第二电平，在命令响应阶段(RESP)时钟切换信号e为第二电平；在命令响应阶段(RESP)和数据发送阶段(DATA&CRC)之间的间歇(NWR)时钟切换信号e切换为第一电平，在数据发送阶段(DATA&CRC)时钟切换信号e为第一电平；在数据发送阶段(DATA&CRC)和校验状态接收阶段(CRC Status)之间的间歇(NCRC)时钟切换信号e切换为第二电平，在校验状态接收阶段(CRC Status)时钟切换信号e为第二电平。
如图5所示，在逻辑块读取操作过程中，在命令发送阶段(CMD)时钟切换信号e为第一电平；在命令发送阶段(CMD)和命令响应阶段(RESP)之间的间歇(NCR)时钟切换信号e切换为第二电平，在命令响应阶段(RESP)、数据接收阶段(DATA&CRC)时钟切换信号e为第二电平。
具体的，作为本实施例中的一种可选实施方式，第一电平设为0即低电平，第二电平设为1即高电平。
在上述两个过程中，时钟切换分别发生在命令发送阶段和命令响应阶段之间的间歇(NCR)、命令响应阶段和数据发送阶段之间的间歇(NWR)、数据发送阶段和校验状态接收阶段之间的间歇(NCRC)，时钟切换几乎瞬时完成，利用这些间歇可以完成时钟的切换，使得eMMC卡的控制器的发送逻辑和接收逻辑工作在同一个时钟域，从而降低控制器核心逻辑的设计难度和设计冗杂度，降低错误风险。
具体的，作为本实施例中的一种可选实施方式，如图3所示，所述eMMC卡的状态包括空闲态、命令发送态、数据发送态、命令或数据接收态；命令发送态和数据发送态状态下对应的时钟切换信号e为第一电平，命令或数据接收态状态下对应的时钟切换信号e为第二电平。
具体的，作为本实施例中的一种可选实施方式，当eMMC卡收到命令发送请求时，时钟切换信号e为第一电平，状态由空闲态转换为命令发送态，等待命令发送完成；
然后判断命令是否存在响应，当命令不存在响应时，返回空闲态；
当命令存在响应时，时钟切换信号e切换为第二电平，状态由命令发送态转换为命令或数据接收态；
此时判断命令对应的操作是否返回数据，当命令对应的操作返回数据时，等待数据接收完成后返回空闲态；
当命令对应的操作不返回数据时，等待命令响应完成。
具体的，作为本实施例中的一种可选实施方式，在eMMC卡命令响应完成后，判断是否需要发送数据，如果不发送数据，则返回空闲态；
如果发送数据，时钟切换信号e切换为第一电平，状态由命令或数据接收态转换为数据发送态，等待数据发送完成；
数据发送完成后，时钟切换信号e切换为第二电平，状态由数据发送态转换为命令或数据接收态，接收并检查CRC校验状态。
具体的，作为本实施例中的一种可选实施方式，如果eMMC卡只发送单块数据，则返回空闲态；
如果发送多块数据，时钟切换信号e在第二电平与第一电平之间来回切换，状态在命令或数据接收态和数据发送态之间来回切换直至所有数据发送并校验完成，最后返回空闲态。
以上说明书中描述的只是本发明的具体实施方式，各种举例说明不对本发明的实质内容构成限制，所属技术领域的普通技术人员在阅读了说明书后可以对以前所述的具体实施方式做修改或变形，而不背离发明的实质和范围。

Claims (13)

1.一种eMMC卡的时钟相位动态切换方法，其特征在于：所述eMMC卡包括锁相环，所述锁相环输出3个同频不同相的时钟a信号、时钟b信号、时钟c信号，时钟a信号作为eMMC卡的驱动时钟，锁相环输出的时钟b信号、时钟c信号分别接至多路选择器的两个输入端口，多路选择器的输出端口输出时钟d信号并接至逻辑块的输入端口，逻辑块中的交互逻辑块输出时钟切换信号e至多路选择器的sel选择端口；时钟切换信号e为第一电平时，多路选择器的输出端口选择时钟b信号作为输出信号；时钟切换信号e为第二电平时，多路选择器的输出端口选择时钟c信号作为输出信号，所述时钟b信号作为逻辑块中的发送控制块的驱动信号，所述时钟c信号作为逻辑块中的接收控制块的驱动信号；
在逻辑块写入操作过程中，在命令发送阶段时钟切换信号e为第一电平；在命令发送阶段和命令响应阶段之间的间歇时钟切换信号e切换为第二电平，在命令响应阶段时钟切换信号e为第二电平；在命令响应阶段和数据发送阶段之间的间歇时钟切换信号e切换为第一电平，在数据发送阶段时钟切换信号e为第一电平；在数据发送阶段和校验状态接收阶段之间的间歇时钟切换信号e切换为第二电平，在校验状态接收阶段时钟切换信号e为第二电平；
在逻辑块读取操作过程中，在命令发送阶段时钟切换信号e为第一电平；在命令发送阶段和命令响应阶段之间的间歇时钟切换信号e切换为第二电平，在命令响应阶段、数据接收阶段时钟切换信号e为第二电平。
2.根据权利要求1所述的一种eMMC卡的时钟相位动态切换方法，其特征在于：eMMC卡的状态包括空闲态、命令发送态、数据发送态、命令或数据接收态；命令发送态和数据发送态状态下对应的时钟切换信号e为第一电平，命令或数据接收态状态下对应的时钟切换信号e为第二电平。
3.根据权利要求2所述的一种eMMC卡的时钟相位动态切换方法，其特征在于：当eMMC卡收到命令发送请求时，时钟切换信号e为第一电平，状态由空闲态转换为命令发送态，等待命令发送完成；
然后判断命令是否存在响应，当命令不存在响应时，返回空闲态；
当命令存在响应时，时钟切换信号e为第二电平，状态由命令发送态转换为命令或数据接收态；
此时判断命令对应的操作是否返回数据，当命令对应的操作返回数据时，等待数据接收完成后返回空闲态；
当命令对应的操作不返回数据时，等待命令响应完成。
4.根据权利要求3所述的一种eMMC卡的时钟相位动态切换方法，其特征在于：在eMMC卡命令响应完成后，判断是否需要发送数据，如果不发送数据，则返回空闲态；
如果发送数据，时钟切换信号e为第一电平，状态由命令或数据接收态转换为数据发送态，等待数据发送完成；
数据发送完成后，时钟切换信号e为第二电平，状态由数据发送态转换为命令或数据接收态，接收并检查CRC校验状态。
5.根据权利要求4所述的一种eMMC卡的时钟相位动态切换方法，其特征在于：如果eMMC卡只发送单块数据，则返回空闲态；
如果发送多块数据，时钟切换信号e在第二电平与第一电平之间来回切换，状态在命令或数据接收态和数据发送态之间来回切换直至所有数据发送并校验完成，最后返回空闲态。
6.一种eMMC卡的时钟相位动态切换结构，其特征在于：所述eMMC卡包括锁相环，所述锁相环输出3个同频不同相的时钟a信号、时钟b信号、时钟c信号，时钟a信号作为eMMC卡的驱动时钟，锁相环输出的时钟b信号、时钟c信号分别接至多路选择器的两个输入端口，多路选择器的输出端口输出时钟d信号并接至逻辑块的输入端口，逻辑块中的交互逻辑块输出时钟切换信号e至多路选择器的sel选择端口；时钟切换信号e为第一电平时，多路选择器的输出端口选择时钟b信号作为输出信号；时钟切换信号e为第二电平时，多路选择器的输出端口选择时钟c信号作为输出信号。
7.根据权利要求6所述的eMMC卡的时钟相位动态切换结构，其特征在于：所述时钟a信号的相位固定，所述时钟b信号的相位固定，所述时钟c信号的相位根据外部的Host端的tuning调整结果进行调整。
8.根据权利要求6所述的eMMC卡的时钟相位动态切换结构，其特征在于：所述时钟b信号作为逻辑块中的发送控制块的驱动信号，所述时钟c信号作为逻辑块中的接收控制块的驱动信号。
9.根据权利要求6所述的eMMC卡的时钟相位动态切换结构，其特征在于：所述多路选择器中包含glitch-free时钟无毛刺切换电路。
10.一种eMMC卡，其特征在于：所述eMMC卡采用权利要求1-5任一项所述的eMMC卡的时钟相位动态切换方法进行时钟相位切换。
11.一种eMMC卡，其特征在于：包括权利要求6-9任一项所述的eMMC卡的时钟相位动态切换结构。
12.根据权利要求11所述的eMMC卡，其特征在于：包括控制逻辑块，所述控制逻辑块与存储器块双向信息传输，所述存储器块与逻辑块双向信息传输，所述存储器块包括寄存器组、先入先出存储器、直接内存存储器。
13.根据权利要求11所述的eMMC卡，其特征在于：所述时钟a信号通过第一缓冲器接至eMMC卡的时钟口，所述逻辑块的发送控制块通过第二缓冲器向eMMC卡的命令口发送信息，所述逻辑块的发送控制块通过第三缓冲器向eMMC卡的数据口发送信息；所述逻辑块的接收控制块通过第二缓冲器从eMMC卡的命令口接收信息，所述逻辑块的接收控制块通过第三缓冲器从eMMC卡的数据口接收信息。
CN202310478989.6A 2023-04-28 2023-04-28 eMMC卡的时钟相位动态切换方法、结构及eMMC卡 Pending CN116501128A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310478989.6A CN116501128A (zh) 2023-04-28 2023-04-28 eMMC卡的时钟相位动态切换方法、结构及eMMC卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310478989.6A CN116501128A (zh) 2023-04-28 2023-04-28 eMMC卡的时钟相位动态切换方法、结构及eMMC卡

Publications (1)

Publication Number Publication Date
CN116501128A true CN116501128A (zh) 2023-07-28

Family

ID=87329928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310478989.6A Pending CN116501128A (zh) 2023-04-28 2023-04-28 eMMC卡的时钟相位动态切换方法、结构及eMMC卡

Country Status (1)

Country Link
CN (1) CN116501128A (zh)

Similar Documents

Publication Publication Date Title
US9882711B1 (en) Device including single wire interface and data processing system including the same
US8520464B2 (en) Interface circuit and semiconductor device incorporating same
US20070260778A1 (en) Memory controller with bi-directional buffer for achieving high speed capability and related method thereof
US20140115222A1 (en) High speed serial peripheral interface system
CA2723056C (en) Multimedia card interface method, computer program product and apparatus
US7590146B2 (en) Information processing unit
US7085874B2 (en) Synchronous/asynchronous bridge circuit for improved transfer of data between two circuits
US20050055489A1 (en) Bridge circuit for use in retiming in a semiconductor integrated circuit
US8463959B2 (en) High-speed interface for daisy-chained devices
US7165184B2 (en) Transferring data between differently clocked busses
US8495409B2 (en) Host controller, semiconductor device and method for setting sampling phase
CN116501128A (zh) eMMC卡的时钟相位动态切换方法、结构及eMMC卡
US20040064660A1 (en) Multiplexed bus with multiple timing signals
US11372786B2 (en) Transceiver, bridge chip, semiconductor storage device, and method
US6959396B2 (en) Method and apparatus for reducing clock skew in an integrated circuit
US8694839B2 (en) Method and system for testing chips
EP0382342B1 (en) Computer system DMA transfer
JP2003203046A (ja) 回路構成
JP2004326222A (ja) データ処理システム
EP0632457A1 (en) Method and system for providing data hold time by synchronous random access memory during write operations
CN116092552A (zh) 用于伪静态随机存储器的控制器及控制方法
CN112749021A (zh) 通信系统以及运作方法
JP2000040054A (ja) シリアルインターフェース

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination