CN1242608C - 相关二次采样电路和包含该电路的cmos图象传感器 - Google Patents

相关二次采样电路和包含该电路的cmos图象传感器 Download PDF

Info

Publication number
CN1242608C
CN1242608C CNB031015956A CN03101595A CN1242608C CN 1242608 C CN1242608 C CN 1242608C CN B031015956 A CNB031015956 A CN B031015956A CN 03101595 A CN03101595 A CN 03101595A CN 1242608 C CN1242608 C CN 1242608C
Authority
CN
China
Prior art keywords
capacitor
sampling
switch
signal
connection switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031015956A
Other languages
English (en)
Other versions
CN1437392A (zh
Inventor
国分政利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1437392A publication Critical patent/CN1437392A/zh
Application granted granted Critical
Publication of CN1242608C publication Critical patent/CN1242608C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

公开了相关二次采样电路和包含该电路的CMOS图象传感器。相关二次采样电路减少由复位操作产生的基准电压一侧节点电位的偏移。复位信号RST转为“H”，然后转为“L”。于是光敏二极管开始基于光强的集成，之后将该被检测信号传送到CDS电路。CDS电路中的SW1和采样连接开关置为接通，以便依据集成时间将被检测信号在C1和C2上累积为电荷。确定的时间周期结束后，SW1和采样连接开关置为断开，以便保持采样的被检测信号。接着，RST再次转为“H”，SW1置为接通。然后，RST转为“L”，SW1置为断开。于是C1采样并保持复位噪声。从而只有信号分量被从被检测信号中提取出来。之后，输出连接开关SW3和读取连接开关置为接通，以便把依据包含在被检测信号中的信号分量的输出电压信号传送到输出总线。

Description

相关二次采样电路和包含 该电路的CMOS图象传感器
技术领域
本发明涉及相关二次采样电路和CMOS图象传感器，具体地说，涉及用于处理象素部件的输出信号的相关二次采样电路，其中固态图象传感器件以矩阵形式排列，并且涉及包含该相关二次采样电路的CMOS图象传感器。
背景技术
目前用于数码照相机、数码视频摄像机等等的固态图象传感器件包含采用电荷耦合器件(CCD)的图象传感器和采用互补金属氧化物半导体(CMOS)传感器的图象传感器。CMOS图象传感器有很多优点。例如，CMOS图象传感器比CCD消耗电量少，CMOS图象传感器可由单电源驱动，而且可以构成诸如时序生成电路和读取电路等等的外围电路，使得它们可与CMOS图象传感器组成一体。因此，近年来CMOS图象传感器得到了广泛应用。
CMOS图象传感器包括：象素部件，其中包含光敏二极管的单位象素以矩阵形式排列；用于依次扫描单位象素的扫描电路；和用于处理象素部件的输出信号的相关二次采样(CDS)电路。
下面将参照附图来说明CDS电路。图5是单位象素和CDS电路的电路图。
单位象素11包含光敏二极管D1、复位晶体管M1、驱动晶体管M2和选择晶体管M3。具有上述结构的多个单位象素11以矩阵形式排列以便组成象素部件。垂直扫描移位寄存器和水平扫描移位寄存器依次对象素部件进行垂直扫描和水平扫描。
象素部件中的每列单位象素均设置CDS电路60。CDS电路60处理从行的单位象素输出的信号，其中垂直扫描移位寄存器从CDS电路60与之相连的列的单位象素中选择的行的单位象素。CDS电路60包含第一电容器C1，第二电容器C2，用于生成基准电位Vref的电源VREF，用于放大信号的放大器AMP1和AMP2，作为开关元件、用于控制与单位象素11的连接的开关SW1，作为开关元件、用于把第二电容器C2的一端连接到第一电容器C1及电源VREF的开关SW2，作为开关元件、用于把输出信号输出到输出总线的开关SW3。
设置电流源I1，使单位象素11中的晶体管M2充当放大器。
现在说明上述单位象素和CDS电路的工作过程。图6是CDS电路的时序图。
首先，垂直扫描移位寄存器将用于选择第一行中的象素的选择信号SLCT1置为ON(即选择信号SLCT1转为高电平(H))。然后，用于复位第一行中的象素的复位信号RST1在确定的时间周期内保持高电平，以执行称作初始复位的第一次复位。此时，光敏二极管D1的阴极侧的电位为VR(常数)。复位时间结束后，复位信号RST1转为低电平“L”。于是，光敏二极管D1开始基于光强的集成(integration)。然后通过将针对各列设置的CDS电路60中的开关SW2(假设有8列单位象素，和开关SW2-1到SW2-8)和开关SW1置为接通，在光敏二极管D1集成期间检测的信号在第一电容器C1和第二电容器C2上累积为电荷。在确定的时间周期结束后，开关SW1和开关SW2-1到SW2-8均置为断开，以保持采样的被检测信号。接着，在进行第二次复位时，复位信号RST1在确定的时间周期内保持高电平，在此期间开关SW1置为接通。于是，复位噪声累积在第一电容器C1上。在预定的时间周期结束后，开关SW1置为断开。结果，可由下面的等式(1)给出第二电容器C2的节点VC2的电位：
Vref-((被检测信号+复位噪声)-复位噪声)            (1)
所以只有信号分量可被提取出来。之后，通过以与水平扫描移位寄存器的扫描信号同步的方式将各CDS电路中的开关SW2和SW3(即开关SW2-1和开关SW3-1、开关SW2-2和开关SW3-2、……、以及开关SW2-8和开关SW3-8)置为接通，将信号传送到输出总线。
然而对于传统的CDS电路，用于对被检测信号进行采样的开关元件也用作读取开关元件。因此，基准电压一侧作为基准的节点电位会在开关置为断开时产生偏移，使得在输出图象中存在亮度差。
如上所述，当光敏二极管D1集成期间检测的信号在第一电容器C1和第二电容器C2上累积为电荷以对被检测信号进行采样时，CDS电路60中的开关SW1和SW2置为接通，并且在确定的时间周期结束后置为断开。当开关SW2置为断开时，基准电压一侧作为基准的的节点电位会受作为开关SW2的开关元件的栅极和源极之间，以及栅极和漏极之间的寄生电容的影响而产生偏移。
此外，还存在由布局引起的节点电位的偏移。图7A和7B示出了布局示意图和基准电压的变化。图7A是布局示意图。图7B是示出对应于开关SW2-1到SW2-8的基准电压的变化的简单视图。
根据图7A，针对各列设置的CDS电路都包含开关SW2，开关SW2既用作对单位象素11的输出信号进行采样的开关元件，也用作读取到输出总线的开关元件。开关元件61(例如SW2-1到SW2-8)成行排列，并与公共基准电压信号线62相连。各开关元件SW2-1到SW2-8均由SW2通/断控制电路63控制。当公共操作控制信号输入到SW2通/断控制电路63时，对应于各开关元件61的通/断控制信号生成部件64生成控制信号。于是，开关元件SW2-1到SW2-8执行公共操作。开关元件SW2-1到SW2-8以这种方式通过公共操作控制信号被置为接通/断开，但实际上会出现延迟。因此，当SW2置为接通/断开时，基准电压会受CDS电路的电容的影响而产生波动。如果SW2-1到SW2-8以这个次序置为断开，基准电压的偏移会因基准电压、基准电压信号线62的导线电阻等等的波动而逐渐增大。假定图7B中虚线指示理想基准电压(基准电位Vref)。则在SW2-1处得到近于理想的基准电压，而SW2-8处的基准电压受电容、导线电阻等等的影响而比理想基准电压(Vref)低。基准电压的这种波动将导致基准电压一侧的节点的电位VC2的偏移。结果会使累积在第二电容器C2上的电荷数产生偏移，并且在读取被检测信号时会使所获取的结果中出现亮度差。假设对应于SW2-1到SW2-8的象素输出指示相同亮度的被检测信号。那么在图7B所示的情况下，对应于SW2-8的象素比对应于SW2-1的象素暗一些。也就是说，产生了亮度差。以上说明了SW2-8处的基准电压比理想基准电位(Vref)低的情况。然而，SW2-8处的基准电压也可能超过理想基准电位(Vref)，这依赖于如何控制开关。在这种情况下，仍会在相应象素中产生亮度差。
象素部件已变得很小，因此必须提高象素部件的输出信号的读取速率。因此必须加大读取时所使用的开关元件SW2的栅极的宽度，以减少接通状态电阻。然而，栅极加宽会强化其中产生的寄生电容的影响，并且使基准电压一侧的节点的电位的偏移增大。
基准电压一侧的节点的电位的这种偏移所引起的输出信号的偏移被位于CDS电路的下一级中的放大器放大。因此，即使CDS电路的输出信号的偏移很小，最终仍会造成图象的亮度差。例如，如果放大系数为16的放大器位于下一级电路，那么1mV的偏移会被放大到16mV。
发明内容
本发明是在上述背景下作出的。本发明的目的是提供可减少由复位操作在基准电压一侧的节点的电位中产生的偏移的相关二次采样电路，和包含该相关二次采样电路的CMOS图象传感器。
为实现上述目的，本发明提供一种可处理象素部件的输出信号的相关二次采样电路，其中在所述象素部件中固态图象传感器件以矩阵形式排列。这种相关二次采样电路包括采样并保持对应于通过复位象素部件产生的噪声的复位电平信号的第一电容器，采样并保持通过象素部件的光电转换作用获得的被检测信号的第二电容器，采样连接开关，用于控制产生预定电位的预定电源和第二电容器之间的连接，以便以该预定电位为基准对被检测信号进行采样，以及读取连接开关，所述读取连接开关控制对输出信号的读取，所述输出信号基于从第二电容器和第一电容器采样并保持的电荷获得的被检测信号和复位电平信号之间的差，其中包含在采样连接开关中的开关元件的栅极宽度比包含在读取连接开关中的开关元件的栅极宽度窄。
此外，为实现上述目的，本发明提供一种CMOS图象传感器，所述CMOS图象传感器包括象素部件，用于扫描象素的扫描电路和对象素部件的输出信号进行处理的相关二次采样电路，其中在所述象素部件中，包含光敏二极管和晶体管的单位象素以矩阵形式排列。该CMOS图象传感器中的相关二次采样电路包含采样并保持对应于复位象素部件所产生的噪声的复位电平信号的第一电容器，采样并保持通过象素部件的光电转换作用所获得的被检测信号的第二电容器，采样连接开关，用于控制产生任意电位的预定电源和第二电容器之间的连接，以便以该任意电位为基准对被检测信号进行采样，以及读取连接开关，所述读取连接开关控制对输出信号的读取，所述输出信号基于从第二电容器和第一电容器采样并保持的电荷获得的被检测信号和复位电平信号之间的差，其中包含在采样连接开关中的开关元件的栅极宽度比包含在读取连接开关中的开关元件的栅极宽度窄。
本发明还提供一种处理象素部件的输出信号的相关二次采样电路，在所述象素部件中固态图象传感器件以矩阵形式排列，所述相关二次采样电路包括：第一电容器，用于采样并保持对应于通过复位象素部件所产生的噪声的复位电平信号；第二电容器，用于采样并保持通过象素部件的光电转换获得的被检测信号；采样连接开关，用于控制产生预定电位的预定电源和第二电容器之间的连接，以便以该预定电位为基准对被检测信号进行采样；以及读取连接开关，用于控制对输出信号的读取，所述输出信号基于从第二电容器和第一电容器中采样并保持的电荷获得的被检测信号和复位电平信号之间的差，其中包含在采样连接开关中的开关元件与伪开关元件相连，并给该伪开关元件的栅极提供信号，该信号的相位与提供给包含在采样连接开关内的开关元件的栅极的输入信号的相位相反，伪开关元件的源极和漏极相互连接。
本发明还提供一种处理象素部件的输出信号的相关二次采样电路，在所述象素部件中固态图象传感器件以矩阵形式排列，所述相关二次采样电路包括：第一电容器，用于采样并保持对应于通过复位象素部件所产生的噪声的复位电平信号，在采样时第一电容器的第一端与象素部件的输出端相连，第一电容器的第二端与产生用于采样的预定基准电位的预定电源相连；和第二电容器，与第一电容器并联，并且通过采样连接开关和与采样连接开关并联的读取连接开关与第一电容器的第二端以及预定电源相连，用于采样并保持通过象素部件中的光电转换获得的被检测信号，其中：在第二电容器对被检测信号进行采样的同时，采样连接开关把第二电容器连接到第一电容器和预定电源；并且在基于从第二电容器及第一电容器中采样并保持的电荷获得的被检测信号与复位电平信号之间的差的输出信号被读取时，读取连接开关把第二电容器连接到第一电容器和预定电源，其中包含在采样连接开关中的开关元件的栅极宽度比包含在读取连接开关中的开关元件的栅极宽度窄。
下面将参照附图以举例方式说明本发明的优选实施例，从中可以理解本发明的上述及其它目的、特性和优点。
附图说明
图1是基于本发明实施例的CDS电路的电路图。
图2是示出CMOS图象传感器的基本结构的视图。
图3是基于本发明实施例的CMOS图象传感器中的CDS电路部件的时序图。
图4是示出基于本发明的采样连接开关的结构的视图。
图5是单位象素和CDS电路的电路图。
图6是CDS电路的时序图。
图7A和7B示出了布局示意图和基准电压的变化。
具体实施方式
现在参照附图说明本发明的实施例。
图1是基于本发明实施例的CDS电路的电路图。
CDS电路20输入从沿水平和垂直方向排列的多个单位象素11输出的信号，并且处理这些信号。
单位象素11包含光敏二极管D1和3个n沟道MOS晶体管M1到M3。光敏二极管D1的阴极与晶体管M1的源极和晶体管M2的栅极相连。作为复位晶体管的晶体管M1的栅极与提供复位信号RST的复位线相连，并且晶体管M1的漏极与提供基准电压VR的电源线相连。作为驱动晶体管的晶体管M2的漏极与提供基准电压VR的电源线相连。这点与晶体管M1相同。晶体管M2的源极与晶体管M3的漏极相连。作为选择晶体管的晶体管M3的栅极与提供选择信号SLCT的列选择线相连。晶体管M3的源极与电流源I1和CDS电路20中的开关SW1相连。
现在说明单位象素11中的操作。当复位信号RST转为“H”时，光敏二极管D1的阴极侧的电位为VR(常数)。接着，复位信号RST转为“L”，接着光线照射到光敏二极管D1上。结果，根据光强在光敏二极管D1上产生电荷。这些电荷会改变节点VPD上的电位，即晶体管M2的栅极的电压。当选择信号SLCT转为“H”时，依据该时刻节点VDP上的电位的电信号通过晶体管M3传送到CDS电路20。
CDS电路20包含对单位象素11的输出信号进行输入控制的输入连接开关SW1，采样并保持单位象素11的输出信号的第一电容器C1和第二电容器C2，产生基准电位Vref的电源VREF，在采样时连接第二电容器和电源VREF的采样连接开关21，在读取时连接第二电容器C2和电源VREF的读取连接开关22，放大器AMP1和AMP2，以及响应水平扫描侧发出的信号控制对输出总线的输出的输出连接开关SW3。
输入连接开关SW1被连接到电流源I1、单位象素11中的选择晶体管M3的源极和CDS电路20中的第一电容器C1的一端，并且把单位象素11检测到的信号输入到CDS电路20中。
第一电容器C1的一端通过SW1与单位象素11的输出端相连，并且与放大器AMP1相连，其另一端与电源相连，并且通过采样连接开关21与第二电容器C2的一端相连。第一电容器C1采样并保持初始复位后单位象素11输出的、由光敏二极管D1检测到的基于光强的被检测信号，并且采样和保持对应于执行第二次复位时产生的噪声的复位电平信号。
第二电容器C2的一端与放大器AMP1相连，另一端与放大器AMP2相连，且通过采样连接开关21和读取连接开关22与电源VREF和第一电容器C1相连。执行初始复位时，第二电容器C2通过采样连接开关21与电源VREF和第一电容器C1相连，并且采样和保持单位象素11输出的被检测信号。执行第二次复位时，节点VC2的电位可由公式(1)给出。然后，读取连接开关22和输出连接开关SW3置为接通，并且传送基于节点VC2的电位的输出信号。
采样连接开关21的一端与第二电容器C2的一端相连，另一端与第一电容器C1的一端和电源VREF相连。在采样时，采样连接开关21置为接通，以便把第二电容器C2和第一电容器C1及电源VREF连接起来。当采样结束时，采样连接开关21置为断开，把第二电容器C2与第一电容器C1及电源VREF断开。后面将说明，采样时间是充足的。因此，与读取连接开关22的栅极宽度相比，能够缩小采样连接开关21的栅极宽度。例如，可选择在半导体生产过程中采用的技术能够实现的最小宽度。于是，保持操作就可在不明显受到栅极和源极之间、栅极和漏极之间的寄生电容的影响的情况下完成。
读取连接开关22的一端与第二电容器C2的一端相连，另一端与第一电容器C1的一端和电源VREF相连。读取连接开关22和输出连接开关SW3一起置为接通/断开，以传送基于节点VC2的电位的输出信号。象素部件10已变得很小，必须提高读取速率。因此必须加大读取连接开关22的栅极宽度。
输出连接开关SW3与水平扫描信号同步置为接通，以便只将CDS电路20通过从单位象素11检测到的信号中除去噪声而产生的信号分量传送到输出总线。
把上述CDS电路合并到CMOS图象传感器中。图2示出CMOS图象传感器的基本结构。与图1相同的部分采用相同的数字标号，同时省略对相同部分的说明。
CMOS图象传感器包括其单位象素11以矩阵形式排列的象素部件10，处理象素部件10的输出信号的CDS电路20，包含用于对象素部件进行垂直扫描及控制复位信号的垂直扫描移位寄存器/复位控制电路31，和控制水平扫描的水平扫描移位寄存器32的扫描电路，以及产生用于扫描和采样的时序信号的时序产生电路(TG电路)40。
TG电路40产生用于在象素部件10中选择行的选择信号SLCT*，复位信号RST*和用于控制连接象素部件10和CDS电路20的开关SW1-**和SW21-**的控制信号，其中“*”代表任意行，“**”代表任意行和列。
每列均设置CDS电路。CDS电路20依据水平扫描移位寄存器32输出的水平扫描信号，依次输出由垂直扫描移位寄存器/复位控制电路31选择的行中的单位象素11所检测的信号。
放大器50对由CDS电路20输出并且传送到输出总线的信号进行放大，并把经放大的信号传送到下一级电路。
现在说明具有上述结构的CDS电路和具有上述结构的CMOS图象传感器中的操作。图3是基于本发明实施例的CMOS图象传感器中的CDS电路部件的时序图。
选择信号SLCT置为ON，垂直扫描移位寄存器/复位控制电路31在象素部件10中选择行。在图3中，将SLCT1置为ON，并且选择行1。在选择SLCT1的同时或之后，RST端置为ON，并且RST1变成“H”。结果，使光敏二极管D1的阴极的电位复位到初始电位VR。在复位时间结束后，RST端置为OFF，RST1变成“L”。当RST1变成“L”时，光敏二极管D1开始基于光强的集成。
然后，CDS电路20中的输入连接开关SW1和采样连接开关21(SW21)置为接通，以便在第一电容器C1上将基于集成时间的被检测信号累积为电荷。此时，电荷也在第二电容器C2上累积。在经过确定的时间周期后，SW1和采样连接开关21(SW21)置为断开，以便保持经过采样的被检测信号。采样连接开关21的栅极宽度较窄，所以该保持操作可在不明显受栅极和源极之间、栅极和漏极之间寄生电容的影响的情况下完成。在此期间，读取连接开关22(SW22-1到SW22-8)保持断开状态。
接着，RST端再次置为接通，SW1置为接通，以便在第一电容器C1上累积复位噪声。在经过确定的时间周期后，RST端置为断开，SW1也置为断开。这一操作的结果是，对应于复位噪声的电荷累积在第一电容器C1上。因此如公式(1)所示，第二电容器的节点电位由(Vref-被检测信号)给出，并且只有信号分量可被提取。
然后，通过按照与水平扫描信号同步的顺序将输出连接开关SW3(SW3-1到SW3-8)和读取连接开关22(SW22-1到SW22-8)置为接通，将信号依次传送到输出总线。
如上所述，通过设置采样连接开关21以便在执行采样的情况下连接第二电容器C2和电源VREF，以及通过缩减其栅极宽度，能够减少基准电压一侧节点的电位的波动。通过使用对以这种方式减少了基准电压波动的信号进行处理，可使输出图象中的亮度差较小。
而且，读取连接开关22和采样连接开关21分别设置。结果可使读取连接开关22的栅极宽度能随读取速率的提高而加大。
此外，上述采样连接开关21由适当的开关元件组成。然而可以连接附加的伪(dummy)开关元件。图4示出了基于本发明的采样连接开关的结构。与图1相同的部分使用相同的数字标号，同时省略对相同部分的说明。
主开关元件(主SW)211的漏极和源极分别与电源VREF和伪开关元件(伪SW)212的漏极相连。主SW211的栅极与控制主SW211和伪SW212的接通/断开的控制信号相连。
伪开关元件212的源极连接到第二电容器C2的一端和它的漏极。伪开关元件212的漏极与主SW211的源极相连。伪开关元件212的栅极与通过使控制主SW211的接通/断开的控制信号反相所得的信号相连。
如上所述，本发明的CDS电路包含保持以任意电位为基准进行采样的电荷的电容器，采样并保持由象素部件检测的信号的采样连接开关，和作为连接或断开用于产生任意电位的电源的开关元件、读取输出信号的读取连接开关。这样，减少了在采样结束时把开关置为断开所引起的基准电压一侧的节点的电位的波动。
对于包含本发明的CDS电路的CMOS图象传感器，可通过CDS电路获得这样的输出信号，其中在提取象素部件检测到的信号的情况下，基准电压的波动很小。结果，可以获得亮度差较小的高质量输出图象。
上文仅仅是对本发明的原理的示例性说明。由于本领域技术人员可对其做多种修改和改变，因此不期望将发明限制在上文所示出和说明的具体结构和应用上，相应地，可把所有适合的修改和等同方案看作属于所附权利要求及其等同内容限定的发明范围之内。

Claims (5)

1.处理象素部件的输出信号的相关二次采样电路，在所述象素部件中固态图象传感器件以矩阵形式排列，所述相关二次采样电路包括：
第一电容器，用于采样并保持对应于通过复位象素部件所产生的噪声的复位电平信号；
第二电容器，用于采样并保持通过象素部件的光电转换获得的被检测信号；
采样连接开关，用于控制产生预定电位的预定电源和第二电容器之间的连接，以便以该预定电位为基准对被检测信号进行采样；以及
读取连接开关，用于控制对输出信号的读取，所述输出信号基于从第二电容器和第一电容器中采样并保持的电荷获得的被检测信号和复位电平信号之间的差，
其中包含在采样连接开关中的开关元件的栅极宽度比包含在读取连接开关中的开关元件的栅极宽度窄。
2.根据权利要求1的相关二次采样电路，其中包含在采样连接开关中的开关元件的栅极宽度是在半导体生产过程中形成的最小宽度。
3.处理象素部件的输出信号的相关二次采样电路，在所述象素部件中固态图象传感器件以矩阵形式排列，所述相关二次采样电路包括：
第一电容器，用于采样并保持对应于通过复位象素部件所产生的噪声的复位电平信号；
第二电容器，用于采样并保持通过象素部件的光电转换获得的被检测信号；
采样连接开关，用于控制产生预定电位的预定电源和第二电容器之间的连接，以便以该预定电位为基准对被检测信号进行采样；以及
读取连接开关，用于控制对输出信号的读取，所述输出信号基于从第二电容器和第一电容器中采样并保持的电荷获得的被检测信号和复位电平信号之间的差，
其中包含在采样连接开关中的开关元件与伪开关元件相连，并给该伪开关元件的栅极提供信号，该信号的相位与提供给包含在采样连接开关内的开关元件的栅极的输入信号的相位相反，伪开关元件的源极和漏极相互连接。
4.处理象素部件的输出信号的相关二次采样电路，在所述象素部件中固态图象传感器件以矩阵形式排列，所述相关二次采样电路包括：
第一电容器，用于采样并保持对应于通过复位象素部件所产生的噪声的复位电平信号，在采样时第一电容器的第一端与象素部件的输出端相连，第一电容器的第二端与产生用于采样的预定基准电位的预定电源相连；和
第二电容器，与第一电容器并联，并且通过采样连接开关和与采样连接开关并联的读取连接开关与第一电容器的第二端以及预定电源相连，用于采样并保持通过象素部件中的光电转换获得的被检测信号，
其中：
在第二电容器对被检测信号进行采样的同时，采样连接开关把第二电容器连接到第一电容器和预定电源；并且
在基于从第二电容器及第一电容器中采样并保持的电荷获得的被检测信号与复位电平信号之间的差的输出信号被读取时，读取连接开关把第二电容器连接到第一电容器和预定电源，
其中包含在采样连接开关中的开关元件的栅极宽度比包含在读取连接开关中的开关元件的栅极宽度窄。
5.一种CMOS图象传感器，包括：
象素部件，其中包含光敏二极管和晶体管的单位象素以矩阵形式排列；
扫描电路，用于扫描象素；和
相关二次采样电路，用于处理象素部件的输出信号，该电路包含：
第一电容器，用于采样并保持对应于通过复位象素部件所产生的噪声的复位电平信号；
第二电容器，用于采样并保持通过象素部件中的光电转换获得的被检测信号；
采样连接开关，用于控制产生任意电位的预定电源和第二电容器之间的连接，以便以该任意电位为基准对被检测信号进行采样；以及
读取连接开关，用于控制对输出信号的读取，所述输出信号基于从第二电容器和第一电容器中采样并保持的电荷获得的被检测信号和复位电平信号之间的差，
其中包含在采样连接开关中的开关元件的栅极宽度比包含在读取连接开关中的开关元件的栅极宽度窄。
CNB031015956A 2002-02-07 2003-01-15 相关二次采样电路和包含该电路的cmos图象传感器 Expired - Fee Related CN1242608C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP030613/2002 2002-02-07
JP2002030613A JP4251811B2 (ja) 2002-02-07 2002-02-07 相関二重サンプリング回路とこの相関二重サンプリング回路を備えたｃｍｏｓイメージセンサ

Publications (2)

Publication Number Publication Date
CN1437392A CN1437392A (zh) 2003-08-20
CN1242608C true CN1242608C (zh) 2006-02-15

Family

ID=27654751

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031015956A Expired - Fee Related CN1242608C (zh) 2002-02-07 2003-01-15 相关二次采样电路和包含该电路的cmos图象传感器

Country Status (6)

Country Link
US (1) US6977363B2 (zh)
EP (1) EP1343310B1 (zh)
JP (1) JP4251811B2 (zh)
KR (1) KR100864037B1 (zh)
CN (1) CN1242608C (zh)
TW (1) TW586315B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397173B2 (en) 2003-09-09 2016-07-19 Cree, Inc. Wide bandgap transistor devices with field plates

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411307B1 (ko) * 2002-03-12 2003-12-24 주식회사 하이닉스반도체 자동으로 리셋 전압을 제한하는 기능을 갖는 이미지센서및 이미지센서의 리셋 전압 자동 제어 방법
JP2005012752A (ja) * 2003-02-26 2005-01-13 Seiko Instruments Inc 信号処理回路、イメージセンサーｉｃおよび信号処理方法
KR100523233B1 (ko) 2003-08-23 2005-10-24 삼성전자주식회사 씨모스 이미지 센서 및 이미지 센싱 방법
US7446806B2 (en) * 2003-12-19 2008-11-04 Symbol Technologies, Inc. Single chip, noise-resistant, one-dimensional, CMOS sensor for target imaging
JP2005303746A (ja) * 2004-04-13 2005-10-27 Matsushita Electric Ind Co Ltd 撮像装置
JP2005312025A (ja) * 2004-04-21 2005-11-04 Magnachip Semiconductor Ltd 高速アナログ信号処理可能なｃｍｏｓイメージセンサ
KR100644032B1 (ko) 2004-04-21 2006-11-10 매그나칩 반도체 유한회사 고속 아날로그신호 처리를 위한 ｃｍｏｓ 이미지센서
KR100585005B1 (ko) * 2004-05-06 2006-05-29 매그나칩 반도체 유한회사 셋틀링 타임을 줄인 시디에스 회로
KR100656666B1 (ko) 2004-09-08 2006-12-11 매그나칩 반도체 유한회사 이미지 센서
KR100660858B1 (ko) 2005-01-28 2006-12-26 삼성전자주식회사 선 블랙 현상을 방지하는 시모스 이미지 센서의 칼럼 ａｄｃ
WO2006109863A1 (en) * 2005-04-13 2006-10-19 Matsushita Electric Industrial Co., Ltd. Resampling detection apparatus, resampling detection method, resampling apparatus, and resampling method
KR100719370B1 (ko) * 2005-08-03 2007-05-17 삼성전자주식회사 아날로그-디지털 변환기 및 이를 포함하는 씨모스 이미지센서, 그리고 씨모스 이미지 센서의 동작 방법
KR100775009B1 (ko) 2005-08-03 2007-11-09 한국과학기술원 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서
US7573519B2 (en) * 2005-10-26 2009-08-11 Eastman Kodak Company Method for correcting eclipse or darkle
US7864229B2 (en) 2005-12-08 2011-01-04 Samsung Electronics Co., Ltd. Analog to digital converting device and image pickup device for canceling noise, and signal processing method thereof
KR100746197B1 (ko) 2005-12-08 2007-08-06 삼성전자주식회사 공급 전원 및 스위칭 노이즈를 제거할 수 있는 이미지센서의 기준 전압 발생기, 칼럼 아날로그-디지털 변환장치, 이미지 센서, 및 칼럼 아날로그-디지털 변환방법
JP2007184368A (ja) * 2006-01-05 2007-07-19 Toshiba Corp 固体撮像装置
JP4887079B2 (ja) * 2006-06-06 2012-02-29 富士フイルム株式会社 光電変換膜積層型固体撮像素子
US8203629B2 (en) * 2006-10-26 2012-06-19 Canon Kabushiki Kaisha Image sensing apparatus and correction method
US20080122962A1 (en) * 2006-11-29 2008-05-29 Omnivision Technologies, Inc. Image sensors with output noise reduction mechanisms
CN101197921B (zh) * 2006-12-07 2010-11-03 比亚迪股份有限公司 一种图像信号采样电路及其方法
JP4305507B2 (ja) * 2006-12-18 2009-07-29 ソニー株式会社 撮像装置およびカメラ
EP2075909A3 (en) 2007-12-26 2016-10-12 TPO Displays Corp. Current sampling method and circuit
TWI375465B (en) 2008-02-27 2012-10-21 Pixart Imaging Inc Correlation double sampling circuit for image sensor
JP5317591B2 (ja) * 2008-09-01 2013-10-16 キヤノン株式会社 撮像装置
CN101674416B (zh) * 2008-09-11 2012-01-04 深圳市奥尼克斯实业有限公司 一种低照度摄像机降低噪声提升增益的方法
KR101566406B1 (ko) * 2008-10-22 2015-11-16 삼성전자주식회사 이미지센서 불량검출방법 및 상기 방법을 사용하는 이미지센서
CN101742131B (zh) * 2008-11-25 2011-07-20 上海华虹Nec电子有限公司 Cmos图像传感器的光电转换器
JP5511203B2 (ja) * 2009-03-16 2014-06-04 キヤノン株式会社 撮像素子及び撮像装置
KR101029619B1 (ko) * 2009-12-30 2011-04-15 주식회사 하이닉스반도체 Ｃｍｏｓ 이미지 센서
KR101241471B1 (ko) * 2011-04-11 2013-03-11 엘지이노텍 주식회사 픽셀, 픽셀 어레이, 픽셀 어레이를 포함하는 이미지센서 및 이미지센서의 구동방법
EP2579575A1 (en) * 2011-10-06 2013-04-10 FEI Company Method for acquiring data with an image sensor
WO2013129646A1 (ja) * 2012-03-01 2013-09-06 株式会社ニコン Ａ／ｄ変換回路、及び固体撮像装置
JP6459025B2 (ja) * 2014-07-07 2019-01-30 パナソニックＩｐマネジメント株式会社 固体撮像装置
KR20170131481A (ko) * 2015-04-14 2017-11-29 재단법인 다차원 스마트 아이티 융합시스템 연구단 공통의 증폭기를 이용하여 adc 및 pga를 구현하는 방법 및 장치
US9762824B2 (en) * 2015-12-30 2017-09-12 Raytheon Company Gain adaptable unit cell
CN114982222A (zh) * 2020-01-08 2022-08-30 华为技术有限公司 一种图像读取电路、图像传感器以及终端设备
WO2024076130A1 (ko) * 2022-10-05 2024-04-11 삼성전자 주식회사 카메라를 포함하는 전자 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06326933A (ja) * 1993-03-17 1994-11-25 Sharp Corp 撮像装置
JP3351192B2 (ja) * 1995-07-12 2002-11-25 富士ゼロックス株式会社 画像読取信号処理装置
US6166766A (en) * 1997-09-03 2000-12-26 Motorola, Inc. Sensing circuit for capturing a pixel signal
JP4098884B2 (ja) * 1998-07-08 2008-06-11 浜松ホトニクス株式会社 固体撮像装置
EP0986250B1 (en) * 1998-09-10 2004-03-17 Agilent Technologies, Inc. (a Delaware corporation) Photodiode array
WO2001026382A1 (en) * 1999-10-05 2001-04-12 California Institute Of Technology Time-delayed-integration imaging with active pixel sensors
KR20020038047A (ko) * 2000-11-16 2002-05-23 윤종용 영상 신호 처리 장치의 오프셋 보정 회로
JP4187502B2 (ja) * 2002-07-25 2008-11-26 富士通マイクロエレクトロニクス株式会社 画質を向上させたイメージセンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397173B2 (en) 2003-09-09 2016-07-19 Cree, Inc. Wide bandgap transistor devices with field plates

Also Published As

Publication number Publication date
EP1343310B1 (en) 2013-03-27
KR20030067490A (ko) 2003-08-14
TW200303142A (en) 2003-08-16
JP4251811B2 (ja) 2009-04-08
TW586315B (en) 2004-05-01
CN1437392A (zh) 2003-08-20
EP1343310A2 (en) 2003-09-10
EP1343310A3 (en) 2005-01-05
US20030146369A1 (en) 2003-08-07
JP2003234962A (ja) 2003-08-22
KR100864037B1 (ko) 2008-10-16
US6977363B2 (en) 2005-12-20

Similar Documents

Publication Publication Date Title
CN1242608C (zh) 相关二次采样电路和包含该电路的cmos图象传感器
US10506188B2 (en) Solid-state imaging device
CN101719994B (zh) 固态图像传感器和摄像机系统
CN1149858C (zh) 固态图像摄取装置
US8355068B2 (en) Solid-state image sensing device, analog-digital conversion method of solid-state image sensing device, and electronic apparatus
US7227570B2 (en) Solid-state image pickup device and signal processing method therefor
CN1189020C (zh) 光电转换设备
TW548962B (en) X-Y address type solid-state image pickup device
US20030010896A1 (en) Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system
KR20080092862A (ko) 고체촬상장치, 고체촬상장치의 구동방법, 고체촬상장치의신호 처리 방법 및 촬상장치
CN101064788A (zh) 固态成像装置、驱动固态成像装置的方法和图像拾取设备
US8299414B2 (en) Solid-state imaging device
JPH04290081A (ja) 固体撮像装置
JPH0969978A (ja) 撮像装置
CN101014098A (zh) 成像装置
KR20040103408A (ko) 고체촬상장치
CN1203663C (zh) 一种快闪电荷放大结构焦平面读出电路及其复位读出方法
CN1094285C (zh) 内装信号放大器的固态摄象器件及其控制方法
US6674469B1 (en) Driving method for solid-state image pickup device
CN100464573C (zh) 互补金属氧化物半导体图像传感器
KR850000366B1 (ko) 고체촬상소자
JP2002152597A (ja) 固体撮像デバイスおよび固体撮像装置
CN1711754A (zh) 图像拾取器件
JPH07177433A (ja) 固体撮像素子の駆動方法
CN1394072A (zh) 信号感测电路及其初始化方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081219

Address after: Tokyo, Japan

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa, Japan

Patentee before: Fujitsu Ltd.

ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081219

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Kanagawa

Patentee after: Fujitsu Microelectronics Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150515

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150515

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Kanagawa

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060215

Termination date: 20210115

CF01 Termination of patent right due to non-payment of annual fee