CN1394072A

CN1394072A - 信号感测电路及其初始化方法

Info

Publication number: CN1394072A
Application number: CN 01119949
Authority: CN
Inventors: 李学能
Original assignee: TAISHI SCIENCE AND TECHNOLOGY CO Ltd
Current assignee: TAISHI SCIENCE AND TECHNOLOGY CO Ltd
Priority date: 2001-06-29
Filing date: 2001-06-29
Publication date: 2003-01-29

Abstract

一种信号感测电路及其初始化方法，本电路包括：一信号感测阵列，其包括N行输出线；一信号处理电路，具有N行输入线，以分别产生N个数字信号；信号处理电路包括：N个模拟/数字转换器，每个转换器包括一计数器，参考电压耦合至N个转换器的输入端，每一转换器输出一对应补偿值，在N个数字信号产生之前，每一计数器以相对应的补偿值初始化。本方法包括下列步骤：a、在初始化程序期间，将一参考电压耦合至所有N组转换器的输入端，每一转换器输出一对应补偿值；b、在N个数字信号产生之前，将每一转换器内的计数器以相对应的补偿值初始化。本发明可减小寄生效应，以使其造成的不良影响降到最低。

Description

信号感测电路及其初始化方法

本发明关于一种信号感测电路，特别是关于一种具有互补型金属氧化物半导体影像传感器的信号感测电路及其初始化方法。

影像传感器是用来将聚焦于影像传感器上的光学影像转换成电信号。一般来说，影像传感器是由数个排成阵列状的感光元件所组成，当光学影像聚焦于这些排列成阵列状的感光元件上时，每个感光元件会分别依据其所感测到的光线强度，来产生相对应、不同大小的电信号。这些电信号将再进一步处理，以便转换成适合在显示器上显示的各种画面。

一种众所周知的影像感测器是一种电荷耦合器件，由于其工艺特殊，内含CCD集成电路芯片价格高昂，除此之外，由于CCD需要时钟信号实现同步处理，且使用较高的工作电压，因此，也会消耗较强的电力。相较于CCD影像传感器，互补型金属氧化物半导体(CMOS)主动像素传感器(APS)将控制、驱动、信号处理线路都组合在单一感测芯片上，因此，拥有许多优点，包括：(1)采用较低的工作电压，因此消耗的功率也较低；(2)其制程可与一般集成电路的制程组合在一起；(3)由于采用标准互补型金属氧化物半导体工艺，一旦大量生产，其成本可望低于传统的CCD元件。

虽然，互补型金属氧化物半导体主动像素传感器拥有上述许多优点，然而对大面积、高亮度的像素阵列而言，不同感光元件所感应而产生的模拟信号会受到元件本身寄生效应的干扰，而导致影像信号失算的现象。这种寄生效应可能来自寄生电容、寄生电阻或是漏电流，也可能来自感光元件本身感光特性的不一致性。这种寄生效应对半导体元件而言，难以避免，但会大大降低影像信号的信号—杂信比，使影像品质变差。因此，杂信问题互补型金属氧化物半导体主动像素传感器性能良好与否的关键，也将会是互补型金属氧化物半导体主动像素传感器在技术上最需要克服的问题。上面所述的杂信主要包括下列几项：取样影像数据时，所产生的kTC杂信；放大、影像信号时，所产生的1/f杂信；感光元件阵列中，每一行感光元件本身特性不一致，所造成的固定图像杂信。

即使感光元件阵列中，每一行感光元件都接收到相同的光线强度，但是，由于各个感光元件本身元件特性的差异、漏电流的产生或是相关双重取样电路与互补型金属氧化物半导体传感器芯片内部模拟/数字转换器中的比较器的不匹配，都将使各个模拟/数字转换器在输出端产生不同的数字信号。当阵列中每一行间的布线间距更紧靠时，不同行所对应的模拟/数字转换器及双重取样电路间的操作差异会更加显著。

图1说明传统的640×480互补型金属氧化物半导体主动像素传感器芯片的结构。影像传感器核心阵列19是由多个排成两维阵列状的感光元件10组成，其中感光元件10的内部电路将在图2中说明。其中，列地址移位暂存器12的控制信号152来自时序与控制逻辑电路15，而列址移暂存器12本身则是连接到影像传感器核心19阵列，并且利用地址线21一次定址一个列感光元件10。列地址移位暂存器12根据一事先设定好的图框速率(Frame Rate)时序要求，一列一列地将影像传感器核心阵列19中的诸条模拟信号读入行线14。

在本发明的一实施例中，行线14的模拟信号将经由现有的相关双重取样电路18进入模拟/数字转换器16，模拟/数字转换器16再将接收到的模拟信号转换成代表感光元件10感受强度的数字信号。举例来说，若采用八比特模拟/数字转换，则将有256种不同的数值可用来代表模拟/数字转换器16所接收到的模拟信号大小，而每一数值均代表着不同的感光强度，相关双重取样电路18的作用将在图4中说明。时序控制逻辑15输出数种不同的时序信号，包括相关双重取样电路18的切换信号151、列移位暂存器12的控制信号152以及移位暂存器13的控制信号153、154，以控制整个系统的运作。

当进行感测时，被扫描的影像聚焦于影像传感器核心19上，而且整个影像的各部分都有相对应的感光元件10进行感测，如图2所示，每一感光元件10内部均包括一个光电二极管20或是光电开关、双载子光电晶体管等有类似功能的光感测元件。当光线照射到这些光感测元件时，这些元件将产生相应于光线强度的导通电流。

如图2所示，在曝光周期刚开始时，读取信号的低电位将关闭存取晶体管M3，因而隔离内部行线24。重置信号来自于图1中列地址移位暂存器12的输出，当重置信号在高位时，将启动重置晶体管M1，并使光电二极管20的电位被重置至VDD的电位。

当重置信号在低位时，将关闭重置晶体管M1，并启始曝光周期。光线的照射使得光电二极管20产生电流，此电流将使光电二极管20内部的固有电容放电，因而降低节点P的电位。图5的影像曝光时段自重置信号的下降缘开始至重置信号的上升缘结束。该影像曝光时段的长短可依影像感测敏感度或是曝光控制的差异而有所不同。一旦曝光时间充分，读取信号将启动存取晶体管M3，并使光电二极管20在端点P的电位通过源极输出器M2、存取晶体管M3到达内部行线24，并储存在内部行线24的另一端的电路(未显示)中。由于源极输出器M2本身的特性，内部行线24所感测到的电位将比端点P的电位略低，该电位与端点P电位的差异与源极输出器(晶体管)M2本身的特性有关，当影像曝光时间结束时，同一列的重置晶体管M1再度被启动，并随即启动源极输出器M2，使位于光电二极管20阴极的端点P电位很快被拉升至VDD电压。重置信号启动前后，端点C的电位将有所变化，假设变化量为ΔVc，相关双重取样电路18将可感测并计算ΔVc。相关双重取样18电路为现有技术，并非本发明重点，因此不予赘述。由于内部行线24在不同时刻量得的电位值都已经包括源极输出器M2及存取晶体管M3所造成的电位偏移，因此源极输出器M2及存取晶体管M3所造成端点C的电位偏移将不至于影响ΔVc的值。相关双重取样电路18计算得的ΔVc信号将随即进入模拟/数字转换器16，以便转换成数字信号。换句话说，真正的影像拾取分别是利用曝光时间结束时，重置信号启动后，测量在端点C的信号变化而完成的。

如图3所示，其为图1的八比特模拟/数字转换器16的电路图。模拟/数字转换器16包括一个高增益比较器32、一个时钟信号的逻辑门34、一个八比特二进位计数器36及两个反相器33、35。需要特别说明的是，本发明亦可以使用其他方式设置，将模拟信号转换成数字信号。在图3中，参考上升信号38输入比较器的的非反相输入端、来自相关双重取样电路的模拟信号31输入比较器32的反相输入端；时钟信号39与反相器33的输出端接到时钟信号的逻辑门34的两个输入端。模拟/数字转换器16将模拟信号转换成数字信号的过程简述如下：当参考上升信号38开始增加、时钟信号39开始启动时，计数器36就开始计数；当参考上升信号38的值增加到与模拟信号31相同时，比较器32的输出转变，逻辑门34使时钟信号39无法通过；当计数器36停止计数时，计数器36的输出值即代表模拟信号31相应的数字值；这样就完成了模拟/数字信号的转换。图3中，vramp^-代表上升信号38的最低电位；Vranlp⁺代表上升信号38的最高电位。

请参考图4，模拟信号31的路径包括源极输出器M2、存取晶体管M3、内部行线24、相关双重取样电路18以及模拟/数字转换器16内部的比较器32。不同的感光元件10中，源极输出器M2及存取晶体管M3的元件特性不尽相同，因此对不同的感光元件10上的节点P而言，同样的模拟信号在经过源极输出器M2及存取晶体管M3到达内部行线24时，将形成大小不同的模拟信号值。但是，由于相关双重取样电路18的存在，使这些基于元件本身特性不同所造成的影响将被显著降低。

如图5所示，其表示两相邻列线上的像素感光元件，在读取影像时的时序图。S1、S2信号分别用来控制图4中的相关双重取样电路40内的S1、S2开关。图5中的69.4微秒时间，其对应频率为30Hz图框速率、480个列线，将在后面的描述中运用到。

即使CMOS感测芯片19中每一行线均接收到相同的信号，由于元件本身的差异、漏电流或相关双重取样电路与比较器(内含模拟/数字转换器)之间线路的不匹配，也会造成模拟/数字转换器16输出结果的不一致。当阵列中每一行间的布线间距更小时，不同行所对应的模拟/数字转换器及相关双重取样电路间的操作差异会更加显著。

为了减轻相关双重取样电路40与模拟/数字转换器16之间寄生效应所造成的影像失算现象，本发明提出以下方案。

本发明的目在于提供一种可减小寄生效应的信号感测电路及其初始化方法，以使模拟/数字转换器与双重取样电路间寄生效应所造成的不良影响降到最低。

为达到上述目的，本发明采取如下技术措施：

本发明的以互补型金属氧化物半导体工艺制造的主动像素影像传感器包括一个主要由光电二极管组成的二维像素阵列。当光线照射在这些光电二极管上时，该二维像素阵列各行线上传输的电信号将随光线强度的变化而改变；这些光电二极管所产生的模拟信号将先送至一个作为缓冲器用的源极输出器(Source Follower)，再经由一个存取信号用的晶体管耦接到阵列中相对应的行线；行线的末端接有一个模拟/数字转换器，会将这些行线所感测到的模拟信号转换成数字信号。本发明中所使用的模拟/数字转换器可能有许多种不同的形式，在本发明的一实施例中，该模拟/数字转换器包括一个高增益比较器、一个八比特二进位计数器，该八比特二进位计数器与一个参考上升信号协调配合，而参考上升信号与一个特定时序信号同步。本发明采用一种特殊的时序信号，使所有模拟/数字转换器可在一个时框(TimeFralne)时间内完成模拟/数字的信号转换，这样一来，同一列的感测元件都可以在这段时间内将其分别感测到的光线强度转换成相对应的数字信号。该转换后的数字信号将被送入另一个功能区块(可以设置在该感测芯片内，也可以设置在该感测芯片外)进行进一步处理，处理的时机可以依实际情况设计在该时段内，也可以设计在其他时段。在本发明的较佳实施例中，在读取第一条列线前，每一行线的双重取样电路输入端的电位被设定至一参考值，然后，此值被每一行的模拟/数字转换器转换成一个数字值，最后输出的数字数据将包括关于各个模拟/数字转换器和双重取样电路元件特性的信息，在每一列的像素阵列开始扫描影像数据时，这些数字数据将被用来作为每一个模拟/数字转换器内部计数器的初始数据，以分别补偿各个模拟/数字转换器及双重取样电路在元件特性上的个别差异，这样，在正式扫描影像时，模拟/数字转换器及双重取样电路的主要寄生效应将可以有效地补偿，这些寄生效应所衍生的影像失真程度也将可以减少。

本发明可具体叙述如下：

本发明的信号感测电路，包括：一个信号感测阵列、一个信号处理电路；

信号感测阵列，该阵列包括N行输出线，以分别输出N个模拟信号，其中N为大于1的整数；

信号处理电路，具有N行输入线，用以分别针对N个模拟信号产生相对应的N个数字信号；

信号处理电路包括：

N个模拟/数字转换器，用以产生N个数字信号，每一个模拟/数字转换器包括一个计数器，在N个数字信号产生之前的初始化程序期间，一预定的参考电压耦合至信号处理电路的所有N个模拟/数字转换器的输入端，以在每一个模拟/数字转换器的输出端得到一个对应补偿值，在N个数字信号产生之前，每一模拟/数字转换器内的计数器以相对应的补偿值初始化，以补偿每个相对应模拟/数字转换器输出的数字信号。

其中，所述信号处理电路还包括N个初始化电路，用以将每一补偿值载入相对应的计数器，以补偿该计数器输出的数字信号。

其中，所述信号处理电路还包括N个初始化电路，用以闩锁每一个补偿值并与相对应的所述计数器输出相加，以补偿计数器输出的数字信号。

本发明的信号传感器电路的初始化方法，包括下列步骤：

a、在N个数字信号产生之前的初始化程序期间，将一个预定的参考电压耦合至信号处理电路的所有N组模拟/数字转换器的输入端，以在每一个模拟/数字转换器的输出端得到一对应补偿值；

b、在N个数字信号产生之前，将每一个模拟/数字转换器内的计数器以相对应的补偿值初始化，以平衡来自于信号处理电路内元件之间的特性不一致性。

结合附图及实施例对本发明的结构特征详细说明如下：

附图简单说明：

图1：现有技术中，640×480互补型金属氧化物半导体主动像素传感器芯片的电路框图；

图2：图1的主动像素感光元件10的电路图及其在基本运作时的时序图；

图3：图1的八比特模拟/数字转换器16的电路框图及其参考上升信号的时序图；

图4：现有技术中，模拟信号的传递路径示意图；

图5：现有技术中，两相邻列线上的像素感光元件10在读取影像时的时序图；

图6a：本发明的一实施例简化后的电路图，其可以降低寄生效应所造成的影像失真现象；

图6b：图6a的实施例在操作时的时序图；

图7a：本发明的另一实施例简化后的电路图，本实施例可以降低寄生效应所造成的影像失真现象；

图7b：图7a的实施例在操作时的时序图；

图8a：本发明的又一实施例简化后的电路图；本实施例可以降低寄生效应所造成的影像失真现象；

图8b：图8a的实施例在操作时的时序图；

图9：八比特模拟/数字转换器16参考上升信号的时序图；

图10：本发明的一实施例中的初始化电路，该初始化电路可以对模拟/数字转换器内部的计数器进行初始化。

如图6a及图6b的时序图所示，在图框(Frame)时隙(Time Slot)开始和该图框的时间内读取第一条线的信号前，本发明针对每一行线做出一连串动作。图6b中，S1、S2在时间点t2、t3产生的脉冲与实际影像信号的取样有关。本实施例在现有的开关S1、S2之外，特别提供了两个额外的开关S3、S4。这两个开关S3、S4是由图6b中的信号开关S3、S4所控制，其目的是用来选择性地提供不同的信号。

在时间点tla时，启动开关S3，使每一个内部行线24的电位被下拉到电位V_L。时间点tlb时，改动开关S1，使电位V_L储存在相关双重取样电路40内部差动放大器60的反相输入端(SIG)。在时间点tlc时，启动开关S4，使每一内部行线24的电位被上拉到电位V_H。请特别注意，当启动开关S1时，不可以启动开关S4。在一较佳实施例中，假设Vramp⁺为图3中上升信号的最高电位、Vramp^-为图3中上升信号的最低电位、Vsh为一预定制程下可能由于模拟/数字转换器16及相关双重取样电路18的不当匹配造成于正方向所允许的最大有效电压偏移，则VH与VL的差位Vref通当被设定成小于或等于(Vramp⁺)-(Vramp^-)-Vsh。在时间点tld时，启动开关S2，使电位VT储存在相关双重取样电路40内部差动放大器60的非反相输入端(PRE)，假设每一相关双重取样电路的偏移电位可忽略，则时间tld后不久，阵列中每一行线中相关双重取样电路40的输出Vrer值，将等于端点REF的电位VH减去端点SIG的电位V_L。在此特别说明，为了对实际信号取样，开关S2必须在M3启动之前就关掉。

图7a、图7b说明本发明的另一实施例。与图6a类似，图7a的电路可在相关双重取样电路40的输出端产生Vref(＝V_H-V_L)电位，请参考图7a、7b。在时间t1，同时启动开关S3、S4，则差动放大器60的输入端SIG、PRE上将分别产生电位V_L、V_H。假设每一相关双重取样电路18的偏移电位可忽略，则相关双重取样电路18的输出电位将为Vref(＝V_H-V_L)。图7b中，S1、S2在时间点t2、t3产生的脉冲，与实际影像信号的取样有关。

相关双重取样电路18与模拟/数字转换器16都可能对行线信号造成不良的影响。假设相关双重取样电路18所造成的影响可以忽略，那么我们可以针对模拟/数字转换器16的部分做补偿，请参考图8a、图8b。在时间点t1，启动开关S3，则伪影像信号Vref(＝V_H-V_L)将进入每一行的模拟/数字转换器16。图8b中，开关S1、S2在时间点t2、t3产生的脉冲与实际影像信号的取样有关。

该等三种方法的任一种都可以使相关双重取样电路18输出端的电位被转换成一个数字值。对图6a而言，转换的时间点是在tld后、t2前，对图7a和7b而言，转换的时间点则是在t1后、t2前。如果在每一行中，模拟/数字转换器内部的比较器的偏移电位、相关双重取样电路本身的元件特性均不相同，那么，即使是相同的Vref信号，模拟/数字转换器所输出的数字值也会不同。

在每个图框时段中，每一列的实际影像信号进行转换前，本发明包括一段初始化期间，在这一段初始化期间，模拟/数字转换器16输出值的二进位补数，将用来初始化该模拟/数字转换器16内部的计数器。换句话说，每一行模拟/数字转换器中计数器的初始值，将被用来降低不同行间，源自于模拟/数字转换器16元件本身及相关双重取样电路18特性不同所造成的信号失真现象。

在下面的例子中，假设无论是那一方向，最大允许输出电位偏移量都是0.5伏特。必须了解的是，在实际状况中，正向的Vsh值与逆向的Vsh值是不同的。将上升信号的上下限Vramp⁺及Vramp^-值，设定为相差3.5伏特，这样，输入比较器32的模拟信号就会落入vramp⁺与Vramp^-的区间范围内了。我们可以利用统计的方式，筛选掉元件本身差异在士0.5伏特区间以外的影像感测元件。利用选择适当的工艺及曝光时程，可以设计端点C的电位差ΔVc的范围为0.5到3伏特，任一方向的Vsh均为0.5伏特的元件。这样，最后的输出结果就不会大于3.5伏特或是小于0伏特。感应到的光线强度最小(完全黑暗)时，ΔVc＝0.5伏特。举例来说，本实施例在感测影像的过程中，时间点t2、t3的相对应开关动作完成后，若输入相关双重取样电路的信号达到最大值3伏特，则输出的模拟信号为3.5伏特；另一方面，若输入相关双重取样电路的信号达到最小值0.5伏特，则输出的模拟信号为0伏特。因此，在考率Vsh的影响之后，模拟/数字转换器16的输出31的动态范围为0伏特到3.5伏特。

如果不采用本发明的方法，假设ΔVc＝3伏特、Vsh＝±0.5伏特，则八比特模拟/数字转换器16输出端的输出值VOCn、VOC+、VOC-将如下表。这些数值的差异正是本发明所试图解决的问题。

VOC+＝11111111＝255(十进位)…相对应于3.5伏特时…(1)

VOCn＝11011010＝218(十进位)…相对应于3伏特时…(2)

VOC-＝10110110＝182(十进位)…相对应于2.5伏特时…(3)

在影像信号完成模拟信号转换前，本发明提供一初始化期间。在这一段初始化期间，本发明初始化模拟/数字转换器16内部的计数器，以降低不同行间，源自于模拟/数字转换器16及相关双重取样电路18特性不同所造成的差异。对每一图框时段，读取图框中第一列之前，利用设定每一行的相关双重取样18或模拟/数字转换器16的输入端值为一参考电压Vref，可初始化该计数器一次。

举例而言，假设在初始化过程中，Vref＝(Vramp⁺)-(Vramp^-)-Vsh＝3.5伏特-0.5伏特＝3伏特。则每一行的模拟/数字转换器16开始进行转换，以产生相对应的数字信号，假设三条行线X、Y、Z的模拟/数字转换结果分别如方程式(4)、(5)、(6)所列，本发明利用方程式(4)、(5)、(6)的值取三进位补数，如方程式(7)、(8)、(9)所列。

VOC+＝11111111＝255(十进位)…相对应于3.5伏特时… (4)

VOCn＝11011010＝218(十进位)…相对应于3伏特时… (5)

VOC-＝101101 10＝182(十进位)…相对应于2.5伏特时…(6)

行线X：00000000＝0(十进位)…………………………… (7)

行线y：00100101＝37(十进位)………………………… (8)

行线Z：01001001＝73(十进位)………………………… (9)

该二进位补数值将分别用来初始化行线X、Y、Z相对应的模拟/数字转换器16内部的计数器。换句话说，本实施例在初始化过程结束后和影像信号的模拟/数字转换开始前，行线X、Y、Z相对应的模拟/数字转换器16内部计数器的值已经分别被设定为0、37、73。在一实施例中，采用的是图10的初始化线路。在本发明中，图10的初始化线路的输出端连接到模拟/数字转换器16内的计数器。当初始化过程进行时，该初始化线路将初始化模拟/数字转换器16内部的计数器。请参考图10，锁存致能(Latch-Enable)信号用来将计数器的输出信号暂存在初始化线路的锁存器中。SCTR信号是用来启动锁存器的输出端(IS0、IS1…IS7)，以事先载入计数器的数据。

由于在正式扫描影像前，每一行线模拟/数字转换器16内部计数器的值都已经完成初始化动作，因此，源自于模拟/数字转换器本身寄生效应所导致的不一致可以降低到影响最小的程度。

例如，在针对影像信号取样时，若行线X、Y、Z的电位ΔVc均为3伏特，则行线X的模拟/数字转换器输出值将为0+255＝255；行线Y的模拟/数字转换器输出值将为37+218＝255；行线Z的模拟/数字转换器输出值将为73+182＝255。换个方式来说，在对影像信号取样时，若不采用本发明所提供的方法，则对ΔVc均为3伏特的情况而言，行线X、Y、Z的模拟/数字转换器输出值将分别如(1)、(2)、(3)所示，为255、218、182。相对的，若采用本发明所提供的方法，则行线X、Y、Z的模拟/数字转换器输出值将均为255，因此可以达到所有行线输出特性一致的要求。

同样，如果不采用本发明的方法，假设ΔVc＝3伏特、Vsh＝±0.5伏特，且假设八比特模拟/数字转换器16输出端的输出值VOCn、VOC+、VOC-如下：

VOC+＝01001001＝73(十进位)…相对应于1伏特时…(10)

VOCn＝00100100＝36(十进位)…相对应于0.5伏特时…(11)

VOC-＝00000000＝0(十进位)…相对应于0伏特时…(12)

利用本发明，在针对影像信号取样时，若行线X、Y、Z的电位ΔVc均为0.5伏特，则行线X的模拟/数字转换器输出值将为0+73＝73；行线Y的模拟/数字转换器输出值将为37+36＝73；行线Z的模拟/数字转换器输出值将为73+0＝73。换个方式来说，在对影像信号取样时，若不采用本发明所提供的方法，则对ΔVc均为0.5伏特的情况而言，行线X，、Y、Z的模拟/数字转换器输出值将分别如(10)、(11)、(12)所示，为73、36、0。若采用本发明所提供的方法，则行线X、Y、Z的模拟/数字转换器输出值将均为73，因此，可以达到所有行线输出特性一致的要求。

若在实际运用上要求更高的解析度，可以利用高于八比特的模拟/数字转换器来达到目的。除了图3所示的模拟/数字转换器之外，在不脱离本发明构思的情况下，亦可以采用其他不同种类的模拟/数字转换器。

与现有技术相比，本发明具有如下效果：

本发明的影像信号感测电路及其初始化方法可减小寄生效应，以使模拟/数字转换器与双重取样电路间寄生效应所造成的不良影响降到最低。

虽然本发明的实施例是针对CMOS的应用而言，但是本发明亦可应用在其他利用模拟/数字转换器阵列并且要求信号输出特性一致的电路上。

本发明的实施例已经公开，并详细说明如上，但其并非用以限定本发明。

例如，可以不采用图9的初始化线路来初始化模拟/数字转换器内部的计数器，而改用下述的方式：在每个图框的初始化过程中取模拟/数字转换器输出值的补数，以取得初始值；将该初始值存放在数据锁存电路；在捕捉影像信号时，利用一个额外的加法器线路将该初始值加至模拟/数字转换器的输出端，以补偿行线间元件特性的不一致。熟习此项技艺的人士可以察知本发明并不限于CMOS传感器的应用，本发明可采用不同形式的传感器10而应用于各种不同的信号感测装置，例如温度感测、压力感测等涉及物理变化或化学反应的应用。

上述内容是利用实施例说明本发明的技术特征，并非用于限制本发明的保护范围，即使有人在本发明构思的基础上稍作变动，仍应属于本发明的保护范围内。

Claims

1、一种信号感测电路，包括：一个信号感测阵列、一个信号处理电路；其特征在于：

信号感测阵列包括N行输出线，以分别输出N个模拟信号，其中N为大于1的整数；

信号处理电路具有N行输入线，用以分别针对N个模拟信号产生相对应的N个数字信号；

信号处理电路包括：

2、根据权利要求1所述的信号感测电路，其特征在于，所述信号处理电路还包括N个初始化电路，用以将每一补偿值载入相对应的计数器，以补偿所述计数器输出的数字信号。

3、根据权利要求1所述的信号感测电路，其特征在于，所述信号处理电路还包括N个用以闩锁每一个补偿值并与相对应的所述计数器输出相加的初始化电路，以补偿计数器输出的数字信号。

4、根据权利要求1所述的信号感测电路，其特征在于，所述信号处理电路还包括N个取样电路，其分别连接于所述信号处理电路的N行输入线，每一个取样电路用以针对所述N个模拟信号的每一组，分别产生相应的取样后的模拟信号。

5、根据权利要求4所述的信号感测电路，其特征在于，所述每个模拟/数字转换器包括一个第一输入端及一个第二输入端，第一输入端接收一参考上升信号，第二输入端接收取样后的模拟信号。

6、根据权利要求4所述的信号感测电路，其特征在于，所述每一个取样电路包括一个第一输入端及一个第二输入端，在初始化程序期间，所述参考电压施加在每个取样电路的第一输入端及第二输入端之间，以在所述每一个模拟/数字转换器的输出端得到一个对应的补偿值。

7、根据权利要求4所述的信号感测电路，其特征在于，在所述初始化程序期间，所述预定参考电压施加在每个所述取样电路的输出端，以在所述每一模拟/数字转换器输出一对应补偿值。

8、根据权利要求1所述的信号感测电路，其特征在于，所述信号感测阵列为一个影像感测阵列。

9、根据权利要求5所述的信号感测电路，其特征在于，所述预定参考电压值相当于(Vramp⁺)-(vramp^-)-Vsh，其中Vsh的值大于或等于所述模拟/数字转换器所造成的偏移电位值，Vralnp⁺为参考上升信号的上限值，Vramp^-为参考上升信号的下限值。

10、根据权利要求1所述的信号感测电路，其特征在于，所述补偿值为初始化期间，所述预定的参考电压输入所述信号处理电路时，相对应的所述模拟/数字转换器输出的数字值的二进位补数。

11、根据权利要求8所述的信号感测电路，其特征在于，所述信号感测电路为一个互补型金属氧化物半导体式的影像传感器。

12、根据权利要求11所述的信号感测电路，其特征在于，所述信号感测电路为一个单片互补型金属氧化物半导体式的影像传感器。

13、一种信号传感器电路的初始化方法，其特征在于，包括下列步骤：

a、在N个数字信号产生之前的初始化程序期间，将一个预定的参考电压耦合至信号处理电路的所有N组模拟/数字转换器的输入端，每一个模拟/数字转换器输出一对应补偿值；

14、根据权利要求13所述的方法，其特征在于，所述步骤b还包括以下步骤：以N个初始化线路将每一个补偿值载入相对应的所述计数器，以补偿计数器输出的数字信号。

15、根据权利要求13所述的方法，其特征在于，所述步骤b还包括以下步骤：以N个初始化线路闩锁所述补偿值，并与相对应的计数器输出相加，以补偿计数器输出的数字信号。

16、根据权利要求13所述的方法，其特征在于，在所述步骤a之前还包括以下步骤：以N个取样电路取样所述N个模拟信号的每一组，以分别产生相对应的取样后的模拟信号。

17、根据权利要求16所述的方法，其特征在于，所述每个模拟/数字转换器均包括一个第一输入端及一个第二输入端，第一输入端接收一个参考上升信号，第二输入端接收所述取样后的模拟信号。

18、根据权利要求16所述的方法，其特征在于，所述步骤a还包括以下步骤：在初始化程序期间，将所述预定参考电压施加在每个取样电路的第一输入端及第二输入端之间，以在每一个模拟/数字转换器的输出端得到一个对应补偿值。

19、根据权利要求16所述的方法，其特征在于，所述步骤a还包括以下步骤：在初始化程序期间，将所述预定参考电压施加在每个取样电路的输出端，以在每一模拟/数字转换器的输出端得到一对应补偿值。

20、根据权利要求13所述的方法，其特征在于，所述信号感测阵列为一个影像感测阵列。

21、根据权利要求17所述的方法，其特征在于，所述预定的参考电压值相当于(Vramp⁺)-(Vramp^-)-Vsh，其中Vsh的值大于或等于所述模拟/数字转换器所造成的偏移电位值，Vralnp⁺所述参考上升信号的上限值，Vramp-为所述参考上升信号的下限值。

22、根据权利要求13所述的方法，其特征在于，所述补偿值为初始化程序期间，所述预定的参考电压输入所述信号处理电路时，相对应的所述模拟/数字转换器输出的数字值的二进位补数。

23、根据权利要求20所述的方法，其特征在于，所述信号感测电路为一个互补型金属氧化物半导体式的影像传感器。

24、根据权利要求23所述的方法，其特征在于，所述信号感测电路为一个单片互补型金属氧化物半导体式的影像传感器。

25、一种用于一个信号感测电路中的信号处理电路，其特征在于，包括一个信号感测电路，信号感测电路包括N行输出线，用以分别输出N个模拟信号；该信号处理电路，包括N行输入线，用以分别针对N个模拟信号产生相对应的N个数字信号，信号处理电路包括：

N个包括一计数器的模拟/数字转换器，以分别产生该N个数字信号，其中，在N组数字信号产生之前的初始程序期间，一预定的参考电压耦合至该信号处理电路的所有N个模拟/数字转换器的输入端，以在每一模拟/数字转换器的输出端得到一对应补偿值，并在N个数字信号产生之前，每一模拟/数字转换器内的计数器以相对应的补偿值初始化，以平衡来自于信号处理电路内元件之间的特性不一致性。

26、根据权利要求25所述的信号处理电路，其特征在于，还包括N个初始化电路，用以将每一补偿值载入相对应的所述模拟/数字转换器内部的计数器。

27、根据权利要求25所述的信号处理电路，其特征在于，还包括N个初始化电路，用以闩锁每一补偿值，并与相对应的计数器输出相加，以补偿所述计数器输出的数字信号。

28、根据权利要求25所述的信号处理电路，其特征在于，还包括N个取样电路，其连接于信号处理电路的N行输入线，每一取样电路用以针对所述N组模拟信号的每一组，分别产生相对应的取样后模拟信号。

29、根据权利要求28所述的信号处理电路，其特征在于，所述每个模拟/数字转换器包括一个第一输入端及一个第二输入端，第一输入端接收一参考上升信号，第二输入端接收所述取样后模拟信号。

30、根据权利要求28所述的信号处理电路，其特征在于，所述每一取样电路包括一个第一输入端及一个第二输入端，在初始化程序期间，预定参考电压施加在每个取样电路的第一输入端及第二输入端之间，以在每一模拟/数字转换器的输出端得到一个对应补偿值。

31、根据权利要求25所述的信号处理电路，其特征在于，所述信号感测电路为一个影像感测阵列。

32、根据权利要求29所述的信号处理电路，其特征在于，所述参考电压的值相当于(Vramp⁺)-(Vramp^-)-Vsh，其中Vsh的值大于或等于所述模拟/数字转换器所造成的偏移电位值，vramp⁺为参考上升信号的上限值，Vramp^-为参考上升信号的下限值。

33、根据权利要求25所述的信号处理电路，其特征在于，所述补偿值为初始程序期间，所述预定的参考电压输入信号处理电路时，相对应的模拟/数字转换器输出的数字值的二进位补数。

34、一种在一包括一信号感测电路和一信号处理电路的信号感测器电路中，用以初始化该信号处理电路内部N个模拟/数字转换器内的每个计数器的方法，该感测电路具有N行输出线，用以感测并分别输出N个模拟信号，该信号处理电路，具有N行输入线，包括N个分别内含一计数器的模拟/数字转换器，以产生该相对应的N个数字信号，该方法包括下列步骤：

(i)在该N个数字信号产生之前的初始化程序期间，将一预定的参考电压输入所述信号处理电路的所有N个模拟/数字转换器的输入端，以得到每一模拟/数字转换器的对应补偿值；

(ii)在N个数字信号产生之前，每一模拟/数字转换器内的计数器以相对应的补偿值初始化，以平衡来自于N个模拟/数字转换器元件间的不一致性。

35、根据权利要求34所述的方法，其特征在于，所述步骤(ii)还包括以下步骤：以N个初始化线路将每一补偿值载入相对应的计数器，以补偿该计数器输出的数字信号。

36、根据权利要求34所述的方法，其特征在于，所述步骤(ii)还包括以下步骤：以N个初始化线路锁存所述补偿值，并与相对应的所述计数器输出相加，以补偿计数器输出的数字信号。

37、根据权利要求34所述的方法，其特征在于，在所述步骤(i)前还包括以下步骤：以N个取样电路取样N个模拟信号的每一组，以分别产生相对应的取样后模拟信号。

38、根据权利要求37所述的方法，其特征在于，所述每组模拟/数字转换器均包括一个第一输入端及一个第二输入端，第一输入端接收一个参考上升信号，第二输入端接收所述取样后模拟信号。

39、根据权利要求37所述的方法，其特征在于，所述步骤(i)还包括以下步骤：在初始化程序期间，将所述预定参考电压施加在每个取样电路的第一输入端及第二输入端之间，以在每一模拟/数字转换器的输出端得到一对应补偿值。

40、根据权利要求37所述的方法，其特征在于，所述步骤(i)还包括以下步骤：在初始化程序期间，将预定参考电压施加在每个取样电路的输出端，以在所述每一模拟/数字转换器的输出端得到一对应补偿值。

41、根据权利要求34所述的方法，其特征在于，所述信号感测电路为一个影像感测电路。

42、根据权利要求38所述的方法，其特征在于，所述参考电压的值相当于(Vramp⁺)-(Vramp^-)-Vsh，其中Vsh的值大于或等于所述模拟/数字转换器所造成的偏移电位值，Vramp⁺为参考上升信号的上限值，Vramp^-为参考上升信号的下限值。

43、根据权利要求33所述的方法，其特征在于，所述补偿值为初始化程序期间所述预定的参考电压输入所述信号处理电路时，相对应的模拟/数字转换器输出的数字值的二进位补数。