CN1235152C - 半导体装置和半导体装置的驱动方法 - Google Patents

Abstract

提供一种备有能重写的非易失性存储器的半导体装置，当读出禁止解除控制部分109的动作顺序检测寄存器处于重置状态的情况下，通过外部输入输出控制部分107的输出禁止控制电路，禁止从外部读出非易失性存储块105中的数据，在电源接通时对机密进行确实保护。仅当基于控制信号811在检测针对存储单元阵列121的动作顺序的重写动作检测部分108，检测到是按照规定的动作顺序进行的情况下，才解除读出的禁止。特别是通过使动作顺序包括确认擦去状态的动作和确认写入状态的动作，还能防止借助于门电压操作进行不正当读出，实现机密的确实保护。由此，不进行外部设定就能实现确实保护机密的目的。

Description

半导体装置和半导体装置的驱动方法

技术领域

本发明涉及具有电可擦和可编顺序的非易失性存储器的半导体装置，特别是能从外部对非易失性存储器编写顺序动作，而且能够保护编写在非易失性存储器中数据秘密的半导体装置及其驱动方法。

背景技术

近年来，具有电学上可擦去和写入的非易失性存储器(EEPROM：Electrically Erasable and Programable Read Only Memory)的半导体装置，被设计成一种通过将ROM写入器等装置与半导体装置连接，而实现能够从外部对EEPROM作重写动作(即擦去和写入动作)的半导体装置。例如，在EEPROM中存储了中央处理器(CPU：Central ProcessingUnit)处理顺序的内置EEPROM，用户通过从外部重写能够使CPU作用户所希望的处理。

但是，在上述的那种能从外部重写的半导体装置，由于能向外部读出，所以必须设计秘密保护功能，以便禁止第三者从外部读出以实现其不正当利用在EEPROM中存储的数据。此时必须既能保护秘密，而且又能由正当的用户进行适当重写和读取。

以下说明具有秘密保护功能的已有半导体装置的实例

图17(a)表示第一种已有实例涉及的半导体装置的功能结构。

如图17(a)所示，第一种已有实例涉及的半导体装置1001，具有CPU1002、RAM(Random Access Memory，随机存储器)1003、控制电路1004和数据存储用的非易失性存储器1005，其中设有控制信号输入端子1006、地址输入端子1007和数据输入端子1008，以便能从外部对该非易4失性存储器1005进行重写动作和读取动作。而且，作为控制外部动作的电路，设计有重写控制电路1009、外部输入输出控制部分1010和擦去状态读出电路1011。其中非易失性存储器1005，由多个EEPROM按行排列的存储器阵列1012，控制该存储器阵列1012动作用的输入输出控制部分1013，读出放大器1014和译码器1015构成。

从外部对非易失性存储器1005进行动作的情况下，例如连接ROM写入器等装置，向控制信号输入端子1006和地址输入端子1007，输入指定各自动作的指令以及作为动作对象的存储单元的地址信息。进行重写动作的情况下，再由数据输入端子1008输入重写用数据。从控制信号输入端子1006和地址输入端子1007输入的指令和地址，被重写控制电路1009分别生成控制信号1101和地器址信号1102后输入输入输出控制部分1013。而且，从数据输入输出端子1008输入的重写用数据作为数据信号1103，由外部输入输出控制部分1010输入到输入输出控制部分1013。

输入输出控制部分1013，根据控制信号1101、地址信号1102和数据信号1103使存储器阵列动作。而且输入输出控制部分，在读出动作时，作为保持在存储器阵列1012中的数据，将数据信号1013向外部输入输出控制部分1010输出，而在校验动作时作为表示重写动作正常进行得正常与否的结果，将校验结果信号1104向外部输入输出控制部分1010输出。

擦去状态读出电路1011，当电源接通时能读出存储器阵列1012的数据，利用此读取动作检测存储器阵列1012中全部存储单元是否处于擦去状态，检测到存储器阵列1012中全部存储单元处于擦去状态的情况下，使解除禁止读取信号1105处于高电平下。

外部输入输出控制部分1010，在从擦去状态读出电路1011输入的禁止读取解除信号1105处于低电平的情况下，禁止向外部输出数据信号1103，而在高电平的情况下解除禁止向外部输出的禁令。

如此，利用第一种已有实例的半导体装置1001时，仅仅在确认了存储器阵列1012处于擦去状态的情况下，才可以解除禁止输出。这样一来，第三者即使想读出写入在存储器阵列1012中的数据，只要存储器阵列1012的全部存储单元的数据没有擦去就不能向外部输出，所以能够保护写入在存储器阵列1012中数据的秘密。

而第二种已有实例的半导体装置，备有存储数据用第一非易失性存储块，和设定禁止读取第一非易失性存储块用的第二非易失性存储块，第二非易失性存储块，例如通过输入作密码用的数据来设定禁止对第一非易失性存储块进行读取。

在第二种已有实例的半导体装置中，从外部输入密码，而且仅当从外部输入的密码与与第二存储块中保持的密码一致的情况下，才能解除禁止读取。这样一来，对写入在第一非易失性存储块中数据秘密的保护就成为可能。

然而，按照上述的已有实例的半导体装置，第三者能以以下方式为不正当目的读取存储在存储器阵列1012中的数据。

图17(b)是以不当目的读取第一种已有半导体装置中存储在非易失性存储块中数据方法的说明用曲线图，表示处于擦去状态和存入状态下存储单元中电流特性的一个实例。其中，横轴表示门电压Vg，纵轴表示施加门电压Vg时存储单元电流Idcell。

如图17(b)所示，通常的读出动作由于不同于擦去状态的存储单元和写入状态的存储单元中的电流特性，所以在门电压Vg上施加作读出用电压值的V1时，通过存储单元电流Idcell比读出判定电流值I1大的情况判定擦去状态，反之当存储单元电流Idcell比读出判定电流值I1小的情况判定写入状态，可以读出存储单元存储的数据“1”或“0”。

但是，一旦在门电压Vg上采用比通常电压值高的电压V2，由于写入状态下存储单元中的单元电流比I1增大，所以会误判定为擦去状态。

另外，也有借助于半导体装置的构成，将存储单元电流Idcell比读出判定电流值I1大的情况判定为写入状态，反之将存储单元电流Idcell比读出判定电流值I1小的情况判定擦去状态的实例，但是即使在这种情况下，一旦在门电压Vg上施加低于通常读取用电压V1的电压，也会将写入状态的存储单元误判定为擦去状态。

这样一来，通过在读取动作时有意将施加在存储阵列1012的存储单元上的门电压Vg设定为异常数值，有可能使擦去状态读出电路1011误将全存储单元判定为擦去状态。因此，不能对存储单元1012进行擦去动作，由于擦去状态读出电路1011的误判定使读出禁止解除信号1105处于高电平下，因而可以解除在外部输入输出控制部分1010中设定的输入输出禁令。这样一来，保持在存储阵列1012中的数据就有可能被不正当读出。

还有，作为施加这种异门电压的方法，例如可以采用有可能操作动作试验用电源电压的ROM写入器。而且用检查用探针等也能直接在门上施加异常电压。

如上所述，第一种已有实例的半导体装置，其问题是通过采用异常门电压，有可能不正当读出保存在存储阵列1012中的数据。

而且一旦采用第二种已有实例的半导体装置，必须从外部设定禁止读出设定在第二非易失性存储块中的密码等，所以只要不能对第二非易失性存储器进行秘密保护，就不能确实保护第一非易失性存储器中的秘密。此外，因备有第二非易失性存储器还有芯片成本上升的问题。

发明内容

本发明目的在于解决上记的已有问题，在备有能重写的非易失性存储器的半导体装置中，不必从外部进行设定就能实现确实保护秘密。

为达到上述目的，提出一种电源接通时禁止向外部读出的动作，按照给定顺序进行外部动作的情况下解除禁止读出的结构。

具体讲，本发明涉及的第一种半导体装置的驱动方法，以具备由电可重写的多个非易失性存储单元组成的存储单元阵列，和对向外部输出保存在所述的存储单元阵列中的数据进行控制的输出控制装置的半导体装置的驱动方法为对象，包括：当所述存储单元阵列接通电源时，所述输出控制装置禁止存储于所述存储单元阵列中的数据向外部输出的工序；以及，当在所述的存储单元阵列中进行给定的动作顺序的情况下，所述输出控制装置允许存储于所述存储单元阵列中的数据向外部输出的工序，所述的给定的动作顺序包括：确认所述的非易失性存储单元处于擦去状态的第一顺序，以及所述的第一顺序后确认给定的数据写入非易失性存储单元的第二顺序。

按照本发明的第一种半导体装置的驱动方法，无需从外部进行设定而能够用输出禁止装置保护存储在存储单元阵列中数据的机密，只要是不知道存储单元阵列给定动作顺序的正当使用者，就不能读出存储在存储单元阵列中的数据，因而可以进行以动作顺序作为关键的机密保护。

本发明第二种半导体装置涉及的驱动方法，其中以以具备由电可重写的多个非易失性存储单元构成、被划分为成批擦去的多个擦去单位的存储单元阵列；和对每个擦去单位向外部输出保存在存储单元阵列中的数据进行控制的输出控制装置的半导体装置的驱动方法为对象，包括：当所述存储单元阵列接通电源时，所述输出控制装置禁止存储于所述存储单元阵列中的数据向外部输出的工序；以及，当在所述的存储单元阵列中，对所述的多个擦去单位中的特定的擦去单位进行给定的动作顺序的情况下，所述输出控制装置允许保存在所述特定的擦去单位中的数据向外部输出的工序，所述的给定的动作顺序包括：确认所述的非易失性存储单元处于擦去状态的第一顺序，以及所述的第一顺序后确认给定的数据写入非易失性存储单元的第二顺序。

按照本发明第二种半导体装置的驱动方法，除能获得与第一种半导体装置的驱动方法同样的效果之外，当仅读出保存在存储单元阵列的数据中一部分数据的情况下，由于可以仅就保存必要数据的擦去单位进行给定的动作顺序，所以不会因不必要的动作而降低非易失性存储单元的可靠性。

在本发明的第一和第二种半导体装置的驱动方法中，给定的动作顺序包括确认非易失性存储单元处于擦去状态的第一顺序，以及第一顺序后确认给定的数据写入非易失性存储单元的第二顺序。这种情况下，由于确认保存在存储单元阵列中的数据处于擦去状态后解除禁止输出的禁令，所以能够保护保存在所述的存储单元阵列中数据的机密。此外，由于数据写入状态确认后解除禁止输出的禁令，所以即使因采用异常电压而误判定存储单元阵列的状态，也不可能因门电压的操作而误判定为数据处于写入状态，因而能够确实防止不正当读出。

在本发明的第一和第二种半导体装置的驱动方法中，给定的动作顺序优选包括第一顺序前擦去写入非易失性存储单元阵列中数据的第三顺序，以及第一顺序与第二顺序之间将数据写入非易失性存储单元阵列的第四顺序。这样，输出控制装置解除禁止向外部输出保存在存储单元阵列中的数据禁令用条件由于变得更加严密，所以使确实保护保存在存储单元阵列中数据的机密成为可能。

在本发明的第一和第二种半导体装置的驱动方法中，优选对每个给定数存储单元依次反复进行第二顺序和第四顺序。这样一来，由于在能提高写入可靠性的同时，给定的动作顺序将变得更加严密，所以使更确实保护保存在存储单元阵列中数据的机密成为可能。

在本发明的第一和第二种半导体装置的驱动方法中，给定的动作顺序优选包括在第一顺序之前对全部非易失性存储单元进行写入动作的第五顺序。这样一来，除能更确实保护保存在存储单元阵列中的数据机密之外，由于能减少数据读出判定错误，因而能提高保存在存储单元阵列中数据的可靠性。

在本发明的第一和第二种半导体装置的驱动方法中，优选在第三顺序之前进行第五顺序。

在本发明的第一和第二种半导体装置的驱动方法中，给定的动作顺序优选包括在第二顺序后，对存储单元阵列中显示异常阈值电压的非易失性存储单元，进行返回正常阈值电压动作的第六顺序。这样，除了能更确实保护保存在存储单元阵列中的数据机密外，由于能够减少因阈值电压的异常而对数据读出的误判定，所以能够提高保存在存储单元阵列中数据的可靠性。

本发明涉及的第一种半导体装置，其中具有由电可重写的多个非易失性存储单元组成的存储单元阵列，对向外部输出保存在所述的存储单元阵列中的数据进行控制的输出控制装置，和检测所述存储单元阵列的动作是否按照给定的动作顺序进行的动作顺序检测装置。所述的给定的动作顺序包括：确认所述的非易失性存储单元处于擦去状态的第一顺序，以及所述的第一顺序后确认给定的数据写入非易失性存储单元的第二顺序。所述的输出控制装置，一方面在电源接通时禁止输出保存在所述的存储单元阵列中的数据，另一方面在所述的动作顺序检测装置中检测到所述给定的动作顺序执行的情况下，允许向外部输出保存在所述的存储单元阵列中的数据。

按照本发明的第一种半导体装置，由于仅在动作检测装置检测到给定的动作顺序的情况下，才解除输出控制装置的禁止输出保存在存储单元阵列中数据的禁令，所以能够以动作顺序为关键对存储单元阵列中保存的数据进行机密保护。

本发明的第一种半导体装置，优选还具有保存动作检测装置检测结果的易失性寄存器，输出控制装置对输出的禁止基于寄存器的状态加以解除。

本发明的第一种半导体装置中，输出控制装置优选在寄存器处于重置(reset)状态下禁止输出，寄存器处于设置状态下解除对输出的禁止。这样，不比从外部设定就能在电源接通时设定禁止输出。

本发明涉及的第二种半导体装置，其中具有由电可重写的多个非易失性存储单元组成的存储单元阵列，对向外部输出保存在所述的存储单元阵列中的数据进行控制的输出控制装置，对构成所述的存储单元阵列的非易失性存储单元检测是否按照给定的动作顺序进行的动作顺序检测装置，和保存所述的动作顺序检测装置的检测结果的易失性寄存器。所述的给定的动作顺序包括：确认所述的非易失性存储单元处于擦去状态的第一顺序，以及所述的第一顺序后确认给定的数据写入非易失性存储单元的第二顺序。所述的寄存器在所述的动作顺序检测装置检测到所述给定动作顺序的执行的情况下，变成设置状态。所述的输出控制装置，一方面在所述的寄存器处于重置状态的情况下，禁止向外部输出保存在存储单元阵列中的数据，另一方面当所述的寄存器处于设置状态的情况下，允许向外部输出保存在所述的存储单元阵列中的数据。

按照本发明的第二种半导体装置，电源接通时由于寄存器处于重置状态，所以不从外部进行输出控制的设定也能利用接通电源自动地保护保存在存储单元阵列中数据的机密，而且通过以动作顺序作关键，能够实现对第三者保护机密的半导体装置。

本发明涉及的第三种半导体装置，其中具有：由电可重写的多个非易失性存储单元组成、成批擦去的被划分为多个擦去单位的存储单元阵列，对每个所述的擦去单位向外部输出保存在所述的存储单元阵列中的数据进行控制的输出控制装置，所述的存储单元阵列中，对所述的每个擦去单位检测所述的多个擦去单位中的一个是否按照给定的动作顺序进行的动作顺序检测装置，和将所述的动作检测装置就每个擦去单位检测的各各结果，与所述的多个擦去单位分别一一对应保存的多个易失性寄存器构成的寄存器部件。所述的给定的动作顺序包括：确认所述的非易失性存储单元处于擦去状态的第一顺序，以及所述的第一顺序后确认给定的数据写入非易失性存储单元的第二顺序。所述的寄存器部件当所述的动作顺序检测装置检测到所述的多个擦去单位中有一个遵循所述的给定的动作顺序的情况下，使与所述的一个擦去单位对应的寄存器处于设置状态。所述的输出控制装置，一方面在所述的多个寄存器中有一个处于重置状态的情况下，禁止向外部输出保存在与所述的一个寄存器对应的擦去单位中的数据，另一方面当所述的一个寄存器处于设置状态的情况下，允许向外部输出保存在与所述的一个寄存器对应的擦去单位中的数据。

按照本发明的第三种半导体装置，除能获得与第二种半导体装置同样的效果外，由于能对每个擦去单位解除读出的禁止，所以不必进行不必要的擦去动作的情况下，能够防止存储单元阵列可靠性的降低。

本发明的第一～第三种半导体装置，优选还具有控制存储单元阵列动作存储控制部分，以及控制保存在存储单元阵列中的数据与外部输入输出的外部输入输出控制部分，将输出控制装置设在存储控制部分，而且通过禁止对外部输入输出控制部分的输出来禁止向外部输出。这样一来，通过分析在外部输入输出控制部分与存储控制部分之间传送的数据信号，使第三者不能以不正当目的取得保存在存储单元阵列中的数据，因而能更确实地保护机密。

本发明的第一～第三种半导体装置，优选近一步具有控制存储单元阵列动作的存储输入输出控制部分，以及控制保存在存储单元阵列中的数据与外部输入输出的CPU，将输出控制装置设在存储输入输出控制部分，通过禁止对CPU输出来禁止向外部输出。这样一来，通过分析在存储单元阵列与CPU之间传送的数据信号，使第三者不能以不正当目的取得保存在存储单元阵列中的数据，因而能更确实地保护机密。

本发明的第一～第三种半导体装置，优选近一步具有检测存储单元阵列的动作是否属于通常动作的异常动作检测装置，当异常动作检测装置检测到异常的情况下，输出控制装置不解除对保存在存储单元阵列中数据输出的禁止。这样一来，通过进行异常动作解除禁止对保存在存储单元阵列中数据向外部的输出，能够确实防止不正的读出方法。

本发明的第一～第三种半导体装置中，异常动作检测装置优选基于存储单元阵列的动作使用的电压来检测该动作是否属于通常动作。这样，能够确实防止通过操作读出动作采用的门电压，故意误判定数据读出的这种读出禁止的解除方法，因而能更确实地保护机密。

本发明的第一～第三种半导体装置中，异常动作检测装置优选根据存储单元阵列的动作是否属于动作顺序检测装置所规定的动作，以检测该动作是否属于通常动作。

本发明的第一～第三种半导体装置，优选近一步具有生成与存储单元阵列保存的数据不同的空数据的数据发生电路，当输出控制装置禁止输出保存在存储单元阵列中数据的情况下，输出空数据。这样一来，以不正当读出保存在存储单元阵列中数据的情况下，能够将输出的空数据误解为保存在存储单元阵列中的数据，由于第三者不能区分机密保护功能的有无，而能更确实地保护机密。

本发明的第一～第三种半导体装置中，数据发生电路优选生成固定数据的。

本发明的第一～第三种半导体装置中，数据发生电路优选通过地址信息的迁移生成不特定数据的。

本发明的第一～第三种半导体装置中，数据发生电路优选通过使保存在存储单元阵列中数据重新排列生成扰码数据的。

附图说明

【图1】

是表示本发明实施方式1涉及的半导体装置的功能方框图。

【图2】

(a)是表示本发明实施方式1涉及半导体装置的重写动作检测部分和读出禁止解除控制部分的功能方框图，(b)是表示本发明实施方式1涉及半导体装置的外部输入输出控制部分的功能方框图。

【图3】

(a)和(b)是表示本发明实施方式1涉及的半导体装置的读出方法的流程图。

【图4】

(a)和(b)是表示本发明实施方式1涉及的半导体装置的读出方法的流程图。

【图5】是表示本发明实施方式2涉及的半导体装置的功能方框图。

【图6】

(a)是表示本发明实施方式2涉及半导体装置的重写动作检测部分和读出禁止解除控制部分的功能方框图，(b)是表示本发明实施方式2涉及半导体装置的外部输入输出控制部分的功能方框图。

【图7】

(a)是表示本发明实施方式3涉及的半导体装置的功能方框图，(b)是表示本发明实施方式3涉及半导体装置的输入输出控制部分的功能方框图。

【图8】

(a)是表示本发明实施方式4涉及的半导体装置的功能方框图，(5)是表示本发明实施方式4涉及半导体装置的输入输出控制部分的功能方框图。

【图9】

是表示本发明实施方式5涉及的半导体装置的功能方框图。

【图10】

是表示本发明实施方式6涉及的半导体装置的功能方框图。

【图11】

是表示本发明实施方式7涉及的半导体装置的重写动作检测部分和读出禁止解除控制部分的功能方框图。

【图12】

是表示本发明实施方式8涉及的半导体装置的重写动作检测部分和读出禁止解除控制部分的功能方框图。

【图13】

(a)是表示本发明实施方式9涉及的半导体装置的外部输入输出控制部分的功能方框图，(b)和(c)是表示实施方式9涉及半导体装置的外部输入输出控制部分变形实例的功能方框图。

【图14】

(a)是表示本发明实施方式10涉及的半导体装置的外部输入输出控制部分的功能方框图，(b)和(c)是表示实施方式10涉及半导体装置的外部输入输出控制部分变形实例的功能方框图。

【图15】

(a)是表示本发明实施方式11涉及的半导体装置的输入输出控制部分的功能方框图，(b)和(c)是表示实施方式11涉及半导体装置的输入输出控制部分变形实例的功能方框图。

【图16】

(a)是表示本发明实施方式12涉及的半导体装置的输入输出控制部分的功能方框图，(b)和(c)是表示实施方式12涉及半导体装置的输入输出控制部分变形实例的功能方框图。

【图17】

(a)是表示第一种已有实例涉及的半导体装置的功能方框图，(b)是表示第一种已有实例涉及的半导体装置的存储单元电流特性的一个实例，不正当读出非易失性存储块中保存数据的方法的说明曲线。图中符号为：

101半导体装置，102CPU，103RAM，104控制电路，105非易失性存储块，106重写控制电路，107外部输入输出控制部分，108重写动作检测部分，109读出禁止解除电路，121存储单元阵列，122输入输出控制部分，123读出放大器，124译码器，131动作读出电路，132擦去结果判定电路，133重写结果判定电路，134动作顺序读出电路(动作顺序检测装置)，141读出动作读出电路，142动作顺序检测寄存器(寄存器)，143读出禁止解除控制电路，151输出禁止控制电路(输出禁止装置)，152输入控制电路，201半导体装置，205非易失性存储块，207外部输入输出控制部分，208重写动作检测部分，209读出禁止解除控制部分，221存储单元阵列，232擦去结果判定电路，233写入结果判定电路，234动作顺序读出电路，242动作顺序检测寄存器部分(寄存器)，243读出禁止解除控制电路，251输出禁止控制电路，261第一擦去单元，262第二擦去单元，263第n擦去单元，301半导体装置，305非易失性存储块，307外部输入输出控制部分，322输入输出控制部分(存储器控制部分)，361检验结果输出控制电路，362数据输出禁止控制电路(输出禁止装置)，363数据输入控制电路，401半导体装置，405非易失性存储块，422输入输出控制部分(存储器控制部分)，461检验结果输出控制电路，462数据输出禁止控制电路，501半导体装置，502CPU，503RAM，504控制电路，510控制通路，601半导体装置，602CPU，603RAM，604控制电路，610控制通路，701重写动作检测部分，702读出禁止解除控制部分，703异常动作读出电路(异常动作检测装置)，704动作顺序检测寄存器(寄存器)，711重写动作检测部分，712读出禁止解除控制部分，713异常动作读出电路(异常动作检测装置)，714动作顺序检测寄存器(寄存器)，721外部输入输出控制部分，722固定数据发生电路(数据发生电路)，723不特定数据发生电路(数据发生电路，724编码数据发生电路(数据发生电路)，731外部输入输出控制部分，741输入输出控制部分，751输入输出控制部分，801控制信号输入端子，802地址输入端子，803数据输入端子，804输入输出端子，811控制信号，812地址信号，813数据信号，814检验结果信号，815动作顺序检测信号，816读出禁止解除信号，825动作顺序检测信号，826读出禁止解除信号，831读出放大信号，841动作电压，842异常动作检测信号，843异常动作检测信号，851固定数据(伪数据)，852不特定数据(伪数据)，853编码数据(伪数据)

具体实施方式

实施方式1

以下参照附图说明本发明的实施方式1。

图1表示实施方式1涉及的半导体装置的功能结构。

如图1所示，本实施方式的半导体装置101具有控制该半导体装置101动作的CPU102、暂时存储该CPU102执行顺序和数据的RAM103、控制该CPU102和RAM103的控制电路104、以及存储数据的非易失性存储块105。CPU102、RAM103、控制电路104及非易失性存储块105虽未图示出，但是通过控制通路等配线分别互相连接。

此外，本实施方式的半导体装置101，例如设计成通过将ROM写入器等装置与半导体装置101连接，能够从半导体装置101外部对非易失性存储块105进行重写和读出动作。因此，在半导体装置101上，作为与外部连接的装置设有向非易失性存储块105输入命令用的控制信号输入端子801、输入地址信息用地址输入端子802、以及向非易失性存储块105进行写入数据的输入和从非易失性存储块105进行读出数据的输出用数据输入输出端子803，控制信号输入端子801和地址输入端子802通过重写控制电路106，而且数据输入输出端子803通过外部输入输出控制部分107，与非易失性存储块105连接。而且为了设定禁止向外部读出保存在非易失性存储块105中的数据，设置重写动作检测部分108和禁止读出解除解除控制部分109与外部输入输出控制部分107连接。

其中，本实施方式的半导体装置101，事先将CPU102执行的程序存储在非易失性存储块105中，非易失性存储块105的程序借助于RAM103和控制电路104的读出，以CPU102执行给定处理的微机形式实现。其中，半导体装置101的用户通过从外部重写保存在非易失性存储块105中的程序，能在半导体装置上进行所需的处理。

而且本实施方式的半导体装置101中，CPU102、RAM103和控制电路104不一定非要不可，例如可以以存储卡等存储用半导体装置形式实现，这种情况下半导体装置101的用户，能够将个人信息等数据从外部存储在非易失性存储块105中，而且必要时能够重写数据。

本实施方式的特征在于，可以按照用户的愿望从外部重写非易失性存储块105中的数据，而且具有禁止第三者不正当利用非易失性存储块105中数据，将其向半导体装置外部读出保密功能。

以下就构成本实施方式的半导体装置101的各部分作具体说明。

重写控制电路106，是基于通过控制信号输入端子801和地址输入端子802从外部输入的命令和地址信息，生成控制信号811和地址信号812的一种电路。其中控制信号811，是对非易失性存储块105指定例如重写动作、擦去动作和读出动作等动作的信号，而且地址信号812是指定非易失性存储块105中存储单元地址的信号。

非易失性存储块105，由多个非易失性存储单元以行列状排列的EEPROM形成的存储单元阵列121，基于重写控制电路106输入的控制信号811和地址信号812对存储单元阵列121的动作进行控制的输入输出控制部分122，将保存在存储单元阵列121中的数据放大后输出到输入输出控制部分122的读出放大器123，以及基于地址信号812对存储单元阵列121中的存储单元进行选择的译码器124构成。

输入输出控制部分122的构成，能驱动译码器124以便选择被地址信号812指定地址的存储单元，同时通过驱动存储单元阵列121和读出放大器123，使译码器124选择的存储单元进行控制信号811指定的动作。

其中，作为控制信号811指定的动作，除了擦去动作、重写动作和读出动作之外，还包括分别判定擦去动作和写入动作是否正常进行的擦去检验动作和写入检验动作。而且也可以包括使每个存储单元的阈值电压的波动减小，以对全部存储单元进行写入动作的预编程序动作，为使阈值电压变化成异常值的存储单元的阈值电压恢复成正常值、使该存储单元进行弱的写入动作或擦去动作的反向动作。其中有关这些动作的细节将在后述。

以下就重写动作检测部分108和解除禁止读出控制部分109进行说明。

图2(a)表示本实施方式涉及的重写动作检测部分108和解除禁止读出控制部分109的功能构成。

如图2(a)所示，本实施方式的重写动作检测部分108，由检测存储单元阵列121动作的动作读出电路131，检测存储单元阵列121的擦去动作是否正常进行的擦去结果判定电路132，检测存储单元阵列121的写入动作是否正常进行的写入动作结果判定电路133和检测存储单元阵列121是否进行给定的动作顺序的动作顺序读出电路134构成。

动作读出电路131，是基于重写控制电路106输入的控制信号811，针对存储单元阵列121检测进行的动作的一种电路。例如通过输入指定写入动作的控制信号811，由动作读出电路131检测对存储单元阵列121进行的写入动作。

擦去结果判定电路132和写入动作结果判定电路133，是基于由输入输出控制部分122输入的检验结果信号814，判断擦去动作和写入动作各自是否正常进行的一种电路。其中检验结果信号814，无论是在擦去检验动作的情况下还是在写入动作检验的情况下由于都是在同一信号线中生成的，所以按照动作读出电路131的检测结果，判断输入的检验结果信号814，是擦去检验动作的信号，还是写入动作的信号。

动作顺序读出电路134，是基于动作读出电路131、擦去结果判定电路132和写入结果判定电路133中检测到的各自的结果，针对存储单元阵列121判断是否按照给定的动作顺序进行的，一旦针对存储单元阵列121的全部存储单元判断为都按照给定的顺序进行的情况下，就作为动作顺序检测信号815输出“1”，其他情况下输出“0”的一种电路。另外，在以下说明中虽然也同样，“0”和“1”作为信号水平的差别一般用来表示能够区分的两种状态的，但是也可以是低电位状态和高电位状态。

其中，所谓针对存储单元阵列121的给定的动作顺序，是指例如擦去动作、正常擦去动作的确认、写入动作和正常写入动作的确认依次进行的动作顺序。

而且如图2(a)所示，本实施方式的读出禁止解除控制部分109，由基于控制信号811检测读出动作用的读出动作读出电路141、保存动作顺序读出电路134检测结果的动作顺序检测寄存器142和控制是否解除读出禁止的读出禁止解除控制电路143构成。

读出动作读出电路141，是判断由重写控制电路106输入的控制信号，是否是指定读出动作信号的一种电路。

动作顺序检测寄存器142构成如下，若从动作顺序读出电路134输入的动作顺序检测信号815为“1”，则进行写入变成设置状态，而若动作顺序检测信号815为“0”，则进行擦去变成重置状态。另外，由于动作顺序检测寄存器142是易失性的，所以半导体装置101的电源接通时处于重置状态下。

读出禁止解除控制电路143是这样一种电路，在读出动作读出电路141中检测出读出动作的情况下，若动作顺序检测寄存器142处于重置状态(擦去状态)下，则将读出禁止解除信号816设置为“0”，若处于设置状态(写入状态)下，则将读出禁止解除信号816设置为“1”。

以下说明外部输入输出控制部分107。

图2(b)表示本实施方式涉及的外部输入输出控制部分107的功能结构。

如图2(b)所示，本实施方式的外部输入输出控制部分107，由控制数据信号813和检验结果信号814向外部输出的输出禁止控制电路151，和使外部输入的数据生成数据信号813的输入控制电路152构成。

其中，输出禁止控制电路151，在控制信号811指定读出动作，而且读出禁止解除信号826为“1”的情况下，使由输入输出控制部分122输入的数据信号813经数据输入输出端子803向外部输出，除此之外的情况下对禁止数据信号813的输出进行控制。而且，检验结果信号814，与读出禁止解除信号816无关，借助于输出禁止控制电路151和数据输入输出端子803输出至外部。

以下说明上述结构的本实施方式半导体装置101的动作。

首先参照图1、图2(a)和图2(b)，就从半导体装置101的外部对存储单元阵列121进行的动作加以说明。

通过从外部向控制信号输入端子801、地址输入端子802和数据输入输出端子803，分别输入指定写入动作的命令、指定变成存储单元阵列121中写入动作对象的存储单元的地址信息、和输入数据的方式进行写入动作。

这样，驱动重写控制电路，分别使控制信号811生成指定写入动作的信号，而且使地址信号812生成指定存储单元阵列121地址的信号，向输入输出控制部分输出。而且驱动输入控制电路152，使从数据输入输出端子803输入的输入数据作为数据信号813向输入输出控制部分122输出。一旦向输入输出控制部分122输入指定写入动作的控制信号811，输入输出控制部分122就控制译码器124，选择地址信号812指定的地址的存储单元，同时控制存储单元阵列121，以数据信号813的形式将从外部输入数据写入存储单元之中。

另外，也可以将这种写入动作控制得从先头地址以字节单位或页单位依次连续进行。

通过从外部向控制信号输入端子801、地址输入端子802和数据输入输出端子803，分别输入指定写入检验动作的命令、指定变成存储单元阵列121中写入检验动作对象的存储单元的地址信息、和变成比较对象的输入数据的方式，进行写入检验动作。

这样一来，与写入动作同样，指定从重写控制电路106写入检验动作的控制信号811和指定变成擦去检验动作对象地址的地址信号812，以及来自输入控制电路152变成比较对象的数据信号813均被输入到输入输出控制部分122。一旦在输入输出控制部分122输入指定写入指定检验动作的控制信号811，输入输出控制部分122就首先控制译码器124，选择地址信号812指定地址的存储单元，同时驱动存储单元阵列121和读出放大器123，以读出放大信号形式读出被写入存储单元的数据。接着，通过比较以读出放大信号形式读出的数据和以数据信号813形式输入的数据，判定写入动作是否正常进行。当读出的数据与以数据信号813形式输入的数据完全一致的情况下，判定写入动作正常进行，检验结果信号输出“1”，而除此之外情况下为“0”。

其中，写入检验动作并不限于从外部输入外部指定写入检验动作命令的方法，也可以设定成写入动作后以一系列动作的形式进行上述的写入检验动作。这种情况下，不比从外部输入作比较对象用的数据，也可以例如利用对保存在缓冲存储器中的写入动作时的输入数据与以读出放大信号读出的数据进行比较的方法进行判定。

擦去动作和擦去检验动作，通过从外部向控制信号输入端子801分别输入指定擦去动作和擦去检验动作的命令，以及向地址输入端子802输入变成动作对象的地址信息的方式进行。这样，可以借助于重写控制电路106向输入输出控制部分122输入分别指定擦去动作和擦去检验动作的控制信号811。

输入指定擦去动作的控制信号811的情况下，输入输出控制部分122控制译码器124，选择地址信号812指定的地址的存储单元，控制存储单元阵列121，使译码器124选择的存储单元处于擦去状态。而且，输入指定擦去检验动作的控制信号811的情况下，输入输出控制部分122驱动存储单元阵列121、读出放大器123和译码器124，以读出放大信号读出在由址信号812指定的存储单元中写入的数据。然后若以读出放大信号读出数据均为显示擦去状态的数据，则判定擦去动作正常进行，检验结果信号814输出“1”，除此之外的情况下检验结果信号814输出“0”。

另外，擦去检验动作，并不限于从外部输入指定擦去检验动作命令的方法，也可以设定成擦去动作后以一系列动作形式进行上述的擦去检验动作。

而且读出动作，可以通过从外部向控制信号输入端子801和地址输入端子802，分别输入指定读出动作的命令，变成读出动作对象的地址信息的方式进行。

这样，可以借助于重写控制电路106向输入输出控制部分122输入指定读出动作的控制信号811和指定作为读出动作对象的地址信号812。输入输出控制部分122一旦输入指定读出动作的控制信号811，就会驱动存储单元阵列121、读出放大器123和译码器124，以读出放大信号形式读出在地址信号812指定的存储单元中写入的数据，将读出的读出放大信号以数据信号813形式输出到输出禁止控制电路151。其中，当读出禁止解除信号816为“1”的情况下，输出禁止控制电路151，通过数据输入输出端子803向外部输出数据信号813。当读出禁止解除信号816为“0”的情况下，由于在输出禁止控制电路151下禁止数据信号813输出，所以向外部读出不结束。

以下参照附图说明从外部读出保存在存储单元阵列121中数据的方法。

图3(a)表示实施方式1涉及的半导体装置解101除对外部读出禁止的动作顺序。

如图3(a)所示，首先接通半导体装置101的电源。此时重写动作检测部分108的动作顺序检测寄存器142由于是易失性的而处于重置状态下。因此，读出禁止解除电路143由于将读出禁止解除信号816设定为“0”，所以外部输入输出控制部分107的输出禁止控制电路151，对向从非易失性存储块105输入的数据信号813的数据输入输出端子803进行禁止输出控制。也就是说，输出禁止控制电路151，在电源接通时一定会禁止保存在存储单元阵列121中的数据向外部输出。

其次，从外部向控制信号输入端子801和地址输入端子802分别输入擦去命令和指定全部存储单元的地址信息。这样指定擦去动作的控制信号811被输入到输入输出控制部分122后，对全部存储单元执行擦去动作。伴随着这种擦去动作，通过控制信号811被输入动作读出电路131，而由动作顺序读出电路134检测到全部存储单元执行了擦去动作。

接着从外部分别向控制信号输入端子801和地址输入端子802输入擦去检验命令和指定全部存储单元的地址信息。这样一来，指定擦去检验动作的控制信号811输入到非易失性存储块105的输入输出控制部分122，可以对全部存储单元执行擦去检验动作。伴随着此擦去检验动作，擦去结果判定电路132根据输入的检验结果信号814判定对全部存储单元的擦去动作是否正常执行。

其中擦去检验动作，不一定非得从外部输入指定擦去检验动作命令不可，也可以利用擦去动作和一系列工序，从外部命令擦去动作的方式进行。

然后从外部向控制信号输入端子801、地址输入端子802和数据输入输出端子803，分别输入写入命令、指定全部存储单元的地址和写入用数据。以此方式对存储单元阵列121的全部存储单元进行写入动作。其中控制信号811输入动作读出电路131中后，检测全部存储单元执行的写入动作。

进而从外部向控制信号输入端子801、地址输入端子802和数据输入输出端子803，分别输入写入检验命令、指定全部存储单元的地址和作为比较对象的数据。以此方式对存储单元阵列121的全部存储单元进行写入检验动作。伴随着这种写入检验动作，写入结果判定电路133，根据输入的检验结果信号814判定，针对全部存储单元的写入动作是否正常执行。

另外，写入检验动作不一定必须利用从外部输入写入检验命令的方式进行，也可以利用写入动作和一系列顺序形式，从外部命令写入动作的方式进行。而且，也可以通过将写入动作和写入检验动作从先头地址开始以每个字节或每页依次连续交互进行的方式，对全部存储单元进行写入动作和写入检验动作。

以上的动作中，首先由动作读出电路131检测擦去动作，进而由擦去结果判定电路132确认正常的擦去动作，然后在动作读出电路131检测写入动作，接着由写入结果判定电路133确认正常的动作，进而根据地址信号812确认这些动作已经在存储单元阵列121的全部存储单元进行的情况下，动作顺序读出电路134将动作顺序检测信号置为“1”，动作顺序检测寄存器142处于设置状态下。

其中，动作读出电路131中应当检测擦去动作和写入动作的各自顺序，分别检测到擦去动作和写入动作以外动作的情况下，或者擦去结果判定电路132和写入结果判定电路133分别确认各自正常的擦去是动作和写入动作的情况下，由于动作顺序读出电路134将动作顺序检测信号815设定为“0”，所以动作顺序检测寄存器142依然处于重置状态下，读出禁止解除控制电路143将读出禁止解除信号816设定为“0”。因此，输出禁止控制电路151，由于对从输入输出控制部分122输入的数据信号813向数据输入输出端子803进行输出禁止控制，所以即使从外部输入读出命令，保存在存储单元本例中的数据也不输出。

这样一来，仅在依次对存储单元阵列121的全部存储单元进行擦去动作、正常的擦去动作确认、写入动作和正常的写入动作确认的情况下，动作顺序检测寄存器142才处于设置状态下，由于读出禁止解除信号816为“0”，所以输出禁止控制电路151中的读出禁止状态解除，变成向外部读出可能的状态。

其后一直到电源关闭之前均能读出，然后一旦电源接通，动作顺序检测寄存器142再次处于重置状态下，输出禁止控制电路151对从输入输出控制部分122输入数据的数据输入输出端子803进行禁止输出控制。

如上所述，按照实施方式1的半导体装置101，对于存储单元阵列121首先进行擦去动作，然后确认该擦去动作是按正常进行后进行写入动作，接着确认该写入动作按照正常进行，以这一系列动作顺序为关键解除输出禁止控制电路151中的读出禁止状态。因此，第三者即使想读出存储单元阵列121中的数据，一旦他不知道这一系列动作顺序就不能进行读出，所以能够确实保护机密。

而且成为关键的动作顺序中包括擦去动作，第三者即使想读出存储单元阵列121中写入的数据，由于仅在擦去动作后才能读出，所以第三者不能读出保存在存储单元阵列121中数据，因而能保护程序和个人信息等机密。

此外，由于成为关键的动作顺序中包括利用写入检验动作确认写入状态的顺序，所以能够防止第三者通过采用ROM写入器等装置操作门电压使数据输出结果产生误判定，不正当地读出保存在存储单元阵列121中数据。也就是说，写入的数据不会变成完全相同的数据，由于通过操作门电压不能创造出一种对于每个存储单元而言均不相同的写入状态，所以不能使写入检验动作结果被误判定，因而能够保护存储单元阵列121中保存的数据的机密。

而且动作顺序检测寄存器142处于重置状态的情况下，由于输出禁止控制电路151中的数据信号813的输出被禁止，所以在电源接通的同时就对禁止向外部读出进行控制。也就是说，不必从外部作禁止输出的设定，就能保护存储单元阵列121中保存的数据机密。而且由于不需要输出禁止设定用的其他非易失性存储器，所以还能降低半导体装置101的成本。

—外部读出方法的变形实例—

如上所述，向外部读出存储单元阵列121中保存数据所必须的动作顺序，是由动作顺序读出电路134的构成所决定的，所以并不局限于依次进行擦去动作、正常擦去状态的确认、写入动作和正常写入动作的确认的方法。以下说明这种动作顺序的变形实例。

图3(b)表示实施方式1的第一种变形实例涉及的半导体装置解除禁止向外部读出的动作顺序。

如图3(b)所示，实施方式1的第一种变化例，在电源接通后通过依次进行正常擦去动作的确认和正常写入动作的确认，来使半导体装置101解除向外部读出的禁止。

按照本变形实例，具有与实施方式1同等的机密保护功能，而且由于在预先处于擦去状态的情况下不需要擦去动作，可以只进行擦去检验动作，所以能够省略不需要的擦去动作。因此，能够减轻擦去动作带来存储单元的负担，防止可靠性降低。

图4(a)表示实施方式1的第二种变形实例涉及的半导体装置解除禁止向外部读出的动作顺序。

如图4(a)所示，实施方式1的第二种变化例，首先进行预编程序动作，然后通过以与实施方式1同样的顺序对存储单元阵列121的全部存储单元进行写入动作和检验动作，解除禁止向外部读出存储单元阵列121中保存的数据。

其中所谓预编程序动作，是指在擦去动作之前通过写入动作使全部存储单元的阈值均一化的动作。具体讲预编程序动作，是指从半导体装置101的外部，通过控制信号输入端子801和重写控制电路106，将指定预编程序动作的控制信号811输入到输入输出控制部分122，由输入输出控制部分122驱动存储单元阵列121、读出放大器123和译码器124，使全部存储单元进行写入动作。

通过上述的预编程序动作，能够防止因对擦去状态的存储单元进行擦去动作而产生的阈值电压极度降低，减小每个存储单元阈值电压的波动，因而能防止读出判定错误。

还有，第二种变形实例，在预编程序后无需进行擦去动作、擦去检验动作和写入检验动作中的全部动作，例如也可以像第一种变形实例那样，只进行擦去检验动作和写入检验动作。

图4(b)表示实施方式1的第三种变形实例涉及的半导体装置解除禁止向外部读出的动作顺序。

如图4(b)所示，实施方式1的第三种变化例，首先以与实施方式1同样顺序进行重写动作和检验动作后，通过进行反向动作来解除禁止半导体装置向外部读出。

其中所谓反向动作是指，通过对擦去后阈值电压变化为异常值的存储单元，以比通常动作电压更低的电压进行写入动作或擦去动作，恢复成正常阈值电压的动作。具体讲反向动作是指，从半导体装置101的外部，通过控制信号输入端子801和重写控制电路106，将指定反向动作的控制信号811输入到输入输出控制部分122，由输入输出控制部分122驱动存储单元阵列121、读出放大器123和译码器124，检出阈值电压变成异常值的存储单元，然后对该存储单元以比通常动作更低的电压进行写入动作或擦去动作。

这样能够使存储单元的阈值电压均一化，提高存储单元阵列的可靠性。

其中在第三种变形实例中，也可以在反向动作之前无需进行擦去动作、擦去检验动作和写入检验动作中的全部动作，例如可以像第一种变形实例那样，只进行擦去检验动作和写入检验动作。而且还可以设定成与第二种变形实例组合，在擦去动作前进行预编程序动作。

按照第二种变形实例或第三种变形实例，由于解除读出禁止所需的动作顺序变得更加复杂，所以能更确实地保护机密。此外，由于进行减小存储单元阵列121中每个存储单元阈值电压的波动所需的动作，可以抑制存储单元阵列121内保存数据的读出动作中因阈值异常而使判定产生差异的可能性，因而能够更确实地保存数据。

此外作为其他变形实例，也能将实施方式1的动作顺序例如限定为这样一种方法，即对于一个字节或者一页等给定数的每个存储单元，从前头地址开始依次连续重复进行写入动作和写入检验动作，对全部存储单元进行写入动作和正常写入动作的确认。具体讲当动作读出电路131检测到写入动作和写入检验动作的情况下，动作顺序读出电路134中地址信号812的指定地址不是没有指定给定数的存储单元的情况下，将动作顺序检测信号815设定为“0”。这样，能够使解除读出禁止用的动作顺序更加严密，同时还能提高写入的可靠性。

而且动作顺序读出电路134中，写入动作终止后，当检测到被写入的数据全部是相同数据(即全部存储单元均处于擦去状态或写入状态)的情况下，通过将动作顺序检测信号815设定为“0”，因而能够防止写入后全部存储单元均处于相同状态下。这样一来，由于能够更加确实地防止门电压操作引起写入检验动作结果的误判定，所以能够确实保护存储单元阵列121中保存数据的机密。

实施方式2

以下参照附图说明本发明的实施方式2。其中在以下的说明中，对于具有与实施方式1相同功能结构的构成要素将赋予同一符号，说明省略。

图5表示实施方式2涉及的半导体装置的功能结构。

如图5所示，本实施方式的半导体装置201具有CPU102、RAM103、控制电路104及存储数据用的非易失性存储块205。而且半导体装置201中设有控制信号输入端子801、地址输入端子802和数据输入输出端子803作为与外部连接的装置，控制信号输入端子801和地址输入端子802借助于重写控制电路106，而且数据输入输出端子803借助于外部输入输出控制部分107与非易失性存储块205连接。此外为了设定禁止向外部读出非易失性存储块205中保存的数据，还设有重写动作检测部分208和读出禁止解除控制部分209。

以下就构成本实施方式的半导体装置的各部分作具体说明。

非易失性存储块205，由存储数据用存储单元阵列221、输入输出控制部分122、读出放大器123和译码器124构成。存储单元阵列221由被分割成第一擦去单元261、第二擦去单元262、…第n擦去单元263的n个(n为2以上的整数)存储块，每个擦去单元都能一起擦去的快擦写EEPROM构成。

其中对存储单元221的动作，与实施方式1同样，包括擦去动作、写入动作、读出动作、擦去检验动作和写入检验动作。其中也可以进一步包括预编程序动作和反向动作。

图6(a)表示实施方式2涉及的重写动作检测部分208和读出禁止解除控制部分209的功能结构。

如图6(a)所示，本实施方式的重写动作检测部分208，由动作读出电路131、检测对存储单元阵列221的擦去动作是否正常进行的擦去结果判定电路232、检测对存储单元阵列221的写入动作是否正常进行的写入结果判定电路233和检测对于存储单元阵列221是否进行了给定的动作顺序的动作顺序检测电路234构成。

擦去结果判定电路232和写入结果判定电路233，基于从重写控制电路106输入的地址信号812判断变成检验动作对象的擦去单位，同时基于从输入输出控制部分122输入的检验结果信号814，判断对于每个擦去单位的擦去动作和写入动作是否分别正常进行的电路。

具体讲，在擦去结果判定电路232中，通过输入检验结果信号814，而且用动作读出电路131检测到该检验结果信号814是擦去检验动作结果的情况下，基于地址信号812决定进行擦去检验动作擦去单位，基于检验结果信号814判定对于该擦去单位的擦去动作是否正常进行。

而且在写入结果判定电路233中，通过输入检验结果信号814，而且用动作读出电路131检测到该检验结果信号814是写入检验动作结果的情况下，基于地址信号812决定写入检验动作进行的存储单元位置处稳定剂擦去单位，同时基于地址信号812和检验结果信号814判定对于该擦去单位的全部存储单元的写入动作是否正常进行。

动作顺序检测电路234是，基于擦去结果判定电路232和写入结果判定电路233中的各自检测和判定结果，对每个擦去单位判断存储单元阵列221是否进行了给定的动作顺序，当判断为进行了给定的动作顺序的情况下，将动作顺序检测信号825设为“1”，除此之外的情况下设为“0”的电路。

其中动作顺序检测信号825，由分别与从第一个擦去单位至第n个擦去单位对应的n个信号组成，例如对第二个擦去单位262判断为进行了给定的动作顺序的情况下，针对第二个擦去单位262的动作顺序检测信号825变成“1”。

而且如图6(a)所示，本实施方式的读出禁止解除控制部分209，由读出动作检测电路141、将动作顺序检测电路234检测的结果保存在每个擦去单位的动作顺序检测寄存器部分242和对于每个擦去单位控制是否解除读出禁止的读出禁止解除控制电路243构成。其中在动作顺序检测寄存器部分242中，设有由易失性存储单元组成的第一寄存器、第二寄存器、…第n寄存器等n个寄存器，分别与第一擦去单位261、第二擦去单位262、…第n擦去单位263一一对应。

动作顺序检测寄存器部分242的结构，能够根据地址信号812选择寄存器，同时还能根据动作顺序检测信号825对选择的寄存器进行写入。例如输入制定第二个擦去单位262的信号作为地址信号812的情况下，如果对第二擦去单位262的动作检测信号825为“1”，则第二寄存器进行写入变成设置状态，而且如果对第二擦去单位262的动作检测信号825为“0”，则第二寄存器进行擦去变成重置状态。其中动作顺序检测寄存器部分242的各寄存器由于是易失性的，所以半导体装置201的电源接通时已经处于重置状态下。

读出禁止解除控制电路243是，当读出动作检测电路141中检测到读出动作的情况下，按照地址信号812和动作顺序检测寄存器部分242各寄存器的写入状态，向每个擦去单位输出读出禁止解除信号826的电路。

其中读出禁止解除信号826，由与从第一擦去单位至第n擦去单位分别对应的n个信号组成，例如输入对地址信号812指定第二擦去单位262的信号的情况下，若第二寄存器处于设置状态，则将第二擦去单位的读出禁止解除信号826输出为“1”，如果处于重置状态则将第二擦去单位的读出禁止解除信号826输出为“0”。

图6(b)表示本实施方式涉及的外部输入输出控制部分207的功能构或。

如图6(b)所示，本实施方式的外部输入输出控制部分207，输入控制电路152和控制向外部输出数据信号813和检验结果信号814的输出禁止控制电路251构成。

输出禁止控制电路251，是一种基于控制信号811、读出禁止解除信号826和地址信号812，对于存储单元阵列221的每个擦去单位控制向外部输出数据信号813和检验结果信号814的控制电路。具体讲，如果控制信号811指定读出动作，而且针对地址信号812指定的的擦去单位的读出禁止解除信号826为“1”，则以数据信号813形式向外部输出被输入的数据，除此之外的情况下对向外部输出数据信号813进行禁止控制。而且检验结果信号814与读出禁止解除信号826无关，可以通过输入输出端子803向外部输出。

以下就上述构成的本实施方式的半导体装置201的动作进行说明。

首先，参照图5、图6(a)和图6(b)，就从半导体装置201的外部对非易失性存储块205进行的动作作出说明。

对本实施方式的非易失性存储块205从外部进行的动作，与实施方式1同样，是利用从外部向控制信号输入端子801和地址输入端子802，分别输入指定动作的命令和作为动作对象的存储单元的地址信息的方式进行的。而且在输入动作和输入检验动作中，向数据输入端子803输入写入用数据。基于这些输入，驱动重写控制电路106和输入控制电路152，向输入输出控制部分122输入控制信号811、地址信号812和数据信号813。

写入动作和写入检验动作能够与实施方式1同样进行。

输入指定擦去动作的控制信号811的情况下，输入输出控制部分122控制译码器124选择地址信号812指定的擦去单位，同时控制存储单元阵列221使该擦去单位的全部存储单元处于擦去状态下。

而且输入指定擦去检验动作的控制信号811的情况下，输入输出控制部分122，以读出放大信号形式从擦去单位的前头地址开始，依次连续读出被写入地址信号812指定擦去单位的数据。然后如果以读出放大信号形式被读出的数据都是显示擦去状态的数据，判定擦去动作正常进行，则检验结果信号814输出“1”，除此之外的情况下检验结果信号814输出“0”。

而且一旦向输入输出控制部分122输入指定读出动作的控制信号811，就会驱动存储单元阵列221、读出放大器123和译码器124，以数据信号813的形式，向输出禁止控制电路251输出地址信号812指定的存储单元中写入的数据。接着输出禁止控制电路251基于地址信号812，判断从输入输出控制部分122输入的读出用的数据信号813属于哪个擦去单位，当读出禁止解除信号826中对该擦去单位的信号为“1”的情况下，通过数据输入输出端子803向外部输出数据信号813。当读出禁止解除信号826对该擦去单位的信号为“0”的情况下，输入输出控制电路251将进行数据信号813的输出禁止控制，向外部读出未完成。

以下就存储单元阵列221中保存的数据向外部读出的方法进行说明。

实施方式2涉及的半导体装置201解除向外部输出禁止的动作顺序，与图3(a)所示的实施方式1的动作顺序相比，不同之处在于：禁止读出存储单元阵列221中保存数据的设定是就每个擦去单位进行的。以下的说明中，作为一个实例参照图3(a)说明针对第二擦去单位262的读出方法。

首先接通半导体装置201的电源。此时由于动作检测寄存器242的各寄存器都是易失性存储器，所以全部处于重置状态下。因此，读出禁止解除信号826由于全部为“0”，所以外部输入输出控制部分207的输出禁止控制电路251，就全部擦去单元而言，对于由非易失性存储块205输入的数据信号813向数据输入输出端子803的输出进行禁止控制。也就是说，输出禁止控制电路251在电源接通时必定会禁止向外部输出在存储单元阵列221的全部擦去单位中保存数据。

接着，从控制信号输入端子801和地址输入端子802，经过重写控制电路106，向输入输出控制部分122输入指定擦去动作的控制信号811和指定第二擦去单位262的地址信号812。这样在非易失性存储块205中可以执行针对第二擦去单位262的全部存储单元的擦去动作。伴随这种擦去动作，通过向动作读出电路131输入控制信号811，可以检测到动作读出电路131中执行了擦去动作。

然后，从控制信号输入端子801和地址输入端子802，经过重写控制电路106，向输入输出控制部分122输入指定擦去检验动作的控制信号811和地址信号812。这样在非易失性存储块205中，可以执行针对第二擦去单位262中全部存储单元的擦去检验动作。其结果以检验结果信号814形式输出。伴随这种擦去检验动作，擦去结果判定电路232基于输入的地址信号812和检验结果信号814，判定针对第二擦去单位262中全部存储单元的擦去动作是否正常执行。

进而，从控制信号输入端子801和地址输入端子802，经过重写控制电路106，向输入输出控制部分122输入分别指定写入动作的控制信号811和指定第二擦去单位262的地址信号812，以及从数据输入输出端子803经过外部输入输出控制部分107输入作为输入数据的数据信号813。这样，输入输出控制部分122和译码器124将基于地址信号812和数据信号813对存储单元阵列进行写入动作。随着这种动作，控制信号811被输入到动作读出电路131之中，检测到执行了写入动作。

以后，从控制信号输入端子801和地址输入端子802，经由重写控制电路106向输入输出控制部分122，输入分别指定写入检验动作的控制信号811和指定第二擦去单位262全部存储单元的地址信号812，以及从数据输入输出端子803经过外部输入输出控制部分207输入作为比较对象的数据信号813。这样对第二擦去单位262的全部存储单元执行写入检验动作，其结果以检验结果信号814的形式输出。随着这种写入检验动作，写入结果判定电路233基于输入的地址信号812和检验结果信号814，判定对第二擦去单位全部存储单元的写入动作是否正常进行。

以上动作中，首先在动作读出电路131中检测擦去动作，接着在擦去结果判定电路232中确认对第二擦去单位262的正常擦去动作，然后在动作读出电路131中检测写入动作，进而在写入结果判定电路233中确认对第二擦去单位262的正常动作，近一步基于地址信号检测这些动作对第二擦去单位262全部存储单元进行的情况下，动作顺序读出电路234将针对动作顺序检测信号825中的第二擦去单位262的信号设置为“1”，使动作顺序检测寄存器部分242的第二寄存器处于设置状态。

其中当动作读出电路131按照应当检测擦去动作和写入动作的各自顺序，分别检测到擦去动作和写入动作以外动作的情况下，或者在擦去结果判定电路232和写入结果判定电路233尚未确认分别针对第二擦去单位的正常擦去动作和写入动作的情况下，动作顺序读出电路234将动作顺序检测信号825中第二擦去单位262的信号设置为“0”，所以动作顺序检测寄存器242的第二寄存器依然处于重置状态下，读出禁止解除控制电路243将读出禁止解除信号826中第二擦去单位262的信号设置为“0”。因此，输出禁止控制电路251对从第二擦去单位262输入的数据信号813进行禁止向外部输入输出控制部分207输出的控制，所以即使从外部输入针对第二擦去单位262的读出命令，第二擦去单位262中保存的数据也不会读出。

这样一来，仅在针对第二擦去单位262的全部存储单元依次进行擦去动作、正常擦去动作的确认、写入动作和正常写入动作的确认的情况下，动作顺序检测寄存器部分242的第二寄存器才处于设置状态下，由于读出禁止解除信号826对第二擦去单位262的信号变成“1”，所以才可以解除输入输出控制电路251中第二擦去单位262的读出禁止状态，变成可以向外部读出的状态。

其后直到电源关闭之前均可以对第二擦去单位读出，然后一旦接通电源，动作顺序检测寄存器部分242的寄存器因为再次变为重置状态，由于输出禁止控制电路251对数据信号813向数据输入输出端子803的输出进行禁止控制，所以存储单元阵列221全部擦去单位中保存的数据机密变成受保护状态。

另外，以上说明的外部读出保存在存储单元阵列221中数据的方法，是以第二擦去单位262为例加以说明的，但是关于其他擦去单位也同样能够对每个擦去单位独立进行读出。

通过变更动作顺序读出电路234的设定，如图3(b)所示的实施方式1涉及的第一种变形实例那样，依次对一个擦去单位进行正常擦去动作的确认和正常写入动作的确认的情况下，也可以从外部读出该擦去单位保存的数据。当然，如图4(a)所示的实施方式1的第二种变形实例那样，依次对一个擦去单位进行预编程序动作的检测、擦去动作的检测、正常擦去动作的确认，写入动作和正常写入动作的确认的情况下，或者如图4(b)所示的实施方式1的第三种变形实例那样，依次对一个擦去单位进行擦去动作的检测、正常擦去动作的确认，写入动作、正常写入动作的确认和反向动作的检测的情况下，也可以从外部读出该擦去单位保存的数据。

而且，对每个给定数目的存储单元从前头地址开始依次连续反复进行写入动作和写入检验动作的方法限定的动作顺序，以及防止擦去单位内全部存储单元均处于相同状态的动作顺序，也能与实施方式1同样实施。

综上所述，按照实施方式2，除了能够与实施方式1同样保护机密外，由于对变成擦去单位的每个存储块都进行读出禁止的解除，所以仅在可以部分解除读出禁止的情况下，可以仅对该擦去单位进行给定的动作，不必进行全部擦去。因而能够防止因不必要的擦去动作而使存储单元的可靠性降低。

实施方式3

以下参照附图说明本发明的实施方式3。其中在以下的说明中对具有与实施方式1相同功能结构的构成要素将赋予同一符号，省略其说明。

图7(a)和7(b)表示实施方式3涉及的半导体装置的功能结构。

如图7(a)所示，本实施方式的半导体装置301具有CPU102、RAM103、控制电路104及存储数据用的非易失性存储块305。而且半导体装置301中设有控制信号输入端子801、地址输入端子802和数据输入输出端子803作为与外部连接的装置，控制信号输入端子801和地址输入端子802借助于重写控制电路106，而且数据输入输出端子803借助于外部输入输出控制部分307与非易失性存储块305连接。此外为了设定禁止向外部读出非易失性存储块305中保存的数据，还设有重写动作检测部分108和读出禁止解除控制部分109。

而且非易失性存储块305，由存储单元阵列121、控制该存储单元阵列121动作的输入输出控制部分322、读出放大器123和译码器124构成。

本实施方式的重写动作检测部分108和读出禁止解除控制部分109，与图2(a)所示的实施方式1的重写动作检测部分和读出禁止解除控制部分结构相同，重写动作检测部分108由动作读出电路131、擦去结果判定电路132、写入结果判定电路133和动作顺序读出电路134构成，而且读出禁止解除控制部分109由读出动作读出电路141、动作顺序检测寄存器142和读出禁止解除控制电路143构成。但是由读出禁止解除控制电路143输出的读出禁止解除信号816，被输入到输入输出控制部分322的数据输出禁止控制电路362中。

而且外部输入输出控制部分307，是一种通过数据输入输出端子803将从外部输入的数据以数据信号813向输入输出控制部分322输出，同时通过数据输入输出端子将从输入输出控制部分输入的数据信号813和检验结果信号814向外部输出的电路。

本实施方式中，从读出禁止解除控制部分109输入的读出禁止解除信号816，向输入输出控制部分322输入，在该输入输出控制部分322中进行读出禁止控制这一点上与实施方式1不同。

以下参照附图说明本实施方式的输入输出控制部分322。

图7(b)表示本实施方式中输入输出控制部分322的功能结构。

如图7(b)所示，本实施方式的输入输出控制部分322，由判定存储单元阵列的动作进行得正常与否并将其结果输出的检验结果输出控制电路361、控制存储单元阵列121中保存数据输出的数据输出禁止控制电路362、和控制存向储单元阵列121中输入数据的数据输入控制电路363构成。

数据输入控制电路363，是基于控制信号811和地址信号812，从外部输入输出控制部分307以数据信号813形式输入的数据，作为读出放大信号831写入存储单元阵列121中用的电路。而且数据输出禁止控制电路362，是基于控制信号811和地址信号812，对来自存储单元阵列121的以读出放大信号831形式的读出数据，是否作为数据信号813输出进行控制的电路。

其中数据输出禁止控制电路362，输出对控制信号811指定读出动作的信号，而且当读出禁止解除信号816为“1”的情况下，读出放大信号831以数据信号813输出到外部输入输出控制部分307，除此之外的情况下对数据信号813进行禁止输出控制。

而且检验结果输出控制电路361，基于控制信号811和地址信号812，对存储单元阵列121的擦去检验动作和写入检验动作进行控制，并将其结果以检验结果信号81输出4到外部输入输出控制部分307。

以下说明具有上述构成的本实施方式的半导体装置301的动作。

首先，参照图2(a)、图7(a)和图7(b)，就从半导体装置201外部对非易失性存储块305进行的动作作出说明。

对于本实施方式的非易失性存储块305的从外部进行的动作，与实施方式1同样，都是利用从外部向控制信号输入端子801和地址输入端子802，分别输入指定动作的命令和作为动作对象的存储单元的地址信息的方式进行的。而且在输入动作和输入检验动作中，向数据输入端子803输入写入用数据。基于这些输入驱动重写控制电路106和外部输入输出控制部分307，向输入输出控制部分322输入控制信号811、地址信号812和数据信号813。

一旦向输入输出控制部分322输入指定写入动作的控制信号811，输入输出控制部分322就会控制译码器124选择指定地址信号812指定了地址的存储单元。而且数据输入控制电路363控制存储单元阵列121，将从外部输入的数据以数据信号813形式写入存储单元。

另外，这种写入动作也可以从前头的地址开始以字节或页为单位依次连续进行。

一旦在输入输出控制部分322写入指定写入检验动作的控制信号811，输入输出控制部分322就会首先控制译码器124选择地址信号812指定地址的存储单元。而且，检验结果输出控制电路361就会驱动存储单元阵列121和读出放大器123，以读出放大信号831形式输出写入存储单元中的数据。接着在检验结果输出控制电路361中，通过对读出放大信号831读出的数据与以数据信号813形式输入的数据进行比较，判定写入动作是否正常进行。当检验结果输出控制电路361判定，以读出的数据与数据信号813形式输入的数据完全一致的情况下，写入动作正常进行，将检验结果信号814输出“1”，除此之外的情况下定为“0”。

当输入了指定擦去动作的控制信号811的情况下，输入输出控制部分322就会控制译码器124选择地址信号812指定的存储单元，同时控制存储单元阵列121使选择的存储单元处于擦去状态。

而且输入指定擦去检验动作的控制信号811的情况下，检验结果输出控制电路361就驱动存储单元阵列121、读出放大器123和译码器124，以读出放大信号831形式读出存储单元中写入的数据，如果以放大信号831的形式读出的数据均为显示擦去状态的数据，则判定擦去动作正常进行，检验结果信号814输出“1”，除此之外的情况下检验结果信号814输出“0”。

此外向输入输出控制部分322输入指定读出动作的控制信号811的情况下，数据输出禁止控制电路362首先驱动存储单元阵列121、读出放大器123和译码器124，以读出放大信号831形式读出地址信号812指定的存储单元中写入的数据。其中数据输出禁止控制电路362，在读出禁止解除信号816为“1”的情况下，以数据信号813的形式向外部输入输出控制部分307输出读出放大信号831。当读出禁止解除信号816为“0”的情况下，由于受到数据输出禁止解除电路362的控制而不能由读出放大信号831生成数据信号813，所以不能进行读出动作。

以下参照附图说明从外部读出存储单元阵列121中保存的数据的方法。

从外部解除实施方式3涉及的半导体装置301读出禁止用的动作顺序，与图3(a)所示的实施方式1中的动作顺序虽然相同，但是其间的差别在于禁止从外部对存储单元阵列121读出的设定，是在输入输出控制部分322中进行的。以下说明中，参照图3(a)说明关于本实施方式中存储单元阵列121的读出方法。

首先接通半导体装置301的电源。此时由于动作检测寄存器142处于重置状态，读出禁止解除电路143将读出禁止解除信号816输出为“0”，所以对以读出放大信号831形式读出的输出进行禁止控制。也就是说，数据输出禁止控制电路362，在电源接通时一定会禁止从在存储单元阵列121中保存数据的非易失性存储块305输出。

然后与实施方式1同样，从外部依次进行擦去动作、擦去检验动作、写入动作和写入检验动作。

在以上动作中，首先由动作读出电路131检测擦去动作，然后由擦去结果判定电路132确认正常的擦去动作，接着由动作读出电路131检测写入动作，进而由写入结果判定电路133确认为正常进行的情况下，动作顺序读出电路134将动作检测信号815设定为“1”。

其中当动作读出电路131按照应当检测擦去动作和写入动作的各自顺序，分别检测到擦去动作和写入动作以外动作的情况下，或者擦去结果判定电路132和写入结果判定电路133尚未确认各自的正常擦去动作和写入动作的情况下，动作顺序读出电路134由于将动作顺序检测信号815设定为“0”，所以动作顺序检测寄存器142依然处于重置状态下，读出禁止解除控制电路143将对读出禁止解除信号816设定为“0”。因此数据输出禁止控制电路362，将会控制由存储单元阵列121输入的读出放大信号831，不能以数据信号813形式输出，所以即使从外部输入读出命令，保存在存储单元阵列121中的数据也不能从非易失性存储块305输出。

这样一来，仅在针对存储单元阵列121的全部存储单元依次进行擦去动作、正常擦去动作的确认、写入动作和正常写入动作的确认的情况下，动作顺序检测寄存器142才处于设置状态，读出禁止解除信号变成“1”，才可以解除数据输出禁止控制电路362中的读出禁止状态，变成可以向外部读出的状态。

其后直到电源关闭之前均可以读出，然后一旦接通电源动作顺序检测寄存器142再次变为重置状态，数据输出禁止控制电路362对数据信号813的输出进行禁止控制，所以存储单元阵列121中保存的数据机密处于受保护状态下。

还有，通过变更动作顺序读出电路134的设定，如图3(b)所示的实施方式1涉及的第一种变形实例那样，也可以仅在依次进行正常擦去动作的确认和正常写入动作的确认的情况下从外部读出。当然，如图4(a)所示的实施方式1的第二种变形实例那样，依次进行预编程序动作的检测、擦去动作的检测、正常擦去动作的确认，写入动作和正常写入动作的确认的情况下，或者如图4(b)所示的实施方式1的第三种变形实例那样，依次进行擦去动作的检测、正常擦去动作的确认，写入动作、正常写入动作的确认和反向动作的检测的情况下，也可以从外部读出。

而且，对每个给定数目的存储单元从前头地址开始依次连续反复进行写入动作和写入检验动作的方法限定的动作顺序，以及防止全部存储单元均处于相同状态的动作顺序，也能与实施方式1同样实施。

综上所述，按照实施方式3，除了能与实施方式1同样保护机密外，由于保存在存储单元阵列121中的数据不能从非易失性存储块读出，能够防止第三者通过例如对输入输出控制部分322与外部输入输出控制部分307之间的数据信号813进行解析不正当利用数据，因而能确实地保护机密。

实施方式4

以下参照附图说明本发明的实施方式4。其中在以下的说明中，对于具有与第二和实施方式3相同功能结构的构成要素将赋予同一符号，省略其说明。

图8(a)和图8(b)表示实施方式4涉及半导体装置的功能结构。

如图8(a)所示，本实施方式的半导体装置401具有CPU102、RAM103、控制电路104及存储数据用的非易失性存储块405。而且半导体装置401中设有控制信号输入端子801、地址输入端子802和数据输入输出端子803作为与外部连接的装置，控制信号输入端子801和地址输入端子802借助于重写控制电路106，而且数据输入输出端子803借助于外部输入输出控制部分307，与非易失性存储块405连接。此外为了设定禁止向外部读出非易失性存储块405中保存的数据，还设有重写动作检测部分208和读出禁止解除控制部分209。

非易失性存储块405，由存储单元阵列221、控制对该存储单元阵列221动作的输入输出控制部分422、读出放大器123和译码器124构成，而存储单元阵列221由被分割成第一擦去单元261、第二擦去单元262、…第n擦去单元263等n个(n为2以上的整数)存储块的快擦写EEPROM构成。

本实施方式的重写动作检测部分208和读出禁止解除控制部分209，与图6(a)所示的实施方式2的重写动作检测部分208和读出禁止解除控制部分209构成相同。重写动作检测部分208，由动作读出电路131、擦去结果判定电路232、写入结果判定电路233和动作顺序读出电路234构成；而且读出禁止解除控制部分209，由读出动作读出电路141、动作顺序检测寄存器242和读出禁止解除控制电路243构成。但是，由读出禁止解除控制电路243输出的读出禁止解除信号826，被输入到输入输出控制部分422的数据输出禁止控制电路462中。

本实施方式中，从读出禁止解除控制部分209输入的读出禁止解除信号826被输入到输入输出控制部分422，在该输入输出控制部分422中进行读出禁止控制的方式与实施方式2不同。

以下具体说明像上述那样构成本实施方式半导体装置的各种功能结构。

图8(b)表示本实施方式的输入输出控制部分422的功能结构。

如图8(b)所示，本实施方式的输出控制部分422，由检验结果输出控制电路461、控制保存在存储单元阵列221中数据输出的数据输出禁止控制电路462和控制向存储单元阵列221输入数据的数据输入控制电路363构成。

数据输出禁止控制电路462，是基于控制信号811和地址信号812，对每个擦去单位，就从存储单元阵列221以读出放大信号831形式读出的数据，进行是否以数据信号813形式输出控制的电路。

其中数据输出禁止控制电路462，当指定控制信号811读出动作，而且对地址信号812指定的擦去单位的读出禁止解除信号826为“1”的情况下，以数据信号813形式将读出放大信号831输出到外部输入输出控制部分307，除此之外的情况下对数据信号813向外部的输出进行禁止控制。而且检验结果信号814，与读出禁止解除信号无关地通过数据输入输出端子803向外部输出。

以下就上述构成的本实施方式的半导体装置401的动作进行说明。

首先，参照图6(a)、图8(a)和图8(b)，就从半导体装置401外部对非易失性存储块405进行的动作进行说明。

从外部对本实施方式的非易失性存储块405进行的动作，与实施方式1同样，是利用从外部向控制信号输入端子801和地址输入端子802分别输入指定动作的命令和作为动作对象的存储单元的地址信息的方式进行的。而且在输入动作和输入检验动作中，向数据输入端子803输入写入用数据。基于这些输入，驱动重写控制电路106和外部输入输出控制部分307，向输入输出控制部分322输入控制信号811、地址信号812和数据信号813。

写入动作和写入检验动作能够与实施方式3同样进行。

输入指定擦去动作的控制信号811的情况下，输入输出控制部分422控制译码器124选择地址信号812指定的擦去单位，同时控制存储单元阵列221使该擦去单位的全部存储单元处于擦去状态。

而且输入指定擦去检验动作的控制信号811的情况下，检验结果输出控制电路461，驱动存储单元阵列221、读出放大器123和译码器124，从地址信号812指定的擦去单位的前头地址开始，依次连续以读出放大信号831的形式读出。以读出放大信号831读出的数据如果都是显示擦去状态的数据，则判定擦去动作正常进行，使检验结果信号814输出“1”，除此之外的情况下检验结果信号814输出“0”。

而且向输入输出控制部分422输入了指定读出动作的控制信号811的情况下，数据输出禁止控制电路462首先驱动存储单元阵列221、读出放大器123和译码器124，以读出放大信号831的形式读出地址信号812指定的存储单元中写入的数据。其中，数据输出禁止控制电路462基于地址信号812，判断从存储单元阵列221读出的读出放大信号831是否属于任何擦去单位，当针对读出禁止解除信号826中该擦去单位为“1”的情况下，将以数据信号813的形式向外部输入输出控制部分307输出读出放大信号831。当读出禁止解除信号826对该擦去单位的信号为“0”的情况下，数据输出禁止控制电路462由于控制不能从读出放大信号831生成数据信号813，读出动作不进行。

以下参照附图说明向外部读出存储单元阵列221中保存数据的方法。

实施方式4涉及的半导体装置401解除禁止向外部输出的动作顺序，与实施方式2的动作顺序虽然相同，但是不同之处在于：禁止读出存储单元阵列221中保存数据的设定，是就输入输出控制部分422进行的。以下的说明中，参照图3(a)说明作为一个实例针对第二擦去单位262的读出方法。

首先接通半导体装置401的电源。此时由于动作检测寄存器242的各寄存器处于重置状态。因此，读出禁止解除信号826由于全部为“0”，所以外部输入输出控制部分422的数据输出禁止控制电路462，就全部擦去单元对以读出放大信号831形式读出的数据，进行禁止向外部输入输出控制部分307输出的控制。也就是说，输出禁止控制电路462在电源接通时必定会禁止从非易失性存储块405输出保存在存储单元阵列221的全部擦去单位中的数据。

接着，与实施方式2同样，对第二擦去单位262的全部存储单元依次从外部进行擦去动作、擦去检验动作、写入动作和写入检验动作。

以上动作中，首先在动作读出电路131中检测擦去动作，接着在擦去结果判定电路232中确认对第二擦去单位262的正常擦去动作，然后在动作读出电路131中检测写入动作，进而在写入结果判定电路233中确认对第二擦去单位262的正常动作，然后当动作读出电路131中检测写入动作，进而在写入结果判定电路233中确认对第二擦去单位262的正常动作的情况下，动作顺序读出电路234将针对动作顺序检测信号825中的第二擦去单位262的信号设置为“1”，使动作顺序检测寄存器部分242的第二寄存器处于设置状态。

其中当动作读出电路131按照应当检测擦去动作和写入动作的各自顺序，分别检测到擦去动作和写入动作以外动作的情况下，或者当擦去结果判定电路232和写入结果判定电路233尚未确认各自的正常擦去动作和写入动作的情况下，动作顺序读出电路234由于将动作顺序检测信号825中第二擦去单位262的信号设置为“0”，所以动作顺序检测寄存器242的第二寄存器依然处于重置状态，读出禁止解除控制电路243将使读出禁止解除信号826中第二擦去单位262的信号为“0”。因此，数据输出禁止控制电路462由于对于从第二擦去单位262输入的读出放大信号831进行控制是指不能以数据信号813输出，所以即使从外部输入读出命令，也不能从非易失性存储块405读出第二擦去单位262中保存的数据。

这样一来，仅在针对第二擦去单位262的全部存储单元依次进行擦去动作、正常擦去动作的确认、写入动作和正常写入动作的确认的情况下，动作顺序检测寄存器部分242的第二寄存器才处于设置状态，由于读出禁止解除信号中对第二擦去单位262的信号变成“1”，所以针对解除数据输出禁止控制电路462中第二擦去单位262的读出禁止状态才得以解除，变成可以向外部读出的状态。

其后直到电源关闭之前均可以对第二擦去单位262读出，然后一旦接通电源，动作顺序检测寄存器部分242的寄存器因为再次全部变成重置状态，数据输出禁止控制电路462对数据信号813的输出进行禁止控制，所以存储单元阵列221全部擦去单位中保存的数据机密处于受保护状态下。

其中，以上说明的外部读出保存在存储单元阵列221中数据的方法，是以第二擦去单位262为例加以说明的，但是关于其他擦去单位也同样能够对每个擦去单位独立进行读出。

通过变更动作顺序读出电路234的设定，如图3(b)所示的实施方式1涉及的第一种变形实例那样，依次对一个擦去单位进行正常擦去动作的确认和正常写入动作的确认的情况下，也可以从外部读出该擦去单位保存的数据。当然，如图4(a)所示的实施方式1的第二种变形实例那样，依次对一个擦去单位进行预编程序动作的检测、擦去动作的检测、正常擦去动作的确认，写入动作和正常写入动作的确认的情况下，或者如图4(b)所示的实施方式1的第三种变形实例那样，依次对一个擦去单位进行擦去动作的检测、正常擦去动作的确认，写入动作、正常写入动作的确认和反向动作的检测的情况下，也可以从外部读出该擦去单位保存的数据。

而且，对每个给定数目的存储单元从前头地址开始依次连续反复进行写入动作和写入检验动作的方法限定的动作顺序，以及防止擦去单位内全部存储单元均处于相同状态的动作顺序，也能与实施方式1同样实施。

综上所述，按照实施方式4，除了能获得与实施方式2同样效果外，在存储单元阵列221中保存的数据由于不能从非易失性存储块405之外输出，所以能够防止通过解析例如输入输出控制部分422与外部输入输出控制部分307之间的数据信号813等行为方式不正当地利用数据，因而能更确实地保护机密。

实施方式5

以下参照附图说明本发明的实施方式5。其中在以下的说明中由于对具有与实施方式3同一功能结构的构成要素将赋予同一符号而省略说明。

图9表示实施方式5涉及的半导体装置的功能结构。

如图9所示，本实施方式的半导体装置501，具有CPU502、RAM503、控制电路504及非易失性存储块305，通过控制通路510分别互相连接。而且半导体装置501中，作为与外部连接装置设有的输入输出端子804，分别与CPU502、RAM503、控制电路504连接。此外，为了对外部读出保存在非易失性存储块305中数据进行禁止设定，设有重写动作检测部分108和读出禁止解除控制部分109。

而且非易失性存储块305，由存储单元阵列121、输入输出控制部分322、读出放大器123和译码器124构成，输入输出控制部分322与图7(b)所示的实施方式3的输入输出控制部分322同样，均由检验结果输出控制电路361、数据输出禁止控制电路362和数据输入控制电路363构成。

本实施方式的重写动作检测部分108和读出禁止解除控制部分109，与图2(a)所示的实施方式1的重写动作检测部分和读出禁止解除控制部分的构成相同，重写动作检测部分108由动作读出电路131、擦去结果判定电路132、写入结果判定电路133和动作顺序读出电路134构成，而且读出禁止解除控制部分109由读出动作读出电路141、动作顺序检测寄存器142和读出禁止解除控制电路143构成。但是由读出禁止解除控制电路143输出的读出禁止解除信号816，被输入到输入输出控制部分322的数据输出禁止控制电路362中。

本实施方式中，从外部对非易失性存储块305的动作，是通过CPU502、RAM503、控制电路504控制这一点与实施方式3不同。

以下说明具有上述构成的本实施方式半导体装置501的动作。

首先，参照图2(a)、图7(b)和图9就从半导体装置501外部对非易失性存储块305进行的动作进行说明。

从本实施方式的非易失性存储块305外部进行的动作，通过向输入输出端子804输入指定动作的命令、作为动作对象的存储单元的地址信息和写入用数据等控制信息的方式进行。这样，CPU502基于输入的控制信息生成控制信号811、地址信号812和数据信号813，向非易失性存储块305的输入输出控制部分322输出。

输入输出控制部分322基于输入控制信号811指定的动作，与实施方式3同样驱动存储单元阵列121、读出放大器123和译码器124，进行写入动作、写入检验动作、擦去动作、擦去检验动作和读出动作。

在写入检验动作和擦去检验动作中，检验结果输出控制电路361向CPU502输出检验结果信号814。而且读出动作中如果数据输出禁止控制电路362读出禁止解除的信号816为“1”，则向CPU502输出数据信号813，如果读出禁止解除的信号816为“0”，则由于数据输出禁止控制电路362将进行控制，使读出放大信号831不生成数据信号813而必能进行读出动作。

以下参照附图说明存储单元阵列121中保存数据的外部读出方法。

解除实施方式5涉及的半导体装置501向外部读出禁止用的动作顺序，虽然与实施方式3相同，但是其间的不同之处在于通过CPU502控制外部对非易失性存储块305的动作这一点。在以下的说明中，参照图3(a)的动作顺序说明本实施方式中对存储单元阵列121的读出方法。

首先接通半导体装置301的电源。此时动作检测寄存142处于重置状态，读出禁止解除电路143将读出禁止解除信号816输出为“0”，所以对以读出放大信号831形式读出数据的输出进行禁止控制。也就是说，数据输出禁止控制电路362，在电源接通时一定会禁止存储单元阵列121中保存数据的非易失性存储块305向CPU502输出。

然后，通过向输入输出端子输入控制信息，借助于CPU502从外部依次进行擦去动作、擦去检验动作、写入动作和写入检验动作。

在以上动作中，首先由动作读出电路131检测擦去动作，然后由擦去结果判定电路132确认正常的擦去动作，接着由动作读出电路131检测写入动作，进而由写入结果判定电路133确认为正常动作的情况下，动作顺序读出电路134将动作检测信号815设定为“1”。

其中当动作读出电路131按照应当检测擦去动作和写入动作的各自顺序，分别检测到擦去动作和写入动作以外动作的情况下，或者擦去结果判定电路132和写入结果判定电路133尚未确认各自的正常擦去动作和写入动作的情况下，动作顺序读出电路134由于将动作顺序检测信号815设定为“0”，所以动作顺序检测寄存器142依然处于重置状态下，读出禁止解除控制电路143将读出禁止解除信号816设定为“0”。因此数据输出禁止控制电路362，将会控制存储单元阵列121输入的读出放大信号831不能以数据信号813形式输出，所以即使从外部输入读出命令，也不能从非易失性存储块305向CPU502读出保存在存储单元阵列121中的数据。

因此仅当针对存储单元阵列121的全部存储单元依次进行擦去动作、正常擦去动作的确认、写入动作和正常写入动作的确认的情况下，动作顺序检测寄存器142才处于设置状态，读出禁止解除信号816才变成“1”，才能解除数据输出禁止控制电路362中的读出禁止状态，在CPU502的控制下变成可以向外部读出的状态。

其后直到电源关闭之前均可以读出，然后一旦接通电源动作顺序检测寄存器142再次变为重置状态，数据输出禁止控制电路362对数据信号813的输出进行禁止控制，所以存储单元阵列121中保存的数据机密处于受保护的状态下。

另外，通过变更动作顺序读出电路134的设定，如图3(b)所示的实施方式1涉及的第一种变形实例那样，也可以仅在依次进行正常擦去动作的确认和正常写入动作的确认的情况下从外部读出。当然，如图4(a)所示的实施方式1的第二种变形实例那样，依次进行预编程序动作的检测、擦去动作的检测、正常擦去动作的确认，写入动作和正常写入动作的确认的情况下，或者如图4(b)所示的实施方式1的第三种变形实例那样，依次进行擦去动作的检测、正常擦去动作的确认，写入动作、正常写入动作的确认和反向动作的检测的情况下，也可以向外部读出。

而且，对每个给定数目的存储单元从前头地址开始依次连续反复进行写入动作和写入检验动作的方法所限定的动作顺序，以及防止全部存储单元均处于相同状态下的动作顺序，也能与实施方式1同样实施。

综上所述，按照实施方式5，除了能与实施方式1同样保护机密外，由于保存在存储单元阵列121中的数据不能从非易失性存储块105向外输出，所以能够防止第三者通过解析例如控制通路510上的数据信号813不正当利用数据的行为，因而能更确实地保护机密。

实施方式6

以下参照附图说明本发明的实施方式6。其中在以下的说明中因对具有与实施方式4同一功能结构的构成要素将赋予同一符号而省略说明。

图10表示实施方式6涉及的半导体装置的功能结构。

如图10所示，本实施方式的半导体装置601具有CPU602、RAM603、控制电路604及非易失性存储块405。而且半导体装置601中设有作与外部连接装置用的输入输出端子804，分别与CPU602、RAM603和控制电路604连接。此外，为了对非易失性存储块405中保存的数据向外部输出进行禁止设定，还设有重写动作检测部分208和读出禁止解除控制部分209。

非易失性存储块405，由存储单元阵列221、输入输出控制部分422、读出放大器123和译码器124构成。存储单元阵列221由被分割成第一擦去单元261、第二擦去单元262、…第n擦去单元263等n个(n为2以上的整数)存储块的快擦写EEPROM构成。

输入输出控制部分422，与图8(b)所示的实施方式4的输入输出控制部分同样，由检验结果输出控制部分461、数据输出禁止控制电路462和数据输入控制电路363构成。

本实施方式的重写动作检测部分208和读出禁止解除控制部分209，与图6(a)表示实施方式2的重写动作检测部分208和读出禁止解除控制部分209的结构相同；重写动作检测部分208，由动作读出电路131、擦去结果判定电路232、写入结果判定电路233和动作顺序检测电路234构成；读出禁止解除控制部分209，由读出动作检测电路141、动作顺序检测寄存器部分242和读出禁止解除控制电路243构成。但是，从读出禁止解除控制电路243输出的读出禁止解除信号826，被输入到输入控制部分422的数据输出禁止控制电路462中。

本实施方式与实施方式4不同之处在于，从外部对非易失性存储块405的动作是通过CPU602、RAM603和控制电路604控制这一点上。

以下就上述构成的本实施方式的半导体装置601的动作进行说明。

首先，参照图6(a)、图8(b)和图10，就从半导体装置601外部对非易失性存储块405进行的动作作出说明。

从外部对本实施方式的非易失性存储块405进行的动作，是通过向输入输出端子804输入指定动作的命令、作为动作对象的存储单元的地址信息和写入用数据的方式进行的。这样，CPU602基于输入的控制信息，生成控制信号811、地址信号812和数据信号813，向非易失性存储块405的输入输出控制部分输出。

输入输出控制部分422，基于输入的控制信号811指定的动作，与实施方式4同样，驱动存储单元阵列221、读出放大器123和译码器124，进行写入动作、写入检验动作、擦去动作、擦去检验动作和读出动作。

在写入检验动作和擦去检验动作中，检验结果输出控制电路461将检验结果信号814向CPU602输出。而且读出动作中，数据输出禁止控制电路462，如果读出禁止解除信号826为“1”，则向CPU602输出数据信号813，如果读出禁止解除信号826为“0”，则数据输出禁止控制电路462将控制使读出放大信号831不能生成数据信号813，所以不能进行读出动作。

以下参照附图说明存储单元阵列221中保存的数据的外部读出方法。

实施方式6涉及的半导体装置601的外部读出禁止解除的动作顺序，虽然与实施方式4相同，但是其间的不同之处在于通过CPU602从外部控制非易失性存储块405动作这一点。在以下的说明中，以一个实例的形式参照图3(a)说明对第二擦去单位的读出方法。

首先接通半导体装置601的电源。此时动作检测寄存器部分242的寄存器全部处于重置状态，因此读出禁止解除信号826全部为“0”，所以输入输出控制部分422的数据输出禁止控制电路462，就全部擦去单位而言，对以读出放大信号831形式读出的数据向CPU602输出进行禁止控制。也就是说，数据输出禁止控制电路462在电源接通时，一定会禁止从非易失性存储块405输出存储单元阵列221的全部擦去单元保存的数据。

接着与实施方式2同样，对第二擦去单位262的全部存储单元依次从外部进行擦去动作、擦去检验动作、写入动作和写入检验动作。

以上动作中，首先在动作读出电路131中检测擦去动作，接着在擦去结果判定电路232中确认对第二擦去单位262的正常擦去动作，然后在动作读出电路131中检测写入动作，进而在写入结果判定电路233中确认对第二擦去单位262的正常动作的情况下，动作顺序读出电路234将针对动作顺序检测信号825中第二擦去单位262的信号设置为“1”，使动作顺序检测寄存器部分242的第二寄存器处于设置状态。

其中当动作读出电路131按照应当检测擦去动作和写入动作的各自顺序，分别检测到擦去动作和写入动作以外动作的情况下，或者在擦去结果判定电路232和写入结果判定电路233中，尚未确认分别针对第二擦去单位的正常擦去动作和写入动作的情况下，动作顺序读出电路234由于对动作顺序检测信号825中第二擦去单位262的信号设置为“0”，所以动作顺序检测寄存器242的第二寄存器依然处于重置状态下，读出禁止解除控制电路243对读出禁止解除信号826中第二擦去单位262的信号设置为“0”。因此，数据输出禁止控制电路362控制从存储单元阵列221的第二擦去单位262输入的读出放大信号831，使之不能以数据信号813的形式输出，所以即使从外部输入读出命令，第二擦去单位262中保存的数据也不会从非易失性存储块405读出。

这样一来，仅在对第二擦去单位262的全部存储单元依次进行擦去动作、正常擦去动作的确认、写入动作和正常写入动作的确认的情况下，动作顺序检测寄存器部分242的第二寄存器才处于设置状态，由于读出禁止解除信号中的第二擦去单位262的信号变成“1”，所以才可以解除对数据输出禁止控制电路462中第二擦去单位262的读出禁止状态，变成可以将第二擦去单位262中保存的数据向外部读出的状态。

其后直到电源关闭之前均可以对第二擦去单位读出，然后一旦接通电源，动作顺序检测寄存器部分242的寄存器因为再次全部变为重置状态，数据输出禁止控制电路462对数据信号813的输出进行禁止控制，所以存储单元阵列221的全部擦去单位中保存的数据机密变成受保护状态。

而且通过变更动作顺序读出电路234的设定，如图3(b)所示的实施方式1涉及的第一种变形实例那样，依次对一个擦去单位进行正常擦去动作的确认和正常写入动作的确认的情况下，也可以从外部读出该擦去单位保存的数据。当然，如图4(a)所示的实施方式1的第二种变形实例那样，依次对一个擦去单位进行预编程序动作的检测、擦去动作的检测、正常擦去动作的确认，写入动作和正常写入动作的确认的情况下，或者如图4(b)所示的实施方式1的第三种变形实例那样，依次对一个擦去单位进行擦去动作的检测、正常擦去动作的确认，写入动作、正常写入动作的确认和反向动作的检测的情况下，也可以向外部读出该擦去单位保存的数据。

此外，对每个给定数目的存储单元从前头地址开始依次连续反复进行写入动作和写入检验动作的方法限定的动作顺序，以及防止擦去单位内全部存储单元均处于相同状态的动作顺序，也能与实施方式1同样实施。

综上所述，按照实施方式6，除了能够得到与实施方式2同样效果外，由于存储单元阵列221中保存的数据不能从非易失性存储块405向外部输出，所以能够防止例如通过解析控制通路610上数据信号813等行为不正当利用数据的现象，能够更加确实地保护机密。

实施方式7

以下参照附图说明本发明的实施方式7。其中在以下的说明中对与实施方式1具有相同功能结构的构成要素将赋予同一符号，省略其说明。

实施方式7涉及的半导体装置，具有与如图1所示的实施方式1101具有同等的构成，具有CPU102、RAM103、控制电路104及存储数据用的非易失性存储块105。该非易失性存储块105借助于重写控制电路106与控制信号输入端子801和地址输入端子802连接，而且通过外部输入输出控制部分107与数据输入输出端子803连接。此外，为了对向外部读出保存在非易失性存储块105中的数据进行禁止设置，除实施方式1的重写动作检测部分108和读出禁止解除控制部分109之外，还进一步设有图11所示的重写动作检测部分701和读出禁止解除控制部分702。

本实施方式的非易失性存储块105，与图1所示实施方式1的非易失性存储块105同样，由存储单元阵列121、输入输出控制部分122、读出放大器123和译码器124构成，而且外部输入输出控制部分107，与图2(b)所示的实施方式1的外部输入输出控制部分107同样，设有输出禁止控制电路151和输入控制电路152。

本实施方式的半导体装置，与实施方式1不同之处在于：重写动作检测部分701检测到对存储单元阵列121以上动作的情况下，读出禁止解除控制部分702不允许读出被保存在存储单元阵列121中的数据这一点上。

以下参照附图说明本实施方式半导体装置的重写动作检测部分701和读出禁止解除控制部分702。

图11表示实施方式7涉及的半导体装置中重写动作检测部分701和读出禁止解除控制部分702的功能构成。

如图11所示，本实施方式的重写动作检测部分701，除具有与实施方式1同等的重写动作检测部分108和同样的动作读出电路131、擦去结果判定电路132、写入结果判定电路133和动作顺序读出电路134之外，还备有检测存储单元阵列121异常动作用的异常动作读出电路703。

而且读出禁止解除控制部分702，由读出动作读出电路141、动作顺序检测寄存器704和读出禁止解除控制电路143组成。

异常动作读出电路703，基于重写控制电路106输入的控制信号811和非易失性存储块105输入的动作电压841，当控制信号811指定动作采用的电压与以动作电压841形式输入的电压不同的情况下，将异常动作检测信号842设定为“1”，除此之外的情况下将异常动作检测信号842设定为“0”。而且当检测到指定未被包括在动作顺序读出电路134所规定动作顺序内动作的控制信号811的情况下，也同样将异常动作检测信号842设定为“1”。

其中对动作电压841输入电源电压和在存储单元阵列121上施加的门电压。其中通过输入源电压(ソス电压)和漏电压(ドレイン电压)也能检出异常动作。

再有，异常动作读出电路703也可以构成如下，即将与通常动作条件不同的动作或者在动作顺序读出电路134规定的动作顺序中所不包含的动作，以异常动作形式读出，当检测到异常动作的情况下将异常动作检测信号842设定为“1”，而且并不限于用动作电压841检测异常动作的方法，例如还可以采用通过设置温度敏感元件检测异常温度下动作的方法，以及采用通过设置光敏感元件检测程序包开封的方法。

动作顺序检测寄存器704，通过动作顺序读出电路134输入的动作顺序检测信号815与异常动作读出电路703输入的异常动作检测信号842的组合而处于设置状态或重置状态。具体讲，仅当动作顺序读出电路134输出的动作顺序检测信号815为“1”，而且异常动作检测信号842为“0”的情况下，动作顺序检测寄存器704才变成设置状态，除此之外的情况下变成重置状态。

本实施方式的半导体装置，与实施方式1同样，能够从外部对存储块105进行写入动作、写入检验动作、擦去动作、擦去检验动作和读出动作等动作。

以下参照附图说明从外部读出存储单元阵列121中保存数据的方法。

实施方式7涉及的半导体装置解除禁止外部读出的动作顺序，与图3(a)所示的实施方式1中的动作顺序相同，但是其间的差别在于由动作读出电路703检测到异常动作的情况下禁止外部读出这一点。在以下说明中，参照图3(a)说明本实施方式对存储单元阵列121的读出方法。

首先接通半导体装置的电源。此时由于动作检测寄存器704处于重置状态，利用读出禁止解除电路143将读出禁止解除信号816输出为“0”的方式，输出禁止控制电路151对数据信号813的输出进行禁止控制，从输入输出控制部分122输入的数据信号813因未向半导体装置的外部输出，而使存储单元阵列121中保存的数据处于受保护状态。

然后与实施方式1同样，从外部依次进行擦去动作、擦去检验动作、写入动作和写入检验动作。

在以上动作中，首先由动作读出电路131检测擦去动作，然后由擦去结果判定电路132确认正常的擦去动作，接着由动作读出电路131检测写入动作，进而由写入结果判定电路133确认为正常进行的情况下，动作顺序读出电路134将动作顺序检测信号815设定为“1”。

其中当动作读出电路131检测到其他动作的情况下，或者擦去结果判定电路132和写入结果判定电路133尚未确认正常的擦去动作和写入动作的情况下，动作顺序读出电路134由于将动作顺序检测信号815设定为“0”，所以动作顺序检测寄存器704依然处于重置状态下，读出禁止解除控制电路143将对读出禁止解除信号设定为“0”。因此由于数据输出禁止控制电路151进行控制的结果，使得输入输出控制部分122输入的数据信号813不能向半导体装置外部输出，所以即使从外部输入读出命令，也不能向半导体装置外部输出保存在存储单元阵列121中的数据。

此外，当异常动作读出电路703检测到异常动作的情况下，由于异常动作检测信号842变为“1”，所以动作顺序检测寄存器704处于重置状态下，读出禁止解除控制电路143将读出禁止解除信号设定为“0”。这样，即使动作顺序读出电路134检测到上述规定的动作顺序的情况下，通过用异常电压的动作进行该动作顺序的情况下，可以禁止外部读出存储单元阵列121中保存的数据。

这样一来，仅在针对存储单元阵列121的全部存储单元依次进行擦去动作、正常擦去动作的确认、写入动作和正常写入动作的确认，而且这些动作是采用通常电压进行的情况下，动作顺序检测寄存器704才处于设置状态，读出禁止解除信号816才变成“1”，输出禁止控制电路151中的读出禁止状态才得以解除，保存在存储单元阵列121中的数据才变成可以向外部读出的状态。

而且，通过变更动作顺序读出电路134的设定，如图3(b)所示的实施方式1涉及的第一种变形实例那样，也可以规定成依次进行正常擦去动作的确认和正常写入动作的确认。当然，如图4(a)所示的实施方式1的第二种变形实例那样，还可以规定成依次进行预编程序动作的检测、擦去动作的检测、正常擦去动作的确认，写入动作和正常写入动作的确认，或者如图4(b)所示的实施方式1的第三种变形实例那样，规定成依次进行擦去动作的检测、正常擦去动作的确认，写入动作、正常写入动作的确认和反向动作的检测。即使在这样规定下，仅当按照规定的动作顺序进行而且这些动作是在采用通常电压下进行的情况下，才能变成可以向外部读出的状态下。

而且，对每个给定数目的存储单元从前头地址开始依次连续反复进行写入动作和写入检验动作的方法限定的动作顺序，以及防止全部存储单元均处于相同状态的动作顺序，也能与实施方式1同样实施。

如上所述，按照实施方式7，除了能与实施方式1同样保护机密外，由于异常动作读出电路703一旦检测到对存储单元阵列121的异常动作动作顺序检测寄存器704就变成重置状态，所以能够确实防止利用异常门电压产生读出误判定的动作，因而能更加确实地保护机密。

其中，本实施方式虽然是就在实施方式1的重写动作检测部分108中采用了异常动作读出电路703的半导体装置加以说明的，但是在第三和实施方式5的重写动作检测部分108中采用本实施方式的异常动作读出电路703，因而能够得到同样效果。

(实施方式8)

以下参照附图说明本发明的实施方式8。其中在以下的说明中，对于与实施方式2具有相同功能结构的构成要素将赋予同一符号，省略其说明。

实施方式8涉及的半导体装置，具有与图5所示实施方式的半导体装置201具有同等构成，具有CPU102、RAM103、控制电路104及存储数据用的非易失性存储块205。该非易失性存储块205通过重写控制电路106与控制信号输入端子801和地址输入端子802连接，而且通过外部输入输出控制部分207与数据输入输出端子803连接。此外，为了设定禁止向外部读出非易失性存储块205中保存的数据，除实施方式2的重写动作检测部分208和读出禁止解除控制部分209之外，还设有如12所示的重写动作检测部分711和读出禁止解除控制部分712。

而且本实施方式的非易失性存储块205，与图5所示的实施方式2的非易失性存储块205同样，由存储单元阵列221、输入输出控制部分422、读出放大器123和译码器124构成。存储单元阵列221由被分割成第一擦去单元261、第二擦去单元262、…第n擦去单元263等n个(n为2以上的整数)存储块的快擦写EEPROM构成。而且外部输入输出控制部分207，与图6(b)所示的实施方式2的外部输入输出控制部分207同样，具有输出禁止控制电路251和输入控制电路152。

本实施方式的半导体装置与实施方式2的不同之处在于，重写动作检测部分711对每个擦去单位检测存储单元阵列221的异常动作，该重写动作检测部分711检测到异常动作的情况下，读出禁止解除控制部分712不允许读出在该擦去单位保存的数据。

以下具体说明本实施方式半导体装置中的重写动作检测部分711和读出禁止解除控制部分712。

图12表示实施方式8涉及的半导体装置中重写动作检测部分711和读出禁止解除控制部分712的功能结构。

如图12所示，本实施方式的重写动作检测部分711，除与实施方式2同等的动作读出电路131、擦去结果判定电路232、写入结果判定电路233和动作顺序读出电路234之外，还有对每个擦去单位检测异常动作用的异常动作读出电路713。

而且读出禁止解除控制部分702，由读出动作读出电路141、动作顺序检测寄存器714和读出禁止解除控制电路243构成。其中动作顺序检测寄存器714中，设有由易失性存储单元构成的第一寄存器、第二寄存器、…第n寄存器等n个寄存器，分别与第一擦去单元261、第二擦去单元262、…第n擦去单元263对应。

异常动作读出电路713，基于从重写控制电路106输入的控制信号811和地址信号812，以及由非易失性存储块205输入的动作电压841，检测每个擦去单位对存储单元阵列221是否进行了异常动作，其结果以异常动作检测信号843形式输出。其中异常动作检测信号843，由从第一擦去单位至第n擦去单元分别对应的n个信号组成。

具体讲，异常动作读出电路713基于地址信号812判断动作进行的擦去单位，同时基于控制信号811检测对存储单元阵列221进行的动作。而且以动作电压841形式输入的门电压和电源电压，作为控制信号811指定的动作通过判定是否与设定电压相同来检测有无异常动作。检测到异常动作的情况下，将针对异常动作检测信号843中进行动作的擦去单位的信号定为“1”，除此之外的情况下将针对异常动作检测信号843中对该擦去单位的信号定为“0”。

还有，异常动作读出电路713也可以构成如下，即将与通常动作条件不同的动作或者在动作顺序读出电路234规定的动作顺序中不包含的动作，以异常动作形式读出，当检测到异常动作的情况下将异常动作检测信号843设定为“1”，而且并不限于用动作电压841检测异常动作的方法，例如还可以采用通过设置温度敏感元件检测异常温度下动作的方法。

动作顺序检测寄存器714的各寄存器，通过由动作顺序读出电路234输入的动作顺序检测信号825与由异常动作读出电路713向每个擦去单位输入的异常动作检测信号843的组合而处于设置状态或重置状态。具体讲，仅当动作顺序读出电路234输出的动作顺序检测信号825中对第二擦去单位262的信号为“1”而且异常动作检测信号843为“0”的情况下，动作顺序检测寄存器714的第二寄存器才变成设置状态。

本实施方式的半导体装置，与实施方式2同样，能够从外部对存储块205进行写入动作、写入检验动作、擦去动作、擦去检验动作和读出动作等动作。

以下参照附图说明从外部读出存储单元阵列221中保存数据的方法。

实施方式8涉及的半导体装置解除禁止外部读出的动作顺序，与实施方式2的动作顺序虽然相同，但是其间的差别之处在于异常动作读出电路713对每个擦去单位均检测到异常动作的情况下，才禁止该擦去单位的数据向外部读出。在以下说明中，以对第二擦去单元262的读出方法为例，参照图3(a)说明本实施方式对存储单元阵列221的读出方法。

首先接通半导体装置的电源。此时动作顺序检测寄存器714的寄存器均处于重置状态。由于读出禁止解除信号826均变为“0”，所以外部输入输出控制部分207的输出禁止控制电路251，就全部擦去单位对数据信号813的输出进行禁止控制。也就是说，输出禁止控制电路251在电源接通时一定会禁止向外部输出在存储单元阵列221的全部擦去单位中保存的数据。

然后与实施方式2同样，从外部对第二擦去单位262的全部存储单元依次进行擦去动作、擦去检验动作、写入动作和写入检验动作。

以上动作中，首先由动作读出电路131检测擦去动作，然后由擦去结果判定电路232确认对第二擦去单位262的正常擦去动作，接着由动作读出电路131检测写入动作，进而由写入结果判定电路233确认对第二擦去单位262正常动作的情况下，动作顺序读出电路234将动作顺序检测信号825中对第二擦去单位262的信号设定为“1”，使动作顺序检测寄存器部分714的第二寄存器处于设置状态。

其中当动作读出电路131检测到其他动作的情况下，或者擦去结果判定电路232和写入结果判定电路233尚未确认对第二擦去单位正常的擦去动作和写入动作的情况下，动作顺序读出电路234由于将动作顺序检测信号825中第二擦去单位262的信号设定为“0”，所以动作顺序检测寄存器714的第二寄存器依然处于重置状态下，读出禁止解除控制电路243将针对读出禁止解除信号中第二擦去单位的信号设定为“0”。因此由于输出禁止控制电路251进行控制的结果，使从存储单元阵列221的第二擦去单位262输入的数据信号813不能输出，所以即使从外部输入读出命令，也不能向半导体装置外部输出保存在第二擦去单元262中的数据。

此外，当异常动作读出电路713对第二擦去单位262检测到异常动作的情况下，通过异常动作检测信号843中对第二擦去单位262的信号变为“1”，使动作顺序检测寄存器714的第二寄存器处于重置状态，读出禁止解除控制电路243将读出禁止解除信号826中对第二擦去单位262的信号设定为“0”。这样，即使动作顺序读出电路234对第二擦去单位262检测到上述规定的动作顺序的情况下，通过用异常电压的动作进行该动作顺序的情况下，可以禁止外部读出第二擦去单位262中保存的数据。

这样一来，仅当针对第二擦去单位262的全部存储单元依次进行擦去动作、正常擦去动作的确认、写入动作和正常写入动作的确认，而且这些动作是采用通常电压进行的情况下，由于动作顺序检测寄存器714的第二寄存器才处于设置状态，读出禁止解除信号826中对第二擦去单位262的信号才变成“1”，所以输出禁止控制电路251中针对第二擦去单位的读出禁止状态才得以解除，在第二擦去单位262中保存的数据才变成可以向外部读出的状态。

其中通过变更动作顺序读出电路234的设定，如图3(b)所示的实施方式1涉及的第一种变形实例那样，也可以规定为依次进行正常擦去动作的确认和正常写入动作的确认。当然，如图4(a)所示的实施方式1的第二种变形实例那样，还可以规定为依次进行预编程序动作的检测、擦去动作的检测、正常擦去动作的确认，写入动作和正常写入动作的确认，或者如图4(b)所示的实施方式1的第三种变形实例那样，依次进行擦去动作的检测、正常擦去动作的确认，写入动作、正常写入动作的确认和反向动作。即使在这样规定下，仅当依次进行规定的动作顺序而且这些动作又是用通常电压进行的情况下，才会变成可以向外部读出的状态。

另外，对给定数目的每个存储单元从前头地址开始依次连续反复进行写入动作和写入检验动作的方法限定的动作顺序，以及防止擦去单位内全部存储单元均处于相同状态的动作顺序，也能与实施方式1同样实施。

如上所述，按照实施方式8，除了能获得与实施方式2同样效果外，异常动作读出电路713一旦对每个擦去单元检测到针对存储单元阵列221的异常动作，动作顺序检测寄存器部分714中对应的寄存器就会变成重置状态，所以能够确实防止例如利用异常门电压产生的读出误判定动作，因而能更确实地保护机密。

另外，在本实施方式中将就异常动作的读出电路713适用于实施方式2的重写动作检测部分208的半导体装置进行了说明，但将本实施方式的异常动作的读出电路713适用于实施方式4及6的重写动作检测部分208也能得到同样的效果。

实施方式9

以下参照附图说明本发明的实施方式9。其中在以下的说明中对于与实施方式1具有同一功能结构的构成要素赋予同一符号而省略其说明。

实施方式9涉及的半导体装置，与图1所示的实施方式1的半导体装置具有同等的构成，备有CPU102、RAM103、控制电路104及非易失性存储块105，该非易失性存储块105，通过重写控制电路106与控制信号输入端子801和地址输入端子802连接，而且通过外部输入输出控制部分与数据输入输出端子803连接。此外，为了设定禁止向外部读出非易失性存储块105中保存的数据，还设有重写动作检测部分108和读出禁止解除控制部分109。

而且本实施方式的非易失性存储块105，与图1所示的实施方式1的非易失性存储块105同样，由存储单元阵列121、输入输出控制部分122、读出放大器123和译码器124构成。

而且重写动作检测部分108和读出禁止解除控制部分109，与图2所示的实施方式1的重写动作检测部分和读出禁止解除控制部分具有同样构成。重写动作检测部分108由动作读出电路131、擦去结果判定电路132、写入结果判定电路133和动作顺序读出电路134构成，而且读出禁止解除控制部分109由读出动作读出电路141、动作顺序检测寄存器142和读出禁止解除控制电路143构成。

本实施方式的半导体装置与实施方式1的半导体装置不同之处在于，由外部输入输出控制部分禁止读出的情况下，除不会输出在存储单元阵列121中保存的数据之外，还会输出与存储单元阵列121中保存的数据不同的伪数据。

以下参照附图说明本实施方式半导体装置的外部输入输出控制部分。

图13(a)表示实施方式9涉及半导体装置的外部输入输出控制部分的功能构成。

如图13(a)所示，本实施方式的外部输入输出控制部分721，除与实施方式1同等的输出禁止控制电路151和输入控制电路152之外，还设有用作伪数据生成电路的固定数据发生电路722。

固定数据发生电路722，向输出禁止控制电路输出伪数据形式的固定数据851。其中由于输出固定数据发生电路722规定的数据，所以可以将固定数据851设定为任意数据。

输出禁止控制电路151，基于控制信号811和读出禁止解除信号816，控制从输入输出控制部分122输入的数据信号813和检验结果信号814，以及从固定数据发生电路722输入的固定数据851向外部的输出。其中，输出禁止控制电路151以控制信号811形式输入指定读出动作信号的情况下，若读出禁止解除信号816为“1”，则数据信号813经过数据输入输出端子803向外部输出，切断固定数据851。而且若读出禁止解除信号816为“0”，则切断数据信号813，经过数据输入输出端子803向外部输出固定数据851。

而且检验结果信号814，可以与读出禁止解除信号816无关地经输出禁止控制电路151向外部输出。

以下参照附图1、图2(a)和图13(a)说明本实施方式的半导体装置的动作。

本实施方式的半导体装置，与实施方式1及其变形实例同样，由于电源接通时动作顺序检测寄存器142处于重置状态，所以读出禁止解除信号816为“0”。这样输出禁止控制电路151就会将数据信号813切断，通过数据输入输出端子803向外部输出固定数据。

其次作为动作顺序读出电路134规定的动作顺序，仅当针对存储单元阵列121的全部存储单元依次进行了与图3(a)所示实施方式1同样动作顺序的情况下，由于动作顺序检测寄存器142变成设置状态，读出禁止解除信号816变成“1”，所以输出禁止控制电路151才会切断固定数据851，通过数据输入输出端子向外部输出数据信号813。反之，当没有按照规定的动作顺序进行读出动作的情况下，向外部输出固定数据发生电路722输出的固定数据851。

其中上述的动作顺序，也可以通过改变动作顺序读出电路134的设定，进行与图3(b)、图4(a)和图4(b)所示的实施方式1的各种变形实例同样的动作顺序。

如上所述，按照实施方式9，除了能与实施方式1同样保护机密外，当不按照规定动作顺序进行而欲以不正当目的读出保存在存储单元阵列121中数据的情况下，由于从固定数据发生电路722向外部输出固定数据851，因而能使不正当读出的第三者将存储单元阵列121中保存的数据误解为固定数据851，很难区别是否具有机密保护功能，因而能更确实地保护机密。

输出不同于存储单元阵列121中保存数据的伪数据的数据发生电路，并不限于固定数据发生电路722，各种变形实例是可能的，但是优选能生成特别复杂又难于预测数据的。以下将就使用其他电路作为数据发生电路的变形实例进行说明。

以下参照附图说明本实施方式的第一种变形实例。

图13(b)表示实施方式9第一种变形实例涉及的半导体装置中外部输入输出控制部分721的功能构成。

如图13(b)所示，本实施方式第一种变化例涉及的外部输入输出控制部分721，除与实施方式1同等的输出禁止控制电路151和输入控制电路152外，还设有不特定数据发生电路723作为生成伪数据的电路。

不特定数据发生电路723，通过迁移地址信号812生成不特定数据852作为伪数据，向输出禁止控制电路151输出。

输出禁止控制电路151，与实施方式9同样，若读出禁止解除信号816为“1”，则数据信号813经过数据输入输出端子803向外部输出，同时切断不特定数据852；若读出禁止解除信号816为“0”，则切断数据信号813，同时经过数据输入输出端子803向外部输出不特定数据852。

按照本实施方式的第一变形实例，当不按照规定动作顺序进行而欲以不正当目的读出保存在存储单元阵列121中数据的情况下，由于从不特定数据发生电路723向外部输出不特定数据852，能使进行不正当读出的第三者很难区别输出的不特定数据852是否是存储单元阵列121中保存的数据，使第三者进行数据解析产生困难。

以下参照附图说明本实施方式的第二种变形实例。

图13(c)表示实施方式9第二种变形实例涉及的半导体装置中外部输入输出控制部分721的功能构成。

如图13(c)所示，本实施方式第二种变化例涉及的外部输入输出控制部分721，除与实施方式1同等的输出禁止控制电路151和输入控制电路152外，还设有数据编码电路724作为生成伪数据的电路。

数据编码电路724，通过将从输入输出控制部分122输入的数据信号813，利用并列交替或替换等方法生成的编码数据853作为伪数据向输出禁止控制电路151输出。

输出禁止控制电路151，与实施方式9同样，若读出禁止解除信号816为“1”，则数据信号813经过数据输入输出端子803向外部输出，同时切断编码数据853；若读出禁止解除信号816为“0”，则切断数据信号813，同时经过数据输入输出端子803向外部输出编码数据853。

按照本实施方式的第二变形实例，当不按照规定动作顺序进行而欲以不正当目的读出保存在存储单元阵列121中数据的情况下，由于从编码数据发生电路724向外部输出编码数据853，对于进行不正当读出的第三者而言很难区别输出的编码数据853是否是存储单元阵列121中保存的数据，使第三者进行数据解析产生困难。

其中实施方式9及其变形实例，虽然是在实施方式1的半导体装置中，采用能输出与存储单元阵列121中保存数据不同的伪数据的伪数据发生电路的情况进行说明的，但是本实施方式及其变形实例的数据发生电路，即使用于实施方式7的半导体装置中也能获得同样的效果。

实施方式10

以下参照附图说明本发明的实施方式10。其中在以下的说明中，对与实施方式2具有相同功能结构的构成要素将赋予同一符号，说明省略。

实施方式10涉及的半导体装置，具有与图5所示实施方式的半导体装置201具有同等构成，具有CPU102、RAM103、控制电路104及存储数据用的非易失性存储块205。该非易失性存储块205通过重写控制电路106与控制信号输入端子801和地址输入端子802连接，而且通过外部输入输出控制部分与数据输入输出端子803连接。此外，为了设定禁止向外部读出非易失性存储块205中保存的数据，重写动作检测部分208和读出禁止解除控制部分209被设置得与非易失性存储块205连接。

而且本实施方式的非易失性存储块205，与图2所示的实施方式2的非易失性存储块201同样，由存储单元阵列221、输入输出控制部分122、读出放大器123和译码器124构成。存储单元阵列221由被分割成第一擦去单元261、第二擦去单元262、…第n擦去单元263等n个(n为2以上的整数)存储块，形成对每个存储块都能一起擦去的存储块擦去型EEPROM构成。

而且，重写动作检测部分208和读出禁止解除控制部分209，与图6(a)所示的实施方式2的重写动作检测部分208和读出禁止解除控制部分209具有同样构成，重写动作检测部分208，由动作读出电路131、擦去结果判定电路232、写入结果判定电路233和动作顺序读出电路234构成；而且读出禁止解除控制部分209，由读出动作读出电路141、动作顺序检测寄存器242和读出禁止解除控制电路243构成。

本实施方式的半导体装置与实施方式2的半导体装置间不同之处在于，外部输入输出控制部分在禁止读出的情况下，除不输出存储单元阵列221中保存的数据之外，输出与存储单元阵列221中保存的数据不同的伪数据。

以下参照附图说明本实施方式半导体装置中的外部输入输出控制部分。

图14(a)表示实施方式10涉及的半导体装置中输入输出控制部分的功能结构。

如图14(a)所示，本实施方式的外部输入输出控制部分731，除具有与实施方式2同等的输出禁止控制电路251和输入控制电路152之外，还设有固定数据发生电路722作为伪数据生成电路。

固定数据发生电路722，与实施方式9同样，将作为伪数据的固定数据851向输出禁止控制电路251输出。

输出禁止控制电路251，基于控制信号811、地址信号812和读出禁止解除信号826，控制从输入输出控制部分122输入的数据信号813和检验结果信号814，并控制从固定数据发生电路722输入的固定数据851向外部的输出。其中，输出禁止控制电路251以控制信号811形式输入指定读出动作信号的情况下，若基于地址信号812判断成为读出动作对象的擦去单位时，对该擦去单位的读出禁止解除信号826为“1”，则将数据信号813经过数据输入输出端子803向外部输出，切断固定数据851。若针对成为读出动作对象的擦去单位的读出禁止解除信号826为“0”，则切断数据信号813，经过数据输入输出端子803向外部输出固定数据851。

而且检验结果信号814，可以与读出禁止解除信号826无关地由输出禁止控制电路251通过数据输入输出端子803向外部输出。

以下参照附图5、图6(a)和图14(a)说明本实施方式的半导体装置的动作。

本实施方式的半导体装置，与实施方式2及其变形实例同样，当电源接通时动作顺序检测寄存器部分242的寄存器处于重置状态，所以读出禁止解除信号826对全部擦去单位均变为“0”。这样输出禁止控制电路251就会切断从全部擦去单位输出数据信号813，通过数据输入输出端子803向外部输出固定数据851。

其次作为动作顺序读出电路234规定的动作顺序，仅当针对构成一个擦去的全部存储单元依次进行了与图3(a)所示实施方式1同样动作顺序的情况下，由于与动作顺序检测寄存器242的该擦去单位对应的寄存器变成设置状态，读出禁止解除信号826中与该擦去单位对应的信号变成“1”，所以输出禁止控制电路251在针对该擦去单位的读出动作中才会切断固定数据851，通过数据输入输出端子803向外部输出数据信号813。反之，当没有按照针对一个擦去单位的全部存储单元规定的动作顺序进行读出动作的情况下，在针对该擦去单位的读出动作中才会向外部输出固定数据发生电路722输出的固定数据851。

其中上述的动作顺序，也可以通过改变动作顺序读出电路234的设定，按照与图3(b)、图4(a)和图4(b)所示的实施方式1的各种变形实例同样的动作顺序进行。

如上所述，按照实施方式10，除能获得与实施方式2同样的效果外，当不按照规定动作顺序进行而是欲以不正当目的读出保存在存储单元阵列221中数据的情况下，由于从固定数据发生电路722向外部输出固定数据851，所以能使以不正当目的读出的第三者将存储单元阵列221中保存的数据误解为固定数据851，因为很难区别是否具有机密保护功能，因而能更确实地保护机密。

还有，输出不同于存储单元阵列221中保存数据的伪数据的数据发生电路，并不限于固定数据发生电路722，各种变形实例均是可能的，但是优选能生成特别复杂又难于预测数据的电路。以下就使用其他电路作为数据发生电路的变形实例进行说明。

以下参照附图说明本实施方式的第一种变形实例。

如图14(b)表示涉及实施方式10的第一种变形实例的半导体装置的外部输入输出控制部分731的功能构成。

如图14(b)所示，实施方式10的第一种变形实例所涉及的外部输入输出控制部分731，除具有与实施方式1同等的输出禁止控制电路251和输入控制电路152外，还设有不特定数据发生电路723作为生成伪数据的电路。

不特定数据发生电路723，基于地址信号812生成不特定数据852作为伪数据，向输出禁止控制电路251输出。

输出禁止控制电路251，与实施方式10同样，若针对地址信号指定擦去单位的读出禁止解除信号826为“1”，则数据信号813经过数据输入输出端子803向外部输出，同时切断不特定数据852；若针对地址信号指定擦去单位的读出禁止解除信号826为“0”，则切断数据信号813，同时经过数据输入输出端子803向外部输出不特定数据852。

按照本实施方式的第一变形实例，当不按照规定动作顺序进行而欲以不正当目的读出保存在存储单元阵列221中数据的情况下，由于从不特定数据发生电路723向外部输出不特定数据852，所以对于进行不正当读出的第三者而言很难区别输出的不特定数据852是否是存储单元阵列221中保存的数据，使第三者进行数据解析产生困难。

以下参照附图说明本实施方式的第二种变形实例。

图14(c)表示实施方式10第二种变形实例涉及的半导体装置中外部输入输出控制部分731的功能构成。

如图14(c)所示，本实施方式第二种变化例涉及的外部输入输出控制部分731，除有与实施方式1同等的输出禁止控制电路251和输入控制电路152外，还设有数据编码电路724作为生成伪数据的电路。

数据编码电路724，通过用并列交替或替换等方法，使输入输出控制部分122输入的数据信号813生成编码数据853作为伪数据，向输出禁止控制电路251输出。

输出禁止控制电路251，与实施方式10同样，若针对地址信号812指定擦去单位的读出禁止解除信号826为“1”，则数据信号813经过数据输入输出端子803向外部输出，同时切断编码数据853；若针对地址信号812指定擦去单位的读出禁止解除信号826为“0”，则切断数据信号813同时经过数据输入输出端子803向外部输出编码数据853。

按照本实施方式的第二变形实例，当不按照规定动作顺序进行而欲以不正当目的读出保存在存储单元阵列221中数据的情况下，由于向外部输出编码数据发生电路724输出的编码数据853，所以对于进行不正当读出的第三者而言，很难区别输出的编码数据853是否是存储单元阵列221中保存的数据，使第三者进行数据解析产生困难。

另外，实施方式10及其变形实例，虽然是在实施方式2的半导体装置中，采用能输出与存储单元阵列221中保存数据不同的伪数据的伪数据发生电路进行说明的，但是本实施方式及其变形实例的数据发生电路，即使用于实施方式8的半导体装置中也能获得同样的效果。

实施方式11

以下参照附图说明本发明的实施方式11。其中在以下的说明中对于具有与实施方式1同一功能结构的构成要素赋予同一符号而省略其说明。

实施方式11涉及的半导体装置，与图7(a)所示的实施方式3的半导体装置301具有同等的构成，备有CPU102、RAM103、控制电路104及非易失性存储块305，该非易失性存储块305，通过重写控制电路106与控制信号输入端子801和地址输入端子802连接，而且通过外部输入输出控制部分307与数据输入输出端子803连接。此外，为了设定禁止向外部读出非易失性存储块305中保存的数据，还设有重写动作检测部分108和读出禁止解除控制部分109。

而且本实施方式的非易失性存储块305，与图7(a)所示的实施方式3的非易失性存储块305同样，由存储单元阵列121、输入输出控制部分122、读出放大器123和译码器124构成。

而且重写动作检测部分108和读出禁止解除控制部分109，与图2所示的实施方式1的重写动作检测部分和读出禁止解除控制部分具有同样构成。重写动作检测部分108由动作读出电路131、擦去结果判定电路132、写入结果判定电路133和动作顺序读出电路134构成，而且读出禁止解除控制部分109由读出动作读出电路141、动作顺序检测寄存器142和读出禁止解除控制电路143构成。

本实施方式的半导体装置与实施方式3的半导体装置不同之处在于，输入输出控制部分禁止读出的情况下，除不会输出存储单元阵列121中保存的数据之外，还会输出与存储单元阵列121中保存的数据不同的伪数据。

以下参照附图说明本实施方式半导体装置的输入输出控制部分。

图15(a)表示实施方式11涉及半导体装置的输入输出控制部分的功能构成。

如图15(a)所示，本实施方式的输入输出控制部分741，除有与实施方式3同等的检验结果输出控制电路361、数据输出禁止控制电路362和数据输入控制电路363之外，还设有用作伪数据生成电路的固定数据发生电路722。

固定数据发生电路722，向数据输出禁止控制电路362输出伪数据形式的固定数据851。其中由于输出固定数据发生电路722规定的数据，所以可以设定任意数据。

数据输出禁止控制电路362，基于控制信号811和读出禁止解除信号816，控制从存储单元阵列121输入的读出放大信号831和从固定数据发生电路722输入的固定数据信号851向外部的输出。其中，输出禁止控制电路362以控制信号811形式输入指定读出动作信号的情况下，若读出禁止解除信号816为“1”，则读出放大信号831以数据信号813的形式向外部输入输出控制部分307输出，切断固定数据851。而且若读出禁止解除信号816为“0”，则切断读出放大信号831，以固定数据信号851作为数据信号813向外部输入输出控制部分307输出。

以下参照附图7(a)和图15(a)说明本实施方式半导体装置的动作。

本实施方式的半导体装置，与实施方式1及其变形实例同样，由于电源接通时动作顺序检测寄存器142处于重置状态，所以读出禁止解除信号816为“0”。这样数据输出禁止控制电路362就会将读出放大信号831切断，将固定数据851作为数据信号813向外部输入输出控制部分307输出。

其次作为动作顺序读出电路134规定的动作顺序，仅当针对存储单元阵列121的全部存储单元依次进行了与图3(a)所示实施方式1同样动作顺序的情况下，由于动作顺序检测寄存器142变成设置状态，读出禁止解除信号816变成“1”，所以数据输出禁止控制电路362才向外部输入输出控制部分307输出读出放大信号831作为数据信号813。反之，当没有按照规定的动作顺序进行读出动作的情况下，向外部输入输出控制部分307输出由固定数据发生电路722输出的固定数据851作为数据信号813。外部输入输出控制部分307通过数据输入输出端子803向外部输出输入的数据信号813。

其中上述的动作顺序，也可以通过改变动作顺序读出电路134的设定，按照与图3(b)、图4(a)和图4(b)所示的实施方式1的各种变形实例同样的动作顺序进行。

综上所述，按照实施方式11，除了能获得与实施方式3同样的效果外，当不按照规定动作顺序进行而欲以不正当目的读出保存在存储单元阵列121中数据的情况下，由于向外部输出固定数据发生电路722的固定数据851，因而能使进行不正当读出的第三者会把固定数据误解为851存储单元阵列121中保存的数据，由于难于区别是否具有机密保护功能，因而能更确实地保护机密。

其中输出伪数据的数据发生电路，并不限于固定数据发生电路722，各种变形实例是可能的，但是优选能生成特别复杂又难于预测数据的电路。以下就使用其他电路作为数据发生电路的变形实例进行说明。

以下参照附图说明本实施方式的第一种变形实例。

图15(b)表示实施方式11第一种变形实例涉及的半导体装置的输入输出控制部分741的功能构成。

如图15(b)所示，本实施方式第一种变化例涉及的输入输出控制部分741，除具有与实施方式3同等的检验结果输出控制电路361、数据输出禁止控制电路362和数据输入控制电路363外，还设有不特定数据发生电路723作为生成伪数据的电路。

不特定数据发生电路723，基于地址信号812生成不特定数据852作为伪数据，向数据输出禁止控制电路362输出。

数据输出禁止控制电路362，与实施方式11同样，若读出禁止解除信号816为“1”，则向外部输入输出控制部分307输出读出放大信号831作为数据信号813，同时切断不特定数据852；而且若读出禁止解除信号816为“0”，则切断读出放大信号831同时向外部输入输出控制部分307输出不特定数据852作为数据信号813。

按照本实施方式的第一变形实例，当不是按照规定动作顺序进行而是欲以不正当目的读出保存在存储单元阵列121中数据的情况下，由于向外部输出不特定数据发生电路723输出的不特定数据852，对于进行不正当读出的第三者而言很难区别输出的不特定数据852是否是存储单元阵列121中保存的数据，从而使第三者的数据解析产生困难。

以下参照附图说明本实施方式的第二种变形实例。

图15(c)表示实施方式11第二种变形实例涉及的半导体装置中输入输出控制部分741的功能构成。

如图15(c)所示，本实施方式第二种变化例涉及的输入输出控制部分741，除具有与实施方式3同等的检验结果输出控制电路361、数据输出禁止控制电路362和数据输入控制电路363外，还设有数据编码电路724作为生成伪数据的电路。

数据编码电路724，用并列交替或替换等方法处理以读出放大信号813形式从存储单元阵列121输入的数据，将生成的编码数据853作为伪数据向数据输出禁止控制电路362输出。

数据输出禁止控制电路362，与实施方式11同样，若读出禁止解除信号816为“1”，则向外部输入输出控制部分307输出读出放大信号831作为数据信号813同时切断编码数据853；而且若读出禁止解除信号816为“0”，则切断读出放大信号831同时向外部输入输出控制部分307输出编码数据853作为数据信号8113。

按照本实施方式的第二变形实例，当不是按照规定动作顺序进行而是欲以不正当目的读出保存在存储单元阵列121中数据的情况下，由于向外部输出编码数据发生电路724输出编码数据853，所以对于进行不正当读出的第三者而言，很难区别输出的编码数据853是否是存储单元阵列121中保存的数据，从而使第三者的数据解析产生困难。

其中实施方式11及其变形实例，是就实施方式3的半导体装置采用输出与存储单元阵列121中保存数据不同的伪数据的伪数据发生电路的半导体装置进行说明的，但是本实施方式及其变形实例的数据发生电路，即使用于实施方式5的半导体装置中也能获得同样的效果。

实施方式12

以下参照附图说明本发明的实施方式12。其中在以下的说明中对具有与实施方式4同一功能结构的构成要素赋予同一符号而省略说明。

实施方式12涉及的半导体装置，与图8(a)所示的实施方式4的半导体装置401具有同等的构成，备有CPU102、RAM103、控制电路104及非易失性存储块405；该非易失性存储块405，通过重写控制电路106与控制信号输入端子801和地址输入端子802连接，而且通过外部输入输出控制部分307与数据输入输出端子803连接。此外，为了设定禁止向外部读出非易失性存储块405中保存的数据，还设有重写动作检测部分208和读出禁止解除控制部分209。

而且本实施方式的非易失性存储块405，与图8(a)所示的实施方式4的非易失性存储块405同样，由存储单元阵列221、输入输出控制部分122、读出放大器123和译码器124构成。存储单元阵列221由被分割成第一擦去单元261、第二擦去单元262、…第n擦去单元263等n个(n为2以上的整数)存储块，对每个存储块都能一起擦去的存储块擦去型EEPROM构成。

而且重写动作检测部分208和读出禁止解除控制部分209，与图6(a)所示的实施方式2的重写动作检测部分208和读出禁止解除控制部分209具有同样构成。重写动作检测部分208由动作读出电路131、擦去结果判定电路232、写入结果判定电路233和动作顺序读出电路234构成，而且读出禁止解除控制部分209由读出动作读出电路141、动作顺序检测寄存器242和读出禁止解除控制电路243构成。

本实施方式的半导体装置与实施方式2的半导体装置不同之处在于，输入输出控制部分禁止读出的情况下，除不会输出存储单元阵列221中保存的数据之外，还会输出与存储单元阵列221中保存数据不同的伪数据。

以下参照附图说明本实施方式半导体装置的输入输出控制部分。

图16(a)表示实施方式12涉及半导体装置的输入输出控制部分。

如图16(a)所示，本实施方式的输入输出控制部分751，除有与实施方式4同等的检验结果输出控制电路461、数据输出禁止控制电路462和数据输入控制电路463之外，还设有用作伪数据生成电路用的固定数据发生电路722。

固定数据发生电路722，与实施方式11同样，向数据输出禁止控制电路462输出伪数据形式的固定数据851。

数据输出禁止控制电路462，基于控制信号811和读出禁止解除信号826，控制从存储单元阵列221输入的读出放大信号831和从固定数据发生电路722输入的固定数据信号851向外部的输出。其中，输出禁止控制电路462以控制信号811形式输入指定读出动作信号的情况下，基于地址信号812判断变成读出动作对象的擦去单位，若针对该擦去单位的读出禁止解除信号826为“1”，则读出放大信号831以数据信号813的形式向外部输入输出控制部分307输出，切断固定数据851。而且若针对变成读出动作对象的擦去单位的读出禁止解除信号826为“0”，则切断读出放大信号831，以固定数据信号851作为数据信号813向外部输入输出控制部分307输出。

以下参照附图6(a)、图8(a)和图16(a)说明本实施方式半导体装置的动作。

本实施方式的半导体装置，与实施方式2同样，由于电源接通时动作顺序检测寄存器部分242的寄存器全部处于重置状态，所以读出禁止解除信号826对全部擦去单位为“0”。这样数据输出禁止控制电路462就会将读出放大信号831切断，将固定数据851作为数据信号813向外部输入输出控制部分307输出。

其次作为由动作顺序读出电路234规定的动作顺序，仅当针对构成存储单元阵列221一个擦去单元的全部存储单元依次进行了与图3(a)所示实施方式1同样动作顺序的情况下，由于动作顺序检测寄存器部分242与该擦去单位对应的寄存器变成设置状态，读出禁止解除信号826中与该擦去单位对应的信号变成“1”，所以数据输出禁止控制电路462，在对该擦去单位的读出动作中才切断固定数据851，将读出放大信号831作为数据信号813向外部输入输出控制部分307输出。反之，当没有按照针对一个擦去单位规定的动作顺序进行读出动作的情况下，在对该擦去单位的读出动作中向外部输入输出控制部分307输出由固定数据发生电路722输出的固定数据851作为数据信号813。

其中上述的动作顺序，也可以通过改变动作顺序读出电路234的设定，按照与图3(b)、图4(a)和图4(b)所示的实施方式1的各种变形实例同样的动作顺序进行。

如上所述，按照实施方式12，除了能获得与实施方式4同样的效果外，当不按照规定动作顺序进行而欲以不正当目的读出保存在存储单元阵列221中数据的情况下，由于向外部输出固定数据发生电路722输出的固定数据851，因而能使进行不正当读出的第三者把固定数据误解为851存储单元阵列221中保存的数据，由于难于区别是否具有机密保护功能，所以能更确实地保护机密。

输出伪数据的数据发生电路，并不限于固定数据发生电路722，各种变形实例都是可能的，但是优选能生成特别复杂又难于预测数据的电路。以下就使用其他电路作为数据发生电路的变形实例进行说明。

以下参照附图说明本实施方式的第一种变形实例。

图16(b)表示实施方式12第一种变形实例涉及的半导体装置的输入输出控制部分751的功能构成。

如图16(b)所示，本实施方式第一种变化例涉及的输入输出控制部分751，除具有与实施方式4同等的检验结果输出控制电路461、数据输出禁止控制电路462和数据输入控制电路463外，还设有不特定数据发生电路723作为生成伪数据的电路。

不特定数据发生电路723，基于地址信号812生成不特定数据852作为伪数据，向数据输出禁止控制电路462输出。

数据输出禁止控制电路462，与实施方式12同样，若针对地址信号812指定擦去单位的读出禁止解除信号826为“1”，则向外部输入输出控制部分307输出读出放大信号831作为数据信号813，同时切断不特定数据852；而且若针对地址信号812指定擦去单位的读出禁止解除信号826为“0”，则切断读出放大信号831同时向外部输入输出控制部分307输出不特定数据852作为数据信号813。

按照本实施方式的第一变形实例，当不是按照规定动作顺序进行而是欲以不正当目的读出保存在存储单元阵列221中数据的情况下，由于向外部输出不特定数据发生电路723输出的不特定数据852，所以对于进行不正当读出的第三者而言很难区别输出的不特定数据852是否是存储单元阵列221中保存的数据，从而使第三者的数据解析产生困难。

以下参照附图说明本实施方式的第二种变形实例。

图16(c)表示实施方式12第二种变形实例涉及的半导体装置中输入输出控制部分751的功能构成。

如图16(c)所示，本实施方式第二种变化例涉及的输入输出控制部分751，除具有与实施方式4同等的检验结果输出控制电路461、数据输出禁止控制电路462和数据输入控制电路463外，还设有数据编码电路724作为生成伪数据的电路。

数据编码电路724，用并列交替或替换等方法处理以读出放大信号831形式从存储单元阵列221输入的数据，将生成的编码数据853作为伪数据向数据输出禁止控制电路462输出。

数据输出禁止控制电路462，与实施方式12同样，若针对地址信号812指定的擦去单位的读出禁止解除信号826为“1”，则向外部输入输出控制部分307输出读出放大信号831作为数据信号813同时切断编码数据853；而且若针对地址信号812指定的擦去单位的读出禁止解除信号816为“0”，则切断读出放大信号831同时向外部输入输出控制部分307输出编码数据853作为数据信号813。

按照本实施方式的第二变形实例，当不是按照规定动作顺序进行而是欲以不正当目的读出保存在存储单元阵列221中数据的情况下，由于向外部输出编码数据发生电路724输出编码数据853，所以对于进行不正当读出的第三者而言，很难区别输出的编码数据853是否是存储单元阵列221中保存的数据，从而使第三者的数据解析产生困难。

还有，实施方式12及其变形实例，是就实施方式4的半导体装置中采用伪数据发生电路的半导体装置进行说明的，但是本实施方式及其变形实例的数据发生电路，即使用于实施方式6的半导体装置中也能获得同样的效果。

按照本发明的半导体装置，由于其结构能使易失性动作顺序检测寄存器处于设置状态时禁止非易失性存储块的读出，所以在不进行外部设定的条件下，当电源接通时能够确实进行机密保护的设定。而且检测非易失性存储块动作顺序的动作顺序读出电路仅在检测到给定动作顺序的情况下才解除对读出的禁止，所以能以动作顺序作为关键保护机密。此外，通过使动作顺序读出电路规定的动作顺序包含确认正常擦去状态的顺序和确认正常写入动作状态的顺序，能够防止利用操作门电压误判定存储单元状态的方法进行不正当读出，因而能够确实地保护非易失性存储块中保存的数据机密。

Claims (30)

1、一种半导体装置的驱动方法，是具备：

由电可重写的多个非易失性存储单元组成的存储单元阵列，和

对向外部输出保存在所述的存储单元阵列中的数据进行控制的输出控制装置的半导体装置的驱动方法，其特征在于，包括：

当所述存储单元阵列接通电源时，所述输出控制装置禁止存储于所述存储单元阵列中的数据向外部输出的工序；以及，

当在所述的存储单元阵列中进行给定的动作顺序的情况下，所述输出控制装置允许存储于所述存储单元阵列中的数据向外部输出的工序，

所述的给定的动作顺序包括：确认所述的非易失性存储单元处于擦去状态的第一顺序，以及所述的第一顺序后确认给定的数据写入非易失性存储单元的第二顺序。

2、一种半导体装置的驱动方法，是具备：

由电可重写的多个非易失性存储单元构成、被划分为成批擦去的多个擦去单位的存储单元阵列；和

对每个擦去单位向外部输出保存在存储单元阵列中的数据进行控制的输出控制装置的半导体装置的驱动方法，其特征在于，包括：

当所述存储单元阵列接通电源时，所述输出控制装置禁止存储于所述存储单元阵列中的数据向外部输出的工序；以及，

当在所述的存储单元阵列中，对所述的多个擦去单位中的特定的擦去单位进行给定的动作顺序的情况下，所述输出控制装置允许保存在所述特定的擦去单位中的数据向外部输出的工序，

所述的给定的动作顺序包括：确认所述的非易失性存储单元处于擦去状态的第一顺序，以及所述的第一顺序后确认给定的数据写入非易失性存储单元的第二顺序。

3、按照权利要求1或2所述半导体装置的驱动方法，其特征在于所述的给定的动作顺序包括：在第一顺序前擦去写入所述的非易失性存储单元阵列中数据的第三顺序，以及在所述的第一顺序与所述的第二顺序之间将数据写入所述的非易失性存储单元阵列的第四顺序。

4、按照权利要求3所述的半导体装置的驱动方法，其特征在于其中对每个给定数的存储单元依次反复进行所述的第二顺序和所述的第四顺序。

5、按照权利要求3所述的半导体装置的驱动方法，其特征在于其中所述的给定的动作顺序，包括在所述的第三顺序之前对全部非易失性存储单元进行写入动作的第五顺序。

6、按照权利要求4所述的半导体装置的驱动方法，其特征在于其中所述的给定的动作顺序，包括在所述的第三顺序之前对全部非易失性存储单元进行写入动作的第五顺序。

7、按照权利要求1或2所述的半导体装置的驱动方法，其特征在于所述的给定的动作顺序包括：在所述的第二顺序后，对所述的存储单元阵列中显示异常阈值电压的非易失性存储单元，进行返回正常阈值电压动作的第六顺序。

8、按照权利要求3所述的半导体装置的驱动方法，其特征在于所述的给定的动作顺序包括：在所述的第二顺序后，对所述的存储单元阵列中显示异常阈值电压的非易失性存储单元，进行返回正常阈值电压动作的第六顺序。

9、按照权利要求4所述的半导体装置的驱动方法，其特征在于所述的给定的动作顺序包括：在所述的第二顺序后，对所述的存储单元阵列中显示异常阈值电压的非易失性存储单元，进行返回正常阈值电压动作的第六顺序。

10、按照权利要求5所述的半导体装置的驱动方法，其特征在于所述的给定的动作顺序包括：在所述的第二顺序后，对所述的存储单元阵列中显示异常阈值电压的非易失性存储单元，进行返回正常阈值电压动作的第六顺序。

11、按照权利要求6所述的半导体装置的驱动方法，其特征在于所述的给定的动作顺序包括：在所述的第二顺序后，对所述的存储单元阵列中显示异常阈值电压的非易失性存储单元，进行返回正常阈值电压动作的第六顺序。

12、一种半导体装置，其特征在于其中具有：由电可重写的多个非易失性存储单元组成的存储单元阵列，

对向外部输出保存在所述的存储单元阵列中的数据进行控制的输出控制装置，和

检测所述存储单元阵列的动作是否按照给定的动作顺序进行的动作顺序检测装置，

所述的给定的动作顺序包括：确认所述的非易失性存储单元处于擦去状态的第一顺序，以及所述的第一顺序后确认给定的数据写入非易失性存储单元的第二顺序，

所述的输出控制装置，一方面在电源接通时禁止输出保存在所述的存储单元阵列中的数据，另一方面在所述的动作顺序检测装置中检测到所述给定的动作顺序执行的情况下，允许向外部输出保存在所述的存储单元阵列中的数据。

13、按照权利要求12所述的半导体装置，其特征在于其中还具有保存所述的动作检测装置的检测结果的易失性寄存器，所述的输出控制装置，在保存于所述的寄存器的值表示所述给定的动作顺序已经执行过的情况下，允许向外部输出保持在所述存储单元阵列中的数据。

14、按照权利要求13所述的半导体装置，其特征在于在所述的寄存器处于重置状态的情况下，禁止向外部输出保存在所述存储单元阵列中的数据，另一方面在所述的寄存器处于设置状态的情况下，允许向外部输出保存在所述存储单元阵列中的数据。

15、一种半导体装置，其特征在于其中具有：

由电可重写的多个非易失性存储单元组成的存储单元阵列，

对向外部输出保存在所述的存储单元阵列中的数据进行控制的输出控制装置，

对构成所述的存储单元阵列的非易失性存储单元检测是否按照给定的动作顺序进行的动作顺序检测装置，和

保存所述的动作顺序检测装置的检测结果的易失性寄存器，

所述的给定的动作顺序包括：确认所述的非易失性存储单元处于擦去状态的第一顺序，以及所述的第一顺序后确认给定的数据写入非易失性存储单元的第二顺序，

所述的寄存器在所述的动作顺序检测装置检测到所述给定动作顺序的执行的情况下，变成设置状态，

所述的输出控制装置，一方面在所述的寄存器处于重置状态的情况下，禁止向外部输出保存在存储单元阵列中的数据，另一方面当所述的寄存器处于设置状态的情况下，允许向外部输出保存在所述的存储单元阵列中的数据。

16、一种半导体装置，其特征在于其中具有：

由电可重写的多个非易失性存储单元组成、成批擦去的被划分为多个擦去单位的存储单元阵列，

对每个所述的擦去单位向外部输出保存在所述的存储单元阵列中的数据进行控制的输出控制装置，

所述的存储单元阵列中，对所述的每个擦去单位检测所述的多个擦去单位中的一个是否按照给定的动作顺序进行的动作顺序检测装置，和

将所述的动作检测装置就每个擦去单位检测的各个结果，与所述的多个擦去单位分别一一对应保存的多个易失性寄存器构成的寄存器部件，

所述的给定的动作顺序包括：确认所述的非易失性存储单元处于擦去状态的第一顺序，以及所述的第一顺序后确认给定的数据写入非易失性存储单元的第二顺序，

所述的寄存器部件当所述的动作顺序检测装置检测到所述的多个擦去单位中有一个遵循所述的给定的动作顺序的情况下，使与所述的一个擦去单位对应的寄存器处于设置状态，

所述的输出控制装置，一方面在所述的多个寄存器中有一个处于重置状态的情况下，禁止向外部输出保存在与所述的一个寄存器对应的擦去单位中的数据，另一方面当所述的一个寄存器处于设置状态的情况下，允许向外部输出保存在与所述的一个寄存器对应的擦去单位中的数据。

17、按照权利要求12～16的任一项所述的半导体装置，其特征在于，具备在对所述的存储单元阵列的动作中使用的电压不是给定的电压的情况下，将该动作检测为异常动作的异常动作检测装置，

所述输出控制装置，在所述的异常动作检测装置检测到所述异常动作的情况下，令保存在所述的存储单元阵列中的数据向外部的输出无效。

18、按照权利要求12～16的任一项所述的半导体装置，其特征在于，具备在对所述的存储单元阵列的动作为所述给定动作以外的动作的情况下，将该动作检测为异常动作的异常动作检测装置，

所述输出控制装置，在所述的异常动作检测装置检测到所述异常动作的情况下，令保存在所述的存储单元阵列中的数据向外部的输出无效。

19、按照权利要求12～16中任何一项所述的半导体装置，其特征在于其中进一步具有：

生成与所述的存储单元阵列保存的数据不同的空数据的数据发生电路，

当所述的输出控制装置禁止向外部输出保存在所述的存储单元阵列中数据的情况下，输出所述的空数据。

20、按照权利要求17所述的半导体装置，其特征在于其中进一步具有：

生成与所述的存储单元阵列保存的数据不同的空数据的数据发生电路，

当所述的输出控制装置禁止向外部输出保存在所述的存储单元阵列中数据的情况下，输出所述的空数据。

21、按照权利要求18所述的半导体装置，其特征在于其中进一步具有：

生成与所述的存储单元阵列保存的数据不同的空数据的数据发生电路，

当所述的输出控制装置禁止向外部输出保存在所述的存储单元阵列中数据的情况下，输出所述的空数据。

22、按照权利要求19所述的半导体装置，其特征在于其中所述的数据发生电路是生成固定数据的。

23、按照权利要求20所述的半导体装置，其特征在于其中所述的数据发生电路是生成固定数据的。

24、按照权利要求21所述的半导体装置，其特征在于其中所述的数据发生电路是生成固定数据的。

25、按照权利要求19所述的半导体装置，其特征在于其中所述的数据发生电路是通过使地址信息迁移生成不特定数据的。

26、按照权利要求20所述的半导体装置，其特征在于其中所述的数据发生电路是通过使地址信息迁移生成不特定数据的。

27、按照权利要求21所述的半导体装置，其特征在于其中所述的数据发生电路是通过使地址信息迁移生成不特定数据的。

28、按照权利要求19所述的半导体装置，其特征在于其中所述的数据发生电路是通过使保存在所述的存储单元阵列中数据的重新排列生成扰码数据的。

29、按照权利要求20所述的半导体装置，其特征在于其中所述的数据发生电路是通过使保存在所述的存储单元阵列中数据的重新排列生成扰码数据的。

30、按照权利要求21所述的半导体装置，其特征在于其中所述的数据发生电路是通过使保存在所述的存储单元阵列中数据的重新排列生成扰码数据的。

Images