CN1231519A - 发光二极管的制造方法 - Google Patents
发光二极管的制造方法 Download PDFInfo
- Publication number
- CN1231519A CN1231519A CN99105516.0A CN99105516A CN1231519A CN 1231519 A CN1231519 A CN 1231519A CN 99105516 A CN99105516 A CN 99105516A CN 1231519 A CN1231519 A CN 1231519A
- Authority
- CN
- China
- Prior art keywords
- current
- barrier layer
- electrode
- layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 230000000903 blocking effect Effects 0.000 claims abstract description 43
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims description 64
- 238000009792 diffusion process Methods 0.000 claims description 59
- 238000004519 manufacturing process Methods 0.000 claims description 49
- 238000006073 displacement reaction Methods 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000000465 moulding Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000005260 corrosion Methods 0.000 description 17
- 230000007797 corrosion Effects 0.000 description 17
- 230000000875 corresponding effect Effects 0.000 description 11
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 6
- 239000003518 caustics Substances 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 238000003466 welding Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
发光二极管的制造方法,当n－型GaAs衬底的上表面相对于(100)面倾斜角度θ时,正电极(11a)形成在厚度为‘d’的电流扩散层(10)的表面状部位(10A)上,反映电流阻挡部位(9A)形状的表面状部位,从与方向(E1)相反的方向(F1)位移大约(d/tanθ),在方向(E1)表面状部位(10A)已经相对于电流阻挡部位(9A)位移。因此,在电流阻挡部位(9A)上的正确位置形成正电极(11a)。
Description
本发明涉及用于显示、传输等的发光二极管的制造方法。
目前，发光二极管广泛地用于光通信、信息显示屏等。用于这些目的的发光二极管重要的在于具有高亮度。这种发光二极管的亮度或者效率取决于内量子效率和向外发射效率。其中，向外发射效率受元件结构的影响很大。为了提高向外发射效率，从抑制因键合焊盘的阻挡而导致不向外的无效发光的观点出发，或者从减少在发光二极管表面全反射的发光的观点出发，在直接在键合焊盘之下形成电流阻挡层。
设计用于抑制上述无效发光的一种已知的发光二极管具有图15所示结构。此发光二极管是通过如下叠置形成的：在n-型GaAs半导体衬底61a正表面上的n-型层62、发光层63、p-型层64、p-型电流扩散层65和66、电极68，和在衬底61背表面上的另一电极67。而且，在p-型电流扩散层66中正电极68正下方形成n-型电流阻挡层69。此n-型电流阻挡层69使得电流难以在正电极68正下方流动，从而抑制被正电极68妨碍向外发射的无效发光的产生。
另一方面，减少全反射的发光的已知方法，采用使发光二极管表面变粗糙的技术，或者在发光二极管表面上形成台面状部位，以便仅从台面状部位正下方发光。形成有这种台面状部位的发光二极管的例子如图16和17所示。图16所示发光二极管由形成在n-型Ga-As半导体衬底70上的如下各层构成：n-型层71、发光层72、p-型层73、p-型电流扩散层74、n-型电流阻挡层75、台面状p-型包层76、p-型接触层77、正电极78、和背电极79。n-型电流阻挡层75用于把发光限制在p-型包层76的正下方部位，从而提高向外发射效率。
就图17的发光二极管而言，采用相同的参考标记表示与图16的发光二极管相同的部件，不再对它们进行说明。与图16的发光二极管类似，通过把发光限制在由n-型电流阻挡层75确定的台面状p-型包层76的正下方部位，并且在n-型电流阻挡层75上不存在台面状p-型包层76的位置形成电极78，此发光二极管可以抑制从正电极78正下方发射的无效发光。
图15的发光二极管存在不能抑制发光的全反射的问题。此外，如果表面倾斜的衬底用做半导体衬底61，假设电流扩散层66由AlxGayIn1-x-yP(0≤x≤1,0≤y≤1)膜构成，则在膜表面上的因结晶(100)面上低的生长率导致的位移位置上出现反映电流阻挡层69的形状。然后，假设半导体衬底61的倾角是θ，电流扩散层66的厚度是d，则位移量是d/tanθ。因此，如果电流扩散层66形成的较厚，则上电极68从电流阻挡层69的位移不能忽略不计，结果向外发射效率降低。例如，如果半导体衬底61的上表面在[011]方向相对(100)面倾斜15°角，并且电流扩散层66的厚度是7μm，则电流阻挡层69与电极68之间的位置差是26μm。因此，考虑到电极68的尺寸一般是100μmφ～120μmφ的事实，电流阻挡层69与电极68之间的位置差相当于电极68的尺寸的大约四分之一。
在图16的发光二极管中，p-型包层(电流扩散层)76具有台面形状。因此，可以抑制在表面上的发光的全反射，但是不能实现对正电极78之下的无效发光的抑制。此外，为了形成台面状必须分别进行电流阻挡层75的腐蚀和p-型包层76的腐蚀。这样，制造工艺变得复杂。
在图17的发光二极管中，发光的全反射和正电极78之下的无效发光均可被抑制。但是，与图16的发光二极管类似，为了形成台面状必须分别进行电流阻挡层75的腐蚀和p-型包层76的腐蚀，这产生了制造工艺复杂的问题。
因此，本发明的目的在于提供一种发光二极管的制造方法，可以抑制发光的全反射和正电极之下的无效发光，并且简化制造工艺。
上述目的的实现是采用如下的发光二极管制造工艺，包括以下工序：
在第一导电类型的半导体衬底上表面上形成发光层，该上表面相对(100)面倾斜特定的角度θ(θ＞0)，然后在发光层上形成第一导电类型的电流阻挡层；
部分去除电流阻挡层，其中剩余的电流阻挡层包括一个或多个电流阻挡部位；
在剩余的电流阻挡层和发光层上，形成特定厚度‘d’的第二导电类型的AlxGayIn1-x-yP(0≤x≤1,0≤y≤1)电流扩散层，其中在相对于剩余电流阻挡层在第一方向位移的并且与剩余电流阻挡层表面平行的位置，电流扩散层具有一个或多个反映剩余电流阻挡层形状的成型部位；以及
在对应于一个或每个电流阻挡部位的一个或每个成型部位表面上，按照在与第一方向相反的第二方向位移0.5×(d/tanθ)～1.5×(d/tanθ)以补偿在一个或每个成型部位的第一方向的位移的方式，形成电极。
根据本发明的发光二极管的制造方法，即使半导体衬底上表面相对于(100)面倾斜，也可以在电流阻挡层的正上方的适当位置，形成电极亦即正电极，从而可以稳定地获得电流阻挡层抑制正电极正下方的无效发光的功能。
在本发明的实施例中，部分去除电流阻挡层的工序，采用具有一个或多个电流阻挡部位图形和第一对准图形的去除图形，从而在发光层上或其上方留下一个或多个电流阻挡部位和第一对准部位。另一方面，形成电极的工序采用具有一个或多个电极图形和第二对准图形的电极形成图形，通过第二对准图形与反映第一对准图形形状的电流扩散层的成型部位对准，形成一个或多个电极。第二对准图形相对于电极形成图形中的一个或多个电极图形的位置，从第一对准图形相对于去除图形中的一个或多个电流阻挡部位图形的位置，在第一方向位移0.5×(d/tanθ)～1.5×(d/tanθ)。因此，通过第二对准图形与反映第一对准图形的形状的电流扩散层的成型部位的对准，电极形成图形的一个或多个电极图形均定位在相关电流阻挡部位正上方。
结果，即使半导体衬底的上表面相对于(100)面倾斜，正电极也可以正确地形成在对应的电流阻挡部位上的适当位置。
在一个实施例中，去除电流阻挡层，以便一个或每个电流阻挡部位在第二方向具有的尺寸，比对应电极的尺寸大0.5×(d/tanθ)～1.5×(d/tanθ)。然后，形成电极，以使在电极的第二方向的端部，一般与在反映对应的电流阻挡部位的形状的电流扩散层的成型部位的第二方向的端部重合。
在此实施例中，仅使一个或每个电极的端部与对应的电流阻挡部位的端部对准，可以防止投射在剩余电流阻挡层上的一个或每个电极的图像，从对应的电流阻挡部位突出。因此，此实施例可以容易地在电流阻挡层正上方形成一个或多个高精度电极。而且，无需提供专门用做对准图形的图形，从而可以提高生产率。
在一个实施例中，在去除电流阻挡层的工序中，在第一或第二方向按间距A去除电流阻挡层的多个部位。此时，电流阻挡层的厚度d满足0.5×(d/tanθ)＜A(n-1/2)＜1.5×(d/tanθ)(n：自然数)的关系。然后，在反映电流阻挡层的被去除部位的电流扩散层的去除痕迹部位上形成电极。
形成电流扩散层中的去除痕迹部位，同时使之从电流阻挡层的实际去除的部位位移d/tanθ。在此实施例中，采用这种设定，位移量d/tanθ成为上述间距A的约(自然数n减1/2)倍，例如A/2，去除痕迹部位定位在电流阻挡部位正上方，电极形成在各个去除痕迹部位上。按此布置，即使不存在对准图形，仅通过在各个去除痕迹部位上形成正电极，也可以防止对应的电流阻挡部位上的每个正电极的投射图像突出此电流阻挡部位。因此，此实施例可以容易地在电流阻挡部位正上方的位置形成高精度的电极，从而抑制各电极正下方的无效发光。而且，可以免除分别提供对准图形的需要，从而提高生产率。
此外，根据此实施例，在电流扩散层中，在电流阻挡层的各去除部位上的位置或者二极管的发光部位形成台面状部位。在反映电流阻挡层各个去除部位的形状的相邻去除痕迹部位之间确定这些台面状部位。在本实施例中显而易见，形成台面状部位无需腐蚀电流扩散层，而是仅腐蚀电流阻挡层。因此，可以减少在电流扩散层表面上全反射的发光，而不会使制造工艺复杂。
在一个实施例中，第一方向是垂直于[100]矢量的矢量在下述过程之后的方向，即在垂直于半导体衬底的平面内，在[100]矢量朝衬底的法向矢量旋转的方向上旋转角度θ，以使该垂直于[100]矢量的矢量平行于半导体衬底表面。
在上述每个实施例中，如果半导体衬底是GaAs衬底，与GaAs衬底晶格匹配的材料则可容易地用做发光层。
如果发光层由AlxGayIn1-x-yP(0≤x≤1,0≤y≤1)的多种膜之一构成，则可实现范围在红色到绿色的高效率发光二极管。
如果半导体衬底在[011]或[011]方向相对于(100)面倾斜，则AlxGayIn1-x-yP(0≤x≤1,0≤y≤1)发光二极管具有高的发射效率。
如果由GaP层提供第二导电类型的AlxGayIn1-x-yP(0≤x≤1,0≤y≤1)电流扩散层，则可实现具有高耐湿性和低电阻的发光二极管。
通过以下给出的详细说明和附图将可更全面地了解本发明，这些说明和附图仅是示意性的，并不限制本发明。
图1A是由根据本发明第一实施例的发光二极管制造方法制造的发光二极管的表面图。
图1B是沿图1A中的线X-Y截取的剖面图。
图2A是在第一实施例的制造工艺的第一半部过程中发光二极管的表面图。
图2B是沿图2A中线X-Y截取的剖面图。
图3展示了用于第一实施例的第一对准图形。
图4A是在第一实施例的制造工艺的第二半部过程中发光二极管的表面图。
图4B是沿图4A中线X-Y截取的剖面图。
图5A是在第一实施例的制造工艺的最终阶段的发光二极管的表面图。
图5B是沿图5A中线X-Y截取的剖面图。
图6A是第一实施例所用电流阻挡层去除图形的平面图。
图6B是第一实施例所用正电极形成图形的平面图。
图7A是由根据本发明第二实施例的发光二极管制造方法制造的发光二极管的表面图。
图7B是沿图7A中的线X-Y截取的剖面图。
图8A是在第二实施例的制造工艺的第一半部过程中发光二极管的表面图。
图8B是沿图8A中线X-Y截取的剖面图。
图9A是在第二实施例的制造工艺的第二半部过程中发光二极管的表面图。
图9B是沿图9A中线X-Y截取的剖面图。
图10A是在第二实施例的制造工艺的最终阶段的发光二极管的表面图。
图10B是沿图10A中线X-Y截取的剖面图。
图11A是由根据本发明第三实施例的发光二极管制造方法制造的发光二极管的表面图。
图11B是沿图11A中的线X-Y截取的剖面图。
图12A是在第三实施例的制造工艺的第一半部过程中发光二极管的表面图。
图12B是沿图12A中线X-Y截取的剖面图。
图13A是在第三实施例的制造工艺的第二半部过程中发光二极管的表面图。
图13B是沿图13A中线X-Y截取的剖面图。
图14A是在第三实施例的制造工艺的最终阶段的发光二极管的表面图。
图14B是沿图14A中线X-Y截取的剖面图。
图15是已有技术的发光二极管的剖面图。
图16是另一个已有技术的发光二极管的剖面图。
图17是再一个已有技术的发光二极管的剖面图。
(第一实施例)
图1A是由根据本发明第一实施例的发光二极管制造方法制造的AlGaInP发光二极管的正表面或者上表面图。图1B是沿图1A中的线X-Y截取的剖面图。
以下将参考图2A-6B说明第一实施例的发光二极管制造工艺。如展示部分晶片的图2B所示，采用MOCVD(金属有机化学汽相淀积)方法，在n-型GaAs衬底1上形成1μm厚的n-型GaAs缓冲层2。衬底的上表面相对于(100)面在[011]方向倾斜15°(θ=15°)。接着，采用MOCVD法依次形成：由10对n-型Al0.5In0.5P膜和n-型(Al0.4Ga0.6)0.5In0.5P膜构成的DBR(分布布拉格反射器)层3、1μm厚的n-型Al0.5In0.5P第一包层4、0.5μm厚的p-型(Al0.3Ga0.7)0.5In0.5P有源层5、1μm厚的p-型Al0.5In0.5P第二包层6、0.15μm厚的p-型AlGaInP中间层7、1μm厚的p-型GaP第一电流扩散层8、和0.3μm厚的n-型GaP电流阻挡层9。
第一包层4、有源层5、和第二包层6构成权利要求1所述的发光层。根据要求的器件性能，可以直接在衬底1上形成发光层，而不形成层2和3。此外，还可以省略中间层7和第一电流扩散层8，直接在发光层上形成电流阻挡层9。
接着，采用光刻法并使用硫酸/过氧化氢腐蚀剂，通过腐蚀到p-型GaP第一电流扩散层8，去除n-型GaP电流阻挡层9，留下直径为140μm的圆形电流阻挡部位9A。注意除了电流阻挡部位9A之外，在此腐蚀阶段在晶片上的不同位置还留下如图3所示的十字形第一对准部位91。
图6A展示了用于腐蚀电流阻挡层9的去除图形101。此去除图形101具有十字形第一对准图形102和围绕第一对准图形102布置的圆形图形103。一个圆形图形103对应于所示的电流阻挡部位9A，而十字形图形102对应于第一对准部位91。
接着，如图4A和4B所示，在剩余的n-型GaP电流阻挡层9和暴露的p-型GaP第一电流扩散层8上，形成7μm厚的p-型GaP第二电流扩散层10。扩散层10具有凸出反映电流阻挡部位9A形状的表面状部位10A。而且，扩散层10具有凸出反映第一对准部位91形状的另一个表面状部位(未示出)。
随后，如图5A和5B所示，在p-型GaP第二电流扩散层10上淀积AuBe/Au。然后，通过采用Au腐蚀剂的光刻法腐蚀AuBe/Au膜，形成直径为110μm的正电极11a。
图6B展示了在此腐蚀阶段使用的电极形成光掩模图形201。此光掩模图形201具有的圆形电极图形202的位置对应于图6A所示的去除图形101的8个圆形图形103，还具有第二对准图形203。此第二对准图形203具有与第一对准图形102类似的十字形状，但是从用于圆形图形103的第一对准图形102的位置，位移或者偏移26μm(≥≈7μm/tan15°)。第二对准图形203位移的方向设定为如下方向(图5B中的D1)，亦即相对于[011]方向旋转角度θ=15°从而平行于GaAs衬底1。方向[011]是垂直于[100]矢量的矢量方向，后者相对于衬底法向矢量而倾斜。
然后，采用与反映第一对准部位91的扩散层10的表面状部位(未示出)对准的此第二对准图形203，进行上述腐蚀，从而在上述电流阻挡部位9A正上方形成正电极11a。
接着，进行热处理，正电极11a产生p-型欧姆接触电极11。然后，GaAs衬底1的后背被研磨到约280μm的深度，淀积AuGe/Au膜。然后进行热处理，以便形成n-型欧姆接触电极12。
根据此实施例的制造工艺，如图5B所示，在从电流扩散层10的表面状部位10A，在与方向E1相反的方向F1位移的位置，形成正电极11(11a)，在方向E1，反映电流阻挡部位9A的形状的表面状部位10A从电流阻挡部位9A位移。在相反方向F1的位移大约等于表面状部位10A在方向E1的位移H1。
因此，根据此实施例，可以高精度地在电流阻挡部位9A正上方形成正电极11。所以，电流阻挡部位9A可以确实地实现其功能，抑制正电极11之下的无效发光。
对由此实施例的制造方法制造的10批发光二极管进行取样检测，结果表明，与由已有技术的制造方法制造的芯片的80mcd的亮度相比，全部100个芯片(每批10个芯片)的亮度的平均值提高为90mcd。
(第二实施例)
图7A是由根据本发明第二实施例的发光二极管制造方法制造的AlGaInP发光二极管的上表面图。图7B是沿图7A中的线X-Y的剖面图。
以下将参考展示部分晶片的图8A-10B，说明第二实施例的发光二极管制造工艺。如图8B所示，采用MOCVD法，在n-型GaAs衬底21上形成1μm厚的n-型GaAs缓冲层22。衬底21相对于(100)面在[011]方向倾斜θ=15°。接着，采用MOCVD法依次形成：由10对n-型Al0.5In0.5P膜和n-型(Al0.4Ga0.6)0.5In0.5P膜构成的DBR层23、1μm厚的n-型Al0.5In0.5P第一包层24、0.5μm厚的p-型(Al0.3Ga0.7)0.5In0.5P有源层25、1μm厚的p-型Al0.5In0.5P第二包层26、0.15μm厚的p-型AlGaInP中间层27、1μm厚的p-型GaP第一电流扩散层28、和0.3μm厚的n-型GaP电流阻挡层29。第一包层24、有源层25、和第二包层26构成发光层。接着，采用光刻法并使用硫酸/过氧化氢腐蚀剂，通过腐蚀到p-型GaP第一电流扩散层28，去除n-型GaP电流阻挡层29，留下140μm×140μm的正方形部位29A，正如图8A清楚可见。
注意针对第一实施例的上述改进也可以用于第二实施例。
接着，如图9A和9B所示，在n-型GaP电流阻挡部位29A和暴露的p-型GaP第一电流扩散层28上，形成4μm厚的p-型GaP第二电流扩散层30。扩散层30具有反映电流阻挡部位29A形状的表面状部位30A。由于GaAs衬底21相对于(100)面倾斜角度θ=15°，所以此表面状部位30A在方向E2从电流阻挡部位29A位移H2的尺寸。因为第二电流扩散层30的厚度d是4μm，所以尺寸H2是14.9μm(≈4μm÷tan15°)。
随后，如图10A和10B所示，在p-型GaP第二电流扩散层30上淀积AuBe/Au。然后，通过采用Au腐蚀剂的光刻法腐蚀AuBe/Au膜，形成110μm×100μm见方的正电极31a。正电极31a是按如下方式形成的，在正电极31的方向F2一侧边31a-1的中点基本与表面状部位30A的对应侧边30A-1的中点重合，如图10A所示。方向F2是与方向E2相反的方向，在方向E2表面状部位30A已经从电流阻挡部位29A位移。
换言之，通过在对应侧边30A-1上叠置电极形成正方图形的方向F2的侧边，使两侧边的中点相互重合，使用于形成电极的光掩模(未示出)与表面状部位30A对准。方向F2是与如下方向相反的方向，亦即在垂直于衬底的平面内，使从电流阻挡部位29A的中心观察的[011]方向旋转15°，从而平行于衬底而获得的方向。
接着，进行热处理，正电极31a产生如图7B所示的p-型欧姆接触电极31。然后，GaAs衬底21的后背被研磨到约280μm的深度，淀积AuGe/Au膜。然后，进行热处理，以便形成n-型欧姆接触电极32。
根据此第二实施例，电流阻挡部位29A的一侧的长度(=140μm)，比正电极31a的一侧的长度=(110μm)长L=30μm。此尺寸L(30μm)大约是表面状部位30A的位移尺寸H2(=14.9μm)的两倍。
因此，通过正电极31a的一侧边31a-1与位于在表面状部位30A的方向F2的端部的一侧边30A-1对准，正电极31a的相对侧边31a-1和31a-2可以位于电流阻挡部位29A的对应相对侧边29A-1和29A-2之内(见图7A和7B)。
显而易见，根据此实施例，表面状部位30A的一侧边30A-1本身用做对准图形。因此，即使不存在对准图形，正电极31a也可以位于电流阻挡部位29A正上方。因此，电流阻挡部位29A可以确实地实现其功能，抑制正电极31a亦即p-型欧姆接触电极31之下的无效发光。
此外，因为无需对准图形，所以提高了生产率。具体地，根据第一实施例的制造方法，作为芯片的百分之一的面积用做对准图形。但是，由于在第二实施例不需要此对准图形，生产率提高百分之一。
(第三实施例)
图11A是由根据本发明第三实施例的发光二极管制造方法制造的AlGaInP发光二极管的上表面图。图11B是沿图11A中的线X-Y的剖面图。
以下将参考图12A-14B，说明第三实施例的发光二极管制造工艺。如图12B所示，采用MOCVD法，在n-型GaAs衬底41上形成1μm厚的n-型GaAs缓冲层42。衬底41相对于(100)面在[011]方向倾斜15°角。接着，采用MOCVD法依次形成：由10对n-型Al0.5In0.5P膜和n-型(Al0.4Ga0.6)0.5In0.5P膜构成的DBR层43、1μm厚的n-型Al0.5In0.5P第一包层44、0.5μm厚的p-型(Al0.3Ga0.7)0.5In0.5P有源层45、1μm厚的p-型Al0.5In0.5P第二包层46、0.15μm厚的p-型AlGaInP中间层47、1μm厚的p-型GaP第一电流扩散层48、0.5μm厚的n-型GaP电流阻挡层49，和4μm厚的p-型GaP第二电流扩散层53。第一包层44、有源层45、和第二包层46构成发光层。
针对第一实施例的上述改进也可以用于第三实施例。
接着，采用光刻法并使用硫酸/过氧化氢腐蚀剂，把p-型第二电流扩散层53和n-型GaP电流阻挡层49腐蚀到p-型GaP第一电流扩散层48。
在此腐蚀阶段，形成M2×L2(10μm×70μm)矩形的腐蚀图形，在矩形宽度方向的间距P1=40μm，在其长度方向的间距P2=250μm，如图12A所示。腐蚀深度约为5μm。因此，在第二电流扩散层53的上表面，腐蚀图形在每个长度和宽度方向从原始矩形扩展10μm，成为M1×L1(20μm×80μm)的增大尺寸。
接着，如图13B所示，在剩余的n-型GaP电流阻挡层49、暴露的p-型GaP第一和第二电流扩散层48和53上，形成厚5.5μm的p-型GaP第三电流扩散层50。随后，如图14B所示，在p-型GaP第三电流扩散层50上淀积AuBe/Au。然后，通过使用Au腐蚀剂的光刻法，腐蚀AuBe/Au膜形成正电极51a。
在此腐蚀阶段使用的正电极形成掩膜图形按如下设计，亦即形成直径为120μm的键合焊盘54、宽度为40μm的第一分支电极55、和宽度为10μm的第二分支电极56。键合焊盘54和第一及第二分支电极55和56构成正电极51a。
在此腐蚀阶段，进行对准，以使每个第二分支电极56定位在由沟道或者相邻电流阻挡层49之间的去除部位302产生的相关沟道痕迹303上，而且使键合焊盘54定位在沟道痕迹阵列306和沟道痕迹阵列307之间。
随后，通过进行热处理，正电极51a产生p-型欧姆接触电极51，如图11A和11B所示。然后，GaAs衬底41的后背被研磨到约280μm的深度，淀积AuGe/Au膜。然后进行热处理，以便形成n-型欧姆接触电极52，如图11B所示。
在如此获得的发光二极管中，按A=40μm的间距形成带有沟道302的电流阻挡层49，形成厚5.5μm的第三电流扩散层50，以便填充沟道。此时，在沟道阵列延伸的方向305从沟道痕迹303的沟道302的位移尺寸H3大约是20μm。这是因为H3=5.5μm÷tan15°≈20μm。因此，每个沟道痕迹303位于电流阻挡层49正上方。此时，通过宽10μm的第二分支电极56的中心线与宽20μm的对应沟道痕迹303的中心线对准，可以做到正电极51a的对准。这样有助于形成正电极51a的对准工艺，可以使正电极51a确实地形成在电流阻挡层49上，而无需制备任何用于对准的特殊图形。因此，电流阻挡层49可以确实地实现抑制正电极51a之下的无效发光的功能。
此外，由于第三电流扩散层50在沟道302上的位置具有中凸台面形状，所以减少了在芯片表面上全反射的发光。
因此，与根据第一实施例制造的发光二极管的约90mcd的芯片亮度相比，根据此第三实施例制造的发光二极管的芯片亮度提高到110mcd。
此外，根据此第三实施例制造的发光二极管制造方法，通过腐蚀第二电流扩散层53、电流阻挡层49、和第一电流扩散层48形成的沟道形状，经反映或投射在第三电流扩散层50上，从而为第二电流扩散层50提供台面状部位308。因此，与图16和17所示的已有技术的发光二极管相比，制造工艺简化了。
已经说明了第一到第三实施例，这里本发明应用于发光二极管的形成，其中半导体衬底是n-型GaAs衬底，其晶面在[011]方向从(100)面倾斜15°角，发光层由n-型Al0.5In0.5P第一包层、p-型(Al0.3Ga0.7)0.5In0.5P有源层、和p-型Al0.5In0.5P第二包层构成，电流扩散层由p-型GaP形成。
但是，本发明的发光二极管制造方法可以用于任何发光二极管，只要半导体衬底具有从(100)面倾斜角度θ的上表面，电流阻挡部位形成在发光层和由AlxGayIn1-x-yP(0≤x≤1,0≤y≤1)形成的层厚为d的电流扩散层之间，和正电极形成在电流扩散层上即可。在任何情况，根据本发明，正电极形成在电流阻挡部位上，同时从其位移0.5×d/tanθ～1.5×d/tanθ。上述实施例中所用材料没有限制，当然可以选择各种材料。
如上所述的本发明，显然可以按照许多方式变化。这种变化并不被认为脱离了本发明的精髓和范围，对于本领域技术人员将是显而易见的所有这些改进，均应包括在随后的权利要求书的范围之内。
Claims (10)
1．一种发光二极管的制造方法，包括以下工序：
在第一导电类型的半导体衬底(1,21,41)上表面上形成发光层(4,5,6；24,25,26；44,45,46)，该上表面相对(100)面倾斜特定的角度θ(θ＞0)，然后在发光层(4,5,6；24,25,26；44,45,46)上形成第一导电类型的电流阻挡层(9,29,49)；
部分去除电流阻挡层(9,29,49)，其中剩余的电流阻挡层包括一个或多个电流阻挡部位(9A,29A,49)；
在剩余的电流阻挡层和发光层上，形成特定厚度‘d’的第二导电类型的AlxGayIn1-x-yP(0≤x≤1,0≤y≤1)电流扩散层(10,30,50)，其中在相对于剩余电流阻挡层在第一方向位移的并且与剩余电流阻挡层表面平行的位置，电流扩散层具有一个或多个反映剩余电流阻挡层形状的成型部位(10A,30A,50)；以及
在对应于一个或每个电流阻挡部位(9A,29A,49)的一个或每个成型部位(10A,30A,50)表面上，按照在与第一方向相反的第二方向位移0.5×(d/tanθ)～1.5×(d/tanθ)以补偿在成型部位的第一方向的位移的方式，形成电极(11,31,51)。
2．根据权利要求1的发光二极管的制造方法，其中，
部分去除电流阻挡层(9)的工序，采用具有一个或多个电流阻挡部位图形(103)和第一对准图形(102)的去除图形(101)，从而在发光层(4,5,6)上或其上方留下一个或多个电流阻挡部位(9A)和第一对准部位(91)，
形成电极的工序采用具有一个或多个电极图形(202)和第二对准图形(203)的电极形成图形(201)，通过第二对准图形(203)与反映第一对准部位(91)形状的电流扩散层的成型部位(10A)对准，形成一个或多个电极(11)，
其中，第二对准图形(203)相对于电极形成图形(201)中的一个或多个电极图形(202)的位置，从第一对准图形(102)相对于去除图形(101)中的一个或多个电流阻挡部位图形(103)的位置，在第一方向位移0.5×(d/tanθ)～1.5×(d/tanθ)。
3．根据权利要求1的发光二极管的制造方法，其中，
去除电流阻挡层(29)，以便一个或每个电流阻挡部位(29A)在第二方向具有的尺寸比对应电极(31)的尺寸大0.5×(d/tanθ)～1.5×(d/tanθ)，
形成电极(31)，以使在电极的第二方向的端部(31A-1)，大致与在反映对应的电流阻挡部位(29A)的形状的电流扩散层的成型部位(30A)的第二方向的端部重合。
4．根据权利要求1的发光二极管的制造方法，其中，
在去除电流阻挡层的工序中，在第一或第二方向按间距A去除电流阻挡层(49)的多个部位(302)；
电流阻挡层(49)层的厚度d满足0.5×(d/tanθ)＜A(n-1/2)＜1.5×(d/tanθ)(n为自然数)的关系；以及
在反映电流阻挡层的被去除部位(302)的电流扩散层的去除痕迹部位(303)上形成电极(51)。
5．根据权利要求1～4中任何一项的发光二极管的制造方法，其中，
第一方向是垂直于[100]矢量的矢量在下述过程之后的方向，即在垂直于半导体衬底的平面内，在[100]矢量朝衬底的法向矢量旋转的方向上旋转角度θ，以使该垂直于[100]矢量的矢量平行于半导体衬底表面。
6．根据权利要求1～5中任何一项的发光二极管的制造方法，其中，
所述半导体衬底(1,21,41)是GaAs衬底。
7．根据权利要求1～6中任何一项的发光二极管的制造方法，其中，
所述发光层由AlxGayIn1-x-yP(0≤x≤1,0≤y≤1)中的一种或多种膜(4,5,6；24,25,26；44,45,46)构成。
8．根据权利要求1～7中任何一项的发光二极管的制造方法，其中，
所述半导体衬底(1,21,41)在[011]方向或[011]方向相对于(100)面倾斜。
9．根据权利要求8的发光二极管的制造方法，其中，
半导体衬底(1,21,41)在[011]或[011]方向相对于(100)面的倾斜角度是5度～25度。
10．根据权利要求1～9中任何一项的发光二极管的制造方法，其中，
所述电流扩散层(10,30,50)是由GaP形成的。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28784/98 | 1998-02-10 | ||
| JP2878498A JP3653384B2 (ja) | 1998-02-10 | 1998-02-10 | 発光ダイオードの製造方法 |
| JP28784/1998 | 1998-02-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1231519A true CN1231519A (zh) | 1999-10-13 |
| CN1126182C CN1126182C (zh) | 2003-10-29 |
Family
ID=12258058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN99105516.0A Expired - Lifetime CN1126182C (zh) | 1998-02-10 | 1999-02-10 | 发光二极管的制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6165809A (zh) |
| JP (1) | JP3653384B2 (zh) |
| KR (1) | KR100315140B1 (zh) |
| CN (1) | CN1126182C (zh) |
| DE (1) | DE19905526C2 (zh) |
| TW (1) | TW456056B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100411206C (zh) * | 2005-06-21 | 2008-08-13 | 新世纪光电股份有限公司 | 发光二极管的制法 |
| WO2010037274A1 (en) * | 2008-10-03 | 2010-04-08 | Versitech Limited | Semiconductor color-tunable broadband light sources and full-color microdisplays |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2002239288A1 (en) * | 2000-11-17 | 2002-05-27 | Emcore Corporation | Laser separated die with tapered sidewalls for improved light extraction |
| US7528417B2 (en) | 2003-02-10 | 2009-05-05 | Showa Denko K.K. | Light-emitting diode device and production method thereof |
| US20060002442A1 (en) * | 2004-06-30 | 2006-01-05 | Kevin Haberern | Light emitting devices having current blocking structures and methods of fabricating light emitting devices having current blocking structures |
| US7795623B2 (en) | 2004-06-30 | 2010-09-14 | Cree, Inc. | Light emitting devices having current reducing structures and methods of forming light emitting devices having current reducing structures |
| US7335920B2 (en) * | 2005-01-24 | 2008-02-26 | Cree, Inc. | LED with current confinement structure and surface roughening |
| KR100835053B1 (ko) * | 2006-01-05 | 2008-06-03 | 삼성전기주식회사 | 반도체 발광 소자를 이용한 플렉서블 디스플레이 및 그제조 방법 |
| CN112133804B (zh) * | 2020-08-04 | 2022-03-18 | 华灿光电(苏州）有限公司 | 发光二极管芯片及其制作方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3900863A (en) * | 1974-05-13 | 1975-08-19 | Westinghouse Electric Corp | Light-emitting diode which generates light in three dimensions |
| JPH0770757B2 (ja) * | 1989-10-17 | 1995-07-31 | 株式会社東芝 | 半導体発光素子 |
| JPH0479282A (ja) * | 1990-07-20 | 1992-03-12 | Hikari Keisoku Gijutsu Kaihatsu Kk | 埋め込み型半導体レーザおよびその製造方法 |
| JP3139757B2 (ja) * | 1990-08-21 | 2001-03-05 | 株式会社東芝 | 半導体発光装置 |
| JP2901823B2 (ja) * | 1992-12-08 | 1999-06-07 | シャープ株式会社 | 発光ダイオード |
| JPH0738150A (ja) * | 1993-07-22 | 1995-02-07 | Toshiba Corp | 半導体発光装置 |
| JPH0794781A (ja) * | 1993-09-24 | 1995-04-07 | Toshiba Corp | 面発光型半導体発光ダイオード |
| JPH07321417A (ja) * | 1994-05-24 | 1995-12-08 | Sony Corp | 発光素子及びその作製方法、並びに光集積素子 |
| JP3203128B2 (ja) * | 1994-05-31 | 2001-08-27 | 三洋電機株式会社 | 半導体レーザ素子 |
| JP3257254B2 (ja) * | 1994-06-03 | 2002-02-18 | ソニー株式会社 | 化合物半導体素子及びその作製方法 |
| US5565694A (en) * | 1995-07-10 | 1996-10-15 | Huang; Kuo-Hsin | Light emitting diode with current blocking layer |
| JP3625088B2 (ja) * | 1995-09-05 | 2005-03-02 | シャープ株式会社 | 半導体発光素子 |
-
1998
- 1998-02-10 JP JP2878498A patent/JP3653384B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-02 US US09/241,476 patent/US6165809A/en not_active Expired - Lifetime
- 1999-02-04 TW TW088101703A patent/TW456056B/zh not_active IP Right Cessation
- 1999-02-09 KR KR1019990004362A patent/KR100315140B1/ko active IP Right Grant
- 1999-02-10 DE DE19905526A patent/DE19905526C2/de not_active Expired - Lifetime
- 1999-02-10 CN CN99105516.0A patent/CN1126182C/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100411206C (zh) * | 2005-06-21 | 2008-08-13 | 新世纪光电股份有限公司 | 发光二极管的制法 |
| WO2010037274A1 (en) * | 2008-10-03 | 2010-04-08 | Versitech Limited | Semiconductor color-tunable broadband light sources and full-color microdisplays |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19905526C2 (de) | 2001-05-23 |
| JP3653384B2 (ja) | 2005-05-25 |
| JPH11233820A (ja) | 1999-08-27 |
| TW456056B (en) | 2001-09-21 |
| CN1126182C (zh) | 2003-10-29 |
| DE19905526A1 (de) | 1999-08-19 |
| KR100315140B1 (ko) | 2001-11-24 |
| KR19990072502A (ko) | 1999-09-27 |
| US6165809A (en) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8816365B2 (en) | Hybrid light emitting diode chip and light emitting diode device having the same, and manufacturing method thereof | |
| CN1237628C (zh) | 半导体发光元件及其制造方法 | |
| CN1759491A (zh) | 半导体发光元件及其制造方法 | |
| KR101077078B1 (ko) | 질화 갈륨계 화합물 반도체 발광소자 | |
| USRE47181E1 (en) | Light emitting device | |
| CN1941437A (zh) | 氮化镓基半导体发光二极管及其制造方法 | |
| CN101924116B (zh) | 可扩展的超大尺寸发光二极管芯片及制造方法 | |
| CN1993837A (zh) | 用于半导体发光器件的正电极 | |
| CN1905224A (zh) | 通孔垂直结构的半导体芯片或器件 | |
| CN1136720A (zh) | 半导体激光二极管及其制造方法 | |
| TWI446598B (zh) | 半導體發光元件、燈、電子機器及機械裝置 | |
| CN1479948A (zh) | 半导体元件 | |
| CN101051662A (zh) | 基于氮化物的半导体发光二极管 | |
| EP2246891B1 (en) | Light emitting device, light emitting device package, and lighting system including the same | |
| CN1851948A (zh) | 通孔垂直结构的半导体芯片或器件 | |
| CN1860621A (zh) | 半导体发光元件 | |
| CN1126182C (zh) | 发光二极管的制造方法 | |
| KR101877396B1 (ko) | 발광소자 | |
| JP5947520B2 (ja) | 発光素子、照明システム | |
| CN1788357A (zh) | 具有一个有源区域以及耦合到其相对表面的电接触件的发光装置及其制作方法 | |
| KR102019858B1 (ko) | 발광소자 및 조명시스템 | |
| CN1790753A (zh) | 一种发光二极管及其制备方法 | |
| CN102194936B (zh) | 发光器件、发光器件封装、以及照明系统 | |
| CN1960015A (zh) | 氮化物半导体发光元件及其制造方法 | |
| CN1218410C (zh) | 具螺旋布置金属电极的氮化物发光二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: XIAMEN SAN'AN PHOTOELECTRIC CO., LTD. Free format text: FORMER OWNER: SHARP CO. (JP) OSAKA, JAPAN Effective date: 20150105 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; TO: 361009 XIAMEN, FUJIAN PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20150105 Address after: Siming District of Xiamen City, Fujian province 361009 Luling Road No. 1721-1725 Patentee after: XIAMEN SANAN OPTOELECTRONICS CO., LTD. Address before: Osaka Japan Patentee before: sharp corporation |
|
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 19991013 Assignee: Integrated circuit Co., Ltd is pacified by Xiamen City three Assignor: XIAMEN SANAN OPTOELECTRONICS CO., LTD. Contract record no.: 2016120000006 Denomination of invention: Producing method for organic LEDs Granted publication date: 20031029 License type: Common License Record date: 20160311 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| CX01 | Expiry of patent term |
Granted publication date: 20031029 |
|
| CX01 | Expiry of patent term |