CN1229488A - 数据传送方法和数据传送设备 - Google Patents

数据传送方法和数据传送设备 Download PDF

Info

Publication number
CN1229488A
CN1229488A CN98800800A CN98800800A CN1229488A CN 1229488 A CN1229488 A CN 1229488A CN 98800800 A CN98800800 A CN 98800800A CN 98800800 A CN98800800 A CN 98800800A CN 1229488 A CN1229488 A CN 1229488A
Authority
CN
China
Prior art keywords
bus
data
dma
relay
memory access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98800800A
Other languages
English (en)
Other versions
CN1148665C (zh
Inventor
山本靖之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Original Assignee
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Computer Entertainment Inc filed Critical Sony Computer Entertainment Inc
Publication of CN1229488A publication Critical patent/CN1229488A/zh
Application granted granted Critical
Publication of CN1148665C publication Critical patent/CN1148665C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)
  • Debugging And Monitoring (AREA)
  • Communication Control (AREA)

Abstract

第一总线(11)和第二总线(12)通过具有缓冲存储器的总线中继器(13)连接;DMA(直接存储器控制)控制器(22、27)分别连接这两条总线(11和12)。总线中继器(13)能发出DMA请求到DMA控制器(22、27),CPU(21、26),能屏蔽这些DMA请求,DMA控制器(22)DMA传送总线(11)上的数据到总线中继器(13)中的缓冲存储器,或从该缓冲存储器中DMA传送数据。DMA控制器(27)在缓冲存储器和总线(12)之间DMA传送数据。CPU(21)能屏蔽来自总线中继器的DMA请求,并直接存取该缓冲器以检验DMA功能。这就有助于要通过缓冲器在不同总线之间进行DMA传送的系统调试。

Description

数据传送方法和 数据传送设备
技术领域
本发明涉及数据传送方法和数据传送设备，用于在连接到两种不同的总线上的两个装置或存储器之间进行数据传送，更具体讲，本发明涉及进行诊断的数据传送方法和数据传送设备，比如诊断数据传送是否在正常作用。
背景技术
乞今为止，已知有这样一种系统，其中，不同的总线，比如主总线和子总线，通过比如网关等的总线中继器(repeater)连接，以便由设在主总线中的DMA(直接存储器存取)控制器在这些总线之间进行DMA数据传送。
例如，在图1所示的结构中，主总线101和子总线102都连接到总线中继器103，比如网关等。比如CPU或各种接口等的装置104，和DMA控制器105连接到主总线101，而装置106和比如ROM等的存储器107连接到子总线102。
在图1的例子中，主总线101上的DMA控制器105也通过总线中继器103控制子总线102，从而在比如装置104和装置106之间实现DMA传送。如上所述，如果即使在不同的总线101、102之间，各总线的接入时间也在相同的数量级上，那么就可以在没有无用等待(备用)时间的情况下实现有效的数据传送。
同时，当在一个系统中同时存在不同总线时，许多情况下都是总线宽度和/或数据存取速度不同。例如，在图1的例子中，主总线101具有32位总线宽度和高数据存取速度，而子总线102具有16位总线宽度和低数据存取速度。
当让DMA传送在总线宽度和/或数据存取速度不同的总线之间进行时，有一个缺点就是使无用等待(备用)时间占据高速总线，如，图1的主总线101。
从以上来看，有可能通过缓冲存储器连接两种不同的总线，以便通过该缓冲存储器进行DMA传送。在这种情况下，当试图进行比如DMA传送是否正常起作用的诊断时，需要使各总线的CPU运行于调试模式。这是很麻烦的。
然而，当数据传送还没有正常进行时，由于考虑到两条总线的CPU或诊断程序有一些不足，在很多情况下找到原因都变得非常困难。
尤其是，当CPU或DMA控制器等设在一个LSI内部时，需要很长的开发时间，并且诊断进程等变为很大问题。
在LSI被设计或实践中试制之前，进行包括外围设备的软件仿真，以尽可能多地确认功能。然而，由于它需要大量仿真时间，不能进行充分验证，并且，实际情况中还需要在做好了试验制品LSI等之后，在短时间内严密检查问题。这样，就出现了许多如上所述的调试困难的情况，造成了产品开发的障碍。
此外，当在装置之间进行数据传送时，为方便各个装置而安排数据。为处理这种情况，需要舍去(round down)额外的数据，或者将另一数据插入已传送的数据串之间的部分。
当CPU试图对于在存储器上形成的数据串进行如上所述的操作时，它一次将这种数据串读入CPU的寄存器，此后须第二次将其写入。由于此，效率很差(低)。这就减少了当CPU试图进行其它工作时所需的时间，并且是不可取的。
在此，可以看出，DMA控制器在数据传送时改变每一次的传送源地址或传送目的地址。在这种情况下，传送源地址和传送数量表已准备，并且DMA控制器每一次都根据该表进行DMA传送。然而，CPU必须准备传送规程表。结果，造成的困难是产生了每一次都检验传送规程等的额外工作。
而且，如上所述，当在一个系统中同时存在不同总线时，许多情况下都是总线宽度不同。例如，在图1的例子中，主总线101具有32位总线宽度和高数据存取速度，而子总线102具有16位总线宽度和低数据存取速度。并且，当让DMA传送在如上所述总线宽度不同的总线之间进行时，很多情况下都是舍去额外的数据，或者将另一数据插入已传送的数据串之间的部分。并且，在这种情况下，有可能很容易地进行数据结构的改变或地址的确定。
本发明总述
鉴于这样的实际情况提出了本发明，并且本发明的一个目的是提供一种能够容易地在不同的两条总线之间实施DMA传送功能，并能够在短时间内指定问题所在的数据传送方法和数据传送设备。
此外，本发明的另一个目的是提供一种能够在不同的总线之间的数据传送中，在不增加CPU负担的情况下，轻易改变传送数据块，从而实现工作效率的提高的数据传送方法和数据传送设备。
那就是说，为解决上述问题，本发明包括：第一总线和第二总线；总线中继装置，具有连接到第一和第二两条总线的缓冲存储器；连接到第一总线的第一DMA(直接存储器存取)控制装置；和连接到第一总线的第一数据处理装置(CPU)，其中所述总线中继装置具有发出DMA请求到第一DMA控制装置的功能，并具有通过第一数据处理装置屏蔽该DMA请求的功能，以通过第一数据处理装置屏蔽总线中继装置的DMA请求，从而在总线中继装置内直接存取该缓冲存储器。
在这种情况下，需提到的是：第二DMA(直接存储器存取)控制装置和第二数据处理装置(CPU)连接到所述第二总线，第一和第二DMA控制装置对于总线中继装置内的缓冲存储器执行数据读/写操作，从而在第一和第二总线之间进行数据传送，所述总线中继装置具有发出DMA请求到第二DMA控制装置的功能，并具有通过第二数据处理装置屏蔽该DMA请求的功能，以通过第二数据处理装置屏蔽总线中继装置的DMA请求，从而在总线中继装置内直接存取该缓冲存储器。
在这种情况下，需提到的是：在总线中继装置的其它总线上的DMA请求由第一和第二数据处理装置(CPU)中的一个屏蔽，以便在在总线中继器内从所述其它总线开始存取所述缓总存储器。
而且，本发明的特征在于：彼此不同的所述第一和第二总线通过具有缓冲存储器的总线中继装置连接，第一DMA(直接存储器存取)控制装置连接到第一总线，而第二DMA控制装置连接到第二总线，以便在连接到第一总线的存储器或装置和连接到第二总线的存储器或装置之间，通过所述第一和第二DMA控制装置实施DMA传送，并通过数据处理装置(CPU)屏蔽从总线中继装置到第一或第二DMA控制装置的DMA请求，从而在总线中继装置内通过数据处理装置直接存取缓冲存储器。
在这种情况下，需提到的是：第一数据处理装置设于第一总线处，而所述第二数据处理装置设于第二总线处，第一数据处理装置屏蔽第一总线上的DMA请求，而第二数据处理装置屏蔽第二总线上的直接存储器存取请求，并且，第一和第二数据处理装置直接存取总线中继器内的缓冲存储器，其传送条件与第一和第二数据处理装置存取各总线上的控制装置的传送条件相同。
此外，需提到的是：第一数据处理装置屏蔽第二总线上的DMA请求，并且第一数据处理装置从第二总线侧直接存取总线中继器内的缓冲存储器。
在各总线上的存储器或装置以及总线中继装置的缓冲存储器之间，通过第一和第二总线上的各自的DMA控制装置，进行DMA传送，从而能够在不同总线的各存储器和装置之间通过该缓冲存储器实现DMA传送。此时，各总线上的数据处理装置(CPU)屏蔽各总线上的DMA请求，以便直接存取该缓冲存储器，从而能够检验DMA功能。而且，第一总线上的数据处理装置屏蔽第二总线上的DMA请求，以便从第二总线侧存取缓冲存储器，从而能够检验第二总线的DMA功能。
此外，为解决上述，问题本发明的特征在于，彼此不同的第一和第二总线通过具有缓冲存储器的总线中继装置连接，以便通过总线中继装置内的缓冲存储器在第一总线和第二总线之间进行数据传送，并且，总线中继装置在数据传送时加入虚数据(dummy data)，从而扩大传送数据块的大小，或者，总线中继装置在数据发送时略去一部分数据，从而减小传送数据块的大小。
在这种情况下，需提到的是：在总线中继装置内的第一总线和缓冲存储器之间，由连接到第一总线的第一直接存储器存取控制装置，进行数据传送控制，并且，在总线中继装置内的第二总线和缓冲存储器之间，由连接到第二总线的第二直接存储器存取控制装置，进行数据传送控制。此外，需提到的是：总线中继装置是可操作的，以便即使缓冲存储器中的数据在数据传送时丢失，总线中继装置也能在提供了输出请求时输出虚数据，从而扩大传送数据块的大小，或者，在缓冲存储器中的数据于输出端的数据传送结束的数据传送之时保持时，总线中继装置消除保留数据，从而减小传送数据块的大小。
调节传送的总线中继器另外具有了扩大或减小传送数据的块大小的功能，从而使其有可能在数据传送时进行简单数据结构的改变。
附图的简要说明
图1是说明传统的使用两条总线的系统的方框图；
图2是说明本发明一个实施例的结构概况的方框图；
图3是说明用在本发明实施例中的总线中继器的内部结构例子的方框图；
图4是用于解释本发明实施例的操作的一个例子的流程图；
图5是用于解释本发明实施例的操作的另一个例子的流程图；
图6是说明更实用的传送之前的数据串例子的图；
图7是说明更实用的通过略去传送中的一部分而获得的数据串例子的图；
图8是说明更实用的通过在传送中补充另一个数据而获得的数据串例子的图；
图9是说明要传送到纹理图片(texture picture)上的数据区域的一个例子的图；
图10是说明图9中存储器上的数据安排的图；
图11是说明将标题分别加到几个数据串的一个例子的图；
图12是说明更实用的加到图11的标题的例子的图；
图13是说明应用本发明实施例的系统的一个例子的方框图。
实施本发明的最佳模式
下面将参照附图描述本发明的实施例。
图2是说明应用作为本发明实施例的数据传送方法的系统结构的方框图。
在图2中，第一总线11和第二总线12连接到采用FIFO(先进先出)之类缓冲存储器构成的总线中继器13，这就使得通过总线中继器13在总线11和12之间进行数据的相互传送。CPU 21、DMA(直接存储器存取)控制器22、装置23和存储器24等连接到第一总线11，而CPU 26、DMA控制器27、装置28和存储器29等连接到第二总线12。
装置23能够向DMA控制器22发出DMA请求，而装置28能够向DMA控制器27发出DMA请求。作为装置23、28的，可以是用于图片或语音的编码器/解码器、用于图形处理的图形引擎、图片处理或语音处理IC等，通过其各个接口的硬盘单元、磁光盘单元、软盘单元和/或比如CD-ROM单元的外围设备等。总线中继器13能够分别向DMA控制器22、27发出DMA请求(DREQ)。通过DMA请求，有可能指定多个DMA通道中的任何一个。此外，总线中继器13比如能够向总线12上的CPU26发出使用总线12的权利的请求(BREQ：总线请求)，并从CPU 26接收总线使用允许响应(BACK：总线确认)。
图3示出用在图2的系统中的总线中继器13的结构的一个例子。在图3中，图2中的第一总线11在此指示为分为数据总线11a和地址/控制总线11b，而第二总线12在此指示为分为数据总线12a和地址/控制总线12b。在总线中继器13内，提供了连接到第一总线11的数据总线11a的内部总线31，和连接到第二总线12的数据总线12a的内部总线32。FIFO存储器33连接到这些内部总线31、32。而且，缓冲控制单元34可连接到可连接到这些内部总线31、32。缓冲控制单元还连接到第一总线11的地址/控制总线11b和第二总线12的地址/控制总线12b。此外，用于在缓冲控制单元34和图2的DMA控制器22、27之间进行DMA请求(DREQ)或通道指定等的控制信号线连接到缓冲控制单元34。
屏蔽标志35是禁止总线11侧的DMA的标志。当通过控制图2的CPU21使该标志为ON或“1”时，不输出从缓冲控制单元34到图2的DMA控制器22的DMA请求(DREQ)。屏蔽标志36是禁止总线12侧的DMA的标志。当通过控制图2的CPU26使该标志为ON或“1”时，不输出从缓冲控制单元34到图2的DMA控制器27的DMA请求(DREQ)。
DREQ位37和38是分别表示对于相应的总线11和12的DMA请求ON/OFF(或“1”/“0”)的标志。这些位能够从CPU21、22读取。这些DREQ位37和38的标志即便在上述屏蔽标志35、36为ON时也不被屏蔽，并且，不在DMA请求(DREQ)中出现的，对于相应的DMA控制器22、27的DMA请求的状态可由相应的CPU21、26读取。
总线网关39用于连接内部总线31和32，以便图2的总线11侧的CPU21访问总线12。这些屏蔽标志35，36、DREQ位37，38和总线网关39连接到缓冲控制单元34。
在图3所示的总线中继器13中，FIFO存储器33是用作缓冲器的存储器，并适合于使数据的输入/输出对应于总线11、12而被控制，总线11、12由缓冲控制单元34来访问，即，由与其连接的内部总线31、32来访问。缓冲控制单元34控制FIFO存储器33的存取操作，并发出对于相应总线11、12的DMA控制器22、27的DMA请求(DREQ)，以接收其响应(DARK：DMA确认)。该DMA请求可以指定多个DMA通道中的任何一个来输出它。来自DMA控制器22、27的DMA通道选择信息也被发送到缓冲控制单元34。
此外，例如，当CPU 21对于总线12的地址进行访问时，总线中继器13的缓冲控制单元34向总线12的CPU 26发出总线12的使用权请求(BREQ：总线请求)。响应于该总线请求，CPU 26向总线中继器13的缓冲控制单元34发送允许使用总线12的响应(BACK：总线确认)。此后，CPU 21可访问总线12上的总线中继器13的内部总线32侧的屏蔽标志36、FIFO 33、DMA控制器27、装置28和存储器29等。
同时，当通过总线中继器13在第一总线11和第二总线12之间进行DMA传送时，必须使DMA控制器22和27的设定(即，数据大小等)相互对应，而没有不一致现象。CPU 21进行对应于DMA控制器22的总线上的DMA设定，而CPU 26进行对应于DMA控制器27的总线上的DMA设定。
在从第一总线11的存储器24到第二总线12的存储器29进行DMA方式的数据传送的情况下，必须进行设定，使得对于从存储器24到第一总线11的DMA控制器22中的总线中继器13的DMA来说，以及对于从总线中继器13到第二总线12的DMA控制器27中的存储器29的DMA来说，所提供的DMA通道相互对应于同样的数据大小(数据量)。在此设定后的处理步骤如图4所示。
在图4中，在第一步骤S61，执行从总线中继器13到DMA控制器22的DMA请求(DREQ)。在下一步骤S62中，DMA控制器22向CPU 21发出对总线11的使用权请求(BREQ)，以获得总线使用权从而进行从存储器24到总线中继器13的DMA传送。在下一步骤S63中，总线中继器13执行对于DMA控制器27的DMA请求(DREQ)。在下一步骤S64中，DMA控制器27向CPU 26发出对总线12的使用权请求(BREQ)，以获得总线使用权从而进行从总线中继器13到存储器24的DMA传送。
此外，在从第二总线12上的装置28到第一总线11上的装置23进行DMA方式的数据传送的情况下，必须进行设定，使得对于从装置28到DMA控制器27中的总线中继器13的DMA来说，以及对于从总线中继器13到DMA控制器22中的装置23的DMA来说，所提供的DMA通道相互对应于同样的数据大小(数据量)。在此设定后的处理步骤如图5所示。
在图5的第一步骤S71，第二总线上的装置28对于DMA控制器27执行DMA请求(DREQ)。在下一步骤S72中，总线中继器13对于DMA控制器27执行DMA请求(DREQ)。在步骤S73，DMA控制器27响应以分别接收来自装置28和总线中继器13的DMA请求，从而向CPU 26请求总线12的使用权(BREQ)，以获得总线使用权，从而进行从装置28到总线中继器13的DMA传送。此时，类似于正常的DMA传送，当CPU 26响应于总线请求(BREQ)而打开总线时，CPU 26向DMA控制器27回送响应，并且DMA控制器27向总线中继器13回送DMA确认(DARK)，等。在下一步骤S74中，总线中继器13对于第一总线上的DMA控制器22执行DMA请求(DREQ)。在步骤S75，装置23对于DMA控制器22执行(DREQ)。在下一步骤S76中，DMA控制器22响应以分别接收来自装置23和总线中继器13的DMA请求，从而向CPU 21请求总线11的使用权(BREQ)，以获得总线使用权，从而进行从总线中继器13到装置23的DMA传送。
应注意，由于总线中继器13的比如FIFO等的存储器容量是有限的，当发送大于上述容量大小的数据时，只要对于DMA控制器22、27设定分传送以重复从步骤S61到S64或步骤S71到S76的过程就可以了。由总线中继器13的存储容量来决定该分传送的一个传送(块)。
因此，通过总线中继器13的缓冲存储器而使DMA传送在两条总线11、12之间进行，从而能够在两条不同总线之间执行DMA，而没有等待(备用)时间出现。而且，多个DMA通道允许在同一时间进行操作，从而简化了CPU的处理，实现了简单编程和较少的负担。此外，可轻易写入多线程序(programof multi-sled)。
同时，例如，当CPU 21访问总线12时，总线中继器13向CPU 26请示总线12的使用权(BREQ)，以接收其响应(BACK)，从而访问总线12上的DMA控制器27、装置28和存储器29等。
此时，图3的FIFO 33为可操作的，以使当对于DMA控制器22、27的DMA请求(DREQ)由屏蔽标志35、36禁止时，能够在相应的总线11、12上进行I/O存取操作。在这种情况下，这种I/O存取必须等同进行，没有DMA处理上的不一致性。因此，访问不能随机进行，但允许I/O存取在与DMA存取相同的条件下进行。这种I/O存取条件的一个例子如下面的表1所示。
                          表1
    信号和标志状态     21存取     22存取
    37     38     35     36     后   传送方向     读     写     读     写
    0     0     *     *   *   *     ×     ×     ×     ×
    1     0     0     *   *   *     ×     ×     ×     ×
    1     0     1     *   *   12-11     ○     ×     ×     ×
    1     0     1     *     *   11-12     ×     ○     ×     ×
    0     1     *     0     *   *     ×     ×     ×     ×
    0     1     *     1     0   12-11     ×     ×     ○     ×
    0     1     *     1     0   11-12     ×     ×     ×     ○
    0     1     *     1     1   12-11     ○     ×     ×     ×
    0     1     *     1     1   11-12     ×     ○     ×     ×
该表1的“信号和标志状态”一栏中的“*”表示任意(随意)状态。
在这种情况下，作为诊断DMA功能的条件，可以是如下所述情况。
条件#1：利用DMA控制器22、27以及总线11、12进行数据传送。
条件#2：CPU 21通过I/O存取仅在总线11侧进行数据的发送/接收。
条件#3：CPU 26通过I/O存取仅在总线12侧进行数据的发送/接收。
条件#4：CPU 21、26通过I/O存取在总线11和总线12两侧进行数据的发送/接收。
条件#5：在总线12侧的装置不存在或者不使用总线12侧的装置的情况下，通过总线11侧的DMA控制器22进行DMA方式的数据传送，并且CPU21通过总线12侧的I/O存取进行数据传送。
条件#6：在总线12侧的装置不存在或者不使用总线12侧的装置的情况下，CPU 21通过总线11和12两侧的I/O存取进行数据传送。
应注意，在此认为以条件#6开始的相反顺序作为实际调试顺序进行DMA功能的诊断。
通过以如上所述程序在上述各条件#1到#6下进行数据传送，以检测问题发生在什么条件下，能够指出不完善功能单元或出问题的功能单元。
条件#1
屏蔽标志35：off，屏蔽标志36：off传送方向：*
CPU 21：传送到DMAC 22的指令
CPU 26：传送到DMAC 27的指令条件#2屏蔽标志35：on，屏蔽标志36：off传送方向：总线11→总线12
CPU 26：传送到DMAC 27的指令
CPU 21：等待DREQ位37的on状态，以将数据写入总线中继器13。传送方向：总线12→总线11
CPU 26：传送到DMAC 27的指令
CPU 21：等待DREQ位37的on状态，以从总线中继器13读取数据。条件#3屏蔽标志35：off，屏蔽标志36：on传送方向：总线11→总线12
CPU 21：传送到DMAC 22的指令
CPU 26：等待DREQ位38的on状态，以从总线中继器13读取数据。传送方向：总线12→总线11
CPU 21：传送到DMAC 22的指令
CPU 26：等待DREQ位38的on状态，以将数据写入总线中继器13。条件#4屏蔽标志35：on，屏蔽标志36：on传送方向：总线11→总线12
CPU 21：等待DREQ位37的on状态，以将数据写入总线中继器13。
CPU 26：等待DREQ位38的on状态，以从总线中继器13读取数据。传送方向：总线12→总线11
CPU 21：等待DREQ位38的on状态，以将数据写入总线中继器13。
CPU 26：等待DREQ位37的on状态，以从总线中继器13读取数据。条件#5屏蔽标志35：off，屏蔽标志36：on传送方向：总线11→总线12
CPU 21：传送到DMAC 22的指令
        ：等待DREQ位38的on状态，以从总线中继器13读取数据。
传送方向：总线12→总线11
  CPU 21：传送到DMAC 22的指令
        ：等待DREQ位38的on状态，以将数据写入总线中继器13。
条件#6
屏蔽标志35：on，屏蔽标志36：on
传送方向：总线11→总线12
  CPU 21：等待DREQ位37的on状态，以将数据写入总线中继器13。
        ：等待DREQ位38的on状态，以从总线中继器13读取数据。
传送方向：总线12→总线11
  CPU 21：等待DREQ位38的on状态，以将数据写入总线中继器13。
        ：等待DREQ位37的on状态，以从总线中继器13读取数据。
通过确定在什么条件下这六种特别状态条件发生，进行出错部分或问题点的诊断。在这种情况下，发送到总线12上的数据可以由CPU 21的测试程序通过使CPU 21直接访问总线12而确认。
因此，根据本发明的这种实施例，能够容易地在不同总线11、12之间调试DMA传送功能，从而指定有问题部分。而且，仅通过用作主总线的总线11上的CPU 21，可进行功能确认。而且，通过直接提供对其它总线12的访问，除DMA功能之外的调试也可进行。
总结上述说明，根据本发明的实施例，在第一总线和第二总线之间提供具有缓冲存储器的总线中继装置，并且第一直接存储器存取(DMA)控制装置连接到第一总线，而第二直接存储器存取控制装置连接到第二总线，以便通过缓冲存储器，利用这些第一和第二直接存储器存取控制装置，在连接到第一总线的存储器或装置和连接到第二总线的存储器或装置之间进行直接存储器存取传送，并通过数据处理装置(CPU)屏蔽从总线中继装置到第一或第二直接存储器存取装置的直接存储器存取请求，从而通过数据处理装置在总线中继装置内直接访问缓冲存储器，由此，通过缓冲存储器在不同总线的各存储器或装置之间进行直接存储器存取传送。此时，各总线上的数据处理装置(CPU)屏蔽各总线上的直接存储器存取请求，以直接存取缓冲存储器，从而能够检验直接存储器存取功能。此外，第一总线上的数据处理装置屏蔽第二总线上的直接存储器存取请求，以便从第二总线侧访问缓冲存储器，从而能够检验第二总线侧的直接存储器存取功能。
因此，有可能容易调试不同总线之间的直接存储器存取传送功能。而且，仅通过主总线上的数据处理装置，可以进行功能确认。此外，通过提供对其它总线的直接访问，也可进行除直接存储器存取功能之外的调试。
下面将结合例子给出解释，在该例子中，可以容易改变通过存储器在不同总线之间进行DMA传送的系统的传送数据的块大小。
在该例中，总线中继器13在发送时加入虚数据，或略去数据的一部分，从而改变块大小。
也就是说，在来自传送源的连续数据串在DMA传送中全部写入传送目的情况下(如参照上述图2到5所解释的)，进行设定，以使一个传送单元(块)的大小为总线中继器13内的FIFO 33及DMA控制器22的大小，从而可进行最有效的传送。
在输入到缓冲器(FIFO 33)中的数据量和从其中输出的数据量互不相同的情况下，总线中继器13具有进行如下所述的处理的作用。
也就是说，首先，在甚至输入数据从缓冲器(FIFO 33)丢失也进一步发出输出请求的情况下，总线中继器13输出虚数据。
其次，在完成输出侧的DMA输入数据留在缓冲器(FIFO 33)中的情况下，舍去所留数据。
利用这样的总线中继器13的功能，能够改变要传送的数据串的结构。作为数据串结构的变化，要提到的是在DMA传送时附加虚数据从而扩大数据块大小，和在DMA传送时略去部分数据从而减小数据块大小。
下面将解释在总线中继器13的缓冲器(FIFO 33)的容量为64字节的情况下的一个更实用的例子。
例如，假定图6所示的数据串S1A、S1B、S1C、S2A…形成于图2的存储器29中，这些数据串S1A、S1B、S1C、S2A…的下标A、B、C代表种类互不相同的数据，并假定仅将此三个种类的数据中的B、C类数据传送到图2的装置23中。此时，有必要将图7所示的数据串写入装置23。在这种情况下，数据串S1A、S1B、S1C、S2A…的下标的数字1、2、3表示分别为一个传送单元的数据块号码。
在DMA控制器27中，对这样的DMA传送进行设定，以传送从数据串S1B开始的，包括数据S1A、S1B、S1C、S2A…的所有种类(A、B、C)(即，以32字节作为一个块)的三个块。相反，在DMA控制器22中，进行设定，以便仅以两个种类B、C(即，以24字节作为一个块)传送三个数据块。这样，舍去了种类C的数据串(S1C、S2C)之后的8个字节(数据串S2A、S3A)。鉴于此，图7所示的数据串可被最终写入到装置23。
然后，假设为这种情况，其中，试图从图2的装置23输出如图7所示格式的数据串，以将这样的数据串形成于比如存储器29中，并如图8所示将种类D数据串插入到种类C数据串之后。
在这种情况下，在DMA控制器27中，进行设定，以便以36字节为一个块来传送3个块。此时，作为DMA传送的结果，12字节的虚数据写入到种类B、C的24字节数据串之后的部分。鉴于此，图2的CPU 26可直接将种类D数据串写入该虚数据区。也就是说，CPU 26可省去用于转移存储器29上的数据的工作。
应注意，例如，在图2的装置28输出图8所示的数据串以便仅将其种类B、C的数据串写入到装置23的情况下，在DMA控制器27中进行设定，以便从数据串开始之处以36字节为1块传送3个块就可以了，并且，在DMA控制器27中以24字节为1块传送3个块也可以了。
通过使调节传送的总线中继器额外具有上述功能，就能够在传送数据串时进行简单数据结构的转换，这样就能提高系统性能。
下面将结合更实用的例子参照附图进行解释，在该例子中，舍去了如上所述的额外数据或将其它数据插入数据串之间部分。
图9示出在计算机图形等图片处理中用于纹理映射的纹理图片区，假设传送宽纹理区内的一部分，比如由图中斜线部分所示的区域T1、T2、T3、T4。纹理图片形成于如图10所示的比如存储器上，并要求当传送该存储器上的部分区域T1、T2、T3、T4的数据时，舍去额外的数据。
此外，作为数据附加的例子，提到了如图11所示的将标题(header)分别附加到几个数据串，如多边形数据的情况。也就是说，对于多边形数据，数据串的大小根据顶点数目、阴影或纹理的存在/不存在等而变化。此外，为了区别纹理数据或区别传送目的地，有附加标题(GPUIFtag)的情况。由GPU(图形处理单元)的接口GPUIF传送的数据，使得由引导标题(GPUIFtag)构成的称为源的一组数据和其后的数据成为基本单元，而在一束(bundle)中处理的多个源成为集合的GPU包。图12示出标题(GPUIFtag)结构的例子，其包括从MSB开始的寄存器描述符REGS、寄存器描述符数码NREG和数据形式FLG等。当如上所述将标题(GPUIFtag)加到多边形数据时，有必要将另一数据插入数据串之间的部分。
当需要如上所述的简单数据结构的转换时，采用本发明的上述实施例，从而省去了其中CPU对以DMA传送到存储器上的数据串进行排序(sequencing)和对要以DMA传送到存储器上的数据串进行排序的低效率工作。这样，提高了系统性能。并且能够在不同数据格式的装置之间进行DMA传送。此外，也省去了准备特别指定传送源地址或传送量表，或者对表进行参照的工作。
从上述说明中可以明显看出，根据参照本发明实施例的图6到11的例子所说明的，具有缓冲存储器的总线中继装置设在第一总线和第二总线之间，以通过总线中继装置内的缓冲存储器在第一总线和第二总线之间进行数据传送。总线中继装置在数据传送时加入虚数据，从而扩大传送数据块大小，或者在数据传送时略去一部分数据，从而减小传送数据块大小，因此能够在传送时进行简单数据结构的改变。这样，就能提高系统性能。
此外，第一直接存储器存取控制装置连接到第一总线，以在第一总线和总线中继装置内的缓冲存储器之间进行数据传送控制，并且，第二直接存储器存取控制装置连接到第二总线，以在第二总线和总线中继装置内的缓冲存储器之间进行数据传送控制。使总线中继装置具有在发出输出请求时，即使缓冲存储器内的数据在数据传送时丢失也能输出虚数据的功能，并具有在缓冲存储器中的数据于输出端的数据传送结束的数据传送之时保持时，消除保留数据，从而减小传送数据块的大小的功能。这样，就省去了诸如CPU对已进行数据传送的存储器上的数据进行排序处理，和对要进行数据传送的存储器上的数据进行排序处理的低效率工作。而且，也省去了准备或参照用于数据传送的传送源地址，或传送量的特别传送指定表等的精力。此外，还能够在不同数据格式的装置之间进行数据传送。
图13示出采用本发明的上述实施例的系统的例子。在此系统中，执行高速图片处理的主总线111，和连接低速外围装置如CD-ROM驱动器等的子总线112，通过具有缓冲存储器如FIFO等的总线中继器113相连。
也就是说，主CPU 121、DMA控制器122、用于高速图片处理的图形引擎123和主存储器124连接到高速主总线111，而子CPU 126、DMA控制器127、比如CD-ROM等的数据记录介质128和子总线129连接到相对低速子总线122。如上所述，这些主总线111和子总线112通过具有缓冲存储器比如FIFO等的总线中继器113连接，并且总线中继器113能发出对应于多个DMA通道的多种DMA请求，例如，三种DMA请求。由于总线中继器113的更实用的结构和操作类似于参照图2到5所述的本实施例的总线中继器13，因而省去了对它的解释。
当如上所述在高速总线和低速总线之间进行DMA传送时，可在不使等待时间出现的情况下在高速总线上进行数据传送，并可简化CPU的处理。此外，能够容易地在不同总线之间进行DMA传送功能的调试。
应注意，本发明不限于本实施例。虽然已结合双向DMA传送在第一总线和第二总线之间进行的例子进行了说明，但本发明还可用于DMA传送仅从第一总线到第二总线，或DMA传送仅从第二总线到第一总线进行的情况。此外，当然，DMA通道数目和/或连接到各总线的电路等并不限于那些实施例。

Claims (14)

1.一种数据传送方法，包括下列步骤：
通过具有缓冲存储器的总线中继装置连接互不相同的第一总线和第二总线；
利用连接到所述第一总线的第一直接存储器存取控制装置，在所述第一总线和所述总线中继装置内的所述缓冲存储器之间进行数据传送控制；
利用连接到所述第二总线的第二直接存储器存取控制装置，在所述第二总线和所述总线中继装置内的所述缓冲存储器之间进行数据传送控制；和
利用数据处理装置屏蔽从所述总线中继装置到所述第一或第二直接存储器存取控制装置的直接存储器存取请求，以便由所述数据处理装置直接访问所述总线中继装置内的所述缓冲存储器。
2.如权利要求1所述的数据传送方法，
其中第一数据处理装置设于所述第一总线上作为所述数据处理装置，而第二数据处理装置设于所述第二总线上作为所述数据处理装置，
其中所述第一数据处理装置屏蔽所述第一总线上的直接存储器存取请求，
其中所述第二数据处理装置屏蔽所述第二总线上的直接存储器存取请求，
其中所述第一和第二数据处理装置直接存取所述总线中继器内的所述缓冲存储器，其条件与所述第一和第二直接存储器存取控制装置在各自总线上的传送条件相同。
3.如权利要求1所述的数据传送方法，
其中第一数据处理装置设于所述第一总线上作为所述数据处理装置，
其中所述第一数据处理装置屏蔽所述第二总线上的直接存储器存取请求，和
其中所述第一数据处理装置从所述第二总线侧直接存取所述总线中继器内的所述缓冲存储器。
4.一种数据传送设备，包括：
第一总线和第二总线；
总线中继装置，其具有连接到所述第一和第二两条总线的缓冲存储器；
第一直接存储器存取控制装置，连接到所述第一总线；和
第一数据处理装置，连接到所述第一总线，
其中所述总线中继装置具有发出直接存储器存取请求到所述第一直接存储器存取控制装置的功能，并具有通过所述第一数据处理装置屏蔽该直接存储器存取请求的功能，以通过所述第一数据处理装置屏蔽所述总线中继装置的直接存储器存取请求，从而在所述总线中继装置内直接存取所述缓冲存储器。
5.如权利要求4所述的数据传送设备，
其中所述第二直接存储器存取控制装置和第二数据处理装置连接到所述第二总线，
其中所述第一和第二直接存储器存取控制装置对所述总线中继装置内的所述缓冲存储器进行读/写操作，从而在所述第一和第二总线之间进行数据传送，和
其中所述总线中继装置具有对于所述第二直接存储器存取控制装置发出直接存储器存取请求的功能，并具有利用所述第二数据处理装置屏蔽此直接存储器存取请求的功能，以通过所述第二数据处理装置屏蔽所述总线中继装置的直接存储器存取请求，从而在所述总线中继装置内直接访问所述缓冲存储器。
6.如权利要求5所述的数据传送设备，
其中由所述第一和第二数据处理装置中的一个屏蔽所述总线中继器内其它总线上的直接存储器存取请求，以便从其它总线访问所述总线中继器内的所述缓冲存储器。
7.一种数据传送方法，
其中通过具有缓冲存储器的总线中继装置连接互不相同的第一总线和第二总线，
其中通过所述总线中继装置内的所述缓冲存储器在所述第一总线和所述第二总线之间进行数据传送，和
其中所述总线中继装置在数据传送时加入虚数据，以扩大传送数据块的大小。
8.如权利要求7所述的数据传送方法，
其中通过连接到所述第一总线上的所述第一直接存储器存取控制装置，在所述第一总线和所述总线中继装置内的所述缓冲存储器之间进行数据传送控制，
其中通过连接到所述第二总线上的所述第二直接存储器存取控制装置，在所述第二总线和所述总线中继装置内的所述缓冲存储器之间进行数据传送控制，和
其中所述总线中继装置是可操作的，以便在发出输出请求时即使所述缓冲存储器内的数据在数据传送时丢失，所述总线中继装置也输出虚数据。
9.如权利要求7所述的数据传送方法，
其中所述总线中继装置在数据传送时略去了一部分数据，以减小传送数据块的大小。
10.一种数据传送方法，
其中通过具有缓冲存储器的总线中继装置连接互不相同的第一总线和第二总线，
其中通过所述总线中继装置内的所述缓冲存储器在所述第一总线和所述第二总线之间进行数据传送，和
其中所述总线中继装置在数据传送时略去一部分数据，以减小传送数据块的大小。
11.如权利要求10所述的数据传送方法，
其中通过连接到所述第一总线上的所述第一直接存储器存取控制装置，在所述第一总线和所述总线中继装置内的所述缓冲存储器之间进行数据传送控制，
其中通过连接到所述第二总线上的所述第二直接存储器存取控制装置，在所述第二总线和所述总线中继装置内的所述缓冲存储器之间进行数据传送控制，和
其中所述总线中继装置是可操作的，以便所述缓冲存储器中的数据在数据传送期间当输出端的数据传送结束后而保持时，所述总线中继装置消除所保留数据。
12.一种数据传送设备，包括：
第一总线和第二总线；
总线中继装置，其具有连接到所述第一和第二两条总线的缓冲存储器；
第一直接存储器存取控制装置，连接到所述第一总线；和
第二直接存储器存取控制装置，连接到所述第二总线，
其中所述总线中继装置是可操作的，以便在发出输出请求时即使所述缓冲存储器内的数据在数据传送时丢失，所述总线中继装置也输出虚数据。
13.如权利要求12所述的数据传送方法，
其中所述总线中继装置是可操作的，以便所述缓冲存储器中的数据在数据传送期间当输出端的数据传送结束后而保持时，所述总线中继装置消除所保留数据。
14.一种数据传送设备，包括：
第一总线和第二总线；
总线中继装置，其具有连接到所述第一和第二两条总线的缓冲存储器；
第一直接存储器存取控制装置，连接到所述第一总线；和
第二直接存储器存取控制装置，连接到所述第二总线，
其中所述总线中继装置是可操作的，以便在所述缓冲存储器中的数据在数据传送期间当输出端的数据传送结束后而保持时，所述总线中继装置消除所保留数据。
CNB988008009A 1997-04-22 1998-04-22 数据传送方法和数据传送设备 Expired - Lifetime CN1148665C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP104979/1997 1997-04-22
JP10497997A JP3602293B2 (ja) 1997-04-22 1997-04-22 データ転送方法及び装置
JP104979/97 1997-04-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB031476392A Division CN100345131C (zh) 1997-04-22 1998-04-22 数据传送方法和数据传送设备

Publications (2)

Publication Number Publication Date
CN1229488A true CN1229488A (zh) 1999-09-22
CN1148665C CN1148665C (zh) 2004-05-05

Family

ID=14395220

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB988008009A Expired - Lifetime CN1148665C (zh) 1997-04-22 1998-04-22 数据传送方法和数据传送设备
CNB031476392A Expired - Lifetime CN100345131C (zh) 1997-04-22 1998-04-22 数据传送方法和数据传送设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB031476392A Expired - Lifetime CN100345131C (zh) 1997-04-22 1998-04-22 数据传送方法和数据传送设备

Country Status (9)

Country Link
US (2) US6282588B1 (zh)
EP (1) EP0927938B1 (zh)
JP (1) JP3602293B2 (zh)
CN (2) CN1148665C (zh)
AT (1) ATE357697T1 (zh)
AU (1) AU748435B2 (zh)
CA (1) CA2259247A1 (zh)
DE (1) DE69837377T2 (zh)
WO (1) WO1998048357A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1300715C (zh) * 2001-03-09 2007-02-14 国际商业机器公司 直接存储器存取传送控制方法和控制装置
CN1326059C (zh) * 2003-09-24 2007-07-11 佳能株式会社 图像处理装置和图像处理装置的控制方法
CN100353449C (zh) * 2002-02-26 2007-12-05 三洋电机株式会社 数据中继控制装置
CN101558396B (zh) * 2006-12-15 2011-12-14 密克罗奇普技术公司 直接存储器存取控制器
CN1703027B (zh) * 2004-05-25 2012-03-14 惠普开发有限公司 传递调试信息

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301541B2 (en) 1995-08-16 2007-11-27 Microunity Systems Engineering, Inc. Programmable processor and method with wide operations
US6643765B1 (en) 1995-08-16 2003-11-04 Microunity Systems Engineering, Inc. Programmable processor with group floating point operations
US5742840A (en) 1995-08-16 1998-04-21 Microunity Systems Engineering, Inc. General purpose, multiple precision parallel operation, programmable media processor
US6295599B1 (en) * 1995-08-16 2001-09-25 Microunity Systems Engineering System and method for providing a wide operand architecture
ATE557343T1 (de) 1998-08-24 2012-05-15 Microunity Systems Eng Prozessor und verfahren zur durchführung eines breitschaltungsbefehls mit breitem operand
US7932911B2 (en) * 1998-08-24 2011-04-26 Microunity Systems Engineering, Inc. Processor for executing switch and translate instructions requiring wide operands
DE19846913A1 (de) * 1998-10-12 2000-04-20 Oce Printing Systems Gmbh Elektronische Steuereinrichtung mit einem parallelen Datenbus und Verfahren zum Betreiben der Steuereinrichtung
JP3614714B2 (ja) * 1999-06-16 2005-01-26 Ｎｅｃマイクロシステム株式会社 Ｄｍａ制御装置
JP3696515B2 (ja) 2000-03-02 2005-09-21 株式会社ソニー・コンピュータエンタテインメント カーネル機能実現構造及びそれを備えたエンタテインメント装置、カーネルによる周辺ディバイスの制御方法
US6658520B1 (en) * 2000-09-26 2003-12-02 Intel Corporation Method and system for keeping two independent busses coherent following a direct memory access
US6779049B2 (en) * 2000-12-14 2004-08-17 International Business Machines Corporation Symmetric multi-processing system with attached processing units being able to access a shared memory without being structurally configured with an address translation mechanism
US6492881B2 (en) * 2001-01-31 2002-12-10 Compaq Information Technologies Group, L.P. Single to differential logic level interface for computer systems
JP3846858B2 (ja) * 2001-03-02 2006-11-15 株式会社日立国際電気 ネットワーク対応画像伝送装置
US6826643B2 (en) 2001-03-19 2004-11-30 Sun Microsystems, Inc. Method of synchronizing arbiters within a hierarchical computer system
US6889343B2 (en) 2001-03-19 2005-05-03 Sun Microsystems, Inc. Method and apparatus for verifying consistency between a first address repeater and a second address repeater
US6877055B2 (en) 2001-03-19 2005-04-05 Sun Microsystems, Inc. Method and apparatus for efficiently broadcasting transactions between a first address repeater and a second address repeater
US20020133652A1 (en) * 2001-03-19 2002-09-19 Tai Quan Apparatus for avoiding starvation in hierarchical computer systems that prioritize transactions
US6735654B2 (en) * 2001-03-19 2004-05-11 Sun Microsystems, Inc. Method and apparatus for efficiently broadcasting transactions between an address repeater and a client
US7047328B1 (en) * 2001-07-13 2006-05-16 Legerity, Inc. Method and apparatus for accessing memories having a time-variant response over a PCI bus by using two-stage DMA transfers
US7143227B2 (en) * 2003-02-18 2006-11-28 Dot Hill Systems Corporation Broadcast bridge apparatus for transferring data to redundant memory subsystems in a storage controller
US7340555B2 (en) * 2001-09-28 2008-03-04 Dot Hill Systems Corporation RAID system for performing efficient mirrored posted-write operations
US7437493B2 (en) * 2001-09-28 2008-10-14 Dot Hill Systems Corp. Modular architecture for a network storage controller
US7062591B2 (en) * 2001-09-28 2006-06-13 Dot Hill Systems Corp. Controller data sharing using a modular DMA architecture
US7315911B2 (en) * 2005-01-20 2008-01-01 Dot Hill Systems Corporation Method for efficient inter-processor communication in an active-active RAID system using PCI-express links
US7146448B2 (en) * 2001-09-28 2006-12-05 Dot Hill Systems Corporation Apparatus and method for adopting an orphan I/O port in a redundant storage controller
US7536495B2 (en) * 2001-09-28 2009-05-19 Dot Hill Systems Corporation Certified memory-to-memory data transfer between active-active raid controllers
US6732243B2 (en) * 2001-11-08 2004-05-04 Chaparral Network Storage, Inc. Data mirroring using shared buses
WO2003043254A2 (en) * 2001-11-09 2003-05-22 Chaparral Network Storage, Inc. Transferring data using direct memory access
JP2004094452A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd Ｄｍａコントローラおよびｄｍａ転送方法
US20060026308A1 (en) * 2004-07-29 2006-02-02 International Business Machines Corporation DMAC issue mechanism via streaming ID method
US7296129B2 (en) * 2004-07-30 2007-11-13 International Business Machines Corporation System, method and storage medium for providing a serialized memory interface with a bus repeater
US7200693B2 (en) 2004-08-27 2007-04-03 Micron Technology, Inc. Memory system and method having unidirectional data buses
US7523351B2 (en) 2004-09-27 2009-04-21 Ceva D.S.P. Ltd System and method for providing mutual breakpoint capabilities in computing device
US7417883B2 (en) * 2004-12-30 2008-08-26 Intel Corporation I/O data interconnect reuse as repeater
US7543096B2 (en) * 2005-01-20 2009-06-02 Dot Hill Systems Corporation Safe message transfers on PCI-Express link from RAID controller to receiver-programmable window of partner RAID controller CPU memory
US7209405B2 (en) * 2005-02-23 2007-04-24 Micron Technology, Inc. Memory device and method having multiple internal data buses and memory bank interleaving
US20070028027A1 (en) * 2005-07-26 2007-02-01 Micron Technology, Inc. Memory device and method having separate write data and read data buses
TWI310501B (en) * 2005-10-06 2009-06-01 Via Tech Inc Bus controller and data buffer allocation method
US7536508B2 (en) * 2006-06-30 2009-05-19 Dot Hill Systems Corporation System and method for sharing SATA drives in active-active RAID controller system
WO2008081346A1 (en) * 2007-01-02 2008-07-10 Freescale Semiconductor, Inc. Device and method for testing a direct memory access controller
US7681089B2 (en) * 2007-02-20 2010-03-16 Dot Hill Systems Corporation Redundant storage controller system with enhanced failure analysis capability
JP2010033125A (ja) * 2008-07-25 2010-02-12 Hitachi Ltd ストレージ装置及びデータ転送方法
US8417860B2 (en) * 2010-08-05 2013-04-09 Honda Motor Co., Ltd. Hybrid in-vehicle infotainment network
CN104021097A (zh) * 2013-03-01 2014-09-03 中兴通讯股份有限公司 数据传输方法、装置及直接存储器存取
US9785565B2 (en) 2014-06-30 2017-10-10 Microunity Systems Engineering, Inc. System and methods for expandably wide processor instructions
JP2024011462A (ja) * 2022-07-14 2024-01-25 オムロン株式会社 制御システム、制御装置および通信方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01311350A (ja) * 1988-06-10 1989-12-15 Yokogawa Electric Corp チャネル・インターフェイス回路
ATE185631T1 (de) * 1991-08-16 1999-10-15 Cypress Semiconductor Corp Dynamisches hochleistungsspeichersystem
JPH05128049A (ja) 1991-11-08 1993-05-25 Mitsubishi Electric Corp 入出力制御装置
JPH05173933A (ja) 1991-12-24 1993-07-13 Oki Electric Ind Co Ltd ダイレクトメモリアクセス転送方式
JP3451103B2 (ja) * 1992-11-27 2003-09-29 富士通株式会社 データ通信装置及び方法
JPH06348644A (ja) 1993-06-07 1994-12-22 Sharp Corp Ｄｍａ回路
US5664223A (en) * 1994-04-05 1997-09-02 International Business Machines Corporation System for independently transferring data using two independently controlled DMA engines coupled between a FIFO buffer and two separate buses respectively
JP3630460B2 (ja) * 1995-01-23 2005-03-16 富士通株式会社 データ長補正システム
JP3426385B2 (ja) * 1995-03-09 2003-07-14 富士通株式会社 ディスク制御装置
US5918072A (en) * 1995-09-18 1999-06-29 Opti Inc. System for controlling variable length PCI burst data using a dummy final data phase and adjusting the burst length during transaction
JPH0991230A (ja) * 1995-09-26 1997-04-04 Matsushita Electric Ind Co Ltd データ転送システム
JPH09162877A (ja) * 1995-12-06 1997-06-20 Fujitsu Ltd バッファ制御方式
JP3562126B2 (ja) * 1996-04-09 2004-09-08 株式会社デンソー Ｄｍａ制御装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1300715C (zh) * 2001-03-09 2007-02-14 国际商业机器公司 直接存储器存取传送控制方法和控制装置
CN100353449C (zh) * 2002-02-26 2007-12-05 三洋电机株式会社 数据中继控制装置
CN1326059C (zh) * 2003-09-24 2007-07-11 佳能株式会社 图像处理装置和图像处理装置的控制方法
CN1703027B (zh) * 2004-05-25 2012-03-14 惠普开发有限公司 传递调试信息
CN101558396B (zh) * 2006-12-15 2011-12-14 密克罗奇普技术公司 直接存储器存取控制器

Also Published As

Publication number Publication date
AU748435B2 (en) 2002-06-06
EP0927938A1 (en) 1999-07-07
CN1497461A (zh) 2004-05-19
EP0927938B1 (en) 2007-03-21
DE69837377D1 (de) 2007-05-03
DE69837377T2 (de) 2007-11-29
CA2259247A1 (en) 1998-10-29
JP3602293B2 (ja) 2004-12-15
WO1998048357A1 (fr) 1998-10-29
US20010013076A1 (en) 2001-08-09
ATE357697T1 (de) 2007-04-15
US6282588B1 (en) 2001-08-28
US6453368B2 (en) 2002-09-17
JPH10301889A (ja) 1998-11-13
CN100345131C (zh) 2007-10-24
AU7079698A (en) 1998-11-13
CN1148665C (zh) 2004-05-05
EP0927938A4 (en) 2003-02-19

Similar Documents

Publication Publication Date Title
CN1148665C (zh) 数据传送方法和数据传送设备
CN1107287C (zh) 信息处理装置和信息处理方法
CN1053281C (zh) 系统总线外围总线间最佳数据传送用多总线系统总线桥
CN1242330C (zh) 执行并飞“异或”运算的方法和系统
CN1064463C (zh) 在信息处理系统的不同总线结构之间提供准确和完整的通信的方法和设备
CN1008484B (zh) 处理机输入/输出和中断过滤器
CN1910571A (zh) 单芯片协议转换器
CN1713164A (zh) 可自主处理多事务传输要求的dma控制器及数据传输方法
CN1818856A (zh) 具有加速器的数字信号系统及其操作方法
CN1892630A (zh) Dma数据传送装置、半导体集成电路装置及数据传送方法
CN1570907A (zh) 多处理器系统
US20060236001A1 (en) Direct memory access controller
CN1477532A (zh) 控制芯片片内存储装置及其存储方法
CN2681233Y (zh) 调试功能内置型微型计算机
CN1866233A (zh) 信号处理装置，信号处理系统及信号处理方法
CN1519737A (zh) 用于将处理器连接至总线的装置和方法
CN100338593C (zh) 在计算机部件之间设置改进接口的装置
CN1624673A (zh) 数据传输装置
CN103744816B (zh) 通用串行总线设备以及其数据传输方法
CN1284085C (zh) 利用调试卡导出外围设备互连总线数据的装置及方法
US20060248240A1 (en) Multi mode dma controller with transfer packet preprocessor
CN1740964A (zh) 限制指令宽度处理器中增加寄存器寻址空间的系统与方法
CN1306250A (zh) Vxi数字i/o模块模拟isa总线的方法
JPH031264A (ja) マルチプロセッサシステム
CN112788141B (zh) 一种文件下载方法、装置、设备及计算机可读存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20040505

CX01 Expiry of patent term