CN2681233Y - 调试功能内置型微型计算机 - Google Patents
调试功能内置型微型计算机 Download PDFInfo
- Publication number
- CN2681233Y CN2681233Y CNU032394411U CN03239441U CN2681233Y CN 2681233 Y CN2681233 Y CN 2681233Y CN U032394411 U CNU032394411 U CN U032394411U CN 03239441 U CN03239441 U CN 03239441U CN 2681233 Y CN2681233 Y CN 2681233Y
- Authority
- CN
- China
- Prior art keywords
- bus
- output
- debugging
- circuit
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003860 storage Methods 0.000 claims description 14
- 239000002253 acid Substances 0.000 description 31
- 238000007906 compression Methods 0.000 description 27
- 230000006835 compression Effects 0.000 description 27
- 230000006870 function Effects 0.000 description 24
- 238000000034 method Methods 0.000 description 10
- 230000015654 memory Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000013144 data compression Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000005055 memory storage Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 101100218593 Arabidopsis thaliana BDG3 gene Proteins 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
- G06F11/364—Software debugging by tracing the execution of the program tracing values on a bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
本实用新型提供了一种调试功能内置型微型计算机，包括：CPU；总线；总线控制单元，包括信号判定选择电路，CPU通过总线连接至信号判定选择电路；高速缓存装置，通过总线连接至信号判定选择电路；DMA，通过总线连接至信号判定选择电路；存储器装置，连接至信号判定选择电路；外部调试工具；调试单元，其包括设定寄存器，连接至信号判定选择电路；状态生成电路，与信号判定选择电路连接并将其输出端连接至外部调试工具；输出选择电路，连接至设定寄存器；以及MUX，其输入端连接至输出选择电路的输出端。能够在追踪信息的同时输出可判定追踪信息内容的附加信息，使用该附加信息，产生出更容易分析的调试环境。
Description
技术领域
本实用新型涉及一种调试功能内置型微型计算机，特别是具有改善了的总线追踪方法的调试功能内置型微型计算机。
背景技术
从发现程序错误、支持校正作业的目的角度看，调试功能是指在追踪程序、到达指定行时或存取预先设定的地址、数据时，停止执行程序，一边将其通知外部，一边参照并改变当时的存储器的状态或变量的内容。
具有这样调试功能的调试装置(调试工具)以往被称为通路仿真器。图7示出了使用这样的通路仿真器的调试系统方块图。图7的调试系统由用户目标系统50和调试用户目标系统50的调试工具55构成。进一步，用户目标系统50由微型计算机51、存储器52和输入输出控制电路53构成。调试工具55由调试用微型计算机56和监控程序存储器57构成。
在本系统中，当调试时，从用户目标系统50中移去微型计算机51或使其动作变为无效。把调试工具55的探针连接到该部分上代替用户目标系统50上的微型计算机51，使存储在调试工具55上的调试用微型计算机56工作，执行存储在调试工具55上的监控程序存储器57中的监控程序以控制用户程序的执行。
据此，调试用微型计算机56能够执行存储在用户目标系统50上的存储器52中的调试对象程序，调试用微型计算机56能够输出从用户目标系统50上的微型计算机51中不能得到的追踪信息。另外也能追踪处理器总线54信息之外的微型计算机51内部的信息等。
但是，在这种方法中，需要把用户目标系统50上的微型计算机的全部引线连接到调试工具55上，信号线数量的增加使探针变的昂贵，并存在探测动作不稳定等问题，尤其在频率高的微型计算机中问题更多。
图8示出了使用其它调试工具现有例的调试系统。
在此例中，在用户目标系统60上的微型计算机61中，内置有同调试工具68的通信中所必需的串行接口64和译码、执行调试工具68送出的信号的序列发生器65。序列发生器65根据从调试工具68送出的信号，暂时停止执行用户程序，在寄存器67上进行存取，使用总线控制器66访问存储器62或输入/输出控制电路63，进行用户程序的控制。从串行接口64来的信号大多不能直接连接至主计算机69，所以，调试工具68一边把主计算机69的命令变换成微型计算机61能够理解的信号，一边把从微型计算机61来的信号变换到主计算机能够理解的数据形式。
在这种情况下，用户目标系统60上的微型计算机61内置有序列发生器65，序列发生器65在微型计算机61或串行接口64上存取，所以与调试工具68连接的逻辑电路变得复杂，存在芯片面积变大的问题。另外，在发生追加寄存器等的时候，存在只要不变更序列发生器65就不能处理的问题。
图9示出了适用本实用新型的调试系统结构框图。
该调试系统由用户目标系统70、调试系统80和PC主计算机81构成。用户目标系统70由微型计算机71、存储器72和输入/输出控制电路73构成。微型计算机71由处理器内核74和调试单元75构成。处理器内核74通过处理器总线76、78访问存储器72或输入输出控制电路73并执行程序。处理器内核74通过内部调试接口77及内部处理器总线78与调试单元75连接，调试单元75依靠外部调试接口79与调试工具80连接。调试单元75在处理器内核74和调试工具80之间一边变换信号的输出形式一边获得输出时序。
在此，调试系统中包含执行用户程序的正常模式和执行监控程序的调试模式。
在处理器内核发生调试异常时，设置调试模式。在以下条件下发生调试异常：
单步
在用户程序各指令的每一执行中发生调试异常。
指令中断
在即将执行设定地址之前发生调试异常。能够在3个位置之间设定地址。
数据中断
对设定的地址进行读出/写入时，执行读出/写入1～数个指令后，发生调试异常。地址只能在1个位置设定。
软件中断
由于执行BRK指令发生调试异常。调试异常发生时的保存地址为BRK指令的下一个地址。
设置调试模式后，处理器内核通过调试单元执行调试处理子程序。应用调试处理子程序，能够让用户目标程序在任意的地址中断，用单步执行，更能实现存储器或寄存器的读或写、用户程序的终了地址的指定，用户程序开始执行地址的指定等执行控制功能。另外，当处理器内核在调试处理子程序上执行返回指令以返回标准模式时，该处理返回标准模式，跳过返回指令执行的地址，重新开始执行用户程序。
另一方面，在标准模式中，调试系统执行用户程序。此时，能够同时有选择地追踪指令信息、指令地址信息、数据信息、数据地址信息。
采用这种方式，其优点在于：因为用户目标系统70上的微型计算机71上包含了具有调试功能的调试单元75，所以在实现调试功能时，使用户目标系统70和调试工具80相连接的输出信号线的数量(位宽)能够减少。另外，在正常模式，在用户目标系统70上，使微型计算机71工作的同时，追踪信号使其能够进行调试，所以，即使高频也能响应，容易访问存储器72或输入输出装置，能够正确检查工作中的指令或数据。另外，由于有调试单元75，调试工具80的存储器或寄存器的内容没有被用户程序非法破坏，用户所使用的寄存器的内容也没有被调试工具80非法破坏。
但是，由于处理器内核74的CPU的内部处理全部用32位进行，所以用户目标系统70和调试工具80相连接的外部调试接口79输出信号线的数量(位宽)变少后，进行总线追踪时，不易取得充分的实时响应。例如，当外部调试接口79的输出信号线为8位并行时，追踪32位内部总线的内容需要4倍的时间或4倍的传送速度，这是不现实的。
用32位进行CPU的内部处理时，处理器内核74转移到下一动作后，追踪也转移到下一内容，所以产生跟踪结果不能被读取的问题。另外，考虑到它们的传输速度，很难实现输出信号线数量(位宽)的减少。这就变成与希望减少用户目标系统70和调试工具80相连接的输出信号线数量(位宽)的要求相矛盾。
另外，在用CPU进行存储器存取期间，用DMA进行存储器存取有中断时，存在用调试工具80或PC主计算机81不能判定哪个存取是用CPU存取的问题。另外，也不能用调试工具80或PC主计算机81判定被追踪的信息是指令还是数据，这些判定只有依靠用户做出。
实用新型内容
如上所述，在现有的调试功能内置微型计算机中，在用户目标系统上，当既使微型计算机运行又同时追踪信号时，由于对用户目标系统和调试工具相连接的输出信号线数量(位宽)的限制，所以造成不能完全追踪32位命令总线的内容的问题。另外，不可能判定被追踪的信息是指令还是数据，是由DMA进行的还是由CPU进行的，这种判定只有依靠用户作出。
本实用新型使用比较简单的方法解决了这个问题，能够在追踪信息的同时输出可判定追踪信息内容的附加信息，使用该附加信息，产生出更容易分析的调试环境，把实现能够压缩输出信息的调试功能内置型微型机作为本实用新型的课题。
为了解决上述问题，本实用新型提供了一种调试功能内置型微型计算机，包括：CPU；总线；总线控制单元，该总线控制单元包括信号判定选择电路，该CPU通过该总线连接至该信号判定选择电路；高速缓存装置，该高速缓存装置通过该总线连接至该信号判定选择电路；DMA，该DMA通过该总线连接至该信号判定选择电路；存储器装置，该存储器装置连接至该信号判定选择电路；外部调试工具；其特征在于还包括一个调试单元，该调试单元包括：设定寄存器，该设定寄存器连接至该信号判定选择电路；状态生成电路，该状态生成电路与该信号判定选择电路连接并将其输出端连接至该外部调试工具；输出选择电路，该输出选择电路连接至该设定寄存器；以及MUX，该MUX的输入端连接至该输出选择电路的输出端。
为了解决上述问题，本实用新型提供了一种在微型计算机内部内置具有总线追踪功能和总线中断功能的调试单元的调试功能内置型微型计算机，其特征是调试单元在追踪总线时，在追踪总线信息的同时追踪表示信息内容的状态信息。
依此，本实用新型实现了使用状态信息通过调试工具能够容易判断总线信息的内容，实现更易分析的调试环境，使用状态信息压缩数据或地址信息，且当输出信号线具有比指令总线的位宽更少的位宽时，能够实现能有效地读出信息的调试功能内置型微型计算机。
附图说明
图1示出了使用本实用新型的调试功能内置型微型计算机的调试系统结构图；
图2示出了现有的追踪时总线信息的输出方法说明图；
图3示出了本实用新型中压缩正数据时的输出方法说明图；
图4示出了执行图3所示输出方法的输出正数据压缩时的时序图；
图5示出了本实用新型的压缩地址时的输出方法说明图；
图6示了执行图5所示方法的压缩地址并将其输出时的时序图；
图7示出了现有的调试系统的框图；
图8示出了现有的调试系统的框图；以及
图9示出了使用本实用新型的调试系统的框图。
具体实施方式
以下结合附图详细说明有关本实用新型调试功能内置型微型计算机。
图1示出了使用本实用新型的调试功能内置型微型计算机的一个实施例的调试系统主要部分结构图。在图1中，符号1表示CPU，符号2表示BCU(总线控制单元)、符号3表示DBG(调试单元)、符号4表示存储器、符号5表示外部调试工具、符号6表示调试用个人计算机。另外，符号22表示高速缓冲存储器、符号23表示DMA。CPU1、BCU2、DBG3、高速缓冲存储22、DMA23装在微型计算机10芯片的内部。图1的微型计算机10相当于图9的微型计算机71，在CPU1和BCU2中相当于图9的处理器内核74，DBG3相当于图9的调试单元75，存储器4相当于图9的存储器72，外部调试工具5和调试用个人计算机6分别相当于图9的调试工具80和PC主计算机81。尽管图9的输入/输出控制电路73在此省略了，但位于和存储器4并列的位置上。
图1中的调试功能内置型微型计算机包括：CPU；总线；总线控制单元，该总线控制单元包括信号判定选择电路，该CPU通过该总线连接至该信号判定选择电路；高速缓存装置，该高速缓存装置通过该总线连接至该信号判定选择电路；DMA，该DMA通过该总线连接至该信号判定选择电路；存储器装置，该存储器装置连接至该信号判定选择电路；外部调试工具；其特征在于还包括一个调试单元，该调试单元包括：设定寄存器，该设定寄存器连接至该信号判定选择电路；状态生成电路，该状态生成电路与该信号判定选择电路连接并将其输出端连接至该外部调试工具；输出选择电路，该输出选择电路连接至该设定寄存器；以及MUX，该MUX的输入端连接至该输出选择电路的输出端。
CPU1和BCU2通过指令地址总线11、指令总线12、数据地址总线13、数据总线14和读/写信号15、存取量信号16相连接。各总线11～14使用32位位宽传送。BCU2和存储器4之间，通过32位并行数据地址总线17、数据总线18和读/写信号19连接。在此图中用存储器4代表BCU2的连接目的地，但是，除存储器4以外，数据地址总线17、数据总线18通过图中未示出的输入/输出接口连接到周边单元或用户目标系统外的外部存储器上，在将地址和数据传送给它们，并从它们接受数据。另外，BCU2也同高速缓冲22及DMA23交换数据。这些地址或数据由BCU2中的信号判定选择电路21转换并交换。
另外，指令地址总线11、指令总线12、数据地址总线13、数据总线14、数据地址总线16及数据总线17上的信号通过BCU2中的信号判定选择电路21进入BDG3，根据输出选择电路32的指定，使用DBG3内的多路转换器31进行选择，作为8位宽的追踪数据外部输出(DTD；相当于图9的外部调试接口79)36，被传送到外部调试工具5上。输出选择电路32的指定依靠存储在设定寄存器34中的应追踪信号的信息进行。储存在设定寄存器34中的信息，也被送往信号判定选择电路21上。
另外，从BCU2中的信号判定选择电路21来的总线上的信息是指令或是数据、是否是用DMA存取，存取量的大小，是读或是写等判定信号24被送往DBG3内的状态生成电路33。状态生成电路33生成这些信号的状态，并在用追踪数据外部输出36把总线信息向外部输出的同时，将其作为状态35输出到调试工具5上。
由于在总线中传送的信息不包含能够判别是指令或是数据的信息，所以由BCU2内的信号判定选择电路21来判定这种情况。当在再填充/写回高速缓冲存储器22时发生存储器存取时，高速缓冲存储器22把表示命令或数据的信号输入到BCU2内的信号判定选择电路21，使信号判定选择电路21作出判定，把此信息送至状态生成电路33。另外，当来自DMA23的存储器存取发生时，信号判定选择电路21也把其信息送到状态生成电路33。状态生成电路33汇总这些信息并将其作为5位宽状态输出(DST)35输出。
通过该状态输出(DST)35，在调试工具5或调试用个人计算机6侧易于判定追踪数据外部输出36的总线信息的内容，在生成更易分析的调试环境的同时，由于用户不需判定总线信息内容，所以提高了调试的效率。
以往，把总线信息输出到芯片外部的时候，如果输出位数小于总线的位宽，单纯地把总线上的信息分成可被输出的位数组并以其地位输出。换言之，把32位的信息用8位宽输出时，如图2所示，以低位8位[7:0]，其次8位[15:8]、再次8位[23:16]，高位8位[31:24]的顺序输出。
但总线追踪时，在总线上，当下一个信息在总线中流动时，老的信息向外部的输出在此被终止，进行新的信息输出。关于数据信息，当只有数据的低位被输出且输出的数据被终止时，因为不能推测高位的位，所以数据变的不可理解。另外，如果把全数据输出外部后，因为需要更多的循环，妨碍其它信息输出，所以产生了必要信息被终止的问题。
可以注意到的是，在多数情况下，在用户程序中通常只用数据的低位作为数据值。数值为正时，高位大都由“0”填充。为了最好地利用该特征，在数据高位用“0”填充的时候，如图3所示，只有低位位向外部输出，同时并且示出在状态输出35中，高位位用“0”填充。据此，外部调试工具5或在调试用个人用计算机6侧高位位填“0”，能够复原原来的数据。
图4示出了“没有压缩”和“有压缩”情况的时序图。在“没有压缩”的情况下采用图2所示的输出方法，其中，状态输出包括由“开始”和“继续”构成的4个输出时钟脉冲，在“有压缩”的情况下，采用图3所示的输出方法，其中，状态输出包括由“开始”和“压缩0”组成的约2个时钟脉冲输出。
在数据值为负的情况下，用2的余数表示它们，因此数据的高位位大都用“1”填充。为了更好地利用这种特征，在高位位用“1”填充的情况下，只有低位位输出到外部，同时，在状态输出35指示用“1”填充高位位。由此，在外部调试工具5或调试用个人计算机6侧，高位位用“1”填充，以便复原原始数据。
当追踪指令总线时，不进行全“0”或全“1”的压缩工作。
以上叙述了数据值的情况。但是在进行地址追踪时，当下一信息在总线上流动时，老的信息的向外部输出同样在此时终止，且进行新的总线信息输出。关于地址，地址输出在只是低位位已被输出时终止的情况下，接受侧可推测其高位地址等于即将输出的值或是确定为该地址不明。如果高位地址被推测为等于即将输出的值，那么存在着判断错误的情况。如果全部数据将要向外部输出，就需要多个周期，其防碍了其它信息输出，而且产生了必要信息被终止的问题。
在这种场合下，不在诸如外部调试工具5或用于调试的个人计算机6的接收侧推测高位地址，而是在输出信号的DBG3侧只输出其低位地址，而且在状态35指示其高位地址等同于将要送出的地址。据此，在外部调试工具5或用于调试的个人计算机6侧，使用刚刚收到的地址的高位地址，既可恢复正确地址。
在图6示出了“无压缩”情况和“有压缩”情况的时序图。在“无压缩”的情况下，状态输出包括“开始”和“继续”构成的4个时钟脉冲输出，但在“有压缩”的情况下，采用图5所示的输出方法，其中，状态输出包括“开始”和“一致压缩”构成的2个时钟脉冲输出。
采用以上所述各方法后，由于从微型计算机10向外部调试工具5输出信息量减少及输出全数据信息所需的时钟脉冲数减少，所以，减少了半途终止输出的麻烦。另外，其结果是使用相同的输出终端能够把其它信息大量地向外输出。
在此整理示出的状态输出(DSD)35中所含的信息。在状态信息中，包含类别、输出状态、信息量，读/写等信息
1)类别的说明
指令
示出指令的地址信息或数据信息被输出。
数据
示出数据的地址信息或数据信息被输出。
读数据
示出读出的数据信息被输出。
DMA
示出利用DMA的存储器存取的地址信息及数据信息被输出。
2)输出状态的说明
开始
示出开始地址信息或数据信息的输出。
继续
示出继续以开始状态开始的信息输出。
压缩0
示出继续以开始状态开始的信息输出，连续16位的数据的所有位全是“0”
压缩1
示出继续以开始状态开始的信息输出，连续16位的数据的所有位全是“1”
压缩一致
示出继续以开始状态开始的信息输出，连续16位的数据等于即将输出的地址的高16位。
3)信息量的说明
B
示出是字节存取，输出数据信息为字节大小(8位)
H
示出是半字存取，输出的数据信息是半字大小(16位)
W
示出是字存取，输出的数据信息是字大小(32位)
4)读/写的说明
rd
示出是读出存取
wr
示出是写入存取
下面是从状态生成电路33输出的状态输出(DST)35的映射图表。应当理解，上述说明被全部包括在在DST[4:0]的32种输出中。
| DTS[4:0] | 类别 | 输出状态 | 量 | rd/wr |
| 00000 | 读数据 | 开始 | B | rd |
| 00001 | 保留 | |||
| 00010 | 读数据 | 开始 | H | rd |
| 00011 | 保留 | |||
| 00100 | 读数据 | 继续 | - | rd |
| 00101 | 压缩0 | - | - | |
| 00110 | 开始 | W | rd | |
| 00111 | 压缩1 | - | - | |
| 01000 | DMA | 开始 | BH | rd |
| 01001 | wr | |||
| 01010 | rd | |||
| 01011 | wr | |||
| 01100 | 继续 | - | - | |
| 01101 | 压缩一致 | - | - | |
| 01110 | 开始 | W | rd | |
| 01111 | wr | |||
| 10000 | 数据 | 开始 | B | rd |
| 10001 | wr | |||
| 10010 | H | rd | ||
| 10011 | wr | |||
| 10100 | 继续 | - | - | |
| 10101 | 压缩一致 | - | - | |
| 10110 | 开始 | W | rd | |
| 10111 | wr | |||
| 11000 | DMA | 压缩0 | - | - |
| 11001 | 压缩1 | - | - | |
| 11010 | 数据 | 压缩0 | - | - |
| 11011 | 压缩1 | - | - | |
| 11100 | 指令 | 继续 | - | rd |
| 11101 | 压缩一致 | - | - | |
| 11110 | 开始 | W | rd | |
| 11111 | IDLE | - | - | - |
映射表
如上所述，根据本实用新型的具有内置调试功能的计算机的特征在于，当调试单元在追踪总线时，输出被追踪的总线信息和显示被追踪的信息内容的状态信息。
由此，本实用新型实现了一种调试功能内置型计算机，它能利用状态信息通过调试工具容易地判定总线信息的内容，实现容易分析的调试环境，使用状态信息压缩数据或地址信息，并有效地读出信息。
根据本实用新型的调试装置的特征在于：调试单元使用比总线位宽少的输出位宽追踪该总线。
结果，所提供的调试功能内置型微型计算机，即使当使用比总线位宽更少的位宽输出信号线追踪的时候，也能有效读出信息。
本实用新型的特征在于状态信息包括用于信号分类、输出状态、容量、和读/写的信息。
这样，调试功能内置型微型计算机可以通过状态信息将总线信息的内容正确地传到调试工具和调试功能内置型计算机，从而实现了更易分析的调试环境。
根据本实用新型，当状态总线信息为正的数据且高位位全为“0”时，只有数据的低位位和表示此状态的状态信息一起被输出。
这样，使用状态信息能够压缩数据信息，而且即使当使用具有比指令总线位宽更少的位宽的输出信号线追踪的时候，也能有效地读出信息。
根据本实用新型，当被追踪的总线信息为负的数据且高位位全为“1”时，只有数据的低位位和表示此状态的状态信息一起被输出。
这样，使用状态信息可以压缩数据信息，即使当使用其位宽比指令总线更少的输出信号线追踪的时候。也能有效地读出信息。
根据本实用新型，当被追踪的总线信息为地址且高位位全部等于当前地址时，只有低位位和显示此状态的状态信息一起被输出。
据此，可以使用状态信息压缩地址信息，而且即使当使用其位宽比指令总线更少的输出信号线追踪的时候，也能有效地读出信息。
符号说明
1 CPU
2 BCU(总线控制单元)
3 DBG(调试单元)
4 外部存储器
5 外部调试工具
6 调试用个人计算机
11 指令地址总线
12 指令总线
13 数据地址总线
14，18 数据总线
15，19 读/写信号
16 存取量信号
17 地址总线
21 信号判定选择电路
22 高速缓冲存储器
23 DMA
24 判定信号
31 多路转换器
32 输出选择电路
33 状态生成电路
34 设定寄存器
50，60，70 用户目标系统
51，61，71 微型计算机
52，62，72 存储器
53，63，73 输入/输出控制电路
54，76 处理器总线
55，68，80 调试工具
56 调试用微型计算机
57 监控程序存储器
64 串行接口
65 序列发生器
66 总线控制器
67 寄存器
69 主计算机
74 处理器内核
75 调试单元
77 内部调试接口
78 内部处理器总线
79 外部调试接口
81 PC主计算机
Claims (2)
1.一种调试功能内置型微型计算机，包括：
CPU；
总线；
总线控制单元，所述总线控制单元包括信号判定选择电路，所述CPU通过所述总线连接至所述信号判定选择电路；高速缓存装置，所述高速缓存装置通过所述总线连接至所述信号判定选择电路；
DMA，所述DMA通过所述总线连接至所述信号判定选择电路；
存储器装置，所述存储器装置连接至所述信号判定选择电路；
外部调试工具；
其特征在于还包括一个调试单元，所述调试单元包括：
设定寄存器，所述设定寄存器连接至所述信号判定选择电路；
状态生成电路，所述状态生成电路与所述信号判定选择电路连接并将其输出端连接至所述外部调试工具；
输出选择电路，所述输出选择电路连接至所述设定寄存器；以及
MUX，所述MUX的输入端连接至所述输出选择电路的输出端。
2.根据权利要求1所述的调试功能内置型微型计算机，其特征在于所述调试单元使用比总线位宽更少的输出位宽追踪总线。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002063019 | 2002-03-08 | ||
| JP2002063019A JP2003263337A (ja) | 2002-03-08 | 2002-03-08 | デバック機能内蔵型マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN2681233Y true CN2681233Y (zh) | 2005-02-23 |
Family
ID=28034850
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNU032394411U Expired - Fee Related CN2681233Y (zh) | 2002-03-08 | 2003-03-07 | 调试功能内置型微型计算机 |
| CN03107135.XA Pending CN1444141A (zh) | 2002-03-08 | 2003-03-07 | 调试功能内置型微型计算机 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN03107135.XA Pending CN1444141A (zh) | 2002-03-08 | 2003-03-07 | 调试功能内置型微型计算机 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20030191624A1 (zh) |
| JP (1) | JP2003263337A (zh) |
| CN (2) | CN2681233Y (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101539848B (zh) * | 2008-03-19 | 2011-09-21 | 奇景光电股份有限公司 | 控制程序流程的装置及方法 |
| CN114063485A (zh) * | 2020-08-03 | 2022-02-18 | 罗姆股份有限公司 | 电机控制系统 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003296136A (ja) * | 2002-04-04 | 2003-10-17 | Mitsubishi Electric Corp | トレース装置 |
| TW200428171A (en) * | 2003-06-13 | 2004-12-16 | Delta Electronics Inc | Method for controlling single step of the program in programmable logic controller |
| US7149933B2 (en) * | 2003-08-07 | 2006-12-12 | Arm Limited | Data processing system trace bus |
| JP4409349B2 (ja) * | 2004-04-27 | 2010-02-03 | Ｏｋｉセミコンダクタ株式会社 | デバッグ回路およびデバッグ制御方法 |
| US7702964B2 (en) * | 2004-05-11 | 2010-04-20 | Qualcomm Incorporated | Compression of data traces for an integrated circuit with multiple memories |
| US7395454B1 (en) * | 2005-01-04 | 2008-07-01 | Marvell Israel (Misl) Ltd. | Integrated circuit with integrated debugging mechanism for standard interface |
| US7627784B1 (en) * | 2005-04-06 | 2009-12-01 | Altera Corporation | Modular processor debug core connection for programmable chip systems |
| US7555605B2 (en) * | 2006-09-28 | 2009-06-30 | Freescale Semiconductor, Inc. | Data processing system having cache memory debugging support and method therefor |
| JP2010123050A (ja) * | 2008-11-21 | 2010-06-03 | Renesas Technology Corp | 半導体装置 |
| US10120740B2 (en) | 2016-03-22 | 2018-11-06 | Micron Technology, Inc. | Apparatus and methods for debugging on a memory device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3858480A (en) * | 1973-10-26 | 1975-01-07 | Stanley C Hirsch | Stringed instrument |
| US5491793A (en) * | 1992-07-31 | 1996-02-13 | Fujitsu Limited | Debug support in a processor chip |
| KR100255026B1 (ko) * | 1994-12-28 | 2000-05-01 | 디. 크레이그 노룬드 | 마이크로프로세서 및 디버그 시스템 |
| US5845238A (en) * | 1996-06-18 | 1998-12-01 | Apple Computer, Inc. | System and method for using a correspondence table to compress a pronunciation guide |
| JP3583937B2 (ja) * | 1998-12-28 | 2004-11-04 | 富士通株式会社 | 情報処理装置 |
| US6684348B1 (en) * | 1999-10-01 | 2004-01-27 | Hitachi, Ltd. | Circuit for processing trace information |
| US6918065B1 (en) * | 1999-10-01 | 2005-07-12 | Hitachi, Ltd. | Method for compressing and decompressing trace information |
| US6369306B2 (en) * | 2000-01-31 | 2002-04-09 | Emmett H. Chapman | Fret system in stringed musical instruments |
| JP3796111B2 (ja) * | 2000-11-10 | 2006-07-12 | 株式会社ルネサステクノロジ | データプロセッサ |
| US6613969B1 (en) * | 2002-02-13 | 2003-09-02 | Phillip J. Petillo | Fret for stringed instruments |
| JP2003263339A (ja) * | 2002-03-08 | 2003-09-19 | Seiko Epson Corp | デバック機能内蔵型マイクロコンピュータ |
-
2002
- 2002-03-08 JP JP2002063019A patent/JP2003263337A/ja not_active Withdrawn
-
2003
- 2003-03-03 US US10/376,605 patent/US20030191624A1/en not_active Abandoned
- 2003-03-07 CN CNU032394411U patent/CN2681233Y/zh not_active Expired - Fee Related
- 2003-03-07 CN CN03107135.XA patent/CN1444141A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101539848B (zh) * | 2008-03-19 | 2011-09-21 | 奇景光电股份有限公司 | 控制程序流程的装置及方法 |
| CN114063485A (zh) * | 2020-08-03 | 2022-02-18 | 罗姆股份有限公司 | 电机控制系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003263337A (ja) | 2003-09-19 |
| CN1444141A (zh) | 2003-09-24 |
| US20030191624A1 (en) | 2003-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN2681233Y (zh) | 调试功能内置型微型计算机 | |
| CN112256601B (zh) | 数据存取控制方法、嵌入式存储系统及嵌入式设备 | |
| CN1095116C (zh) | 执行两种指令长度代码的处理机及其指令码输入装置 | |
| CN1149806C (zh) | 高性能通信控制器 | |
| CN1292360C (zh) | 一种实现自动读写内部集成电路设备的装置和方法 | |
| CN1121014C (zh) | 具有risc结构的八位微控制器 | |
| CN86100690A (zh) | 处理机输入/输出和中断过滤器 | |
| CN1570907A (zh) | 多处理器系统 | |
| CN100346285C (zh) | 处理器芯片与存储控制系统及方法 | |
| CN1241098C (zh) | 存储系统中检验数据的方法及设备 | |
| CN1947107A (zh) | 用于在存储器间传输数据的装置 | |
| CN1117315C (zh) | 微处理机及多处理机系统 | |
| CN1218227A (zh) | 数据处理系统和微型计算机 | |
| CN2682491Y (zh) | 调试功能内置型微型计算机 | |
| CN1794213A (zh) | 直接存储器存取电路以及使用该电路的盘阵列设备 | |
| US20070293984A1 (en) | Method for command transmission between systems | |
| CN1300395A (zh) | 处理器 | |
| CN1310163C (zh) | 通用串行总线主机控制器 | |
| CN1851678A (zh) | 一种在内存和数字信号处理器之间传送数据的方法 | |
| CN1967515A (zh) | 主机访问接口及其实现方法 | |
| CN1284085C (zh) | 利用调试卡导出外围设备互连总线数据的装置及方法 | |
| CN1294494C (zh) | 检测主机usb接口传输率的方法 | |
| CN1099640C (zh) | 半导体集成电路 | |
| CN1834934A (zh) | 具有负荷控制功能的速度转换装置和信息处理系统 | |
| CN1123010C (zh) | Rom数据确认用电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050223 |