CN1218227A

CN1218227A - 数据处理系统和微型计算机

Info

Publication number: CN1218227A
Application number: CN98123880A
Authority: CN
Inventors: 铃木高明; 高须贺知哉; 长谷川淳
Original assignee: Hitachi Ltd; Hitachi ULSI Systems Co Ltd
Current assignee: Hitachi Ltd; Hitachi Solutions Technology Ltd
Priority date: 1997-11-06
Filing date: 1998-11-06
Publication date: 1999-06-02
Also published as: US6493774B2; KR19990044934A; US6477599B1; EP0917063A3; EP0917063A2; US20010010062A1; TW406229B; US20020133661A1

Abstract

用作传送请求源的输入/输出设备无需经过CPU,就能够将数据传送设置命令输出到总线上,同时无需经过CPU,就能够输出数据传送请求。例如,根据数据传送设置命令,将数据传送控制信息设置到直接存储器访问控制装置中,并启动输入/输出设备与传送地址所标识的存储器之间的DMA传送。当输入/输出设备希望在不注意微型计算机的处理状态下进行数据传送时,该设备能够在其定时内进行数据传送处理,并且允许将输入/输出设备作为主要的基本部件。

Description

数据处理系统和微型计算机

本发明涉及安装有直接存储器访问控制装置的微型计算机、与该微型计算机电气连接的外围设备以及使用该微型计算机的数据处理系统。本发明还涉及能有效应用于企图提供基于多任务的高速处理的计算机系统的技术。

近来，要求提高微型计算机的数据吞吐量。如果增加装载到CPU(中央处理器)中的数据处理量，就很难提高微型计算机数据吞吐量。因此，人们试图将进行数据传送控制的外围组件安装到微型计算机中代替CPU，从而分担CPU上的数据处理。例如，DMAC(直接存储器访问控制器)就是这样一种外围组件。

在安装有DMAC的常规微型计算机中，CPU一开始就设置到DMAC的数据传送所需的控制信息(如传送地址、传送装置的数量、传送模式、传送方向等)。

例如，题目为“计算机配置和设计(最新卷)”(Nikkei BP公司出版，pp.520-521,1996年4月19日)的参考文献，说明了一种直接存储器访问控制器。

然而，根据本发明的发明人所进行的调查，随CPU的数据处理状态或外部数据总线的使用状态而定，CPU一开始就设置到DMAC的数据传送所需的控制信息，有时会需要很长时间。根据以上结论证明：时间花费在数据传送处理上。因此，有时会出现以下情况，即不能在数据传送请求源所需的定时内启动并完成数据传送。由于CPU用于设置数据传送控制信息，因此，此时不能够将该CPU分配到其他处理，从而降低了微型计算机的数据处理性能。这正是降低总体系统性能的因素之一。

本发明的目的在于提供以下微型计算机和数据处理系统，该微型计算机和数据处理系统能够在不增加CPU负担的情况下，设置数据传送控制信息，从而进行直接存储器访问。

本发明的另一目的在于提供以下微型计算机和数据处理系统，该微型计算机和数据处理系统能够立即响应数据传送请求源的请求，从而启动基于直接存储器访问的数据传送。

本发明的又一目的在于提供适合于发起数据传送请求的外围设备。

根据以下说明书的说明以及附图，本发明的上述目的、其他目的以及本发明的新颖特征将会显而易见。

以下将简要说明本申请所公开的典型发明。

当进行数据传送时，用作传送请求源的输入/输出设备(65)无需经过CPU(3)，直接向总线(60)输出数据传送设置命令(DTR)和数据传送请求(TR)，其中数据传送设置命令用于确定传送通道、传送地址、传送设备的数目、传送模式以及传送方向等。根据数据传送设置命令，将数据传送控制信息设置到直接存储器访问控制装置(8,100)，从而在用作数据传送请求源的输入/输出设备与传送地址所确定的存储器之间，启动受直接存储器访问控制的数据传送。因此，当用作数据传送请求源的输入/输出设备希望进行数据传送时，输入/输出设备无需留意微型计算机(1)的处理状态，就能够利用其定时进行数据传送处理，从而允许以输入/输出设备作为主要部件或基本部件的数据传送。此时，由于并不要求CPU初始设置数据传送控制信息，所以并未对CPU增加负载，并且此时可以将CPU分配到其他处理，从而有助于全面提高微型计算机的数据处理性能以及数据处理系统的数据处理性能。

一个数据处理系统包括一台微型计算机(1)，一个存储器(600)，一个输入/输出设备(65)以及至少一条通常与微型计算机、存储器以及输入/输出设备相连的总线(60,61)。该微型计算机包括一个中央处理器(3)，具有众多数据传送通道的直接存储器访问控制装置(8,100)以及总线状态控制器(5)，其中直接存储器访问控制装置根据从中央处理器或经过总线从外部设备提供的数据传送控制信息，进行数据传送控制，而总线状态控制器用于对中央处理器、直接存储器访问控制装置以及输入/输出设备所提供的总线权限请求之间的竞争进行仲裁，并控制总线的总线周期。作为直接存储器访问控制装置的控制数据传送的数据传送源，输入/输出设备获得总线权限，以便完成对直接存储器访问控制装置的数据传送请求(TR)，输入/输出设备将用于控制直接存储器访问控制装置的操作的数据传送设置命令(DTR)输出到总线，此外，输入/输出设备与相应的响应(TDACK)同步，执行将数据输入到总线或从总线输出数据的操作，其中响应(TDACK)是从微型计算机所发出的。直接存储器访问控制装置能够执行第一操作(第一种标准数据传送操作)，以便根据最初由数据传送控制命令设置的数据传送控制信息，进行数据传送控制。

在上述第一操作中，请求数据传送的输入/输出设备，无需经过CPU就能够设置数据传送控制信息，启动数据传送控制。这里，CPU的处理涉及各种意义。考虑到当CPU进行另一处理时，而需要将数据传送控制信息设置到直接存储器访问控制装置，则在另一处理结束之前，必须完成或中断CPU的处理，从而通常需要时间来设置数据传送控制条件。估计到由于并不能测量从传送开始到传送结束的定时，所以即使在构造系统时，也会对性能有所影响。如上所述，由于输入/输出设备无需经过CPU就能够直接设置数据传送控制信息，所以无需关心CPU的处理状态就能够开始数据传送，从而能够提高数据传送处理性能，缩短数据传送处理时间。

在第一操作之后，直接存储器访问控制装置检测到：输入/输出设备与数据传送请求(TR)一起提供的数据传送设置命令(DTR)位于特定的第一状态(MD1,MD0=“0,0”)，从而能够执行第二操作(第一次握手协议传送操作)，以便利用与第一操作相同的数据传送通道，根据起初设置的数据传送控制信息，进行数据传送控制。此时，可以轻而易举地请求无需改变初始化条件的数据传送。

在第一操作或第二操作之后，无需传送数据传送设置命令，直接存储器访问控制装置就装有来自输入/输出设备的数据传送请求(TR)，从而能够执行第三操作(第二次握手协议传送操作)，以便利用与前一数据传送操作相同的数据传送通道，根据起初设置的数据传送控制信息，进行数据传送控制。此时，由于使用前一数据传送通道和数据传送控制信息进行数据传送，所以即使输入/输出设备不能够获得设置以上信息的总线权限，也能够开始数据传送。

此外，在CPU初始化数据传送控制信息之后，直接存储器访问控制装置装有来自输入/输出设备的数据传送请求(TR)，其中输入/输出设备具有数据传送设置命令，从而能够执行第四操作(第二种标准数据传送操作)，以便利用由数据传送设置命令确定的数据传送通道，根据CPU初始化的数据传送控制信息，进行数据传送控制。即使利用CPU的初始化状态，输入/输出设备本身也能够开始数据传送。

在CPU最初设置数据传送控制信息之后，无需传送数据传送设置命令，直接存储器访问控制装置就装有来自输入/输出设备的数据传送请求(TR)，从而能够执行第五操作(第三种标准数据传送操作)，以便利用与前一数据传送操作相同的数据传送通道，根据起初设置的数据传送控制信息，进行数据传送控制。由于即使在该种情况中，也能够使用先前设置的数据传送控制信息，所以输入/输出设备无需获得总线权限，也能够开始数据传送。

直接存储器访问控制装置检测到：输入/输出设备提供的数据传送设置命令位于特定的第二状态(ID1,ID0=“0,0”MD1,MD0=“0,0”以及SZ2,SZ1,SZ0=“1,1,1”)，从而能够强行完成数据传送控制操作。因此，当需要数据传送时，输入/输出设备能够停止已经激活的直接存储访问控制装置的数据传送操作，并请求最高优先级的数据传送。

以下简要说明根据本申请中所公开的典型发明而得到的结果。

在外部输入/输出设备执行数据传送时，无需经过CPU就能够输出数据传送设置命令和数据传送请求，并将数据传送控制信息设置到直接存储器访问控制装置。此后，当用作数据传送请求源的输入/输出设备希望进行数据传送时，输入/输出设备无需识别或注意CPU的处理状态，就能够进行数据传送处理，因此，可以进行输入/输出设备作为主要基本组件的数据传送。

此时，由于无需CPU初始设置数据传送控制信息，所以并未将负载强加到CPU上，此时可以将CPU分配到其他处理，从而可以整体提高微型计算机的数据处理性能和数据传送系统的数据处理性能。

权利要求书特别指出并明确限定了认为是本发明的主题，相信连同附图一起参照本说明书将会更加了解本发明、本发明的目的和特征、本发明的其他目的、特征及其优点，其中附图是：

图1表示根据本发明某一实施方式的数据处理系统的框图；

图2表示根据本发明某一实施方式的微型计算机的框图；

图3为一框图，表示外部I/O的示例；

图4表示说明数据传送设置命令示例的命令格式；

图5为一示意框图，该图表示DMAC、DDT、总线状态控制器、存储器以及外部I/O之间的连接关系；

图6表示以从外部I/O到存储器的数据传送为例时的第一种标准数据传送操作的图；

图7为第一种标准数据传送操作中，从外部I/O到存储器的数据传送的定时图；

图8为第一种标准数据传送操作中，从存储器到外部I/O的数据传送的定时图；

图9表示以从外部I/O到存储器的数据传送为例时的第二种标准数据传送操作的图；

图10为第二种标准数据传送操作中，从外部I/O到存储器的数据传送时的定时图；

图11为第二种标准数据传送操作中，从存储器到外部I/O的数据传送时的定时图；

图12表示以从外部I/O到存储器的数据传送为例时的第三种标准数据传送操作的图；

图13为第三种标准数据传送操作中，从外部I/O到存储器的数据传送时的定时图；

图14为第三种标准数据传送操作中，从存储器到外部I/O的数据传送时的定时图；

图15表示从外部I/O到存储器的数据传送时的第一次握手协议传送操作的图；

图16为第一次握手协议传送操作中，从外部I/O到存储器的数据传送时的定时图；

图17为第一次握手协议传送操作中，从存储器到外部I/O的数据传送时的定时图；

图18表示以从外部I/O到存储器的数据传送为例时的第二次握手协议传送操作的图；

图19为第二次握手协议传送操作中，从外部I/O到存储器的数据传送时的定时图；

图20为第二次握手协议传送操作中，从存储器到外部I/O的数据传送时的定时图；

图21表示以从外部I/O到存储器的数据传送为例时的直接数据传送操作的图；

图22为在直接数据传送操作中，从外部I/O到存储器的数据传送时的定时图；

图23为在直接数据传送操作中，从存储器到外部I/O的数据传送时的定时图；

图24说明数据传送中断操作的图；

图25为说明数据传送中断操作的定时图；以及

图26表示DDT与DMAC之间的连接关系图。

为了易于理解本发明，本文将首先说明用作数据传送请求源的外部输入/输出设备(外部I/O)的概要操作，并大致说明微型计算机和数据处理系统，其中外部输入/输出设备主要将数据传送控制信息设置到DMAC，并请求DMAC进行数据传送。此后，将详细说明它们的功能(基于外部I/O的数据传送设置功能)。

《微型计算机》

图2表示根据本发明某一实施方式的微型计算机。尽管并不特别限制，构造该图所示的微型计算机1，以便将其集成到诸如单晶硅之类的单片半导体基底上的集成电路中。微型计算机1具有一个浮点部件(也称为“FPU”)2。此外，微型计算机1装有一个能够执行整数运算的中央处理器(也称为“CPU”)3。尽管并不特别限制，微型计算机1具有配备有16位固定长度指令集的32位的RISC(精简指令集计算机)体系结构。

图2中的数字4特指地址转换/高速缓冲存储器部件。地址转换/高速缓冲存储器部件4分别具有一个用于指令的指令地址转换缓冲器(也称为“指令TLB”)40和一个数据合一地址转换缓冲器(也称为“合一TLB”)41，从而CPU3能够并行进行指令访问和数据访问。此外，分别设置指令高速缓冲存储器42和数据高速缓冲存储器43。高速缓冲存储器/地址转换缓冲控制器(也称为“高速缓冲存储器TLB控制器”)44整体控制地址转换/高速缓冲存储器部件4。

图2中的数字5为总线状态控制器(总线控制器)，总线控制器经过32位数据总线50和29位地址总线51与地址转换/高速缓冲存储器部件4电气连接。DMAC8经过数据总线54和地址总线55与总线状态控制器5电气连接。

由CPU3或经过DDT100从微型计算机的外部将数据传送控制信息设置到DMAC8。DDT100为桥电路，该电路将微型计算机1的外部设备提供的数据传送控制信息之类的信息，提供给DMAC8。

在微型计算机1中，CPU3和DMAC8构成总线主模块。由外部总线接口电路6实现微型计算机1的外部访问，其中外部总线接口电路6经过64位数据总线51和地址总线53与总线状态控制器5电气连接。外部总线接口电路6还与外部数据总线60和外部地址总线61电气连接。此外，总线状态控制器5将选通脉冲信号RAS、CAS以及写许可信号WE等信号输出到外部设置的存储器。

微型计算机1还具有一个时钟脉冲生成器(也称为“CPG”)70，一个中断控制电路71，一个串行通信接口控制器(SCI1,SCI2)72，一个实时时钟电路73以及一个定时器74，这些组件作为内置外围电路，与16位外围数据总线56和外围地址总线57电器连接。经过总线状态控制器5，CPU3或DMAC8能够访问以上外围电路。此外，由时钟脉冲生成器70输出与系统时钟同步的时钟信号CLK。例如，微型计算机1与系统时钟信号CLK同步，从外部接收或捕获数据。

总线状态控制器5根据CPU3或DMAC8将要访问的电路(与将要访问的地址区相对应)，确定访问数据量、访问时间以及等待状态，总线状态控制器5还控制对外围总线56和57、外部总线60和61的总线访问。此外，总线状态控制器5对高速缓冲存储器TLB控制器44、DMAC8以及外部发起的总线使用请求之间的竞争进行仲裁。总线状态控制器5中包含的数据缓冲器58暂时锁存传送数据，以便调节与内部总线50和51、外围总线56和57以及外部总线60和61相连的电路的运行速度之间的差别。此外，DMAC8在DMAC8的数据传送控制下，将数据缓冲器58中的数据传送到传送目的，而无需捕获数据缓冲器58中锁存的数据。因此，完成了数据传送，从而避免了DMAC8与数据缓冲器58之间不必要的数据传送。

当CPU3取指令时，CPU3将指令地址输出到32位指令地址总线30，并取出输出到指令数据总线31的指令。此外，CPU3将数据地址输出到32位数据地址总线32，经过32位数据总线33读取(装入)数据，并经过32位数据总线34写入(存储)数据。指令地址和数据地址均为逻辑地址。

尽管并不特别限制，FPU2并不具备用于访问数据高速缓冲存储器43等存储器的存储器寻址能力。CPU3代替FPU2完成用于访问数据的寻址操作。这是由于为了有效利用芯片面积，而省略了FPU2的存储器地址电路。经过32位数据总线33和32位数据总线35将数据装入FPU2，而经过64位数据总线36存储来自FPU2的数据。利用64位数据总线36中的低32位，完成从FPU2到CPU3的数据传送。

CPU3不仅取出FPU2的数据，而且取出包括FPU2的浮点指令在内的所有指令。CPU3经过32位数据总线34，将CPU3取出的浮点指令提供给FPU2。

尽管并不特别限制，微型计算机1处理32位虚拟地址定义的虚拟地址空间以及29位物理地址定义的物理地址空间。将虚拟地址转换为物理地址的地址转换信息包括一个虚拟页号以及一个与该虚拟页号相对应的物理页号。在微型计算机1的外部存储器(未示出)中形成一个地址转换表。对于外部存储器(图中未示出)内提供的地址转换表中的地址转换信息，在指令TLB40和合一TLB41中存储最近使用的地址转换信息。它的控制例如是由微型计算机1的操作系统进行的。

以最多64个表目的形式，在数据合一TLB41中存储有关数据和指令的地址转换信息。合一TLB41关联检索与CPU3输出到数据地址总线32的虚拟地址的虚拟页号相对应的物理页号，以便根据地址转换信息取出数据，合一TLB41还将虚拟地址转换为物理地址。

以最多4个表目的形式，在用于指令的指令TLB40中存储指令专用地址转换信息。具体而言，指令TLB40保存的表目被定义为有关合一TLB41保存的指令地址的某些地址转换信息。即，当根据关联检索发现在指令TLB40中没有想要的地址转换信息时，就由合一TLB41向指令TLB40提供以上地址转换信息。指令TLB40关联检索与CPU3输出到指令地址总线30的虚拟地址的虚拟页号相对应的物理页号，以便根据地址转换信息取出指令。当检索结果中存在(TLB命中)想要的地址转换信息时，就利用想要的地址转换信息，将相应的虚拟地址转换为物理地址。当检索结果中并不存在(TLB遗漏)想要的地址转换信息时，高速缓冲存储器TLB控制从合一TLB41中获取想要的地址转换信息的操作。

数据高速缓冲存储器43在取数据时接收合一TLB41转换的物理地址，并根据该物理地址进行与高速缓冲表目有关的检索。如果发现检索结果为读命中，就经过与该命中有关的高速缓冲线，将与以上物理地址相对应的数据输出到数据总线33或35。如果发现检索结果为读遗漏，就经过经过总线控制器5，从外部存储器(未示出)中读出与某条高速缓冲线相对应的数据(包括与本遗漏有关的数据)，以便填充高速缓冲存储器。从而将与高速缓冲存储器遗漏有关的数据读到总线33或35。如果发现检索结果为写命中，此时，如果高速缓冲存储器的操作模式为回拷(copyback)并且设置了对应表目的页面重写标志位，就将该数据写入命中表目。根据设置状态中的页面重写标志位，发现外部存储器中数据的失配状态。当通过高速缓冲存储器填充操作清除高速缓冲存储器中相应页面重写高速缓冲表目时，将数据回写到外部存储器。在直写模式中，将数据写入命中表目，同时也将数据写入外部存储器。如果发现检索结果为写遗漏，则在回写模式中进行高速缓冲存储器填充，设置页面重写标志位以更新标记地址，随后将数据写入受到高速缓冲存储器填充的高速缓冲线。在直写模式中，只将数据写入外部存储器。

指令高速缓冲存储器42在取指令时接收指令TLB40转换的物理地址，并根据该物理地址关联检索高速缓冲表目。如果发现检索结果为读命中，就经过与该命中有关的高速缓冲线，将与以上物理地址相对应的指令输出到指令数据总线31。如果发现检索结果为读遗漏，就经过总线控制器5，从外部存储器(未示出)中读出与某条高速缓冲线相对应的数据(包括与本遗漏有关的指令)，以便填充高速缓冲存储器。因此，经过指令数据总线31，向CPU 3提供与以上遗漏有关的指令。

指令TLB40、合一TLB41以及高速缓冲存储器TLB控制器44构成存储器管理部件。存储器管理部件能够设置访问虚拟地址空间的权限，并采用特权模式和用户模式保护存储器。例如，地址转换信息具有各虚拟地址页号的保护键数据。保护键为2位数据，通过以编码方式表示页访问权限得到该数据。可以设置以下任何访问权限：以特权模式读，以特权模式读写，以特权模式和用户模式读，以及以特权模式和用户模式读写。当实际访问类型侵犯了保护键数据设置的访问权限时，产生TLB保护侵犯例外。当发生TLB保护侵犯例外时，就利用例外处理解决以上保护侵犯，此后执行例外处理返回的指令，以便重新执行已经中断的标准处理指令。

《数据处理系统》

图1表示数据处理系统以及DMAC8的整体配置的示例。在图1中，外围数据总线56和外围地址总线57通常称为“外围总线”，地址总线50和数据总线51通常称为“内部总线”，而外部数据总线60和外部地址总线61通常称为“外部总线”。此外，数字70到数字74所标识的电路通常称为内置外围组件(内置外围电路)。

尽管并不特别限制，作为外部外围电路，通常将存储程序、常数等数据的外部ROM(只读存储器)62、用作主存储器等的外部RAM(随机存取存储器)63、存储器映射I/O(输入/输出)64、以及外部输入/输出设备(相当于具有确认功能的外部I/O)与外部总线60和61相连，其中外部输入/输出设备具有存储区，该存储区消除了诸如在FIFO(先进先出)缓冲器中从外部确定或指定各地址的需要。作为DMAC8单寻址模式中的数据传送请求源，外部I/O 65为一个完成数据输入或数据输出的设备。外部I/O 65作为诸如通信I/O、协议控制I/O之类的半导体设备。外部I/O 65具有获取总线权限以及将数据传送设置命令输出到外部总线60的功能，外部I/O 65还经过DDT100将数据传送控制信息初始设置到DMAC8。此外，外部I/O 65还具有请求DMAC8传送数据的功能。

DMAC8总共具有四条数据传送通道(数据传送通道0到数据传送通道3)，例如包括n=0,1,2，和3,DMAC8包括一个源地址寄存器组件90、一个目的地址寄存器组件91、一个传送计数寄存器组件92以及一个通道控制寄存器组件CHCRn，其中源地址寄存器组件90包括源地址寄存器SARn，在SARn中设置每个数据传送通道的传送源地址，目的地址寄存器组件91包括目的地址寄存器DARn，在DARn中设置每个数据传送通道的传送目的地址，传送计数寄存器组件92包括传送计数寄存器TCRn,TCRn计算传送数据的次数，在CHCRn中设置每个数据传送通道将的数据传送控制状态等状态。数据传送通道为一个功能部件，该部件处理存储设备之间的数据传送、存储设备与外围电路之间的数据传送以及外围电路之间的数据传送。此外还提供一个各数据传送通道共用的操作寄存器DMAOR。

通常各寄存器SARn、DARn、TCRn、CHCRn以及DMAOR与总线80相连。总线80与总线接口电路81电气连接。总线接口电路81经过数据总线54与内部总线51电气连接，经过地址总线55与总线状态控制器5连接。数据总线54与内部总线51电气连接，以便简化相同附图中的说明，而如上述图2所述，数据总线54经过总线状态控制器5与内部总线51电气连接。

数据总线54用于读/写操作，以便允许CPU3将数据传送控制信息初始设置到寄存器SARn、DARn、TCRn、CHCRn以及DMAOR，并且确认其设置内容。CPU3经过地址转换/高速缓冲存储区部件4完成读/写操作。经过内部总线51和数据总线54，提供用于选择以上所述各寄存器的信号。

经过DDT100，从微型计算机1的外部也能够将数据传送控制信息设置到寄存器SARn、DARn、TCRn以及CHCRn。在图1所示的示例中，用于设置的主要部件相当于外部I/O 65。外部I/O 65允许总线控制器5申明总线使用请求信号DSREQ，从而总线控制器5认定总线使用许可信号BAVL，以便获得总线权限。此后，外部I/O 65将数据传送设置命令DTR输出到外部总线60。向DDT100提供数据传送设置命令DTR，以便经过DDT控制电路和DDT缓冲器，将包括在数据传送设置命令DTR中的信息，提供给寄存器SARn、DARn、TCRn以及CHCRn作为数据传送控制信息。

使用地址总线55，允许DMAC8在执行数据传送操作时通过总线状态控制器5，将访问地址信号提供给内置外围电路和外部外围电路。总线接口电路81在DMAC8的数据传送控制下，向总线状态控制器5提供读写操作指令。总线状态控制器5根据总线接口电路81发出的指令，确定可能的写允许信号WE。

DMAC8具有一个次数控制电路82，一个寄存器控制电路83，启动控制电路84以及一个请求优先权控制电路85，这些控制电路利用数据传送通道控制数据传送。当从微型计算机1内部或外部做出数据传送请求时，请求优先权控制电路85就参照通道控制寄存器CHCRn的通道允许位等，根据数据传送请求确定将要启动(激活)的数据传送通道能否工作。此外，当数据传送请求互相竞争时，请求优先权控制电路85就根据预定的优先权确定将要启动的数据传送通道。当请求优先权控制电路85确定某通道响应相应的数据传送请求时，请求优先权控制电路85就向启动控制电路84提供有关数据传送通道的信息。启动控制电路84首先允许总线状态控制器5申明一个总线权限请求信号BREQ，以便要求总线权限。当总线状态控制器5认定了总线权限应答信号BACK时，DMAC8就获得了总线权限。此外，启动控制电路84允许寄存器控制电路83控制源寄存器SARn以及目的寄存器DARn的输出操作等，启动控制电路84还使总线接口电路81控制地址输出操作等。因此，DMAC8经过总线状态控制器5完成与数据传送请求相对应的数据传送控制。总线状态控制器5根据与DMAC8提供的地址信号的地址区相对应的存储周期数，启动总线周期。

尽管并不特别限制，可以利用定时器(TMU)74输出的输入捕获中断信号TIC、串行通信接口控制器输出SCI1输出的发送数据空中断传送请求信号SCI1E、串行通信接口控制器SCI1输出的接收数据满中断传送请求信号SCI1F、串行通信接口控制器SCI2输出的发送数据空中断传送请求信号SCI2E、以及串行通信接口控制器输出SCI2的输出的接收数据满中断传送请求信号SCI2F，给出微型计算机1的内置外围电路的数据传送请求。

首先由传送请求信号DREQ0和DREQ1给出从微型计算机1的外部做出的对DMAC8的数据传送请求(外部请求)。尽管并不特别限制，只有数据传送通道0和数据传送通道1使外部请求有效。当接受了基于传送请求信号DREQ0和DREQ1的传送请求时，就向各传送请求源回送传送确认信号DRAK0和DRAK1。根据传送完成信号DACK0和DACK1，向传送请求源回送与传送请求信号DREQ0和DREQ1相对应的数据传送操作完成。

其次，外部I/O 65可以通过传送请求信号TR和数据传送控制设置命令DTR，产生外部请求。经过专用信号线101，将传送请求信号TR提供给DDT100。此时，根据外部I/O 65与传送请求信号TR一起输出的信号以及数据传送设置命令DTR的内容，确定将要启动的数据传送通道，而由DDT控制电路102完成其控制。DDT控制电路102中的标号200代表一个缓冲器，该缓冲器用于保存数据传送设置命令DTR。缓冲器一直保存先前提供的数据传送设置命令DTR，直至提供了下一个新的数据传送设置命令DTR。标号201代表一个译码器，该译码器对缓冲器200中保存的数据传送设置命令DTR中的特定位进行译码。例如，代表数据传送设置命令DTR中数据传送通道的二进制位就是特定位。由于在缓冲器200中保存数据传送设置命令DTR，所以当确定第三种标准数据传送操作(将参照图12至图14予以说明)时，通过参照缓冲器200中保存的数据传送设置命令DTR就能够确定将要启动的数据传送通道。例如，译码器201通过对缓冲器200中保存的数据传送设置命令DTR的某位(相当于指定数据传送通道的二进制位)进行译码，就能够确定需要在第三种标准数据传送操作中启动的数据传送通道。如果不提供缓冲器200，就采用DDT缓冲器103代替缓冲器200。即，由于在DDT缓冲器103保存数据传送设置命令DTR(将参照图5予以说明)，所以采用DDT缓冲器103代替缓冲器200。

《利用外部I/O实现数据传送设置功能》

图3表示外部I/O 65的示例。尽管并不特别限制，外部I/O 65具有一个FIFO数据缓冲器120，一个命令输出缓冲器121，一个控制器122，一个命令ROM123，和一个处理器124。处理器124具有不受任何限制的诸如通信控制功能、图象处理功能、语音处理功能等功能。经过FIFO数据缓冲器120，完成从总线60到处理器124的数据输入以及从处理器124到总线60的数据输出。控制器122总体控制外部I/O 65。命令ROM123预先保存数据传送设置命令DTR。控制器122获得对命令ROM123的访问，以将预定的数据传送设置命令DTR内部传送到命令缓冲器121，从而在控制器122指定或确定的定时内，将命令缓冲器121中的数据传送设置命令DTR输出到外部数据总线60。

控制器122输出图中典型表示的总线使用请求信号DBREQ以及传送请求信号TR，输入总线使用许可信号BAVL、数据选通脉冲信号TDACK以及通道标识信号ID。将信号DBREQ、TR、BAVL以及TDACK设置为低允许信号。顺便说一下，图中省略了与处理器124的功能相对应的其他接口信号。

在DMAC8的数据传送控制下，外部I/O 65充当单一寻址模式中的数据传送源设备或数据传送目的设备，其中在单一寻址模式中无需根据地址信号进行寻址。数据选通脉冲信号TDACK被认为是由DMAC8提供的指定或确定定时的信号，在单一寻址模式中，利用该信号完成外部I/O 65的数据输入操作或数据输出操作。不用说作为DMAC8的数据传送请求源的外部I/O 65，其本身能够判断外部I/O 65是执行数据输入操作还是执行数据输出操作。通道标识信号ID为一个允许DMAC8通过其执行数据传送控制的数据传送通道的标识的信号。

图4表示数据传送设置命令DTR的示例。尽管并不特别限制，数据传送设置命令被设置为64位，并具有下一格式，即各位分别保存传送长度数据SZ2到SZ0，读/写数据(指示读或写的数据)RW，数据传送请求通道数据ID1和ID0，数据传送请求模式数据MD1和MD0，数据传送次数数据CT7到CT0，以及数据传送地址A31到A0。尽管并不特别限制，在本实施方式中数据传送设置命令为64位，并且与外部数据总线60的总线尺寸相同。因此，经过一次数据传送就可以从外部I/O向微型计算机提供命令，从而可以加快数据传送操作。当然，将数据传送设置命令DTR划分为许多部分，从而可以根据时基向微型计算机顺序提供各部分。

在传送长度数据SZ2到SZ0中，“000”表示一个字节(8位)，“001”表示一个字(16位)，“010”表示一个长字(32位)，“011”表示一个双字(64位)，“100”表示32字节，而“111”表示“缺乏”。其他设置为未定义。在读/写数据RW中，“0”表示从存储器读，“1”表示写入存储器。

数据传送请求通道数据ID1和ID0表示相对于数据传送通道0、1、2、3的数据传送请求，其中“00”代表数据传送通道0,“01”代表数据传送通道1,“10”代表数据传送通道2,“11”代表数据传送通道3。

MD1和MD0为标识DMAC8的传送操作模式的数据。“00”表示使用数据总线的握手协议，“01”表示边界检测，“10”表示电平检测，“11”表示周期挪用。顺便说一下，由外部I/O 65所需的DMAC8的操作模式并不能仅仅根据数据传送设置命令来确定。根据以下说明，操作模式的确定还涉及诸如传送请求信号TR之类的信号的状态。

图5表示图1所示的数据处理系统中所使用的DMAC8、DDT100、总线状态控制器5通常称为存储器600的外部ROM62与RAM63、以及外部I/O 65之间的详细关系。为了有助于理解该图，图中省略了在微型计算机1内设置的总线52、53以及外部总线接口电路6。尽管好象DDT100和总线控制器5与外部总线60、61直接接口，应该理解的是，实际上仍然保持图1所示的连接关系。

DMAC8的操作寄存器DMAOR具有一个控制位DDTM，由CPU3初始设置控制位DDTM。控制位DDTM表示是否允许使用DDT100的数据传送控制，即是否允许从外部I/O 65完成数据传送控制信息的主要设置等。经过控制信号ddtmod，将控制位DDTM的值提供给总线控制器5和DDT100。因此，当允许使用DDT100的数据传送控制时，响应基于信号DBREQ的总线使用请求，使DDT100成为可操作的，并且总线控制器5能够输出总线使用许可信号BAVL以及数据选通脉冲信号TDACK。在认定总线使用许可信号BAVL之后，总线控制器5允许DDT100认定信号bavl。因此，DDT100能够判断外部I/O 65已经获得总线权限。

DDT100内的DDT缓冲器103输入并保存数据传送设置命令DTR。DDT控制器102根据提供的数据传送设置命令DTR的内容以及传送请求信号TR的状态等，控制将数据传送控制信息设置到DMAC8以及DMA传送操作的启动。当需要将数据传送控制信息设置到寄存器SARn、DARn、CHCRn时，确定由数据传送设置命令DTR内包括的数据传送请求通道数据ID1和ID0指定的数据传送通道，并根据命令格式将命令格式内有关命令的信息段提供给相应的寄存器SARn、DARn、CHCRn。利用各数据传送通道的请求信号DDTREQ0到DDTREQ3，完成启动数据传送操作的请求。

在执行数据传送控制时，DMAC8输出标识需要激活的数据传送通道的数据id，以及通知单一寻址模式中的数据传送源启动数据传送的选通脉冲信号tdack。经过总线控制器5，将信号id和tdack看作控制信号ID和TDACK，并提供给外部I/O 65。

尽管参照图5说明了将数据传送控制信息设置到有关寄存器，但是参照图26进行进一步说明，以便有助于理解。

在图26中，利用相同符号表示与图5所示部件相同的部件。译码器300对总线60提供的数据传送设置命令DTR内的数据传送请求通道数据ID1和ID0进行译码。对于各数据传送通道(相当于数据传送通道0到数据传送通道3)，定义设置有传送源地址的源地址寄存器SAR、设置有传送目的地址的目的地址寄存器DAR、对所完成的传送次数进行计数的传送计数寄存器TCR、以及设置有各数据传送通道的数据传送控制状态的通道控制寄存器CHCR。因此，译码器300对数据传送请求通道数据ID1和ID0进行译码，以便检测需要设置的数据传送通道，从而可以根据有关寄存器组(SARn、DARn、TCRn和CHCRn)，定义相应的寄存器(SAR、DAR、TCR和CHCR)。即，DDT控制电路102根据译码器300的译码结果检测数据传送通道，并根据有关寄存器组(SARn、DARn、TCRn和CHCRn)，选择(指定)与所检测的数据传送通道相对应的有关寄存器。分别经过选择电路302、303、304和305，将DDT缓冲器103中保存的有关数据提供并设置到所选择的有关寄存器。例如，经过选择电路302或303，将数据传送设置命令DTR中的地址数据A0到A31提供并设置到源地址寄存器SAR或目的地址寄存器DAR。此外，经过选择电路304，将数据传送设置命令DTR中的数据传送次数数据CT7到CT0提供并设置到传送计数寄存器TCR。另外，经过选择电路305，将数据传送设置命令DTR中指定传送操作模式的数据MD1和MD0、以及数据传送设置命令DTR中长度数据SZ2、SZ1、SZ0等提供并设置到通道控制寄存器CHCR。

另一方面，CPU3按照以下方式选择并设置有关寄存器：由于已经将CPU3的地址空间映射到各寄存器，所以译码器301对CPU3经过地址转换部件4而提供给内部地址总线51的地址信号进行译码，从而从有关寄存器组(SARn、DARn、TCRn和CHCRn)中选择需要设置的寄存器。此外，经过选择电路302、303、304和305，将CPU3输出到数据总线50的有关设置数据分别提供并设置到所选寄存器。

根据控制位DDTM的值，确定有关选择电路301、302、303和304是将DDT100输出的数据提供给寄存器组，还是将内部总线50上的数据提供给寄存器组。尽管并不特别限制，当接通微型计算机的电源时，将控制位DDTM初始设置为这样一个值使得内部总线50与上述寄存器相连。

顺便说一下，为了简化图26中的说明，省略了总线80和总线接口电路81。应该理解的是，在图26中的选择电路和内部总线50之间设置总线80和总线接口电路81。应该理解的是，寄存器控制电路83装备有译码器301。

以下说明外部I/O 65用作数据传送请求源时的数据传送协议。尽管并不特别限制，数据传送协议包括第一种标准数据传送操作，第二种标准数据传送操作，第三种标准数据传送操作，第一握手协议传送操作，第二握手协议传送操作，直接数据传送操作和数据传送中断操作。

尽管并不特别限制，DDT(要求数据传送)控制电路102确定是否指定了任何数据传送协议。

可以从下述说明中理解，利用数据传送设置命令指定的控制信息(如传送源地址或传送目的地址等)和数据传送通道，完成第一种标准数据传送操作。利用CPU指定的控制信息和数据传送设置命令指定的数据传送通道，完成第二种标准数据传送操作。此外，利用前一传送操作中使用的控制信息和数据传送通道，完成第三种标准数据传送操作。

根据特定数据传送设置命令(关于总线的信息)以及传送请求信号，启动第一握手协议传送操作，而根据传送请求信号(表示总线上缺乏信息)，启动第二握手协议传送操作。

图6表示以从外部I/O到存储器的数据传送为例时的第一种标准数据传送操作。图6所示的表示形式与图5所示的表示形式相同。在图6中，DMA寄存器800为寄存器SARn、DARn、TCRn、CHCRn以及DMAOR的通用术语。DMA控制器801为启动控制电路84和请求优先权控制电路85的通用术语。图7为第一种标准数据传送操作中，从外部I/O到存储器的数据传送时的定时图。图8为第一种标准数据传送操作中，从存储器到外部I/O的数据传送时的定时图。

以下为第一种标准数据传送操作：外部I/O 65获得总线权限，将传送设置命令DTR输出到总线60，并经过专用信号线101将传送请求信号TR提供给DDT100。从而，DDT100根据传送设置命令DTR的内容，将数据传送控制信息初始设置到DMA寄存器800，并命令DMA控制器801开始数据传送。作为应答，DMAC8以单一寻址方式执行数据传送控制操作，从而外部I/O 65如同数据传送请求源一样，将数据输出到传送目的，或从传送源存储器600输入数据。

以下具体说明，当需要启动DMA传送时，外部I/O 65根据总线权限请求信号DBREQ，首先请求总线控制器5赋予总线权限。认定总线使用许可信号BAVL，从而外部I/O 65获得总线权限。外部I/O 65在自从认定总线使用许可信号BAVL之后的两个时钟信号CLK(与系统的运行参考时钟信号相对应)周期后，认定传送请求信号TR，并将数据传送设置命令DTR输出到外部数据总线60。DDT100响应与信号BAVL的认定同步认定的信号bavl，分辨给传送请求信号TR提供数据传送设置命令DTR。将数据传送设置命令DTR提供给DDT缓冲器103和DDT控制器102。尽管并不特别限制，第一种标准数据传送操作仅用于数据传送通道0。DDT控制器102判定数据传送设置命令DTR的ID1和ID0是否指示数据传送通道0上的传送请求。如果发现答案为是，则DDT控制器102根据数据传送设置命令DTR的内容，将数据传送控制信息初始设置到与数据传送通道0有关的DMA寄存器800，并根据数据传送通道0的数据传送操作的启动请求，使通道变为能够启动数据传送的状态。在完成初始设置之后，DDT控制器102响应请求信号DDTREQ0，命令DMA控制器801启动数据通道0的数据传送操作。因此，DMAC8根据初始设置，启动单一寻址模式中的数据传送控制。即，与各地址信号一起输出数据选通脉冲信号TDACK。与以上操作同步，作为数据传送请求源的外部I/O 65从图7所示的时刻ti开始执行数据输出操作，而从图8所示的时刻tj开始执行数据输入操作。当将外部I/O 65看作图6和图7所示的数据传送源时，并不需要从总线控制器5输出通道标识信息ID。然而，如图8所示，当将外部I/O65看作数据传送目的时，仅当通道标识信息ID为“00”时，才从存储器600捕获数据，通道标识信息ID为“00”表示数据传送通道0。在图7和图8中，将DRAM(动态随机存取存储器)或同步DRAM看作存储器600,RA表示行地址，CA表示列地址，BA表示对其相应RAS、CAS以及WE的选通脉冲信号为有效的存储体执行选择，WT表示此时选通脉冲信号WE所指定的操作为写操作，而RD表示该操作为读操作。此外，与时钟信号CLK同步输出或输入数据D0、D1、D2、D3等数据。

用作数据传送请求源的外部I/O 65希望根据第一种标准数据传送操作完成数据传送，外部I/O 65无需记录微型计算机1的处理状态，就能够利用其本身的定时进行数据传送处理，从而允许外部I/O 65作为主要部件或基本部件的数据传送。由于CPU3无需初始设置数据传送控制信息，所以不会对CPU3增加任何负载，此时可以将CPU3分配到其他处理，从而可以整体提高微型计算机1的数据处理性能和数据处理系统的数据处理性能。

图9表示以从外部I/O到存储器的数据传送为例时的第二种标准数据传送操作。图10为第二种标准数据传送操作中，从外部I/O到存储器的数据传送时的定时图。图11为第二种标准数据传送操作中，从存储器到外部I/O的数据传送时的定时图。

以下为第二种标准数据传送操作：CPU3将数据传送控制信息初始设置到DMA寄存器800。此后，从外部I/O 65提供数据传送请求TR和数据传送设置命令DTR，从而CPU3利用数据传送设置命令确定的数据传送通道，完成基于CPU3所初始设置的数据传送控制信息的数据传送控制。尽管并不特别限制，第二种标准数据传送操作对数据传送通道1到数据传送通道3都是有效的。

以下具体说明，在CPU3初始化DMA寄存器800之后，当需要启动DMA传送时，外部I/O 65借助总线权限请求信号DBREQ，首先请求总线控制器5发布总线权限。认定总线使用许可信号BAVL，从而外部I/O 65获得总线权限。外部I/O 65在自从认定总线使用许可信号BAVL之后的两个时钟信号CLK(与系统的运行参考时钟信号相对应)周期后，认定传送请求信号TR，并将数据传送设置命令DTR输出到外部数据总线60。DDT100响应与信号认定BAVL同步认定的信号bavl，分辨给传送请求信号TR提供数据传送设置命令DTR。将数据传送设置命令DTR提供给DDT缓冲器103和DDT控制器102。尽管并不特别限制，第二种标准数据传送操作仅用于数据传送通道1到数据传送通道3。DDT控制器102确定数据传送设置命令DTR的ID1和ID0(ID)是否指示数据传送通道1到数据传送通道3上的传送请求。如果发现答案为是，则根据数据传送设置命令DTR的内容，DDT控制器102不必改变DMA寄存器800的设置，DDT控制器102响应与数据IDI和ID0所指定的数据传送通道相对应的请求信号DDTREQ1到DDTREQ3中的某个请求信号，命令DMA控制器801启动数据传送操作。因此，DMAC8根据已经由CPU3初始设置的数据传送控制信息，启动数据传送控制。因此，从总线控制器5输出数据选通脉冲信号TDACK以及各地址信号。与以上操作同步，作为数据传送请求源的外部I/O 65从图10所示的时刻ti开始执行数据输出操作，而从图11所示的时刻tj开始执行数据输入操作。对总线控制器5输出的通道标识信息ID的使用与图8所示的情况相同。

根据第二种标准数据传送操作，即使使用CPU3初始设置的状态，外部I/O 65本身也能启动数据传送。

图12表示以从外部I/O到存储器的数据传送为例时的第三种标准数据传送操作。图13为第三种标准数据传送操作中，从外部I/O到存储器的数据传送时的定时图。图14为第三种标准数据传送操作中，从存储器到外部I/O的数据传送时的定时图。

以下为第三种标准数据传送操作：在CPU3将数据传送控制信息初始设置到DMA寄存器800之后，或者在第二种标准数据传送操作之后，从外部I/O 65提供不带有数据传送设置命令DTR的数据传送请求TR，从而通过利用与前一数据传送操作相同的数据传送通道，完成与初始设置数据传送控制信息相对应的新的数据传送控制。尽管并不特别限制，第三种标准数据传送操作对数据传送通道1到数据传送通道3都是有效的。

以下具体说明，在CPU3初始化DMA寄存器800之后或者在第二种标准数据传送操作之后，当需要启动DMA传送时，外部I/O 65认定传送请求信号TR，而无需作出总线权限请求。此时，并不将数据传送设置命令DTR输出到外部数据总线60。当DDT100识别出传送请求信号TR位于认定状态而未认定信号bavl时，DDT控制器102根据请求信号DDTREQ1到DDTREQ3中的某个请求信号，命令DMA控制器801启动数据传送操作，以便使用与前一数据传送操作相同的数据传送通道。因此，DMAC8根据已经由CPU3初始设置的条件，启动单一寻址模式中的数据传送控制。因此，总线控制器5输出数据选通脉冲信号TDACK以及各地址信号。与以上操作同步，作为数据传送请求源的外部I/O 65从图13所示的时刻ti开始执行数据输出操作，而从图14所示的时刻tj开始执行数据输入操作。对总线控制器5输出的通道标识信息ID的使用与图8所示的情况相同。

根据第三种标准数据传送操作，在CPU3初始数据传送控制信息之后，外部I/O 65无需获得总线权限就能启动数据传送。

图15表示以从外部I/O到存储器的数据传送为例时的第一次握手协议传送操作。图16为第一次握手协议传送操作中，从外部I/O到存储器的数据传送时的定时图。图17为第一次握手协议传送操作中，从存储器到外部I/O的数据传送时的定时图。

第一次握手协议传送操作为一个用于在第一种标准数据传送操作之后继续进行DMA传送的操作。在首先完成第一种标准数据传送操作之后，如果与数据传送请求TR一起从外部I/O 65提供的数据传送设置命令位于特定的第一状态，即MD1,MD0=“0,0”，就利用与初始第一种标准数据传送操作相同的数据传送通道，完成与初始第一种标准数据传送操作中初始设置的数据传送控制信息相对应的数据传送控制。

以下具体说明，在利用数据传送通道0标指定MD1,MD0=“1,0”或“1,1”并在此状态中完成第一种标准数据传送操作之后，当希望启动DMA传送时，外部I/O 65首先利用总线优先权请求信号DBREQ，请求总线控制器5发布一个总线权限。认定总线使用许可信号BAVL，以便外部I/O 65获得总线权限。外部I/O 65在自从认定总线使用许可信号BAVL以来的两个时钟信号CLK(与系统的运行参考时钟信号相对应)周期后，认定传送请求信号TR，并以MD1,MD0=“0,0”的方式，将数据传送设置命令DTR输出到外部数据总线60。DDT100响应与认定信号BAVL同步认定的信号bavl，识别出给传送请求信号TR提供数据传送设置命令DTR。DDT控制器102检测到MD1,MD0=“0,0”，从而识别出第一次握手协议传送操作的指定，DDT控制器102还根据传送请求信号DDTREQ0，请求DMA控制器801开始数据传送，而无需根据数据传送设置命令DTR重新设置数据传送控制信息。因此，DMAC8利用数据传送通道0业已设置的数据传送控制信息，启动数据传送。因此，与各地址信号一起输出数据选通脉冲信号TDACK。与以上操作同步，作为数据传送请求源的外部I/O 65从图16所示的时刻ti开始执行数据输出操作，而从图17所示的时刻tj开始执行数据输入操作。对总线控制器5输出的通道标识信息ID的使用与图8所示的情况相同。

根据第一次握手协议传送操作，无需改变由第一种标准数据传送操作命令初始设置的数据传送控制条件，就能够轻而易举地执行外部I/O 65发出的数据传送请求。

图18表示以从外部I/O到存储器的数据传送为例时的第二次握手协议传送操作。图19为第二次握手协议传送操作中，从外部I/O到存储器的数据传送时的定时图。图20为第二次握手协议传送操作中，从存储器到外部I/O的数据传送时的定时图。

第二次握手协议传送操作为一个用于在第一种标准数据传送操作之后继续进行DMA传送的操作。如果在外部I/O 65未获得总线权限的状态中发布数据传送请求TR，就利用与初始第一种标准数据传送操作相同的数据传送通道，完成与初始第一种标准数据传送操作中初始设置的数据传送控制信息相对应的数据传送控制。

以下具体说明，在利用数据传送通道0指定MD1,MD0=“1,0”或“1,1”并在此状态中完成第一种标准数据传送操作之后，当外部I/O65希望启动DMA传送时，外部I/O 65将数据传送请求TR输出到DDT控制器102。此时，DDT控制器102根据信号bavl，确认外部I/O 65处于未获得总线权限的状态。因此，DDT控制器102识别出第二次握手协议传送操作的指定，并根据传送请求信号DDTREQ0，请求DMA控制器801启动数据传送。因此，DMAC8利用数据传送通道0业已设置的数据传送控制信息，启动数据传送。因此，与各地址信号一起输出数据选通脉冲信号TDACK。与以上操作同步，作为数据传送请求源的外部I/O 65从图19所示的时刻ti开始执行数据输出操作，而从图20所示的时刻tj开始执行数据输入操作。对总线控制器5输出的通道标识信息ID的使用与图8所示的情况相同。因此，无需认定外部数据总线使用请求(无需记录外部数据总线的使用状态)，就能够直接处理数据传送。

根据第二次握手协议传送操作，外部I/O 65无需获得总线权限就能够启动DMAC8的数据传送，此处无需改变由第一种标准数据传送操作命令初始设置的数据传送控制条件。

图21表示以从外部I/O到存储器的数据传送为例时的直接数据传送操作。图22为在直接数据传送操作中，从外部I/O到存储器的数据传送时的定时图。图23为在直接数据传送操作中，从存储器到外部I/O的数据传送时的定时图。

直接数据传送操作为一种用于借助CPU3设置数据传送控制信息然后要求从外部I/O 65传送数据的操作，无需使用数据总线60就能完成DMA传送。预先固定确定在该操作中选择的各数据传送通道。

以下具体说明，允许DDT控制器102同时认定总线权限请求信号DBREQ和数据传送请求信号TR。因此，DDT控制器102识别出使用预先固定确定的数据传送通道2的数据传送请求，并利用传送请求信号DDTREQ2请求DMA控制器801启动数据传送。因此，DMAC8利用数据传送通道2业已设置的数据传送控制信息，启动数据传送。因此，与各地址信号一起输出数据选通脉冲信号TDACK。与以上操作同步，作为数据传送请求源的外部I/O 65从图22所示的时刻ti开始执行数据输出操作，而从图23所示的时刻tj开始执行数据输入操作。

图24说明数据传送中断操作。图25表示数据传送中断操作的定时图。

以下为数据传送中断操作：DDT控制器102检测到从外部I/O 65提供的数据传送设置命令处于特定状态，即ID1,ID0=“0,0”,MD1,MD0≠“0,0”,SZ2,SZ1,SZ0=“1,1,1”，从而强行完成数据传送控制操作。这里，总线控制器5赋予外部I/O 65输出的总线权限请求信号DBREQ以最高的优先权。当出现外部I/O 65输出的总线权限请求信号DBREQ时，即使在DMA数据传送期间，总线控制器5也停止此时执行的总线访问，并将总线权限交付给外部I/O 65。

根据数据传送中断操作，当外部I/O 65希望请求数据传送时，外部I/O65能够停止已经激活的DMAC 8的数据传送操作，并请求具有最高优先权的数据传送。

尽管基于各种实施方式对本发明者所发明的发明进行了具体说明，但本发明并不限于以上实施方式。更不用说可以在不背离本发明所陈述的主题范围内，对本发明进行各种改进。

例如，在将外部I/O作为数据传送源的DMA数据传送中，并不限于外部I/O与存储器之间的数据传送。以上数据传送可以是外部I/O与其他输入/输出设备之间的数据传送。此外，安装在微型计算机内的电路组件以及构成数据处理系统的各种设备，并不限于上述实施方式中所采用的各种组件和设备，可以相应改变为其他组件和设备。此外，DMAC并不限于以下配置，即使用安装在总线控制器5内的数据缓冲器的配置。可以将DMAC本身设置为具有专用数据缓冲器的配置。

此外，可以由一个半导体芯片或众多半导体芯片的组合组成外部I/O65。另外，正如微型计算机中那样，也可以将本I/O安装在同一半导体芯片上。

尽管利用图3中的两条总线互连数据总线和外部I/O，当然也可以利用一条总线进行互连。

此外，如果装配众多外部I/O，并且设置(存储在命令ROM中)外部I/O固有的传送信息(传送目的或传送源地址数据，传送通道等信息)，则只需简单改变外部I/O，就能够初始设置与已改变的外部I/O相对应的数据传送，从而能够轻而易举地改变系统。此时，当然可以配置各外部I/O，使得各外部I/O具有互不相同的功能或具有相同的功能。

此外，在上述实施方式中，只有一个外部I/O与总线相连。然而，可以将众多外部I/O连接到总线。此时，总线权限请求最好不要互相重叠，或者最好赋予总线权限请求优先权。

Claims

1．一种数据处理系统，该系统包括：

一台微型计算机；

一个存储器；

一个输入/输出设备；以及

至少一条与所述微型计算机、所述存储器以及所述输入/输出设备相连的总线；

所述微型计算机包括：

一个中央处理器；

具有众多数据传送通道的直接存储器访问控制装置，直接存储器访问控制装置根据经过所述总线从所述中央处理器或外部提供的数据传送控制信息，进行数据传送控制；以及

总线状态控制器，总线状态控制器对所述中央处理器、所述直接存储器访问控制装置以及所述输入/输出设备所提供的总线权限请求之间的竞争进行仲裁，并控制所述总线的总线周期，

作为所述直接存储器访问控制装置的控制数据传送的数据传送源，所述输入/输出设备获得总线权限，以便执行对所述直接存储器访问控制装置的数据传送请求，并且将用于控制所述直接存储器访问控制装置的操作的数据传送设置命令输出到所述总线，以及与所述微型计算机所发出的响应同步地将数据输入到所述总线或从所述总线输出数据。

2．根据权利要求1的数据处理系统，其中所述数据传送设置命令包括分别指定传送数据长度、用于数据传送的数据传送通道、传送地址以及传送次数的信息。

3．一种数据处理系统，该系统包括：

一台微型计算机；

一个存储器；

一个输入/输出设备；以及

所述微型计算机包括：

一个中央处理器；

作为所述直接存储器访问控制装置的控制数据传送的数据传送源，所述输入/输出设备获得总线权限，以便执行对所述直接存储器访问控制装置的数据传送请求，并且将用于控制所述直接存储器访问控制装置的操作的数据传送设置命令输出到所述总线，以及与所述微型计算机所发出的响应同步也将数据输入到所述总线或从所述总线输出数据，以及

所述直接存储器访问控制装置具有一个第一操作，以便根据所述数据传送设置命令所设置的数据传送控制信息，进行数据传送控制。

4．根据权利要求3的数据处理系统，其中所述直接存储器访问控制装置具有一个第二操作，第二操作在所述第一操作之后，检测与数据传送请求一起从所述输入/输出设备提供的数据传送设置命令是否位于特定的第一状态，以便利用与所述第一操作相同的数据传送通道，根据已经设置的数据传送控制信息，进行数据传送控制。

5．根据权利要求3的数据处理系统，其中所述直接存储器访问控制装置具有一个第三操作，第三操作在所述第一操作之后，无需传送数据传送设置命令，就接收所述输入/输出设备的数据传送请求，以便利用与前一数据传送操作相同的数据传送通道，根据已经设置的数据传送控制信息，进行数据传送控制。

6．根据权利要求3的数据处理系统，其中所述直接存储器访问控制装置具有一个第四操作，第四操作在所述中央处理器设置数据传送控制信息之后，利用数据传送设置命令接收所述输入/输出设备的数据传送请求，以便利用由数据传送设置命令确定的数据传送通道，根据所述中央处理器设置的数据传送控制信息，进行数据传送控制。

7．根据权利要求6的数据处理系统，其中所述直接存储器访问控制装置具有一个第五操作，第五操作在所述中央处理器设置数据传送控制信息之后，无需传送数据传送设置命令，就接收所述输入/输出设备的数据传送请求，以便利用与前一数据传送操作相同的数据传送通道，根据已经设置的数据传送控制信息，进行数据传送控制。

8．根据权利要求3的数据处理系统，其中所述直接存储器访问控制装置检测所述输入/输出设备提供的数据传送设置命令是否处于特定的第二状态，从而强行完成数据传送控制操作。

9．根据权利要求4的数据处理系统，其中所述直接存储器访问控制装置检测所述输入/输出设备提供的数据传送设置命令是否处于特定的第二状态，从而强行完成数据传送控制操作。

10．根据权利要求5的数据处理系统，其中所述直接存储器访问控制装置检测所述输入/输出设备提供的数据传送设置命令是否处于特定的第二状态，从而强行完成数据传送控制操作。

11．根据权利要求6的数据处理系统，其中所述直接存储器访问控制装置检测所述输入/输出设备提供的数据传送设置命令是否处于特定的第二状态，从而强行完成数据传送控制操作。

12．根据权利要求7的数据处理系统，其中所述直接存储器访问控制装置检测所述输入/输出设备提供的数据传送设置命令是否处于特定的第二状态，从而强行完成数据传送控制操作。

13．一种微型计算机，该微型计算机包括：

一个中央处理器；

具有众多数据传送通道的直接存储器访问控制装置，用于根据从所述中央处理器或外部提供的数据传送控制信息进行数据传送控制；以及

总线状态控制器，用于对所述中央处理器、所述直接存储器访问控制装置以及外部所提供的总线权限请求之间的竞争进行仲裁，并控制对于外部的总线周期，

所述直接存储器访问控制装置具有一个第一操作，当外部利用数据传送设置命令发出数据传送请求时，其中数据传送设置命令用于控制所述直接存储器访问设备在所述总线控制器将总线权限交付给外部的状态中的运行，该操作用于根据数据传送控制命令设置的数据传送控制信息，进行数据传送控制。

14．根据权利要求13的微型计算机，其中所述直接存储器访问控制装置具有一个第二操作，第二操作在所述第一操作之后，检测与数据请求一起从外部提供的数据传送设置命令是否位于特定的第一状态，以便利用与所述第一操作相同的数据传送通道，根据已经设置的数据传送控制信息，进行数据传送控制，以及一个第三操作，第三操作在所述第一操作之后，无需传送数据传送设置命令，就接收外部的数据传送请求，以便利用与前一数据传送操作相同的数据传送通道，根据已经设置的数据传送控制信息，进行数据传送控制。

15．根据权利要求13的微型计算机，其中所述直接存储器访问装置具有一个第四操作，第四操作在所述中央处理器设置数据传送控制信息之后，利用数据传送设置命令从外部接收数据传送请求，以便利用由数据传送设置命令确定的数据传送通道，根据所述中央处理器设置的数据传送控制信息，进行数据传送控制，以及一个第五操作，第五操作在所述中央处理器设置数据传送控制信息之后，无需传送数据传送设置命令，就接收所述输入/输出设备的数据传送请求，以便利用与前一数据传送操作相同的数据传送通道，根据已经设置的数据传送控制信息，进行数据传送控制。

16．一种微型计算机，该微型计算机包括：

一个中央处理器；

一个直接存储器访问控制器，该控制器具有一个寄存器，在其中设置数据传送操作时使用的控制信息，所述直接存储器访问控制器根据所述寄存器中设置的控制信息，执行数据传送操作；

一条与所述中央处理器、所述直接存储器访问控制器以及所述微型计算机的外部相连接的总线；

一个与所述中央处理器相连接的总线控制器，总线控制器接收所述微型计算机外部的对所述总线的使用请求，以及所述中央处理器对所述总线的使用请求，从而对所述总线的使用请求进行仲裁；以及

一个控制电路，当所述总线控制器应答外部的总线使用请求时，控制电路将提供给所述总线的控制信息设置到所述直接存储器访问控制器的所述寄存器中。

17．根据权利要求16的微型计算机，其中设置到所述寄存器的控制信息包括：传送源地址信息或传送目的地址信息，传送源地址信息指示数据传送操作的传送源，而传送目的地址信息指示数据传送操作的传送目的。

18．根据权利要求17的微型计算机，其中所述控制电路根据对所述直接存储器访问控制器的传送请求，将提供给所述总线的控制信息设置到所示寄存器。

19．根据权利要求18的微型计算机，其中所述直接存储器访问控制器具有众多数据传送通道，而所述寄存器具有众多分别与所述众多数据传送通道相对应的寄存器，由所述中央处理器对所述寄存器指派不同的互斥地址，确定每个寄存器的地址，以便将控制信息设置到由所述中央处理器指派特定地址的相应寄存器中。

20．根据权利要求19的微型计算机，其中提供给所述总线的控制信息包括用于确定所述众多数据传送通道中某条数据传送通道的信息，传送源地址信息或传送目的地址信息被设置到与确定信息所确定的数据传送通道相对应的寄存器中。

21．与总线相连的并且在数据传送操作中作用为数据传送源或数据传送目的的装置，包括：

一个实现预定功能的处理器；

一个控制器，控制器根据使用请求许可，将使用请求输出到所述总线，并输出数据传送请求；以及

一个输出部件，该部件与输出数据传送请求同步地输出数据传送操作中使用的控制信息。

22．根据权利要求21的装置，其中所述控制信息包括传送目的地址信息，以便在数据传送操作中传送数据，或者包括指示传送源地址的地址信息，在传送源中存储需要传送的数据。

23．根据权利要求22的装置，其中所述处理器、所述控制器和所述输出部件是在单一半导体芯片上做出的。

24．根据权利要求22的装置，其中所述装置包括众多半导体芯片。

25．一种数据处理装置，该装置包括：

一台微型计算机；

一条与所述微型计算机相连的总线；以及

一个与所述总线相连的设备；

所述微型计算机包括：

一个与所述总线相连的中央处理器；

一个与所述总线相连的直接存储器访问控制器，该控制器至少具有一个寄存器，其中将数据传送操作中使用的控制信息设置到寄存器中，所述直接存储器访问控制器根据所述寄存器中设置的控制信息，进行数据传送操作；

一个与所述中央处理器相连的总线控制器，该总线控制器接收所述微型计算机外部的对所述总线的使用请求以及所述中央处理器对所述总线的使用请求，从而对所述总线的使用请求进行仲裁；以及

一个控制电路，当所述总线控制器应答外部的总线使用请求时，控制电路将提供给所述总线的控制信息设置到所述直接存储器访问控制器的所述寄存器中，以及

所述设备包括：

一个实现预定功能的处理器；

一个控制器，控制器根据使用请求许可，输出涉及所述总线的使用请求，并输出数据传送请求；以及

一个输出部件，该部件与数据传送请求的输出同步地输出控制信息。

26．根据权利要求25的数据处理装置，其中所述控制信息包括传送目的地址信息，以便在数据传送操作中传送数据，或者包括指示传送源地址的地址信息，在传送源中存储需要传送的数据。

27．根据权利要求26的数据处理装置，其中所述控制电路根据对所述直接存储器访问控制器的数据传送请求，将提供给所述总线的控制信息设置到所述寄存器中。