TW406229B - Data process system and microcomputer - Google Patents
Data process system and microcomputer Download PDFInfo
- Publication number
- TW406229B TW406229B TW087116824A TW87116824A TW406229B TW 406229 B TW406229 B TW 406229B TW 087116824 A TW087116824 A TW 087116824A TW 87116824 A TW87116824 A TW 87116824A TW 406229 B TW406229 B TW 406229B
- Authority
- TW
- Taiwan
- Prior art keywords
- data transmission
- data
- bus
- control
- mentioned
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Microcomputers (AREA)
- Bus Control (AREA)
Description
406229 at ___B7__ 五、發明説明(,) 〔發明所屬之技術領域〕 本發明.係關於一種內設於直接記憶體存取控制機構之 微電腦,k接於該微電腦的周邊裝置,以及使用該微電腦 之資料處理系統,又關於一種適用於企圖依多任各之高速 動作之電腦系統的有效技術。 (以往之技術) 近年來,被要求提高微電腦之資料處理能力。中央處 理裝置(C PU)增加需負擔之資料處理量時,很難提高 微電腦之資料處理能力。如此,藉由裝入代替C PIJ來實 行資料傳輸控制的周邊模組。未實行分散c P U之資料處 理負擔。作爲此種周邊模組有例如D M A C ( Direct Memory Access Controller ) 0 內設DM‘A C之以往的微電腦,係實行DMA C傳輸 時,C P U將資料傳輸所必需之控制資訊(傳輸位址,傳 輸次數,傳輸模態,傳輸方向等)初期設定在DMAC。 又,作爲記載DMAC之文獻例子,有1 9 9 6年4 月1 9日經B P社會行的「電腦之構成與設計(下)」第 520頁及第521頁》 (發明欲解決之課題)
然而,經本案發明人等檢討之結果,瞭解藉由C PU * / 之資料處埋狀況或外部資料匯流排之使用狀況等》C P u 將資料控制資訊初期設定在DMA C有費時之情況。而在 )、紙张尺度这州+ K K家樣(,NS ) Μ规栳(210X297公梦) ' 一 -4 - ---------策------訂------t (誚先閱讀背而之注意事項再硝巧本κ ) A7 _406229 b7____ 五、發明説明(2 ) (誚先閱讀背而之注意事項再楨艿本頁) _ 〆 資料傳輸處理上較費時。因此,在資料傳輸要求本源所要 求之定時內,有無法開始終了資料傳輸之情形。又,因在 資料傳輸1控制資訊之設定使用c PU,因此,在該期間, 無法將C P U分配在其他之處理,也有降低微電腦之資料 處理性能之虞。此乃爲降低整體系統之性能的一要因。 ' 本發明之目的係在於提供一種不會給予c P U負擔而 可設定資料傳輸控制資訊並可實行DMA的微電腦及資料 處理系統。 本發明之其他目的係在於提供一種即刻地回應來自資 料轉送要求本源之要求而可開始依DMA之資料轉送的微 電腦及資料處理系統。 本發明之另一目的係在於提供一種適用於發出資料傳 輸要求的周邊裝置。 本發明乏上述以及其他目的與新穎之特徵係可由專利 說明書之記述及所附圖式更明瞭。 (解決課題所用之手段) 簡單說明本案所揭示之發明中代表性者之槪要如下。 亦即,卻實行資料傳輸時,傳輸要求本源之輸入輸出 裝置65未經由CPU3,與資料傳輸要求TR—起,將 \ 指定傳輸通道,傳輸位址,傳輸次數,傳輸模態,傳輸方 向等的資料傳輸設定命令D TR輸出至匯流排6 0上。介 i 經該資料傳輸設定命令,資料傳輸控制資訊設定於DMA 控制機構8,100,而在資料傳輸要求本源之輸入輸出 本紙张尺度適 \ CNS ) AMm ( 210X 297^* ) ~ " __406229 B7__ 五、發明説明(3 ) 裝置與傳輸位址所指定之記憶體等之間,開始依D Μ A控 制的資料傳輸。由此’資料傳輸要求本源之輸入輸出裝置 ,係未意^識到微電腦1之處理狀態,欲實行資料傳輸時, 在該定時可實行資料傳輸處理,可成爲輸入輸出裝置主體 之資料傳輸。此時,因C P U係不需要資料傳輸控制資訊 之初期設定,因此,在C P U不會施加負擔。而在該期間 ,可將C P U分配於其他處理,可整體上提高微電腦之資 料處理性能,以及資料處理系統之資料處理性能。 更具體而言,一種資料處理系統係微電腦1與記憶器 6 0,及輸入輸出裝置6 5共通連接於匯流排6 0,6 1 所構成。上述微電腦係包括中央處理裝置3,及具有依據 從上述中央處理裝置或經由上述匯流排從外部所給予之資 料傳輸控制資訊實行資料傳輸控制之複數資料傳輸通道的 DMA控制機構8,100,及調停從上述中央處理裝置 ,DMA控制機構與上述輸入輸出裝置所給予的匯流排權 要求之衝突,同時控制對於上述匯流排之匯流排週期的匯 流排狀態控制器5。上述輸入輸出裝置係獲得匯流排權而 於D Μ A控制機構實行資料傳輸要求T R同時於上述匯流 排輸出用以控制DMA控制機構之動作之資料傳輸設定命 令DTR,同步於對於此之來自微電腦之回應YDACK ,作爲依DMA控制機構之資料傳輸控制的資料傳輸本源 實行對於上述匯流排的資料傳輸或資料輸入動作。上述
J DMA控制機構係具有依照藉由上述資料傳輸設定命令所 初期設定之上述資料傳輸控制資訊實行資料傳輸控制的第 本紙张尺度这川中囚^^杈彳((,\$)/\4規柏(210/297公釐) ---------------ΐτ------Φ (誚先閱讀背而之注念事項再祕«?本I ) -6- 1- A, 406229 at _ B7 五、發明説明(4 ) 1動作(第1一般資料傳輸動作)。 在該第1動作係如上所述,未經由c P U,即可使要 求資料傳1輸之輸入輸出裝置設定資料傳輸控制資訊,可開 始控制資料傳輸。在此,c P U之處理係假想在多岐方面 ,在DMA控制機構欲設定資料傳輸控制資訊時,C P U 實行其他處理時,必須等待完成該處理,或是藉由中斷等 來結束C P U之處理,而在設定資料傳輸控制條件須費時 之情形較多。又,因無法掌握傳輸開始終了之定時,因此 ,在構築系統上也預想對於性能有影響。如上所述,由於 輸入輸出裝置未經由C P U直接設定資料傳輸控制資訊。 即可與c P U之處理狀況無關係地開始資料傳輸,又可提 高資料傳輸處理性能,並可縮短資料傳輸處理時間。 又,上述DMA控制機構係具有上述第1動作之後, 介經檢測從上述輸入輸出裝置與資料傳輸要求T R —起供 應之資料傳輸設定命令DTR爲特定之第1狀態(MD 1 > M D 0 = ' 0 > 0 "),使用與上述第1動作相同之資 料傳輸通道,實行依照上述初期設定之上述資料傳輸控制 資訊實行資料傳輸控制的第2動作(第1同步交換協定傳 輸動作)。可簡單地實行不需要初期設定條件之變更時的 資料傳輸要求。 I. 又,上述DMA控制機構係上述第1動作或第2動作 之後,介經從上述輸入輸出裝置不隨著上述資料傳輸設定 $ 命令給予資料傳輸要求TR,使用與眼前之資料傳輸動作 相同的資料傳輸通道,實行依照上述初期設定之上述資料 本紙張尺廋试川中S R家枕彳((’NS )八4規秸(210X 297公t ) ~ ---------^-1-----訂------次 (誚先閱讀背1&之注4事項再續』,??本页) ___40622£ b7__ 五、發明説明(5 ) 傳輸控制資訊實行資料傳輸控制的第3動作(第2同步交 換協定傳輸動作)。在此時,由於眼前之資料傳輸通道及 資料傳輸1控制資訊,在資料傳輸時被使用,因此,爲了設 定此等,輸入輸出裝置係不必獲得匯流排權,也可開始資 料傳輸。 *-β 又,上述DMA控制機構係具有藉由上述C P U初期 設定上述資料傳輸控制資訊之後,介經從上述輸入輸出裝 置隨著上述資料傳輸設定命令D T R給予上述資料傳輸要 求TR,使用以該資料傳輸設定命令所特定的資料傳輸通 道,實行依照藉由上述C P U初期設定之上述資料傳輸控 制資訊的第4動作(第2—般資料傳輸動作)。藉由使用 依C P U之初期設定狀態,輸入輸出裝置係可自動起動資 料傳輸。 又,上述D Μ A控制機構係具有藉由上述C P U初期 設定上述資料傳輸控制資訊之後,介經從上述輸入輸出裝 置不隨著上述資料傳輸設定命令給予資料傳輸要求TR, 使用與眼前之資料傳輸動作相同的資料傳輸通道,實行依 照上述初期設定之上述資料傳輸控制資訊實行資料傳輸控 制的第5動作(第3—般資料傳輸動作)。此時,也使用 以前所設定之資料傳輸控制資訊,因此,输入輸出裝置係 不必獲得匯流排權,也可開始資料傳輸。 又,上述DMA控制機構係介經從上述輸入輸出裝置 i 所供應的資料傳輸設定命令檢測特定之第2狀態(I D 1 ,I D 0 = “ 0,0 ” ,M D 1,M D 0 = “ 〇,〇 ” , &依尺度这用屮ΚΚ家指β ( (,NS ) Λ4现招(210X297公梦) ~ " __4062 扒 B7_ 五、發明説明(6 ) SZ2,SZ1,SZ0= “1,1,1” ),強制終了 資料傳輸控制動作。由此’輸入輸出裝置係需要資料傳輸 時,可停1止依已經動作之DMA控制機構的資料傳輸動作 ,可用最高優先度要求資料傳輸。 (發明之實施形態) 在此,爲了容易理解本發明,首先,一面整體地說明 微電腦及資料處理系統,一面說明成爲資料傳輸要求本源 的外部輸入輸出裝置(外部I /〇 )作爲主體而於 DMA C設定資料傳輸控制資訊,又,外部輸入輸出裝置 於DMA C要求資料傳輸之動作的槪略。然後,詳述此等 功能(依外部I/O之資料傳輸設定功能)。 微電腦 ~ 在第2圖表示本發明之一例子的微電腦。表示於同圖 之微電腦1係並不特別加以限制,惟於如單晶矽之一個半 導體基板被積體電路化所構成。微電腦1係具有浮動小數 點單元(也稱爲FPU) 2。又,微電腦1係具備可操作 整數之中央處理裝置(也稱爲CPU) 3。微電腦1係並 不特別加以限制,惟具備1 6位元固定長命令設定的3 2 位元 R I S C ( Reduced Instruction Set Computer )結構。 在第2圖中,以參照記號4所示者係位址變換高速緩 * 衝單元。可並聯化依C P U 3之命令存取與資料存取地, 位址變換,高速緩衝單元4係分別具有命令用之命令位址 本纸張尺A ^中K K 3:根呤(('NS )八4&枯(210 '乂297公釐) ---------r<------ΐτ------ (先閱讀背1¾之ii意事項再¾¾本頁) 406229 37 五、發明説明(7 ) 變換緩衝器(也稱爲命令TLB) 40,及資料用之統一 位址變換緩衝器(也稱爲統一TLB)41’又也分別個 別化命令1高速緩衝記憶器4 2與資料高速緩衝記億器4 3 。高速緩衝,位址變換緩衝控制器(也稱爲高速緩衝 TLB控制器)44係整體地控制位址變換,高速緩衝單 元4。 在第2圖中,以參照記號5所示者係匯流排狀態控制 器(匯流排控制器),經由3 2位元之資料匯流排5 0及 2 9位元之位址匯流排5 1連接於變換,高速緩衝單元4 。在該匯流排控制器5經由資料匯流排5 4及位址匯流排 55連接有DMAC8。 資料傳輸控制資訊對DMA C 8之設定。係藉由 CPU3或從微電腦1之外部經DDT100實行。上述 DDT 1 0 0係將從微電腦1之外部所給予之資料傳輸控 制資訊等給與DMA C 8所用之電橋電路。 在微電腦1中上述C PU 3及DMA C 8係構成匯流 排主模組。依微電腦1之外部存取係經由6 4位元之資料 匯流排5 2及位址匯流排5 3而在連接於上述匯流排狀態 控制器之外部匯流排介面電路6實行。外部匯流排介面電 路6係連接於外部資料匯流排6 0及外部位址匯流排6 1 。又,從匯流排狀態控制器5輸出對於設在外部之記憶器 的選通信號RAS,CAS及允許寫入信號WE等。 微電腦1係作爲連接於1 6位元之周邊資料匯流排 5 6及周邊位址匯流排5 7的內設周邊電路具有時鐘脈衝
本紙張尺度这川中K R家桴彳(CNS ) ( 210X 297/>^ T (計先閱讀背而之注意事項再填寫本頁) 、1Τ -10- A7 五、發明説明(8 ) 發生器(也稱爲CPG) 7 0,中斷控制電路7 1,串列 .通信介面控制器(SC I 1 ,SC I 2) 72,即時時鐘 電路7 31及定時器7 4。此等周邊電路係經由上述匯流排 狀態控制器5並藉由C P U 3或DMA C 8被存取。又, 從上述時鐘脈衝發生器7 0輸出同步於系統時鐘之時鐘信 號CLK。該微電腦1係同步於該系統時鐘信號CLK, 例如從外部取進資料。 ”4------,訂------咪 (計先間讀背而之注意事項再楨苟本頁) 上述資料傳輸狀態控制器5係對應於依C P U 3或 D Μ A C 8 之 存 取 對 象 電 路 ( 作 爲 存 取 對 象 之 位 址 領 域 ) j 決 定 存 取 資 料 尺 寸 存 取 時 間 等 待 狀 態 9 俾 控 制對於 周 邊 匯 流 排 5 6 > 5 7 以 及 外 部 確 流 排 6 0 » 6 1 的 匯 流 排 存 取 〇 又 匯 流 排 狀 態 控 制 器 5 係 調 停 高 速 緩 衝 T L B 控 制 器 4 4 0 D Μ A C 8 及 來 白 外 部 之 匯 流 排 使 用 要 求 之 衝 突 〇 包括 η 匯 流 排狀 態 控 制 器 5 之 資 料 緩 衝 器 5 8 係 爲 了 吸 收 連 接 於 內 部 匯 流 排 5 0 5 1 周 邊 匯 流 排 5 6 > 5 7 外部 匯 流 排 6 0 6 1 之 電 路 的 動 作 速 度 之 相 差 暫 時 地 閂 A/l> 鎖 傳 輸 資 料 〇 又 在依 D Μ A C 8 之 資 料 傳 輸 控 制 D Μ A C 8 係 未 採 用 被 閂 鎖 於 資 料 緩 衝 器 5 8 之 資 料 ir\ 十 > 而 將 資 料 從 資 料 緩 衝 器 5 8 傳 輸 至 傳 輸 巨 的 地 0 由 此 y\ il 可 節 省 D Μ A C 8 與 資 料 緩 衝 器 5 8 之 間 \ 的 浪 費 之 資 料 傳 輸 〇 vt- m f' A 上 述 C P U 3 係 取 得 命令 時 於 3 2 位 元 之 命令位址 匯 fi ή3 流 排 3 0 輸 出 命令位 址 匯 流 排 3 0 並 取 得 輸 出 於命令 資 料 匯 流 排 3 1 之 命令 〇 又 C P. U 3 係於 3 2 位 元 之 資 料 本紙乐尺度试用屮今() /\4規枯(210X297公釐) 40622S B7 五、發明説明(9 ) 位址匯流排3 2輸出於資料位址。經由3 2位元之資料匯 流排3 3實行資料之讀取(負載),並經由3 2位元之資 料匯流排4 4實行資料之寫入(儲存)。上述命令位址及 資料位址係邏輯位址。 上述F P U 2係並未被特別限制,惟未具備用於存取 資料高速緩衝記憶器4 3等之記憶定址能力。CPU3係 代替F P U 2實行用於存取資料的定址動作。此乃爲了去 除F P U 2之記憶定址電路之必需性而節約晶片面積。資 料對於FPU2之負載係經由3 2位元之資料匯流排3 3 與3 2位元之資料匯流排3 5來實行,來自F PU2之資 料的存儲係經由6 9位元之資料匯流排來實行。從FPU 2至F P U 3之資料傳輸係使用上述6 4位元資料匯流排 36之下位32位元來實行。 FPU3^系不但爲了 FPU2而實行資料取得,而且 取得包括爲了 F P U 2之浮動小數點命令的所有命令。 C P U 3所取得之浮動小數點命令係從C PU 3經由3 2 位元之資料匯流排3 4供應至F P U 2。 微電腦1係並不被特別限制,惟處理以3 2位元之假 想位址所規定的假想位址空間與以2 9位元之物理位址所 規定的物理位址空間。將假想位址用於變換成物理位址的 位址變換資料包括假想頁號碼與對應於該號碼之物理號碼 。位址變換表係形成於省略微電腦1之圖示的外部記憶器 i 。設於省略圖示之該外部記憶器內的位址變換表之位址變 換資訊中,最近被利用者成爲存儲於上述命令T L B 4 0 本纸張尺廋这川中K丨家«、彳((他)八4規梠(210/297公楚) (对先閱讀背而之注意事項再硪i:s,J本頁) fi. 、π -12- ___406229 b7__ 五、發明説明(10) 與統一 T L B 4 1。該控制係執行例如微電腦1之執行系 統。 (邻先閱讀背而之注意事項再填寫本頁) 上述^資料用之統一TL B 4 1係存儲最大6 4登錄之 資料及命令的位址變換資訊。該統一TLB4 1係爲了資 料取得,C P U 3從位址變換資訊連想檢索對應於輸出在 資料位址匯流排3 2的假想位址之假想頁號碼的物理頁號 碼,並將該假想位址變換成物理位址。 上述命令用之命令TL B 4 0係存儲最大4登錄的命 令專用位址變換資訊。特別是命令T L B 4 0所保有之登 錄係作爲統一 T L B 4 1所保有之命令位址的位址變換資 訊之一部分。亦即,由連想檢索知道沒有以命令TL B 4 0作爲目的的位址變換資訊時,該位址變換資訊係從統 —TLB4 1供應至命令TLB40。該命令TLB40 係爲了命令放得。C P U 3從位址變換資訊連想檢索對應 於輸出在命令位址匯流排3 0的假想位址之假想頁號碼的 物理頁號碼。檢索之結果,有作爲目的之位址變換資訊( TLB位元),使用該位址變換資訊,將該假想位址變換 成物理位址。上述檢索之結果,沒有作爲目的之位址變換 資訊時(TLB錯誤)時,高速緩衝TLB控制器44控 制用於從上述統一 T L B 4 1得到作爲目的之位址變換資 訊之動作。 上述資料高速緩衝記億器4 3係在資料取得時接收在 i 統一 T L B 4 1所變換的物理位址,並依據該位址實行高 速緩衝登錄之連想檢索。檢索結果爲讀取找到時,從找到 本紙张尺 A $ 心 K _ 彳|.彳,(('NS ) A4im ( 210 X 297/^-¾ ) ~ 406228 A7 __B7 五、發明説明(u) 之高速緩衝線有對應於其物理位址之資料輸出至資料資料 傳輸3 3或3 5。若檢索結果爲讀取錯誤時。包括錯誤之 資料之一1高速緩衝線分量的資料經由匯流排控制器5從省 略圖示之外部記憶器被讀取,並實行高速緩衝塡充《由此 ,高速緩衝錯誤之資料被讀取在上述匯流排3 3或3 5。 檢索結果爲寫入找到時高速緩衝動作模呈磁帶複錄模態則 將資料寫入在找到之登錄,並設定該登錄之不鮮明位元》 由設定狀態之不鮮明位址知道與外部記憶器之資料之不匹 配狀態,以高速緩衝動作從高速緩衝記憶器追出該不鮮明 之高速緩衝登錄時,實行對於外部記憶器之重寫。在寫入 直通模態係於找到之登錄寫入資料,同時也一倂實行資料 對於外部記憶器之寫入。檢索結果爲寫入錯誤時,若爲磁 帶複錄模態則實行高速緩衝塡充,同時設定不鮮明位元以 更新標籤位沾,並於實行塡充之高速緩衝線寫入資料。在 寫入直通模態時僅實行對於外部記憶器之寫入。 上述命令高速緩衝記憶器4 2係在命令取得時,接收 以命令TL B 4 0所變換之物理位址,依據該位址來實行 高速緩衝登錄之連想檢索。若檢索結果爲讀取找到,則對 應於該物理位址之命令從找到之高速緩衝線輸出於命令資 料匯流排3 1。若檢索結果爲讀取錯誤,則包括錯誤之命 令的一高速緩衝線分量之資料經由匯流排控制器5從省略 圖示之外部記憶器被讀取,並實行高速緩衝塡充》由此, * 錯誤之命令經由命令資料匯流排3 1供應於CPU 3。 上述命令TLB40,統一 TLB4 1及高速緩衝 土紙張尺度这用中1¾ K家棍彳(('NS ) Λ4規梠(210X 297公漦) ~ --------- ^------、玎------'t (計先閱讀背而之注意事項再功巧本頁) "、"ir”Ji,、^vf:r^,u 1-;,!,"合夂,?,-印,!:个 —__ 406229 : 五 '發明説明(12 ) T L B控制器4 4係構成記憶管理單元。該記憶管理單元 ,係在各該特權模態及用戶模態,設定對於假想位址空間 之存取權1,而可實行記憶保護。例如位址變換資訊係在每 一假想位址頁號碼具有保護鍵資料》保護鍵資料係以碼表 示頁之存取權的2位元資料,可設定:僅在特權模態可讀 取,在特權模態可讀取及寫入,在特權及用戶模態之雙方 僅可讀取,以及在特權模態及用戶模態之雙方可讀取及寫 入的任何存取權。實際之存取型式違反以上述保護鍵資料 所設定的存取權時,發生T L B保護違反例外。發生 TL B保護違反例外時,例如,以例外處理解決該保護違 反之後,實行來自例外處理的復置命令,成爲再實行被中 斷之一般處理命令。 (資料處理系1統) 在第1圖係表示資料處理系統與上述DMA C 8之整 體上構成一起的一例。在第1圖中,將上述周邊資料匯流 排5 6及周邊位址匯流排5 7總稱爲周邊匯流排,而將位 址匯流排5 0及資料匯流排5 1總稱爲內部匯流排,又將 外部資料匯流排6 0及外部位址匯流排6 1總稱爲外部匯 流排。又,將以7 0〜7 4表示之電路線稱爲內設周邊模 態(內設周邊電路)。 在上述外部匯流排6 0,6 1,作爲外部周邊電路並 i
不特別加以限制,惟代表性地結合存儲有程式或常數資料 等的外部ROM6 2,利用作爲主記憶器等的外部RAM 呆紙張尺度这用中κ κ家杈吟((TNS:.)八4圯秸(210X 297公釐) ~ " {邡先閱讀背1&之注意事項再"寫本頁) 农-
*1T -Trr^^c-1消f 合:^7',: __406229 b7___ 五、發明説明(13 ) 63 ,記憶變換 1/064 ,及如 F I FO ( First In Fisrst Out .)緩衝器等具有不需要從外部指定位址之記憶領 域的外部'1輸入輸出裝置(具有肯定之外部I/O) 65。 該外部I /0 6 5係作爲依DMA C 8之單定址模態的資 料傳輸要求本源,實行資料之輸入或輸出動作之裝置。例 如,作爲通信用I /〇,協定控制I /0等之半導體裝置 。該外部I /0 6 5係具有獲得匯流排權而將資料傳輸設 定命令輸出至外部資料傳輸6 0之功能,並具有經由 DDT 1 〇 〇而將資料傳輸控制資訊初期設定於MDAC 8,又,對於DMAC8要求資料傳輸之功能。 上述DMAC8係具有例如η : 〇,1,2,3之合 計4個資料傳輸通道資料傳輸通道0〜資料傳輸通道3) ;具有:在每一各資料傳輸通道包括設定有傳輸本源位址 之源位址暫#器SARn的源位址暫存器90,在每一各 資料傳輸通道包括設定有傳輸目的地位址之目的位址暫存 器DARn的目的位址暫存器部91 ,在每一各資料傳輸 通道包括用以計數傳輸次數之傳輸計數暫存器T C R η的 傳輸計數暫存器部9 2,及設定有每一各資料傳輸通道之 資料傳輸態樣等的通道控制暫存器C H C R η。所謂資料 傳輸通道係指處理記億裝置間之資料傳輸或記憶裝置與周 ( 邊邊電路間的資料傳輸或是周邊電路間之資料傳輸的功能 單位》 t 上述各暫存器SARn,DARn,TCRn ’ CHCRn,DMA0R係共通連接於匯流排8 0,而上 (誚先閱讀背西之注意事項再"ft?本頁}
*1T ‘紙張尺度这用中囚K家榀々((-NS ) Λ4規柏(210X297公釐) ~ 406229 at ___B7 五、發明説明(14 ) 述匯流排8 0係連接於匯流排介面電路8 1。上述匯流排 介面電路8 1係經由上述資料匯流排5 4連接於上述內部 匯流排51 1 ,並經由上述位址匯流排5 5連接於匯流排狀 態控制器5。在同圖中,爲了簡化說明,上述資料匯流排 54係連接於上述內部匯流排51 ,惟如上所說明之第2 圖,上述資料匯流排5 4也經由匯流排狀態控制器5連接 於上述內部匯流排5 1。 上述資料匯流排5 4係將資料傳輸控制資訊初期設定 於上述暫存器SARn,DARn,TCRn, CHCRn,DMAOR,或利用確認其設定內容所用之 讀取,_寫入動作。該讀取,寫入動作係C P U 3經由上述 位置變換,高速緩衝單元4來實行。上述暫存器之選擇信 號係經由內部匯流排5 1及資料匯流排5 4被供應。 對於上述‘暫存器SARn,DARn,TCRn, C H C R η之資料傳輸控制資訊之設定係也可從微電腦1 之外部經由DDT1 〇〇來實行。在第1圖之例子中,該 設定主體係外部1/06 5。外部1/06 5係將匯流排 使用要求信號D B R E Q要求於匯流排控制器5,從匯流 排控制器5被要求匯流排使用許可信號B AV L而獲得匯 流排權之後,將資料傳輸設定命令DTR輸出至外部匯流 排6 0。資料傳輸設定命令DTR係被供應於DDT 100,經由DDT控制電路及DDT緩衝器,包括於資 i 料傳輸設定命令D T R之資訊作爲資料傳輸控制資訊後, 供應於上述暫存器SARn,DARn,TCRn, 本紙張尺度这川中K RT4:榀彳((NS )八4規# ( 210X297公势) ---------木------------^ (討先閱請背IPJ之注意事項再功巧本頁) -17- 406229 at ______B7 _ 五、發明説明(15 ) C H C R η。 上述位址匯流排5 5係使用於在資料傳輸動作中, (誚先閱讀背而之注意事項再功寫本頁) D M A C'1 8經由匯流排狀態控制器5將存取位址信號供應 於內設周邊電路或外部周邊電路。依DMA C 8之資料傳 輸控制的讀取或寫入動作之指示係匯流排介面電路81供 應於匯流排狀態控制器5。匯流排狀態控制器5係依照來 自該匯流排介面電路81之指示來決定允許寫入信號WE 之電位。 DMA C 8係作爲使用上述資料傳輸通道之資料傳輸 控制所用的控制電路,具有次數控制電路8 2,暫存器控 制電路8 3,起動控制電路8 4及要求優先控制電路8 5 。上述要求優先控制電路8 5係從微電腦1之內外有資料 傳輸要求時,參照通道控制暫存器C H C R η之允許通道 位元等,回應於該資料傳輸要求來判定資料傳輸通道可動 作,又,要求優先控制電路8 5係在資料傳輸要求衝突時 - 則依照事先決定的優先順位,判定須起動之一資料傳輸通 道。要求優先控制電路8 5係決定須回應於資料傳輸要求 之一資料傳輸通道時,則將其資訊給予起動控制電路8 4 。起動控制電路8 4係首先對於匯流排狀態控制器5要求 匯流排權要求信號信號B R E Q並要求匯流排權。當匯流 排狀態控制器5要求匯流排權承認信號B A C Κ時,·由此 ,D M A C 8係獲得匯流排權。如此,起動控制電路8 4 * 係在暫存器,控制電路8 3控制上述暫存器SARn或目 的暫存器DARn之輸出動作等,且在匯流排介面電路 -18- a ί. A f, 印 406229 ^ Β7 五、發明説明(16 ) 8 1控制位址輸出動作。由此,DMAC 8係經由匯流排 狀態控制器5實行回應於資料傳輸要求之資料傳輸控制。 匯流排狀1態控制器5係以對應於從D M A C 8所供應之位 址信號之位址區域的記憶循環數起動循環。 來自微電腦1之內設周邊電路之資料傳輸要求係並不 特別加以限制,惟如第1圖所示,藉由從定時器(T M U )7 4所輸出之輸入捕獲中斷信號Τ I C,來自串列通信 介面控制器SCI1之發送資料空中斷傳輸要求信號 SC I 1Ε,來自串列通信介面控制器SC I 1之接收資 料全中斷傳輸要求信號S C I 1 F,來自串列通信介面控 制器SC I 2之發送資料空中斷傳輸要求信號SC I 2Ε ,及來自串列通信介面控制器S C I 2之接收資料全中斷 傳輸要求信號S C I 2 F所供應。 從微電腦'1之外部對於DMAC 8之資料傳輸要求( 外部請求),係首先藉由傳輸要求信號DREQ0, D R E Q 1所供應。雖並未特別加以限制,惟外部要求僅 資料傳輸通道0、 1被作爲有效。當接收依傳送要求信號 DREQO,DREQ1之傳送要求時,傳輸承認信號 DRAK0 ’ DRAK1回應至傳輸要求本源。結束回應 於傳輸要求信號DREQO,DREQ1之資料傳輸動作 ί ’係藉由傳輸結束信號DACK0,DACK1回應於傳 輸要求本源。 外部請求係其次,上述外部I /0 6 5藉由傳輸要求 信號TR及資料傳輸控制命令DTR可被要求。傳輸要求 本紙张尺廋试州中KPi;家扰吟(rNS ) /\4规枱(210x297公f〉 (对先閱讀背而之注意事項再楨寫本頁) 訂 19 406229 b7 17 五、發明説明( 信號TR係經由專用信號線1 〇 1供應於DDT1 00。 此時,須起動之資料傳輸通道,係藉由與傳輸要求信號 T R —起1從外部I / 0 6 5所輸出之信號及資料傳輸設定 命令DTR之內容被決定,該控制係由DDT控制電路 1 0 2所實行。上述DDT控制電路1 〇 2內之2 00係 保持資料傳輸設定命令DRT的緩衝器,直到下一新之資 料傳輸設定命令D TR被供應爲止,保持先前所供應之資 料傳輸設定命令DTR。又,2 0 1係解碼被保持於上述 緩衝器2 0 0之資料傳輸設定命令D TR之特定位元的解 碼器。該特定位址係例如表示資料傳輸設定命令DTR內 之資料傳輸通道的位址。爲了資料傳輸設定命令D TR被 保持在緩衝器2 0 0,當使用後述之第1 2圖至第1 4圖 所說明的第3 —般資料傳輸動作被指定時,須起動之資料 傳輸通道,读藉參照該緩衝器2 0 0內之資料傳輸設定命 令DTR可加以制定。例如,在解碼器2 0 1藉解碼被保 持於緩衝器2 0 0的資料傳輸設定命令DTR內之位元( 指定資料傳輸通道之位元),可求得在第3—般資料傳輸 動作時被起動的資料傳輸通道。不設置上述緩衝器2 0 0 ,將DDY緩衝器1 0 3使用於代替上述緩衝器2 0 0也 可以。亦即,如下述使用第5圖,在該DDT緩衝器 1 0 3,由於資料傳輸設定DTR被保持,因此將該 DDT緩衝器1 〇 3擬使用於代替上述緩衝器2 0 0也可 * 以。 本紙張尺度试州中囚κ家扰i彳·( CNS ) Λ4規梠(210X297公嫠) (邻先閱讀背而之注意事項再功寫本頁) 訂 消 f: A 印 »': -20- 406229 A7 __._ _ _B7 五、發明説明(18 ) (依外部I/◦之資料傳輸設定功能) (計先閱讀背而之注意事項再蛾寫本頁) 在3圖表示外部1/06 5之一例子。外部I/O 6 5係並未被特別加以限制,惟具有F I F 〇資料緩衝器 120,命令輸出緩衝器121,控制部122,命令 ROM123,及處理部124。處理部124之功能係 通信控制功能,畫像處理功能,聲音處理功能等,並未有 任何限制。從匯流排6 0至處理部1 2 4之資料輸入,從 處理部1 2 4至匯流排6 0之資料輸出係經由F I F0資 料緩衝器1 2 0所實行。控制部1 2 2係整體上控制外部 1 / 06 5。命令ROM1 2 3係事先保有資料傳輸設定 命令DTR。控制部122係存取命令ROM123,將 所要之資料傳輸設定命令D T R內部傳輸至命令緩衝器 1 2 1 ,而在從控制部1 2 2所指示之定時,命令緩衝器 121之資料傳輸設定命令DTR輸出至外部資料匯流排 6 0° 上述控制部1 2 2係輸出代表所示之匯流排使用要求 信號D B R E Q及傳輸要求信號TR,並輸入匯流排使用 許可BAVL,資料通用信號TDACK及通道識別信號 ID。上述信號 DBREQ,TR,BAVL,及 TDA CK係作爲低允許信號。又,對應於處理部1 2 4 之功能之其他的介面信號係省略圖示。 依DMAC 8之資料傳輸控制,外部1/06 5係未 i 實行依位址信號的定址,而是作爲單定址模態之資料傳輸 本源’或是資料傳輸目的之裝置。資料通用信號 木紙張尺度这川中囚丨^:柷彳(('NS ) Μ現格(210x 297公梦) -21 - 406229 A7 B7 五、發明説明(19) T P A C K係在依DMA C 8之單定址模態成爲指示對於 外部I /Q 6 5之資料輸入輸出動作之定時的信號。此時 ’外部^/0 6 5是否實行資料輸入動作或輸出動作’資 料傳輸要求本源對於DMA C 8之外部I /0 6 5係當然 自我認識。 在第4圖表示上述資料傳輸設定命令D T R之一例子 。資料傳輸設定命令係並未特別加以限制’惟作爲6 4位 元具有分別保持傳輸尺寸資料S Z 2〜S Z 0 ’讀取/寫 入資料(表示讀取或寫入之資料)RW ’資料傳輸請求通 道資料ID1〜ID0,資料傳輸請求模態資料MD1〜 MD0,資料傳輸次數資料CT7〜CT0,及資料傳輸 位址A 3 1〜A 0的命令格式。雖未特別加以限制,惟在 本實施例中,資料傳輸設定命令係6 4位元,作爲與上述 外部資料匯流排6 0之匯流排尺寸相同。所以,以一次之 資料傳輸可將命令從外部I /0供應至微電腦,又,可得 到資料傳輸動作之高速化。當然,分割資料傳輸設定命令 DTR,時間上順序地供應於微電腦也可以。 上述S Z 2〜S Z ◦係S Z 2〜S Z 0係指以“ 0 0 0 ”表示位元組(8位元),以“ 0 0 1 ”表示字( 1 6位元),以“ 0 1 〇 ”表示長字(3 2位元),以“ 0 1 1 ”表示Η倍字(6 4位元),以“ 1 0 0 ”表示 3 2位元組,而以“ 1 1 1 ”表示沒有,其他係未定義。 i R w係指“ 〇 ”表示從記憶器之讀取,“ 1 ”表示對於記 憶器之寫入。 * _____ _ _ _______ 本纸張尺度试州中Κ 家指.( (’NS ) Μ%枯(210 X297公釐) 誚先閱讀背而之注意事項再蛾寫本頁)
*1T 味 • 22- 406229A7 ________B7 五、發明説明(2〇 ) 上述ID 1〜I DO係指以“〇〇,,表示對於資料傳 .輸通道1,以“ 0 1 ”表示對於資料傳輸通道1,以“ 1 0”表示對於資料傳輸通道2,以“1 1”表示對於資 料傳輸通道3之資料傳輸請求》 MD 1〜MD 〇係利用於用以指示對於DMA C 8之 傳輸動作模態的資料,以“ 〇 〇 ”表示使用資料匯流排之 同步交換協定,以“ 〇 1 ”表示邊緣讀出,以“ 1 〇 ”表 示電平讀出,以“ 1 1 ”表示周期挪用。又,外部I / 〇 6 5對於DMA C 8所要求之動作模態,係並不是僅以資 料傳輸設定命令來決定者,而是由以下之說明可知,傳輸 要求信號T R等信號之狀態也有關係地來決定。 在第5圖詳細地表示在第1圖所說明之資料處理系統 中上述DMAC8,DDT100,匯流排狀態控制器5 ,總稱外部ROM62或RAM63之記憶器600,及 外部1/06 5之關係。在同圖,爲了容易理解,省略微 電腦1內部之匯流排52,53及外部匯流排介面電路6 之圖示。又,DDT100及匯流排控制器5似直接與外 部匯流排6 0,6 1形成介面地被圖示,惟應瞭解到實際 上圖示於第1圖之連接被維持者。 DMAC8之上述操作暫存器DMAOR,係具有藉 由C P U 3初期設定之控制位元D D T Μ。該控制位元 DDTM係表示是否許可使用DDT1 0 0之資料傳輸控 i 制,換言之,是否許可來自外部1/06 5之主體性資料 傳輸控制資訊之設定等。控制位元D D T Μ之數値係藉由 本纸張尺度这州1丨( 210X297公t ) (誚先閱讀背而之注意事項再硪巧本頁) ,vs -23- 406229 37 五、發明説明(21 ) 控制信號d d t mo d供應於匯流排控制器5及DDT 100。由此,使用DDT100之資料傳輸控制被許可 時,D D1 T 1 0 0係成爲可動作,又,匯流排控制器係接 收依信號D B R E Q之匯流排使用要求而可輸出匯流排使 用許可信號BAVL或資料通用信號TDACK。上述匯 流排控制器5係取得匯流排使用許可信號BAVL時,對 於DDT100取得信號bavl。由此,DDT100 係可認識外部I /〇 6 5獲得匯流排權之情事。 在DDT1 06中,上述DDT緩衝器1 〇 3係輸入 資料傳輸設定命令DTR並加以保持。DDT控制部 1 0 2係依照所供應之資料傳輸設定命令DTR之內容, 傳輸要求信號TR之狀態等,控制資料傳輸控制資訊對於 DMA C 8之設定,或DMA傳輸動作之起動。資料傳輸 控制資訊對於DARn,CHCRn之設定成爲必需時, 指定以包括於資料傳輸設定命D T R的資料傳輸請求通道 資料i D 1〜i D 0所指定的資料傳輸通道,依照命令格 式供應於對應該命令之資訊的暫存器SARn,DARn ,CHCRn。資料傳輸動作之起動要求係使用每一資料 傳輸通道之要求信號DDTREQO〜DDTREQ3來 實行》 DMA C 8係實行資料傳輸控制時,輸出用以表示動 作之資料傳輸通道的資料i d,及在單定址模態之資料傳 輸要求本源用以表示資料傳輸之開始的選通信號 t da ck »上述信號i d,t da ck係經由匯流排控 4:纸張尺度试川中K RUH ( ( NS ) Λ4規招(210X297公漤) {誚先問讀背而之注意事項再硪寫本頁)
,1T - -24- A7 B7
40629.Q 五、發明説明(22 ) 制器5作爲控制信號I D,TDACK ’被供應於外部 1 / 0 6 5。 對於1各暫存器之設定,係使用上述第5圖等加以說明 ,惟爲了更容易瞭解,使用第2 6圖補充說明。 在第26圖中,與第5圖相同部分附與相同記號。從 匯流排6 0所供應之資料傳輸設定命令DTR係以解碼器 300來解碼其中之資料傳輸請求通道資料I D1〜ID 0。每一各資料傳輸通道(資料傳輸通道0〜資料傳輸通 道3),決定設定有傳輸本源位址的源位址暫存器SAR ,設定有傳輸目的位址的目的位址暫存器DAR,用以計 數傳輸次數的傳輸計數暫存器T C R,及設定有該資料傳 輸通道之資料傳輸控制態樣等的通道控制暫存器C H C R 。所以,以解碼器3 0 0解碼資料傳輸請求通道資料I D 1〜I D 0,藉檢測欲設定之資料傳輸通道,由各暫存器 群(SARn,DARn,TCRn 及 CHCRn)可決 定對應之暫存器(SAR,DAR,TCR及CHCR) 。亦即’ D D T控制電路1 〇 2係依照解碼器3 0 0之解 碼結果,檢測資料傳輸通道,同時從上述各暫存器( SARn,DARn,TCRn 及 CHCRn)選擇(指 示)對應於所檢測之資料傳輸通道的各暫存器。在被選擇 \ 之各暫存器,經由選擇器302,303,304及 3 0 5供應並設定保持在DDT緩衝器1 〇 3的各資料。 例如,資料傳輸設定命令DTR內之位址資料A 0〜 A3 1 ’係經由選擇器302或303供應於源位址暫存 本紙張尺度这州中^囤家棍彳()以規秸(2丨0X297公楚) {对先閱讀背而之注意事項再蛾巧本頁) '巧 ·='β 丁 -25- -26- 406229 a7 B7 五、發明説明(23 ) 器S AR或目的位址暫存器DAR並被設定。又,資料傳 輸設定命令DTR內之資料傳輸次數資料CT7〜CTO 係經由選1擇器3 0 4供應於傳輸計數暫存器T C R並被設 定。又,指示資料傳輸設定命令D TR內之傳輸動作模態 的資料MD1,MDO及尺寸資料SZ2,SZ1 ,SZ 0等,係經由選擇器3 0 5供應於通道控制暫存器 CHCR並被設定。 一方面,依C P U之各暫存器之選擇及設定係如下地 實行。由於在C P U 3之位址空間變換成各暫存器,因此 ,經由位址變換單元4以解碼器3 0 1解碼從C PU3供 應於內部位址匯流排5 1的位址信號,並從各暫存器群( SARn,DARn,TCRn 及 CHCRn)選擇欲設 定的暫存器,由C PU 3輸出於資料匯流排5 0之各設定 資料供應於經由選擇器302,303,304及305 所選擇的暫存器,並被設定。 上述各選擇器301,302,303及304,藉 由上述控制位元DDTM之數値決定將來自DDT1 0 0 之資料是否供應於暫存器群或將內部匯流排5 0之資料 5 0供應於暫存器群。雖並未特別加以限制,惟該控制匯 流排DDTM係在投入微電腦之電源時,內部匯流排5 0 被初期在能連接於上述暫存器之數値。 又,在第2 6圖中,爲了簡化說明,匯流排8 0及匯 流排介面電路8 1係被省略。此等係在第2 6圖中,可了 解位於上述選擇器與內部匯流排5 0之間者。又,上述解 本纸张尺度试州中SK(樣彳((’NS >八4叹杯(210x297公梦.) ---------%--^-----訂------^ (对先閱讀背而之-注意事項再功朽本页) -27- 4〇β229 Α7 __;____Β7__ 五 '發明説明(24 ) 碼器3 〇 1係可了解設於上述暫存器控制電路8 3者。 以下,說明將外部I /0 6 5作爲資料傳輸要求本源 時之資料11傳輸協定。該資料傳輸協定係並未特別加以限制 ’惟作爲第1 一般資料傳輸動作。第2 —般資料傳輸動作 ’第3 —般資料傳輸動作,第1同步交換協定傳輸動作’ 第2同步交換協定傳輸動作,直接資料傳輸動作,資料傳 輸中斷動作。 並未特別加以限制,是否任何資料傳輸協定被指定, 由 D D T ( Demand Data Transfer )控制電路 1 0 2 來判定 〇 由以後之說明可了解,在第1 —般資料傳輸動作係使 用資料傳輸設定命令所指示之控制資訊(傳輸本源或傳輸 目的位址等)及資料傳輸通道來實行傳輸動作。又在第2 —般資料傳輪動作係使用藉由C P U所指·示之控制資訊與 以資料傳輸設定命令所指示之資料傳輸通道來實行傳輸動 作。又,在第3 —般資料傳輸動作係使用前一傳輸動作所 使用之控制資訊及使用資料傳輸通道來實行傳輸動作。 第1同步交換協定傳輸動動作,係藉由特定之資料傳 輸設定命令(匯流排上之資訊)與傳輸要求信號被起動, 而第2同步交換協定傳輸動作,係藉由傳輸要求信號(沒
V 有匯流排上之資訊)被起動。 第6圖係表示將從外部I /〇對於記憶器之資料傳輸 4 作爲一例子之第1 一般資料傳輸動作的說明圖。第6圖之 表現形式係對應於第5圖,在第6圖,DMA暫存器 本纸張尺度道州中( rNS ) Λ4規梠(210X297公釐) (誚先閱讀背而之注意事項再功寫本頁) 袈.
,1T 4〇6229 A7 B7 η 消 f: 令 r, 印 r: 五、發明説明(25 800係總稱上述暫存器SARn,DARn,TCRn ,CHCRn ’ DMAOR,而 DMA 控制器 80 1 係總 稱上述起1動控制電路8 4及要求優先控制電路8 5。在第 7圖表示有從第1 一般資料傳輸動作之外部I / 〇對於記 億器之資料傳輸時的定時圖而在第8圖表示有從第1 一般 資料傳輸動作之記億器對於外部I/〇之資料傳輸時的定 時圖。 第1 一般資料傳輸動作,係外部1/06 5獲得匯流 排權而將傳輸設定命令DTR輸出至匯流排6 0,同時藉
將傳輸要求信號TR經由專用信號線1〇1供應於DDT 100 ’DDT100係依照傳輸設定命令DTR之內容 於DMA暫存器8 0 0初期設定資料傳輸控制電訊,而於 DMA控制部8 0 1指示資料傳輸之起動,回應於此指示 D M A C 8以:單位址模態實行資料傳輸控制動作,外部 I /◦ 6 5係作爲資料傳輸要求本源,於傳輸目的的輸出 資料,或輸入來自傳輸本源記憶器6 0 0之資料的動作》 又,更詳述如下,外部I /06 5係欲起動DM A傳 輸時,首先,在匯流排權要求信號D B R E Q匯流排控制 器5要求匯流排權。外部I /◦ 6 5係藉由要求匯流排使 用許可信號BAVL而獲得匯流排權。外部1/06 5係 要求匯流排使用許可信號BAVL之後時鐘信號CLK ( 系統之動作基準時鐘信號)之2循環後,要求傳輸要求信 / 號TR,同時將資料傳輸設定命令DTR輸出至外部資料 匯流排60。DDT100係藉由同步於信號BAVL之 本紙張尺廋这用中:樣彳((,NS > Λ4規柏(210X297公釐) ---------农------1T------^ (誚先閱讀背而之注意事項再¾¾•本页) 28- _ 406229 B7______ 五、發明説明(26 ) 要求所要求之信號b a v 1,隨著資料傳輸設定命令 D T R來認識給予傳輸要求信號T R。資料傳輸設定命令 D T R係‘供應於DDT緩衝器1 〇 3及DDT控制器 1 0 2之雙方。雖未並特別加以限制’惟第1 一般資料傳 輸動作係僅資料傳輸通道〇才可能’而DDT控制部 1 0 2係判定資料傳輸設定命令DTR之資料I D 1〜 I D 〇是否表示對於資料傳輸通道0之傳輸要求,若是判 定該傳輸要求,則依照資料傳輸設定命令DTR之內容, 於關於資料傳輸通道〇之DHA暫存器8 0 〇初期設定資 料傳輸控制資訊,藉由對於資料傳輸通道0之資料傳輸動 作的起動要求,成爲可開如資料傳輸之狀態。結束初期設 定之後,DDT控制部1 0 2係藉由請求信號 DDTREQO,於DMA控制部80 1指示對於資料傳 輸通道0的資料傳輸動作之起動。由此,DMA C 8係依 據上述初期設定來開始依單定址模態之資料傳輸控制。亦 即’資料通用信號TDA CK與位址信號一起被輸出,與 此同步’外部I /0 6 5係作爲資料傳輸要求本源,從表 示於第7圖之時刻t i就實行資料輸出動作,或是從表示 於第8圖之時刻t j就實行資料輸入動作。如表示於第6 圖及第7圖,在外部I /0 6 5爲資料傳輸本源時,則由 、丨 匯流排控制器5所輸出之通路識別資訊I D係不需要,惟 如第8圖所示’外部1/〇6 5爲資料傳輸目的時,則通 道識別資訊I D係僅推資料傳輸通道〇之“ 〇 〇 ”之情形 。由記憶器6 0 0取入資料。又,在第7圖及第8圖,作 i紙张尺妓;时 K R; CNS ) Λ4· ( 210X297公楚) --------- ------ΐτ------t (¾先間讀背>3之泣意事項與"巧本頁) -29- A7 --侧物______ 五、發明説明(27 ) 爲記憶器設定DRAM或是同步DRAM,RA係指低位 址,C A係指列位址,B A係指R A S ’ C A S ’ W E之 各選通信1號實行有效之記憶庫之選擇之情形。WT係指此 時以選通信號WE所指示之動作爲寫入動作之情形,而 RD係指讀取動作之情形。又,資料DO,Dl,D2, D 3等係同步於上述時鐘信號C L K施以輸出或輸入。 依第1 一般資料傳輸動作,資料傳輸要求本源之外部 I / 0 6 5係不會意識到微電腦1之處理狀態,欲實行資 料傳輸時。則在該定時可實行資料傳輸處理,成爲可實行 以外部1/06 5作爲主體的資料傳輸。此時,由於 C P U 3係不需要資料傳輸控制資訊之初期設定,因此, 在C PU 3不會增加負擔,在該期間,可將C PU 3分配 於其他處理,可提昇微電腦1之資料處理性能,並可整體 上提昇資料處'理系統之資料處理性能。 第9圖係表示從外部I/0對於記憶器之資料傳輸作 爲一例子之第2 —般資料傳輸動作的說明圖。在第1 0圖 表示有從第2—般資料傳輸動作之外部I/0對於記憶器 之資料傳輸時的定時圖,而第1 1圖表示有從第2 —般資 料傳輸動作之記憶器對於外部I/0之資料傳輸時的定時 圖。 第2 —般資料傳輸動作,係C P U 3實行對於DMA 暫存器8 0 0的資料傳輸控制資訊之初期設定,然後,藉 i 從上述外部I /0 6 5隨著上述資料傳輸設定命令DTR 供應有上述資料傳輸要求信號TQ,使用以該資料傳輸設 i紙張尺度4用_屮ΚΚϋ彳((,NS〉/\4规栳(210X297公f ) ---------、农------1Τ------1 I (Τ5先閱讀背»FJ之注意事項再功穷本頁) -30- 406229 b7 五、發明説明(μ ) 定命令所特定之資料傳輸通道,實行依照藉由上述c P u 3被初期設定之上述資料傳輸控制資訊的資料傳輸控制者 。雖並未1特別加以限制,惟第2 —般資料傳輸動作係對於 資料傳輸通道1〜3視爲有效。 更具體而言,藉由CPU3,DMA暫存器800於 初期設定之後,外部I /〇 6 5係欲起動DMA傳輸時, 首先,在匯流排權要求信號DB ERQ於匯流排控制器5 要求匯流排權。外部I /0 6 5係藉由要求匯流排使用許 可信號BAVL而獲得匯流排權。外部1/06 5係要求 匯流排使用許可信號BAVL之後時鐘信號CLK (系統 之動作基準時鐘信號)之2循環後,要求傳輸要求信號 TR,同時將資料傳輸設定命令DTR輸出至外部資料匯 流排6 0。DDT 1 〇 〇係藉由同步於信號BAVL之要 求所要求之號b a v 1,隨著資料傳輸設定命令DTR 來認識給予傳輸要求信號TR。資料傳輸設定命令DTR 係供應於DDT緩衝器1 〇 3及DDT控制器1 0 2之雙 方。雖並未特別加以限制,惟第2 —般資料傳輸動作係僅 資料傳輸通道1至資料傳輸通道3才可能,而DDT控制 部1 0 2係判定資料傳輸設定命令DTR之資料I D 1〜 I D 0 ( I D )是否表示對於資料傳輸通道1至資料傳輸 \ 通道3之任何一通道的傳輸要求,若是該判定,則DDT 控制部1 0 2係不實行依照資料傳輸設定命令DTR之內 容’而變更DMA暫存器8 0 0之設定,藉由對應於以資 料I D 1〜I D 0所指定之資料傳輸通道之請求信號 用中Κ K家榡呤((於)八4規将(210/297公釐) —ί - II ...... I - —II --1- 1 ^ -«^1 H—---HI ml an m ^^1 i it— «0% i I I 1 (邡先閱讀背Vg之注意事項再功KT本頁) -31 - _ 406229 ab] 五、發明説明(29 ) DDTREQ1〜DDTREQ3之一信號將資料傳輸動 作之起動指示在DMA控制部8 0 1。由此,DMAC 8 係依據藉1由C P U 3已經被初期設定之資料傳輸控制資訊 來開始依單定址模態之資料傳輸控制。由此,資料通用信 號TDA C與位址信號一起從匯流排控制器5被輸出,由 此同步地外部I /0 6 5係作爲資料傳輸要求本源,從表 示於第1 0圖之時刻t i就實行資料輸出動作,或是從表 示於第1 1圖之時刻t j就實行資料輸入動作。對於從匯 流排控制器5所輸出之通路識別資訊I D之利用係與第8 圖之情形相同。 依照第2 —般資料傳輸動作,藉由使用依C P U 3之 初期設定狀態,外部I /0 6 5係可自動起動資料傳輸。 第12圖係表示將外部I/◦對於記億器之資料傳輸 作爲一例子;έ第3 —般資料傳輸的說明圖。在第1 3圖表 示有第3—般資料傳輸動作之外部I/0對於記憶器之資 料傳輸時的定時圖,而在第4圖表示有從第3 —般資料傳 輸動作之記憶器對於外部I/0之資料傳輸時的定時圖。 第3 —般資料傳輸動作,係C P U 3實行對於DMA 暫存器8 0 0的資料傳輸控制資訊之初期設定之後,或是 上述第2 —般資料傳輸動作之後,藉從上述外部I / 0 6 5不隨著上述資料傳輸設定命令DTR供應有上述資料 傳輸要求信號TR,使用與上上一次之資料傳輸動作相同 i 之資料傳輸通道,實行依照上述初期設定之上述資料傳輸 控制資訊實行之新的資料傳輸控制者。雖並未特別加以限 本纸張尺度这州中R Hf.呤(rNS ) Λ4規;( 210X297公f ) --------"取------訂------t (¾先閱讀背Vg之注S-事項再功、{;*5本頁) -32- φ η .1 vh 於 合 406229»7 五、發明説明(30 ) 制。惟第3 —般資料傳輸動作係對於資料傳輸通道1〜3 視爲有效。 更具1體而言’藉由CPU3DMA暫存器8 0 0被初 期設定後,或上述第2 —般資料傳輸動作之後’外部 I /0 6 5係欲起動DMA傳輸時,未實行匯流排權要求 ,而要求傳輸要求信號TR。此時未將資料傳輸設定命令 DTR輸出至外部資料匯流排6 0。DDT 1 0 0係認識 信號b a v 1未被要求而傳輸要求信號TR被要求之狀態 時,DDT控制部1 0 2,係使用與上一資料傳輸動作相 同之資料傳輸通道,藉由請求信號DDTREQ 1〜 D D TR E Q 3之一信號將資料傳輸動作之起動指示在 DMA控制部801。由此,DMAC8係藉由CPU3 依照已經初期設定之條件開始依單定址模態之資料傳輸控 制。由此;睡流排控制器5係資料選通信號TDA CK與 位址信號一起被輸出,由此同步地外部I /〇 6 5係作爲 資料傳輸要求本源,從表示於第13圖之時刻t i就實行 資料輸出動作,或是從表示於第1 4圖之時刻t j就實行 資料輸入動作。對於從匯流排控制器5所輸出之通路識別 資訊I D之利用係與第8圖之情形相同。 依照上述第3 —般資料傳輸動作,依c P U之資料傳 輸控制資訊之設定後,外部I / 0係在未獲得匯流排權就 可開始資料傳輸。 第1 5圖係表示將從外部〗/0對於記憶器之資料傳 輸作爲一例子之第i同步交換協定傳輸動作的說明圖。在 本紙张尺度 i n n I n It HI n I 良丁 II ΛΚ 、ve (对先閱讀背IfJ之ii.意事項再硝寫本茛) •33- -34- 40622£ at __B7 五、發明説明(31 ) 第16圖表示有從第1同步交換協定傳輸動作之外部 I / 0對於記憶器之資料傳輸時的定時圖,而在第1 7圖 表示有從^第1圖同步交換協定傳輸動作之記憶器對於外部 I/0之資料傳輸時的定時圖。 第1同步交換協定傳輸動作係繼續上述第1 —般資料 傳輸動作之後實行DMA傳輸之動作,最初實行上述第1 一般資料傳輸動作之後,從上述外部I /0 6 5與資料傳 輸要求T R —起供應之資料傳輸設定命令在特定之第1狀 態,例如以M D 1 ,M D 〇 = “ 0,0 ”作爲條件,使用 與上述最初之第1一般資料傳輸動作相同之資料傳輸通道 實行依照在該最初之第1一般資料傳輸動作時被初期設定 之資料傳輸控制資訊的資料傳輸控制。 更具體而言,使用資料傳輸通道0,指定MD1, M D 〇 = “ 1·,〇,,或“ 1 ,1 ”來實行上述第1 —般資 料傳輸動作之後,外部I /〇 6 5欲起動DMA傳輸時。 首先,在匯流排權要求信號D B R E Q於匯流排控制器5 要求匯流排權。外部I /0 6 5係藉由要求匯流排使用許 可信號B A V L而獲得匯流排權。外部I / 〇 6 5係要求 匯流排使用許可信號BAVL之後時鐘信號CLK (系統 之動作基準時鐘信號)之2循環後’要求傳輸要求信號
TR,同時將資料傳輸設定命令DTR作爲MD 1,MD
0=“0,0” ,輸出至外部資料匯流排60。DDT $ 1 0 0係藉由同步於信號BAVL之要求所要求之信號 b a v 1,隨著資料傳輸設定命令DTR來認識給予傳輸 ϋ張尺度鸿用中( (,NS ) Λ4%格(210X297公釐) 对先閱讀背而之·注意事項再功巧本頁) 袈- _406226 B7__ 五、發明説明(32) 要求信號TR。DDT控制電路1 〇 2藉檢測MD 1, (誚先間讀背而之注δ事項再"寫本頁) Μ D 〇 = “ 0 ’ 0 ” ,認識第1同步交換協定傳輸動作之 指定,不^必實行依資料傳輸設定命令D T R的資料傳輸控 制資訊之再設定,藉由傳送要求信號DDTREQ0於 DMA控制部8 0 1要求資料傳輸之起動。由此, DMA C 8係開始仍然使用已經設定於資料傳輸通道之資 料傳輸控制資訊的資料傳輸。由此,資料選通信號 TDACK與位址信號一起被輸出,由此同步地外部 I / 0 6 5係作爲資料傳輸要求本源,從表示於第1 6圖 之時刻t i就實行資料處理動作,或是從表示於第1 7圖 之時刻t j就實行資料輸入動作。對於從匯流排控制器5 所輸出之通路識別資訊I D之利用係與第8圖之情形相同 〇 依照第1同步交換協定傳輸動作,爲了第1 一般資料 傳輸動作而不需要以命令初期設定之資料傳輸控制條件時 ,可簡單地實行來自外部I /0 6 5之資料傳輸要求。 第1 8圖係表示將從外部I /0對於記憶器之資料傳 輸作爲一例子之第2同步交換協定傳送動作的說明圖。在 第19圖表示有從第2同步交換協定傳輸動作之外部 I / 0對於記憶器之資料傳輸時的定時圖,而在第2 0圖 表示有從第2同步交換協定傳輸動作之記憶器對於外部 I/◦之資料傳輸時的定時圖。 * 第2同步交換協定傳輸動作係繼續上述第1 一般資料 傳輸動作之後實行DMA傳輸之動作,外部I /0 6 5在 本纸張尺度试月Η κϋ樣今(CNS ) Λ4^ ( 2!OX 297^f ) •35- _ 40622^ b77_ 五、發明説明(33 ) 未獲得匯流排權之狀態下,在以發出資料傳輸要求TR作 爲條件。使用與上述最初之第1 一般資料傳輸動作相同之 資料傳輸1通道,實行依照初期設定於該最初之第1 —般資 料傳輸動作時的資料傳輸控制資訊之資料傳輸控制。 更具體而言,使用資料傳輸通道0,指定MD 1, M D 0 = “ 1,〇 ” ,或“ 1,1 ”來實行上述第1 一般 資料傳輸動作之後,外部I /〇 6 5欲起動DMA傳輸時 ,將資料傳輸要求TR輸出至DDT控制部1 0 2。 DDT控制部1 0 2係此時介經藉信號b a v 1確認外部 1/06 5來獲得匯流排權之狀態,DDT控制電路 1 0 2係認識第2同步交換協定傳輸動作之指定,藉由傳 輸要求信號DDTREQ0於DMA控制部8 0 1要求資 料傳輸之起動。由此,DMA C 8係開始仍然使用已經設 定於資料傳輻ί通道之資料傳輸控制資訊的資料傳輸。由此 ,資料選通信號TDACK與位址信號一起被輸出,由此 同步地外部I /◦ 6 5係作爲資料傳輸要求本源,從表示 於第19圖之時刻t i就實行資料處理動作,或是從表示 於第2 6圖之時刻t j就實行資料輸入動作。對於從匯流 排控制器5所輸出之通路識別資訊ID之利用係與第8圖 之情形相同。由此,不需要求外部資料匯流排使用要求( 不需要意識外部匯流排匯流排之使用狀態)成爲可直接處 理資料傳輸。 依照上述第2同步交換協定傳輸動作,爲了第1 一般 資料傳輸動作不需要以命令初期設定之資料傳輸控制條件 ,—·一· — -·—~ ——丨丨 __ — _____ 本紙張尺度试用中叹Pd: 吟((.NS ) Λ4規梠(210 X 297公釐) ---------------IT------HI (对先閲讀背而之注意事項再功寫本頁) -36- 40622£ B7 五、發明説明(34 ) 的變更時,外部I /0 6 5係不需要獲得匯流排權可開始 依D M A C 8之資料傳輸。 第2‘^圖係表示將從外部I / 0對於記憶器之資料傳 輸作爲一例子之直接資料傳輸動作的說明圖。在第2 2圖 表示有從直接資料傳輸動作之外部I/〇對於記憶器之資 料傳輸時的定時圖,而在第2 3圖表示有從直接資料傳輸 動作之記憶器對於外部I/0之資料傳輸時的定時圖。 直接資料傳輸動作係依C P U 3之資料傳輸控制資訊 之設定後,未使用資料匯流排60,從外部1/065要 求資料傳輸來實行DMA傳輸之動作,該動作所選擇之資 料傳輸通道係事先固定地被決定。 更具體而言,介經將匯流排權要求信號D B R E Q與 資料傳輸要求信號T R同時地要求於D D T控制部1 0 2 ,DDT控制]部1 0 2係認識作爲使用事先固定地決定之 資料傳輸通道2的資料傳輸要求者,藉由傳輸要求信號 DDTREQ2於DMA控制部801要求資料傳輸之起 動。由此,D M A C 8係開始仍然使用已經設定於資料傳 輸通道之資料傳輸控制資訊的資料傳輸。由此’資料選通 信號TDA C K與位址信號一起被輸出,由此同步地外部 1 /0 6 5係作爲資料傳輸要求本源,從表示於第2 2圖 \ 之時刻t i就實行資料處理動作’或是從表示於第2 3圖 之時刻t j就實行資料輸入動作。 $ 第2 4圖係表示資料傳輸中斷動作的說明圖。在第 2 5圖表示資料傳輸中斷動作的定時圖。 (誚先間讀背而之注s事項再"寫本頁) --9 4了紙浓八度这用中( (’NS ) /\4说柏(210X297公f ) -37 -38- 406228 A7 B7 五、發明説明(35 ) 該資料傳輸中斷動作係當DMA C 8實行資料傳輸控 制時,D D T控制部1 0 2介經檢測從上述外部I / 〇 6 5所供1應之資料傳輸設定命令爲特定狀態,例如作成 IDl,ID〇 = “0_,0,’ ,MD1,MD0H, 0 ” ,S Z 2 ,S Z 1 ,S Z 0 = “ 1 ,1 ,1 ” ,則強 制結束資料傳輸控制動作。在此,匯流排控制器5係對於 來自外部1/06 5之匯流排權要求信號DBREQ給予 最高之優先性。即使在DMA資料傳輸動作中,有來自外 部1/06 5之匯流排權要求信號DBREQ時,停止該 時所實行之匯流排存取,成爲於外部I /〇 6 5開放匯流 排權之狀態。 依照資料傳輸中斷動作,I/O 6 5係欲要求資料傳 輸時,可停止依已經動作之DMA C 8之資料傳輸動作, 以最高優先性‘可要求資料傳輸。 以上依照實行形態具體地說明藉由本發明者所施行之 實施形態,惟本發明係並不被限定於此者,在不超越其要 旨之範圍下可做各種變更。 例如,外部I / 0成爲資料傳輸本源的DMA微電腦 係不被限定於與記億器之間的資料傳輸,也可以爲與其他 之輸入輸出裝置之間的資料傳輸。又,內設有微電腦之電 \ 路模組,構成資料處理系統之裝置係並不被限定於上述實 施例而可適當地變更。又,DMA C係不被限定於使用匯 i 流排8內部之資料緩衝器之構成,DMA C本體具備專用 之資料緩衝器之構成也可以。 本紙張尺度这用中(,NS ) Λ4%秸(210X297公梦) - ^^1 !-1 ^^1 1! - » yri·n^i In —.1 1^1 Λ·^ *ys (1Α先間請背而之;11·意事項再功寫本页) 五、發明説明( 36 406229 A7 B7 ί .十 η •τ 消 f: A 印 4 又,上述外部I / 0 6 5係以一個半導體晶片所構成 也可以,或是藉由組合複數半導體晶片所構成也可以。又 ,該I 係設於與微電腦相同半導體晶片上也可以。 又,在第3圖中,以兩個匯流排連結資料匯流排與外 部I/O,惟當然以一個匯流排連結也可以。 又,準備複數外部I /0,分別設定(存儲於命令 ROM)固定之傳輸資訊(傳輸目的或傳輸本源位址資料 ,傳輸通道等),則只變更外部I /0,由於成爲實行對 應於變更之外部I /0的資料傳輸之初期設定,因此系統 之變更成爲容易。當然,在此時,各外部I /0具有互相 不同之功能也可以,或是具有相同功能也可以。 又,在上述實施例中,僅一個外部I /0連接於匯流 排,惟複數外部I /0連接於匯流排也可以,在此時,匯 流排權之要求‘不會互相重疊,或是附予優先順位較理想。 (發明之效果) 簡述在本發明所揭示之發明中藉由代_表性者所獲得之 效果如下: 亦即,由於外部輸入輸出裝置係在實行資料傳輸時未 « - ^至由ς p u而與資料傳輸要求一起輸出設定命令,並可將 \ 資料傳輸控制資訊設定在直接記憶存取控制機構,因此, 資料傳輸要求本源之輸入輸出裝置係不會 i 理狀態,邀實行資料傳輸時,以該定時可實行資料傳輸處 理,成爲可實施輸入輸出裝置本體之資料傳輸。 本纸張尺度这川中囚以系樣彳((,?^)/\4規祐(21(^ 297公犮) (誚先閱讀背而之注意事項再硝β本頁)
*1T 39 -40- A7 ---_iMm__ 五、發明説明(37 ) 此時,因C P U係不需要資料傳輸控制資訊之初期設 定,因此,.在C P U不會有負擔,在該期由可將C PU分 配於其他1處理,可整體上提高微電腦之資料處理性能,以 及資料處理系統之資料處理性能》 (圖式之簡單說明) 第1圖係表示本發明之一例子之資料處理系統的方塊 圖。 第2圖係表示本發明之一例子之微電腦的方塊圖。 第3圖係表示外部I/0之一例子的方塊圖。 第4圖係表示資料傳輸設定命令之一例子的命令格式 圖。 第5圖係表示DMAC,DDT,匯流排狀態控制器 ,記憶器及外部I /0之連接關係的槪略方塊圖。 第6圖係表示將從外部I/〇對於記憶器之資料傳輸 作爲一例子之第1一般資料傳輸動作的說明圖。 第7圖係表示從第1 一般資料傳輸動作之外部I / 〇 對於記億器之資料傳輸時的定時圖。 第8圖係表示從第1 一般資料傳輸動作之記憶器對於 外部I/0之資料傳輸時的定時圖。 第9圖係表示將從外部I/〇對於記憶器之資料傳輸 作爲一例子之第2—般資料傳輸動作的說明圖。 i 第10圖係表示從第2—般資料傳輸動作之外部 I/0對於記億器之資料傳輸時的定時圖。 本纸張及度厂中Kam呤((,NS ) Λ4^Γ77ΐ〇χ 297^Τ7 (誚先閱請背而之注意事項再禎寫本頁) 裝· *1Τ 406228 A7 £7_ 五、發明説明(38) 第1 1圖係表示從第2 —般資料傳輸動作之記憶器對 於外部I/0之資料傳輸時的定時圖。 第I1 2圖係表示將從外部I / 〇對於記憶器之資料傳 輸作爲一例子之第3 —般資料傳輸動作的說明圖。 第13圖係表示從第3—般資料傳輸動作之外部 I/0對於記億器之資料傳輸時的定時圖。 第1 4圖係表示從第3 —般資料傳輸動作之記憶器對 於外部I/0之資料傳輸時的定時圖。 第1 5圖係表示將從外部I /〇對於記憶器之資料傳 輸作爲一例子之第1同步交換協定傳輸動作的說明圖。 第1 6圖係表示從第1同步交換協定傳輸動作之外部 I/〇對於記億器之資料傳輸時的定時圖。 第1 7圖係表示將從第1同步交換協定傳輸動作之記 憶器對於外部Ί /〇之資料傳輸時的定時圖。 第1 8圖係表示將從外部I /〇對於記憶器之資料傳 輸作爲一例子之第2同步交換協定傳輸動作的說明圖。 第1 9圖係表示將從第2同步交換協定傳輸動作之外 部I/0對於記憶器之資料傳輸時的定時圖。 第2 0圖係表示從第2同步交換協定傳輸動作之記憶 器對於外部I/0之資料傳輸時的定時圖。 第2 1圖係表示將從外部I /0對於記憶器之資料傳 輸作爲一例子之直接資料傳輸動作的說明圖。 i 第2 2圖係表示從直接資料傳輸動作之外部I /0對 於記憶器之資料傳輸時的定時圖。 本紙張尺度试 ( (,NS ) Λ4规招(210X297公f ) ^先閱請背Vg之ίΐδ事項再硝ίίΓ本页) 裝· ,ίτ -41 - P^_4〇6229___一 五、發明説明(39 ) 第2 3圖係表示從直接資料傳輸動作之記憶器對於外 部1/0之資料傳輸時的定時圖。 (翎先閱讀背>5之注意事項再蛾寫本页) 第2U圖係表示資料傳輸中斷動作的說明圖。 第2 5圖係表示資料傳輸中斷動作的定時圖。 第2 6圖係表示DDT與DMA C之連接的圖式。 (記號之說明) 1 :微電腦,2 : C P U ’ 4 :位址變換,高速緩衝單元,5 :匯流排狀態控制器’ 6 :外部匯流排介面電路’ 6 0 :外部資料匯流排’ 61:外部位址匯流排, 65:外部1/ ◦(輸入輸出裝置)’ 70〜74 :內設周邊電路’ 8 : DMAC ’ 8 2 :次數控制電路,8 3 :暫存器控制電路, 84 :起動控制電路,85 :要求優先控制電路’ SARn ··源位址暫存器,DARn ··目的位址暫存器, 101 :DDT,101 :TR用專用信號線, 102 : DDT控制部,103 : DDT緩衝器, DDREQ :匯流排使用要求信號, BAVL:匯流排使用許可信號, TDACK:資料選通信號,ID:通道識別信號, DTR :資料傳輸設定命令,TR :傳輸要求信號, 600 :記憶器,800 : DMA暫存器, 801:DMA控制部。 本紙张尺廋试用中K K ‘ d ( ('NS ) Λ4^ ( 210X297^^ ) -42 -
Claims (1)
- 88 經濟部智总时產局員工;/]赍合作钍卬製406229 六、申請專利範圍 第8 7 1 1 6 8 2 4號專利申請案 中文申請專利範圍修正本 - 1 民國88年7月修正 1 · 一種資料處理系統,係具有微電腦,與記億器’ 及輸入輸出裝置,以及連接有上述微電腦,上述記億器及 上述輸入輸出裝置的匯流排的資料處理系統,其特徵爲: 上述微電腦係包括中央處理裝置,及具有依據從上述 中央處理裝置或經由上述匯流排從外部所給予之資料傳輸 '控制資訊實行資料傳輸控制之複數資料傳輸通道的D Μ A 控制機構,及調停從上述中央處理裝置,D Μ A控制機構 與上述輸入輸出裝置所給予的匯流排權要求之衝突,同時 控制對於上述匯流排之匯流排週期的匯流排狀態控制器, 上述輸入輸出裝置係獲得匯流排權而於D Μ A控制機 構實行資料傳輸要求同時於上述匯流排輸出用以控制 D Μ A控制機構之動作之資料傳輸設定命令,同步於對於 此之來自微電腦之回應,作爲依D Μ A控制機構之資料傳 輸控制的資料傳輸本源實行對於上述匯流排的資料傳輸或 資料輸入動作。 2 .如申請專利範圍第1項所述之資料處理系統,其 中,上述資料傳輸設定命令,係包括分別指定傳輸資料尺 寸,使用於資料傳輸之資料傳輸通道,傳輸位址,及傳輸 次數的資訊者。 3 · —種資料處理系統,係具有微電腦,與記憶器, 及輸入輸出裝置,以及連接有上述微電腦,上述記憶器及 本紙悵尺度適用中阐阈家標準(CNS ; Λ4規格(2丨0,<:W公續) „---i------ΐτ------咏· ! (請先閱讀背面之注意事項再填寫本頁) 經濟部智总財產局員工消骨合作社卬製 406229 cs 六、申請專利範圍 上述輪入輸出裝置的匯流排的資料處理系統,其特徵爲: 上述微電腦係包括中央處理裝置,及具有依據從上述 中央處理裝置或經由上述匯流排從外部所給予之資料傳輸 控制資訊實行資料傳輸控制之複數資料傳輸通道的D Μ A 控制機構,及調停從上述中央處理裝置,DMA控制機構 與上述輸入輸出裝置所給予的匯流排權要求之衝突,同時 控制對於上述匯流排之匯流排週期的匯流排狀態控制器, 上述輸入輸出裝置係獲得匯流排權而於D Μ A控制機 構實行資料傳輸要求同時於上述匯流排輸出用以控制 D Μ A控制機構之動作之資料傳輸設定命令,同步於對於 此之來自微電腦之回應,作爲依D Μ A控制機構之資料傳 輸控制的資料傳輸本源實行對於上述匯流排的資料傳輸或 資料輸入動作, 上述D Μ A控制機構係具有依照藉由上述資料傳輸設 定命令所設定之上述資料傳輸控制資訊實行資料傳輸控制 的第1動作。 4 ·如申請專利範圍第1項或第3項所述之資料處理 系統’其中’上述D Μ A控制機構係具有上述第1動作之 後,介經檢測從上述輸入輸出裝置與資·料傳輸要求一起供 應之資料傳送設定命令爲特定之第1狀態,使用與上述第 1動作相同之資料傳輸通道’實行依據上述所設定之上述 資料傳輸控制資訊的資料傳輸控制的第2動作者。 5 ·如申請專利範圍第1項或第3項所述之資料處理 系統,其中’上述D Μ A控制機構係具有上述第1動作之 本紙張尺度適州t阄同家樣-1M ) ,\4現格(210/ 公~=^~---- I» m - -- -. In LI--- 批衣----------1 - ,1τ- - I . -I —-I- I____ !i -- - (請先閱讀背面之注意事項再填寫本頁) ABCD 406229 六、申請專利範圍 後,介經從上述輸入輸出裝置不隨著資料傳輸設定命令給 予資料傳輸要求,使用與上一次之資料傳輸動作相同之資 料傳輸通道,實行依據上述所設定之上述資料傳輸控制資 訊的資料傳輸控制的第3動作者。 6 .如申請專利範圍第1項或第3項所述之資料處理 系統,其中,上述D Μ A控制機構係具有藉由上述中央'處 理裝置設定有資料傳輸控制資訊之後,介經從上述輸入輸 出裝置隨著上述資料傳輸設定命令給予上述資料傳輸要求 ,使用以該資料傳輸設定命令所特定之資料傳輸通道,實 行依據介經上述中央處理裝置所設定之上述資料傳輸控制 資訊的資料傳輸控制的第4動作者。 7 .如申請專利範圍第6項所述之資料處理系統,其 中,上述DMA控制機構係具有藉由上述中央處理裝置設 定有資料傳輸控制資訊之後’介經從上述輸入輸出裝置不 隨著上述資料傳輸設定命令給予資料傳輸要求’使用與上 一次資料傳輸動作相同之資料傳輸通道’實行依據上述所 設定之上述資料傳輸控制資訊的資料傳輸控制的第5動作 者。 8 .如申請專利範圍第3項所述之資料處理系統,其 中,上述D Μ A控制機構係介經檢測從上述輸入輸出裝置 所供應之資料傳輸設定命令爲特定之第2狀態’俾強制結 束資料傳輸控制動作者。 9 .如申請專利範圍第4項所述之資料處理系統,其 中,上述D Μ A控制機構係介經檢测從上述輸入輸出裝置 -3 - - ~一 丨 ---------^---- ▲------、1T------ (請先閱讀背面之注意事項再填寫本頁) 經濟部智^財產局員工^^骨分作社印製 本紙悵尺度適用中㈨阄家標竿() Λ4现烙(2丨0/2()7公釐) A8 B8 C8 ___ D8 六、申請專利範圍 所供應之資料傳輸設定命令爲特定之第2狀態,俾強制結 束資料傳輸控制動作者。 (货先閱讀背面之注意事項再填寫本頁) 1 0 .如申請專利範圍第5項所述之資料處理系統, 其中’上述D Μ A控制機構係介經檢測從上述輸入輸出裝 置所供應之資料傳輸設定命令爲特定之第2狀態,俾強制 結束資料傳輸控制動作者。 1 1 如申請專利範圍第6項所述之資料處理系統, 其中’上述D Μ A控制機構係介經檢測從上述輸入輸出裝 置所供應之資料傳輸設定命令爲特定之第2狀態,俾強制 結束資料傳輸控制動作者。 1 2 .如申請專利範圍第7項所述之資料處理系統, 其中,上述D Μ A控制機構係介經檢測從上述輸入輸出裝 置所供應之資料傳輸設定命令爲特定之第2狀態,俾強制 結束資料傳輸控制動作者。 13. —種微電腦,其特徵爲: 經濟部智慧財產局員工;/1'#合作钍印製 包括中央處理裝置,及具有依據從上述中央處理裝置 或從外部所給予之資料傳輸控制資訊實行資料傳輸控制之 複數資料傳輸通道的D Μ A控制機構,及伴隨調停從上述 中央處理裝置,D Μ A控制機構及外部所給予的匯流排權 要求之衝突,控制對於外部之匯流排週期的匯流排狀態控 制器, 上述D Μ A控制機構係具有上述匯流排狀態控制器在 向外部開放匯流排權之狀態,伴隨爲了自外部控制D Μ A 控制機構之勋作的資料傳輸設定命令,供予資料傳輸要求 本紙張尺度適用中闽m樣準(C’NS ) Λ4规格(210:<297公廣) -4 - —-i- A8 B8 C8 D8 六、申請專利範圍 時,依據依上述資料傳輸設定命令所設定的上述資料傳輸 控制資訊實行資料傳輸控制的第1動作。 1 4 .如申請專利範圍第1 3項所述之微電腦,其中 ,上述D Μ A控制機構係具有上述第1動作之後,介經檢 測從外部與資料傳輸要求一起所供應之資料傳輸設定命令 爲特定之第1狀態,使用與上述第1動作相同之資料傳輸 通道,實行依據上述所設定之上述資料傳輸控制資訊的資 料傳輸控制的第2動作,及上述第1動作之後,介經從外 部不隨著資料傳輸設定命令給予資料傳輸要求,使用與上 一次之資料傳輸動作相同之資料傳輸通道,實行依據上述 資料傳輸控制資訊的資料傳輸控制的第3動作者。 1 5 ·如申請專利範圍第1 3項所述之微電腦,其中 ,上述DMA控制機構係具有藉由上述中央處理裝置設定 有上述資料傳輸控制資訊之後,介經從外部隨著上述資料 傳輸設定命令給予資料傳輸要求,使用以該資料傳輸設定 命令所特定之資料傳輸通道,實行依據介經上述中央處理 裝置所設定之上述資料傳輸控制資訊的資料傳輸控制第4 動作’及藉由上述中央處理裝置設定有上述資料傳輸資訊 之後,介經從上述輸入輸出裝置不隨著資料傳輸設定命令 給予資料傳輸要求,使用與上一次之資料傳輸動作相同之 資料傳輸通道,實行依據上述所設定之資料傳輸資訊的資 料傳輸控制的第5動作者。 1 6 .—種微電腦,其特徴爲:包括 中央處理裝置: 本紙張尺度適川中國ΙΚ樣季((’NS ) Λ*4現洛(2丨0 :< 29*7公廣;> - - - II- - - n I - —i n (請先閲讀背面之注意事項再填寫本頁) *1T 線 經濟部智慧財產局員工;/1骨合作钍印製 ab,cd 406229 六、申請專利範圍 具有設定在資料傳輸動作時所使用之控制資訊的暫存 器,依據設定於上述暫存器之控制資訊,實行資料傳輸動 作的D Μ A控制器; 結合於上述中央處理裝置與上述DMA控制器及上述 微電腦之外部的匯流排; 結合於上述中央處理裝置,接收來自上述微電腦之外 部對於上述匯流排的使用要求,及來自上述中央處理裝置 對於使用要求,實行對於上述匯流排之使用要求之調停的 匯流排控制器;及 上述匯流排控制器認定來自上述外部的匯流排之使用 要求時,將供應於上述匯流排之控制資訊,設定至上述 DMA控制器之上述暫存器的控制電路。 1 7 .如申請專利範圍第1 6項所述之微電腦,其中 ,設定於上述暫存器之控制資訊係包括在資料傳輸動作時 表示傳輸本源的傳輸本源位址資訊或資料傳輸動作時表示 傳輸目的地的傳輸目的地位址資訊者。 1 8 .如申請專利範圍第1 7項所述之微電腦,其中 ,上述控制電路係回應於對於上述DMC控制器之傳輸要 求,將供應於上述匯流排之控制資訊設定在上述暫存器者 〇 1 9 .如申請專利範圍第1 8項所述之微電腦,其中 ,上述D Μ A控制器係具有複數之資料傳輸通道,上述暫 存器係具有分別對應於上述複數之資料傅輸通道的複數暫 存器,各該暫存器係介經上述中央處理裝置分配於互相不 尺度適用中间阉家標华(CNS ) Λ4規格(2丨0;< 297公釐) _ 6.: ~ " -----—„----裝------訂------線 (請先閲讀背而之."意事項再填寫本頁) 經濟部智慧时4-苟員工消費合泎社卬製 經濟部智慧財產局員工;<1费合作社印製 406229 B8 D8々、申請專利範園 同的位址,介經指定位址藉由上述中央處理裝置,控制資 訊設定於分配在上述指定位址之暫存器者。 2 0 ·如申請專利範圍第1 9項所述之微電腦,其中 ,供應於上述匯流排之控制資訊係包括指定上述複數之資 料傳輸通道內之一通道的指定資訊,對於對應於藉由該指 定資訊所指定之資料傳輸通道的暫存器,設定有上述傳'輸 本源位址資訊或傳輸目的地位址資訊。 / 2 1 . —種裝置,係結合於匯流排,資料傳輸動作時 功能作爲資料之傳輸本源或資料之傳輸目的地的裝置,其 特徵爲:包括 實現所定功能的處理部; 輸出有關於上述匯流排之使用要求,回應於使用要求 之許可來輸出資料傳輸要求的控制部;及 同步於上述資料傳輸要求之輸出,輸出在上述資料傳 輸動作時所使用之控制資訊的輸出部。 2 2 ·如申請專利範圍第2 1項所述之裝置,其中, 上述控制資訊係包括表示在上述資料傳輸動作中存儲有須 傳輸資料之傳輸目的地的位址資訊或須傳輸之資料的傳輸 本源之位址的位址資訊。 2 3 .如申請專利範圍第2 2項所述之裝置,其中, 上述處理部,上述控制部及上述輸出部係形成在一·半導體 晶片者。 2 4 ·如申請專利範圍第2 2項所述之裝置,其中, 上述裝置係由複數之半導體晶片所形成者。 (請先閱讀背面之注意事項再填寫本頁) i -裝- .1T 線 本紙張尺度適用十澍阉家標华(CNS ) Λ4规格(210X297公鏠) 406229 A8 B8 C8 D8 六、申請專利範圍 2 5 . —種資料處理裝置,係包括微電腦,及結合上 述微電腦之匯流排,及結合於上述匯流排之裝置的資料處 理裝置,其特徵爲: 上述微電腦係包括: 結合於上述匯流排的中央處理裝置; 結合於上述匯流排,具有設定在資料傳輸動作時所使 用之控制資訊的暫存器,依據設定於上述暫存器之控制資 訊,實行資料傳輸動作的D Μ A控制器; 結合於上述中央處理裝置,接收來自上述微電腦之外 部對於上述匯流排的使用要求,及來自上述中央處理裝置 對於使用要求,實行對於上述匯流排之使用要求之調停的 匯流排控制器;及 上述匯流排控制器認定來自上述外部的匯流排之使用 要求時,將供應於上述匯流排之控制資訊,設定至上述 DMA控制器之上述暫存器的控制電路, 上述裝置係包括: 實現所定功能的處理部; 輸出有關於上述匯流排之使用要求,回應於使用要求 之許可來輸出資料傳輸要求的控制部;及 同步於上述資料傳輸要求之輸出,輸出在上述控制資 訊的輸出部。 2 6 ·如申請專利範圍第2 5項所述之資料處理裝置 ,其中,上述控制資訊係包括表示在上述資料傳輸動作中 存儲有須傳輸資料之傳輸目的地的位址資訊或須傳輸之資 -8 - —----- C诸先閱讀背面之注意事項再填寫本頁) 、-β 線彳— 經濟部智总財4苟員工"費合作社印製 本紙張尺度適川中困阀家標华(〇\;?)/\4>見格(210/297公釐) 40622 V C8 ____ D8 六、申請專利範圍 料的傳輸本源之位址的位址資訊。 置之暫 裝器述 理制上 處控在 料 C 定 資 Μ 設 之 D 訊 述述資 所上制 項於控 6 對之 2 於排 第應流 圍回匯 範係述 利路上 專電於 請制應 申控供 如述將 .上 , 7 , 求。 2 中要者 其輸器 , 傳存 (請先閲讀背面之注意事項再填寫本頁) 經濟部智您財產局員工消骨合作社印製 本紙張尺度適用中闼國家梯隼(C,NS )八4规格(21〇χ 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30386697 | 1997-11-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW406229B true TW406229B (en) | 2000-09-21 |
Family
ID=17926226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087116824A TW406229B (en) | 1997-11-06 | 1998-10-09 | Data process system and microcomputer |
Country Status (5)
Country | Link |
---|---|
US (3) | US6477599B1 (zh) |
EP (1) | EP0917063A3 (zh) |
KR (1) | KR19990044934A (zh) |
CN (1) | CN1218227A (zh) |
TW (1) | TW406229B (zh) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001014212A (ja) * | 1999-06-25 | 2001-01-19 | Canon Inc | メモリ制御装置及び方法とそれを用いた描画装置及び印刷装置 |
US6766383B1 (en) * | 1999-09-27 | 2004-07-20 | Conexant Systems, Inc. | Packet-based direct memory access |
WO2001067260A1 (fr) * | 2000-03-09 | 2001-09-13 | Fujitsu Limited | Procede et dispositif de gestion des entrees et sorties |
US20020124083A1 (en) * | 2000-09-06 | 2002-09-05 | Sun Microsystems, Inc. | Method and apparatus for increasing the efficiency of transactions and connection sharing in an enterprise environment |
KR100406936B1 (ko) * | 2001-06-07 | 2003-11-21 | 삼성전자주식회사 | 데이터 중계 장치 및 방법 |
US6941438B2 (en) * | 2003-01-10 | 2005-09-06 | Intel Corporation | Memory interleaving |
EP1471421A1 (en) * | 2003-04-24 | 2004-10-27 | STMicroelectronics Limited | Speculative load instruction control |
KR100630071B1 (ko) * | 2003-11-05 | 2006-09-27 | 삼성전자주식회사 | 다중 프로세서 환경에서의 dma를 이용한 고속 데이터전송 방법 및 그 장치 |
CN100337217C (zh) * | 2003-07-28 | 2007-09-12 | 深圳市朗科科技有限公司 | 存储控制芯片及数据存储控制方法 |
JP4391200B2 (ja) | 2003-11-05 | 2009-12-24 | 株式会社日立製作所 | ディスクアレイ装置及びディスクアレイ装置の制御方法 |
DE102004006767B4 (de) * | 2004-02-11 | 2011-06-30 | Infineon Technologies AG, 81669 | Verfahren und Vorrichtung zum Transport von Datenabschnitten mittels eines DMA-Controllers |
CN1779666A (zh) * | 2004-11-19 | 2006-05-31 | 宇力电子股份有限公司 | 数据存取方法 |
US7249210B2 (en) * | 2005-03-01 | 2007-07-24 | Qualcomm Incorporated | Bus access arbitration scheme |
EP1899827B1 (en) * | 2005-06-30 | 2010-09-08 | Freescale Semiconductor, Inc. | Device and method for executing a dma task |
DE602005027003D1 (de) * | 2005-06-30 | 2011-04-28 | Freescale Semiconductor Inc | Einrichtung und verfahren zur steuerung einer ausführung einer dma-task |
CN101218570B (zh) * | 2005-06-30 | 2010-05-26 | 飞思卡尔半导体公司 | 在直接存储器存取任务请求之间进行仲裁的装置和方法 |
EP1899825B1 (en) * | 2005-06-30 | 2009-07-22 | Freescale Semiconductor, Inc. | Device and method for controlling multiple dma tasks |
US8510481B2 (en) * | 2007-01-03 | 2013-08-13 | Apple Inc. | Memory access without internal microprocessor intervention |
US20080270827A1 (en) * | 2007-04-26 | 2008-10-30 | International Business Machines Corporation | Recovering diagnostic data after out-of-band data capture failure |
US8977790B2 (en) * | 2008-02-15 | 2015-03-10 | Freescale Semiconductor, Inc. | Peripheral module register access methods and apparatus |
US8521921B1 (en) * | 2009-05-22 | 2013-08-27 | Marvell International Ltd. | Automatic direct memory access (DMA) |
US10713202B2 (en) * | 2016-05-25 | 2020-07-14 | Samsung Electronics Co., Ltd. | Quality of service (QOS)-aware input/output (IO) management for peripheral component interconnect express (PCIE) storage system with reconfigurable multi-ports |
US11072439B2 (en) | 2018-09-07 | 2021-07-27 | The Boeing Company | Mobile fixture apparatuses and methods |
US10782696B2 (en) | 2018-09-07 | 2020-09-22 | The Boeing Company | Mobile fixture apparatuses and methods |
US10472095B1 (en) | 2018-09-07 | 2019-11-12 | The Boeing Company | Mobile fixture apparatuses and methods |
CN111143897B (zh) * | 2019-12-24 | 2023-11-17 | 海光信息技术股份有限公司 | 数据安全处理装置、系统及处理方法 |
CN113703925B (zh) * | 2021-10-27 | 2022-01-25 | 长沙理工大学 | 一种web3D多虚拟单片机系统的协同作业方法及系统 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4313160A (en) * | 1976-08-17 | 1982-01-26 | Computer Automation, Inc. | Distributed input/output controller system |
US4245300A (en) * | 1978-06-05 | 1981-01-13 | Computer Automation | Integrated and distributed input/output system for a computer |
US5099417A (en) * | 1987-03-13 | 1992-03-24 | Texas Instruments Incorporated | Data processing device with improved direct memory access |
US4821170A (en) * | 1987-04-17 | 1989-04-11 | Tandem Computers Incorporated | Input/output system for multiprocessors |
EP0458304B1 (en) * | 1990-05-22 | 1997-10-08 | Nec Corporation | Direct memory access transfer controller and use |
CA2060820C (en) * | 1991-04-11 | 1998-09-15 | Mick R. Jacobs | Direct memory access for data transfer within an i/o device |
US5307458A (en) * | 1991-12-23 | 1994-04-26 | Xerox Corporation | Input/output coprocessor for printing machine |
JPH07122865B2 (ja) * | 1992-01-02 | 1995-12-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | バス動作の動作速度を制御するようにしたバス・インターフェースを有するコンピュータ・システム |
US5444855A (en) * | 1992-04-17 | 1995-08-22 | International Business Machines Corporation | System for guaranteed CPU bus access by I/O devices monitoring separately predetermined distinct maximum non CPU bus activity and inhibiting I/O devices thereof |
US5535417A (en) * | 1993-09-27 | 1996-07-09 | Hitachi America, Inc. | On-chip DMA controller with host computer interface employing boot sequencing and address generation schemes |
US6038622A (en) * | 1993-09-29 | 2000-03-14 | Texas Instruments Incorporated | Peripheral access with synchronization feature |
KR970002689B1 (en) * | 1994-06-30 | 1997-03-08 | Hyundai Electronics Ind | Cdma |
US5634076A (en) * | 1994-10-04 | 1997-05-27 | Analog Devices, Inc. | DMA controller responsive to transition of a request signal between first state and second state and maintaining of second state for controlling data transfer |
JPH08110886A (ja) * | 1994-10-07 | 1996-04-30 | Ricoh Co Ltd | Dmaコントローラ及びファクシミリ装置 |
EP0776504B1 (en) * | 1995-05-26 | 2004-08-18 | National Semiconductor Corporation | Integrated circuit with multiple functions sharing multiple internal signal buses for distributing bus access control and arbitration control |
JPH10320349A (ja) * | 1997-05-15 | 1998-12-04 | Ricoh Co Ltd | プロセッサ及び当該プロセッサを用いるデータ転送システム |
JP3712842B2 (ja) * | 1997-08-05 | 2005-11-02 | 株式会社リコー | データ転送制御方法、データ転送制御装置及び情報記録媒体 |
-
1998
- 1998-10-09 TW TW087116824A patent/TW406229B/zh not_active IP Right Cessation
- 1998-10-30 EP EP98308924A patent/EP0917063A3/en not_active Withdrawn
- 1998-11-02 KR KR1019980046750A patent/KR19990044934A/ko not_active Application Discontinuation
- 1998-11-05 US US09/186,075 patent/US6477599B1/en not_active Expired - Fee Related
- 1998-11-06 CN CN98123880A patent/CN1218227A/zh active Pending
-
2001
- 2001-02-06 US US09/776,892 patent/US6493774B2/en not_active Expired - Fee Related
-
2002
- 2002-05-23 US US10/152,834 patent/US20020133661A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20020133661A1 (en) | 2002-09-19 |
EP0917063A2 (en) | 1999-05-19 |
US6477599B1 (en) | 2002-11-05 |
US6493774B2 (en) | 2002-12-10 |
CN1218227A (zh) | 1999-06-02 |
EP0917063A3 (en) | 2001-11-28 |
KR19990044934A (ko) | 1999-06-25 |
US20010010062A1 (en) | 2001-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW406229B (en) | Data process system and microcomputer | |
US5613071A (en) | Method and apparatus for providing remote memory access in a distributed memory multiprocessor system | |
US6985977B2 (en) | System and method for transferring data over a communication medium using double-buffering | |
TW448363B (en) | High speed processor system with bus arbitration | |
US5857080A (en) | Apparatus and method for address translation in bus bridge devices | |
US20040107265A1 (en) | Shared memory data transfer apparatus | |
TW294801B (en) | Bus interface logic system | |
JP2002091900A (ja) | 多重トランザクションバスシステム・バスブリッジ用のタイムアウトカウンタ | |
JPH01298457A (ja) | コンピュータシステム | |
TW393609B (en) | Method and apparatus for packing digital data | |
WO1996003697A1 (en) | Method for semaphore communication between incompatible bus locking architectures | |
EP0587370A1 (en) | Method and apparatus for software sharing between multiple controllers | |
KR100575608B1 (ko) | 버스 제어회로 | |
JP2903536B2 (ja) | データ転送装置 | |
JPH07271654A (ja) | コントローラ | |
JPH06187286A (ja) | バス変換アダプタ | |
JP2586061B2 (ja) | キャッシュメモリ制御装置 | |
JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
JPH04337851A (ja) | メモリアクセス方式 | |
JPH11212903A (ja) | データ処理システム、周辺装置及びマイクロコンピュータ | |
TW475118B (en) | Bus system for information processing device | |
JP3878097B2 (ja) | バス制御方式及びコンピュータシステム | |
SU1410709A1 (ru) | Устройство дл сопр жени периферийного устройства с ЭВМ | |
JP3866873B2 (ja) | 情報処理装置 | |
JPH03144740A (ja) | プロセッサ比較装置と命令供給装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |