CN86100690A - 处理机输入/输出和中断过滤器 - Google Patents

处理机输入/输出和中断过滤器 Download PDF

Info

Publication number
CN86100690A
CN86100690A CN86100690.9A CN86100690A CN86100690A CN 86100690 A CN86100690 A CN 86100690A CN 86100690 A CN86100690 A CN 86100690A CN 86100690 A CN86100690 A CN 86100690A
Authority
CN
China
Prior art keywords
mentioned
coprocessor
input
output apparatus
master processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN86100690.9A
Other languages
English (en)
Other versions
CN1008484B (zh
Inventor
约翰·威廉·欧文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN86100690A publication Critical patent/CN86100690A/zh
Publication of CN1008484B publication Critical patent/CN1008484B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning

Abstract

在主系统数据总线上可以连接一个协同处理机以运行主处理机未知的软件。主处理机能够并行地运行其他软件并保持利用共享的输入/输出设备的优先权。其方法是提供与随机存取存储器结合在一起的俘获逻辑电路，它可以由主处理机动态地进行加载，它装有与共享输入/输出设备(被协同处理机使用)的当前可用性有关的数据。附加的逻辑电路与协同处理机联合起来管理协同处理机与系统总线之间的中断。

Description

本发明一般地涉及处理机的控制问题，更具体地涉及通过第二个处理机来控制系统资源的利用问题。第二个处理机运行一个程序不同于主处理机正在执行的程序。
现在微处理机很容易获得，这一事实使得各种性能的小型计算机（包括大家熟悉的个人计算机）急剧增加。然而，即使拿5年以前的所谓“个人计算机”的平均水平与目前工艺高超的“个人计算机”的水平相比，前者也只能认为是一种非常原始的装置。
很多个人和商业团体都已购置了个人计算机系统，而且编写或购置了计算机程序软件，以便恰当地命令计算机执行选定的任务，如：文字处理和数据处理。
由于这种个人计算机技术发展非常快，因此，迫切需要系统的各个组成部分有一定程度的相容性。这就导致标准化（无论是官方规定的还是事实上存在的）的推行。在大多数情况下，这种标准化允许把很多年以前为当时的计算机系统购置的输入/输出（1/0）硬件装置用于具有当前工艺水平的系统之中。虽然，从当前的标准来看，这些硬件装置已经是相当原始的了。
然而，由于硬件技术的发展，程序软件以及大量的数据文件（它们通常是使用程序软件时产生的结果）已经提出了错宗复杂的相容性问题。举例来说，大多数早期的个人计算机都是八位的机器，在这种机器当中处理机每次只能处理一个八位的字节。后来，计算机技术发展到使用16位的处理机，最近，又发展到使用32位的处理机。虽然，最初为八位的处理机编写的软件可以用于或者可以使它们适用于32位的处理机系统，但是，一般说来，如果这一软件原来就打算在32位处理机上运行的话，那么，这个应用程序完全可以编写成一个运行效率更高性能更好的程序。当然，这种处理方法带来的问题是很明显的：这些为8位和16位处理机设计的大量软件和数据库已经付出了代价。
因此，人们显然还是期望能够在更加现代化、性能更佳的计算机系统上使用已经存在的软件以及与其相联系的数据文件。再者，当使用更新、性能更佳的计算机设备时，应该发挥其能力更强的优点。这就是说，如果更新的、性能更佳的计算机设备受到较落后的、能力较低的软件的牵制而得不到充分的利用，那么，多花的钱就不能说是正确的了。因此，在以前的工艺中虽然已经使用了附加的处理机（有时称之为协同处理机）以便使计算机具有一些特殊的、新的功能（例如：数字的或浮点的十进制能力），但是，以前典型的协同处理机工艺把原有的处理机降低到特殊目的控制器（例如：输入/输出控制器）的地位，而本发明的新附加协同处理机却添加了附加的功能。
与上述使用协同处理机的先有工艺形成鲜明的对照，本发明建议使用一个附加的、不先进的（与具有当前工艺技术水平的主处理机相比）处理机，以便在最新的、性能最佳的计算机系统中仍然使用已经存在的、功能较低、或性能较差的程序以及与其相联系的已有的数据文件。在这种结构形式下，主处理机能够执行与协同处理机无关的高性能程序。协同处理机是这样配置的：它使已经存在的老一代的程序以及与其有联系的数据文件能够基本上与正在由主处理机执行的程序同时运行。
然而，在刚刚介绍的结构当中，可能会产生两个处理机争夺系统资源的问题。这种问题是可以解决的，因为从每个处理机的角度来看，完全不同的操作系统对系统环境来说都是同样有效的。因此，允许两个处理机并行运行，协同处理机通过第一类操作系统运行应用程序，而主处理机则通过另一个操作系统运行其他的程序，这种配置虽然是一个很大的进步，但是，人们仍然非常期望提供一种控制技术，以解决由于两个处理机使用同一个输入/输出装置所引起的争用问题，并期望解决两个处理机所引起的系统的中断处理问题。
因此，在协同处理机环境中采用了一种控制技术，在这种环境中，主处理机和协同处理机共亨输入/输出设备，主处理机运行一组已知的支持码，而协同处理机运行与主处理机有关的、不知道起源地址的码。由于附加了与协同处理机有关的控制逻辑电路，所以，共亨输入/输出资源的实际管理工作对在协同处理机中运行的软件是透明的。这一点是通过提供的与随机存取存储器结合在一起的俘获逻辑电路来实现的。该存储器能够由主处理机装入，它的里面含有可被共亨输入/输出装置的协同处理机使用的当前数据。根据对使用各种共亨输入/输出设备的当前需要，主处理机可以对俘获逻辑电路进行动态控制。该控制技术还使用另一种逻辑电路，该电路利用主处理机为协同处理机执行向输入/输出设备的存取，以便当直接存取不能实现时，能够有效地提供协同处理机向输入/输出设备进行存取的需要。如果在编写协同处理机的程序时使用的那台输入/输出设备在系统中不存在，或已经由一个改进的输入/输出设备所代替，主处理机可以仿效原来的输入/输出设备。
此外，逻辑电路是与协同处理机联合起来管理发给协同处理机插件或者从协同处理机插件发出的中断控制，这样，就能防止在主处理机利用系统部件时互相干扰。
本发明的上述目标和其他目的、特性、扩展范围以及各种优点将要在下面具体介绍本发明的最佳实施方案（如附图所示）时加以描述。
图1是计算机系统体系结构的系统与配置方框图，该系统的体系结构使用按照本发明技术管理的主处理机和协同处理机。
图2是图1所示系统中协同处理机部分的方框图。
图3是图2中所示的中断过滤器的详细逻辑图。
图4是图2中所示的输入/输出过滤器的详细逻辑图。
图5是输入/输出过滤器的主处理机所描述的装置的方框图。
图6中的方框图描述了图3到图5中所示逻辑电路的寄存器的内容。
图1展示了计算机系统体系结构的系统配置的方框图。该统体系结构使用了主处理机和协同处理机。主处理机11通过通道12连接到存储控制器13上。主处理机可以是例如Motorola公司的68000或者Intel公司的80286微处理机，当然本专业技术人员都明白，主处理机11实际上可以是任何型号、任何速度的普通处理机。因此，本发明决不是仅仅局限于微处理机环境。存贮控制器13可以是，例如Intel公司的80202，特别是，如果主处理机是Intel公司的80286，那么用该公司的80202做存储控制器就更加合适。通道14把存储控制器13连接到系统的存储器15上。系统存储器15是一个典型的随机存取存储器。
输入/输出总线16把控制器13接到若干个输入/输出设备上，这些输入/输出设备包括：固定磁盘或硬文件17、软磁盘驱动器18、打印机19、视频显示路端20和键盘21。除了前面提到的输入/输出设备17到21之外，一个协同处理机插件22也连接到输入/输出总线16上。除了键盘以外，输入/输出设备17到21中的每个设备都与输入/输出总线16中的中断线相连。键盘的中断信号直接传送到主处理机11上，不在输入/输出总线16上出现。
在协同处理机插件22各部分的功能方框图中（参阅图2），协同处理机插件的核心部分25包括处理机本身、一个中断控制器和一个或多个局部输入/输出设备;处理机可以是，例如Tntel公司的80286微处理机，中断控制可以是，例如Intel公司的8259，局部输入/输出设备可以包括，例如一个定时器，日钟时间和声音产生装置从该定时器接收它们的时间信号。此外，当主处理机具有较高的优先级使用连接在输入/输出总线16上的输入/输出设备17到21时，输入/输出过滤器26（它可以由主处理机11控制）被用来阻止协同处理机插件22向这些设备非存取。为了同样的目的，中断过滤27被用来控制与协同处理机有关的中断。中断过滤器27能够有选择地封锁从输入/输出总线16而来的中断线以阻止协同处理机对它们的响应。中断过滤器27的逻辑电路也能允许主处理机11产生中断，通过输入/输出设备输出到协同处理机插件22。利用这种办法，可以允许协同处理机处理任何中断，或者主处理机11可以由它自己来自处理中断并给协同处理机再产生一个中断。因此，主处理机11能够模拟任何输入/输出设备。
现在参看图3。它展示了协同处理机插件22内中断过滤器27的逻辑方框图。为了解本说明的剩余部分，参阅图6是有帮助的，该图给出了各个寄存器和存储器中的内容。这些寄存器和存储器将在下面加以介绍。现在讲述可以和协同处理机插件22发生联系的四种类型的中断状态。所考虑的第一种类型的中断（可能是最常见的中断）是通过一组总线中断线31到达一组与门电路30的。在本描述中，可以认为能够沿着总线中断线31传送到与门30的中断级别是总线中断1到5级。假定中断1到5中的一个中断在与门30中一个合适的与门上出现，如果与门30中的这个与门与屏蔽寄存器32的条件相符（正如下面将要解释的那样），中断就通过与门30选通，然后，再通过或门33、中断控制器34最后到达协同处理机35的中断线。如上所述，如果协同处理机35是Intel公司的80286，中断控制器34可以用Intel公司的8259。
为了使这组与门30具备让中断信号通过的适当条件，屏蔽寄存器32必须事先由主处理机11通过数据总线16的输入1输出部分16a加载。如果主处理机11希望协同处理机35直接响应总线中断1到5中的任一个中断，为了使这一组与门30（和每一个门）具备与可能的总线中断1到5中的每个中断信号相符的恰当条件，在与总线中断1到5中的每个中断相关的屏蔽寄存器32中设置一个分离位。这样，如果主处理机正在使用资源以致不允许协同处理机35直接响应总线中断1到5的一个中断时，主处理机11能够动态地将屏蔽寄存器32中与这一中断（它是主处理机11想要禁止协同处理机35响应的）相联系的位关断。作为这方面的一个例子，假定中断级3是与固定磁盘17有关。并假定协同处理机35正在对固定磁盘17进行读和（或）写，如果主处理机11产生了对固定磁盘17进行存取的要求，那末，主处理机11可以把屏蔽寄存器32中与中断级3相联系的位从1复位到0，这种复位将使与门30这些门中与中断级3有关的那个与门丧失开门的条件。
与协同处理机插件22相联系的另一种类型的中断是界处中断。它与来自界内的中断是截然不同的。在这种情况下，协同处理机插件上另一个逻辑电路37必须对主处理机11提出中断的请求。这种中断在图3中用中断级6表示。由于这种中断并不在总线中断线31上，因此，它不传送给与门30。这种情况也理应如此，因为中断是准备给主处理机11用的，而不是准备给协同处理机35用的。
与协同处理机插件22有关的第三种类型的中断是准备给协调处理机35用的中断。在协同处理机插件22上该中断信号来自插件的方框40所描述的局部输入/输出设备中的一个。如上所述，这个输入/输出设备可以是，例如一个定时器，它周期性地发出一个信号，而日钟的时间就按照这个信号更新。在这种情况下，从局部输入/输出设备40发出的中断沿着线36直接传送给中断控制器34的0级中断输入，然后再传送到协同处理机35的中断输入端。
由协同处理机插件22上的逻辑电路处理的第四种类型的中断是由主处理机11模拟的协同处理机35的中断。这个模拟中断从主处理机11出发，沿着数据总线16的输入/输出数据总线部分16a进入协同处理机。而不是沿着总线中断线31进入协同处理机插件22。在输入/输出数据总线16a上的这样一种中断信号使得强迫寄存器41直接把中断信号（例如从1到7级中断中的任何一级中断）传送到中断控制器34。在本说明中要注意，在中断线31上是找不到7级中断这个中断级的。因此，7级中断只能在响应到输入/输出总线16中输入/输出数据总线部分16a上一组恰当的信号时，从寄存器41强行加上。这个装置允许主处理机为没有在输入/输出总线16中指定中断线的那些设备，例如：键盘，提供中断。然而，6级中断也可以用这种方法强行加上，即使6级中断也能够通过中断线31从协同处理机插件22传送到外界。因此，可以理解，6级中断能够通过中断线31从协同处理机插件32送到外界，也能够由强迫寄存器41模拟，并传送给用于协同处理机35的中断控制器34，这个装置允许把单个的中断级作为主处理机11和协同处理机35之间的双向通讯通路使用。
参看图4，现在来描述这样一种逻辑电路，根据输入/输出设备被主处理机11当前使用的情况，该电路可以不让协同处理机35直接向输入/输出总线16上的设备进行存取。作为一个例子，让我们来考虑协同处理机35从固定磁盘17读出数据的情况。协同处理机35把固定磁盘17的地址记入协同处理机的地址总线45。通过多路传输器47这个地址对俘获随机存取存储器46也有效，假定主处理机11正在使用固定磁盘17，当固定磁盘17的地址被传送到俘获随机存取存储器46时，在俘获随机存取存储器46中，从与固定磁盘17的地址相应的地址上就输出一个0数据位。这个0数据位沿着数据线被传送到俘获控制逻辑电路48。这时，俘获控制逻辑电路48对一组门49产生封锁读/写（BLOCK    RW）信号。这一组门49是与从协同处理机35而来的输入/输出读线及输入/输出写线串联在一起的。这样通过使协同处理机插件22与协同处理机35脱离就可以封锁读和写信号。
当协同处理机35正式图从一个输入/输出设备读数据时，协同处理机35就使它的输入/输出读线的电位上升。由于输入/输出读线和输入/输出写线也输入俘获控制逻辑电路48，该输入/输出读信号就与来自俘获随机存取寄存器46的0位信号结合起来，使得俘获控制逻辑电路48开始读俘获序列。俘获控制逻辑电路48立即在未就绪（NOT    REAOY）线上给协同处理机35发出一个俘获信号以便使协同处理机立即停止读出。这时，俘获控制逻辑电路48也使门50不让输入/输出地址总线部分16b接通，并使门51不让输入/输出总线16的数据部分16a接通。通过这些操作，协同处理机35就与输入/输出总线16完全断开了。
下一步，线52上给总线判断逻辑电路53的信号使主线（-MASTER    LINE）的电位下降。这样就撤回了协同处理机插件22对输入/输出总线16的任何控制。
俘获控制逻辑电路48也在线55上产生一个输入到与门56的信号，输入到与门56的其他信号来自中断控制寄存器57。如果主处理机已经予置中断控制寄存器以允许在输入/输出俘获序列上有一个中断，那么，与门56就会输出一个中断请求（15级中断）信号。下一步，主处理机11利用中断请求信号15，或者，在其他情况下，利用询问协同处理机的状态寄存器62检测需要的服务。
在线55上由俘获控制逻辑电路48提供的信号也输入到一对与门60和61上。与门60和61的其他输入分别是输入/输出写线和输入/输出读线，它们来自协同处理机35。这样，当信号在线55上出现时，与门60或与门61中之一就在状态寄存器62内置位。一个指明需要8位数据总线或需要16位数据总线的信号也输给状态寄存器62，这个信号可以在协同处理机35的输出端得到。因此，当处理机探测到需要服务时，主处理机11就读状态寄存器62，它的内容被选通并沿着线63通过门64进入数据总线16的输入/输出数据总线部分16a。
现在，主处理机11知道了协同处理机35试图从8位宽或16位宽数据通道上的一个输入/输出设备读数据。主处理机现在就从协同处理机俘获地址寄存器发出一个读信号。当这个读信号由译码器70检测到时，选择总线75中的选择线的电位就提高，使得控制逻辑电路48打开门65，以便把地址信号从协同处理机地址总线45传送到输入/输出总线16的输入/输出数据总线的16a部分。这样，主处理机11就有了协同处理机35试图从哪里读数据的地址。现在，主处理机11既能够直接给输入/输出设备发出读请求，或计算出被读数据应该是什么数据。这样，主处理机11得到了被读取的数据，把这些数据写到输入/输出数据总线16a部分上，并通过一组门电路66写到与协同处理机35相通的协同处理机数据总线67上。类似于把俘获地址写到输入/输出地址总线16b部分上。把被读数据写到协同处理机数据总线67上的操作包括打开一组门电路（66）以便让数据写到数据总线上。
由于被读数据现在已经写在协同处理机35上，俘获控制逻辑电路48就对协同处理机35撤回未就绪（NOT    READY）信号以便让协同处理机35进行处理。然后，协同处理机35接收正在数据总线67上保持的数据并把这种操作继续进行下去，就象实际从输入/输出设备读取操作那样。这个顺序非常类似于俘获写操作的顺序。在那种情况下，主处理机11象在读俘获中所做的那样，简单地取得俘获地址，然后向俘获数据寄存器发一个读信号。当这个读信号被译码器70检测到时，在选择总线75内有一条选择线的电位就被提高，使得控制逻辑电路48能够打开门51以便让数据从协同处理机数据总线67进入输入/输出数据总线16a。这时，如果需要的话，主处理机11可以把数据写入/输出设备。除了把这个数据写入输入/输出设备之外，当希望把数据从协同处理机35送到主处理机11以便让主处理机11把其用于其他目的时，也可以按这个过程进行。
由于不需要向一个实际输入/输出设备进行写操作，读或写俘获就提供了一个方便的方法，该方法用来同步两个处理机（通常被认做一种号志）的操作，亦可在运行诊断程序时用来在协同处理机35和主处理机11之间传送数据，还可以用来把参数或参数地址从协同处理机35的操作系统传送给正在主处理机11中运行的服务程序。
现在参看图5，它表示主处理机11给俘获随机存取存储器46加载的逻辑图。俘获随机存取存储器46可以是一个n×1位的静态随机存取存储器。如图4中有关部分描述的那样，当俘获随机存取存储器46的地址被找到时，储存在这一地址内的一个位码的两种状态告诉俘获控制逻辑电路48协同处理机35是否能在输入/输出总线16上的一个输入/输出设备直接进行寻址。为了解释这一点，假定在被选择的地址中二进制码的0表示协同处理机35不能直接对输入/输出总线16上被选择的输入/输出设备进行存取，而二进制码的1意味着俘获控制逻辑电路没有被调用，而且协同处理机31能够直接对与俘获随机存取存储器46中这一地址相应的输入/输出总线16上的这个设备进行存取。本发明特别有用、特别重要的特点之一在于主处理机11能够动态地改变俘获随机存取存储器46中这些特殊位码的状态。
再次参看图5，当主处理机11控制着输入/输出总线16时，主线（-MASTER    LINE）处于高电平。如果主处理机11在输入/输出总线16的输入/输出地址16b部分上设置一个特殊的“俘获随机存取存储器更新”地址，那么译码器70就检测主处理机11希望更新俘获随机存取存储器46中一个位码的状态。译码器70在线71上的输出就把多路传输器47从缺席状态（这种状态在图4中进行了描述，其中，协同处理机的地址总线45的内容通过多路传输器47被选通到俘获随机存取存储器46）转换到暂时状态，在这种状态中，在输入/输出数据总线16a部分和协同处理机数据总线67上的数据通过多路传输器47后对俘获随机存取存储器46进行寻址。（这也要求启动门66，参看图4。）通过多路传输器的这种转换，总线16的输入/输出部分16a既协同处理机数据总线67通过主处理机11至少利用了m+1位。当附加位从数据总线67通过门68被选通到随机存取存储器的数据终端，m位被选通通过多路传输器47在俘获随机存取存储器46中寻找一个特殊的、单个位的存储单元的地址。与此同时，主处理机11也使输入/输出总线16的输入/输出写线产生一个高电平。随着从译码器70而来的在线71上信号也处在一个高电平，与门72为俘获随机存取存储器的写终端提供一个高电平输出。利用这种方法，主处理机11既可以把一个0位码或1位码写进俘获随机存取存储器中的某个地址，该地址对应于一个具体的输入/输出设备。
反过来参看图3。在同样的方式下，译码器80用来在强制寄存器41和屏蔽寄存器32中把一些特殊的位置成二进制的0或1电平，置位的方法类似于上面刚刚叙述过的用来在随机存取存储器46中置位的那些方法。因此，熟悉这门技术的人将会明白，利用这种技术对输入/输出俘获提供的这种动态的灵活性，也可以提供给中断控制。
下面的程序设计语言表1是上述为了执行一个俘获读操作所设计各种操作的另一种描述形式，这个表相似于上述关于图4中描述的操作。
表1
读-俘获：
俘获-地址＝俘获地址寄存器！得到俘获地址
把俘获-地址与俘获表（俘获地址的表）进行比较
如果俘获-地址是一个号志地址
就执行下述各步;
执行号志指出的动作
俘获-数据＝计算出的号志响应
执行完毕;
否则如果俘获-地址是被共享的设备
就执行下述各步;
如果设备能被赋值给协同处理机
就执行下述各步;
俘获-随机存取存储器＝把设备赋值给协同处理机
读-数据＝读输入/输出设备端口
执行完毕;
否则（设备不能再被赋值）
将冲突请求通知用户并退出
否则如果俘获-地址是一个仿真设备
就执行下述各步;
如果需要的话读某些实际输入/输出设备
计算被模仿的读响应
读-数据＝计算出来的被模仿的读响应
执行完毕;
否则
不应该发生俘获。通知用户并退出。
条件完毕;
条件完毕;
条件完毕;
如果16-位标志＝假
就执行下述各步
按照地址要求把读-数据的高字节和低字节进行交换以
便使协同处理机在正确的总线线上接收数据
执行完毕;
俘获数据寄存器＝俘获-数据！把数据送给协同处理机
读-俘获完毕;
程序设计语言表2是上述为了执行一个俘获与操作所做的各种操作的另一种描述形式。这个表相似于上述图4中描述的操作。
表2
写-俘获：
俘获-地址＝俘获地址寄存器！得到俘获地址
把俘获-地址与俘获-表（俘获地址的表进行比较
如果俘获-地址是一个号志地址
就执行以下各步;
写-数据＝读俘获数据寄存器
如果16-位数据＝假
那么
如果地址需要就把写-数据的高和低数据字节
进行交换以便处理正确的字节。
用写-数据为参数执行号志指出的动作
执行完毕;
否则如果俘获-地址是被共享的设备
就执行以下各步;
如果设备能够赋值给协同处理机
就执行下述各步;
俘获-随机存取存储器＝把设备赋值给协同处理机
写-数据＝俘获数据寄存器
如果16-位-数据＝假
那么
按照地址要求把写-数据的高和低数
据字节进行交换以便处理正确的字节
写输入/输出设备端口＝写-数据
执行完毕;
否则（设备不能再被赋值）
将冲突请求通知用户并退出
否则如果俘获-地址是一个仿真设备
就执行以下各步;
写-数据＝俘获数据寄存器
如果16-位-数据＝假
那么
如果地址需要就把写-数据的高和低数据字节
进行交换以便处理正确的字节。
计算合适的模仿动作
利用写-数据或者被计算出的数据写某些实际的输入/输出设备（如果需要的话）
执行完毕;
否则
不应该发生俘获。通知用户并退出
条件完毕;
条件完毕;
条件完毕;
写-俘获完毕;
下面的程序设计语言表3是为了设置协同处理机35所用的、在俘获随机存取存储器中输入/输出设备的可用性所做的各种操作的另一种描述形式。这个表相似于上述关于图5中描述的操作。
表3
初始化：
协同处理机停;
利用存储的赋值表写俘获随机存取存储器。用户可以得到一些选
择项目单，以便赋一些设备。例如，如果需要的话把打印机赋给主处理机或协同处理机。如果用户做了选择，就要修改赋值表以反映当前的赋值情况。
中断控制寄存器＝其他内容+输入/输出设备上的中断！使协同
处理机
能在输
入/输
出俘获
上中断
起动协同处理机;
初始化完毕;
下面的程序设计语言表4是在主处理机中运行的服务循环程序的另一种描述方式。当这个程序检测到服务请求时，就根据需要调用表Ⅰ和表2的程序。
表4
服务-循环：
开始;！无限地重复循环
等待中断15;
标志＝状态寄存器;！读标志寄存器
如果（标志和16-位输入/输出位）<>0
那么16-位-标志＝真
否则16-位-标志＝假
如果（标志和读输入/输出位）<>0
那么读-俘获;
否则如果（标志和写输入/输出位）<>0
那么写-俘获;
否则
某些其他俘获非本揭示的部分;
条件完毕;
服务-循环完毕;！从开始重复
归纳起来讲，上面描述了一种用于主处理机/协同处理机环境的控制技术，在该环境中，输入/输出设备由主处理机和协同处理机共享。由于提供了与随机存取存储器相结合的俘获逻辑电路，所以共享输入/输出资源的实际管理对协同处理机是透明的。该随机存取存储器由主处理机加载，它的里面含有与任何一个被共享的输入/输出设备（能被协同处理机使用）的当前可用性相关的数据。该俘获逻辑电路也与协同处理机相结合，以管理从协同处理机插件发出、或发向协同处理机插件的中断。
虽然本发明是通过它的一些具体实施方案来表示和描述的，但熟悉这门技术的人将会明白：在形式和具体做法上可以进行如前所述的以及其他方面的改变，这不会与本发明的精神相违背，也不超出本发明的绕围。例如，虽然这里描述的系统被用于，例如特定的微处理机和控制器，但是熟悉本技术的人将会明白，本发明提出的原理能够用于使用任何规模（大的或小的，速度快的或速度慢的）处理机的系统之中。这里举出的所用硬件的一些例子只是为了进行介绍，并不是限定要使用这种硬件。

Claims (24)

1、在具有一台主处理机和至少一台与总线相连的输入/输出设备的数据处理系统中，由于增加了一台能够共享利用上述输入/输出设备的协同处理机而改进了性能，该系统的特征在于包括：能被主处理机动态地进行控制，以便有选择地阻止协同处理机对上述输入/输出设备进行直接存取的装置；
当上述用于有选择地进行阻止的装置已经能够阻止协同处理机对上述输入/输出设备进行直接存取时，能利用上述主处理机提供一个对上述输入/输出设备的尝试性存取的装置。
2、权利要求1所述的数据处理系统，其特征在于：上述输入/输出设备还有一个实的或仿真的输入/输出设备。
3、权利要求2所述的数据处理系统，其特征在于：上述用于有选择地进行阻止的装置还具有把上述协同处理机从总线上断开的装置。
4、权利要求3所述的数据处理系统，其特征在于：上述所用装置还具有用来保存上述输入/输出设备的地址的装置。
5、权利要求4所述的数据处理系统，其特征在于：上述所用装置还具有用来给上述主处理机发出一个中断信号的装置。
6、权利要求5所述的数据处理系统，其特征在于：上述所用装置还具有用来使上述主处理机按照上述被保存的地址对上述输入/输出设备进行存取以及从上述输入/输出设备读数据的装置。
7、权利要求6所述的数据处理系统，其特征在于：上述所用装置还具有用来使上述协同处理机暂时地再次连接到上述总线的一部分上的装置以及用来使上述主处理机将从输入/输出设备上读出上述的数据传送给上述协同处理机的装置。
8、权利要求7所述的数据处理系统，其特征在于：上述的总线的一部分是总线的数据部分。
9、权利要求6所述的数据处理系统，其特征在于：上述所用装置还具有使得上述主处理机按照上述保存的地址向输入/输出设备进行存取并将数据写到输入/输出设备上的装置。
10、权利要求9所述的数据处理系统，其特征在于：上述所用装置还具有用来使上述协同处理机暂时地再次连接到上述总线的一部分上的装置以及用来使上述协同处理机将准备写的数据从上述协同处理机传送给上述主处理机的装置。
11、权利要求10所述的数据处理系统，其特征在于：上述总线的一部分是上述总线的数据部分。
12、权利要求1所述的数据处理系统，其特征在于：该数据处理系统还具有能够由上述主处理机控制、以便有选择地阻止上述总线上的中断到达上述协同处理机的装置。
13、权利要求12所述的数据处理系统，其特征在于：该数据处理系统还具有能够由上述主处理机控制并且根据上述总线的数据部分上的数据产生一个中断以及将这个被产生的中断传送给上述协同处理机的装置。
14、在具有一台主处理机和至少一台与总线相连的输入/输出设备的数据处理系统中，给能够共享利用上述输入/输出设备的上述系统增加一台协同处理机的方法，其特征在于该方法包括：
有选择地阻止协同处理机对上述输入/输出设备进行直接存取，以及当对上述输入/输出设备的直接存取已被有选择地阻止时，利用上述主处理机对上述输入/输出设备进行一次尝试性存取。
15、权利要求14所述的方法，其特征在于：上述有选择地阻止步骤还包括利用上述主处理机动态地有选择地阻止上述协同处理机对输入/输出设备的存取。
16、权利要求15所述的方法，其特征在于：上述有选择地阻止步骤还包括把上述协同处理机从上述总线上断开。
17、权利要求16所述的方法，其特征在于：上述利用步骤还包括保存上述输入/输出设备的地址。
18、权利要求17所述的方法，其特征在于：上述利用步骤还包括对上述主处理机发出中断信号。
19、权利要求18所述的方法，其特征在于：上述所用的步骤还包括按照上述保存的地址使上述主处理机向上述输入/输出设备进行存取以及从上述输入/输出设备上读数据。
20、权利要求18所述的方法，其特征在于：上述所用的步骤还包括按照照上述保存的地址使上述主处理机向上述输入/输出设备进行存取并将数据写到上述输入/输出设备上。
21、权利要求14所述的方法，其特征在于：该方法进一步包括有选择地阻止上述总线上的中断到达上述协同处理机。
22、权利要求21所述的方法，其特征在于：上述有选择地阻止步骤进一步包括利用上述主处理机动态地有选择地阻止在上述总线上的中断到达上述协同处理机。
23、权利要求21所述的数据处理系统，其特征在于：该系统进一步包括产生一个从上述总线中数据部分上的数据而来的中断并使这个被产生的中断传送到上述协同处理机上。
24、权利要求23所述的方法，其特征在于：上述产生中断的步骤进一步包括利用上述主处理机动态地在总线上产生上述中断。
CN86100690A 1985-02-28 1986-01-27 处理机输入/输出和中断过滤器 Expired CN1008484B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US706802 1985-02-28
US06/706,802 US4695945A (en) 1985-02-28 1985-02-28 Processor I/O and interrupt filters allowing a co-processor to run software unknown to the main processor

Publications (2)

Publication Number Publication Date
CN86100690A true CN86100690A (zh) 1986-08-27
CN1008484B CN1008484B (zh) 1990-06-20

Family

ID=24839100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN86100690A Expired CN1008484B (zh) 1985-02-28 1986-01-27 处理机输入/输出和中断过滤器

Country Status (15)

Country Link
US (1) US4695945A (zh)
EP (1) EP0192944B1 (zh)
JP (1) JPS61202269A (zh)
KR (1) KR900006549B1 (zh)
CN (1) CN1008484B (zh)
BR (1) BR8600665A (zh)
CA (1) CA1236582A (zh)
DE (1) DE3689696T2 (zh)
ES (1) ES8706986A1 (zh)
GB (1) GB2171823B (zh)
HK (1) HK19190A (zh)
IN (1) IN166350B (zh)
MY (1) MY101469A (zh)
PH (1) PH23471A (zh)
SG (1) SG61789G (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377093C (zh) * 2006-04-07 2008-03-26 浙江大学 嵌入式操作系统输入输出设备软件化方法

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814977A (en) * 1983-10-18 1989-03-21 S&C Electric Company Apparatus and method for direct memory to peripheral and peripheral to memory data transfers
US4870614A (en) * 1984-08-02 1989-09-26 Quatse Jesse T Programmable controller ("PC") with co-processing architecture
US4695945A (en) * 1985-02-28 1987-09-22 International Business Machines Corporation Processor I/O and interrupt filters allowing a co-processor to run software unknown to the main processor
US4799150A (en) * 1985-07-29 1989-01-17 Orchid Technology Interface system between a host computer and a peripheral processor with address detection circuitry
US4875186A (en) * 1986-02-28 1989-10-17 Prime Computer, Inc. Peripheral emulation apparatus
US5088033A (en) * 1986-04-28 1992-02-11 Xerox Corporation Data processing system emulation in a window with a coprocessor and I/O emulation
US4920481A (en) * 1986-04-28 1990-04-24 Xerox Corporation Emulation with display update trapping
US5146565A (en) * 1986-07-18 1992-09-08 Intel Corporation I/O Control system having a plurality of access enabling bits for controlling access to selective ports of an I/O device
US5257353A (en) * 1986-07-18 1993-10-26 Intel Corporation I/O control system having a plurality of access enabling bits for controlling access to selective parts of an I/O device
PH24865A (en) * 1987-03-24 1990-12-26 Ibm Mode conversion of computer commands
AU1621988A (en) * 1987-04-23 1988-12-02 Commodore-Amiga, Inc. A method of communicating data between the cpu of a host computer system and the cpu of a co-processor computer system.
US5226122A (en) * 1987-08-21 1993-07-06 Compaq Computer Corp. Programmable logic system for filtering commands to a microprocessor
JPH0679307B2 (ja) * 1987-10-22 1994-10-05 日本電気株式会社 コプロセッサの並行動作制御方式
JPH01147656A (ja) * 1987-12-03 1989-06-09 Nec Corp マイクロプロセッサ
DE3853943T2 (de) * 1987-12-21 1996-02-22 Bull Hn Information Syst Verfahren für ein Datenverarbeitungssystem mit Verwendung von nichtkompatiblen Zentralverarbeitungseinheit/ Betriebssystem- Kombinationen.
IL88165A (en) * 1987-12-21 1993-01-31 Honeywell Bull Apparatus and method for a data processing system having a peer relationship among a plurality of central processing units
US5027271A (en) * 1987-12-21 1991-06-25 Bull Hn Information Systems Inc. Apparatus and method for alterable resource partitioning enforcement in a data processing system having central processing units using different operating systems
US5129064A (en) * 1988-02-01 1992-07-07 International Business Machines Corporation System and method for simulating the I/O of a processing system
US4912628A (en) * 1988-03-15 1990-03-27 International Business Machines Corp. Suspending and resuming processing of tasks running in a virtual machine data processing system
US5032982A (en) * 1988-05-18 1991-07-16 Zilog, Inc. Device for timing interrupt acknowledge cycles
JPH01297764A (ja) * 1988-05-25 1989-11-30 Nec Corp プロセッサ
US5101497A (en) * 1988-09-09 1992-03-31 Compaq Computer Corporation Programmable interrupt controller
US5124909A (en) * 1988-10-31 1992-06-23 Hewlett-Packard Company Software program for providing cooperative processing between personal computers and a host computer
JPH02129753A (ja) * 1988-11-10 1990-05-17 Fuji Electric Co Ltd マルチプロセッサシステム
GB2225882A (en) * 1988-12-06 1990-06-13 Flare Technology Limited Computer bus structure for multiple processors
GB2225881A (en) * 1988-12-06 1990-06-13 Flare Technology Limited Co-processor intrude mechanism
US5590363A (en) * 1989-04-18 1996-12-31 Dell Usa, L.P. Circuit for detection of co-processor unit presence and for correction of its absence
US5369767A (en) * 1989-05-17 1994-11-29 International Business Machines Corp. Servicing interrupt requests in a data processing system without using the services of an operating system
CA2009780C (en) * 1989-05-17 1999-07-27 Ernest D. Baker Method and apparatus for the direct transfer of information between application programs running on distinct processors without utilizing the services of one or both operating systems
US5155809A (en) * 1989-05-17 1992-10-13 International Business Machines Corp. Uncoupling a central processing unit from its associated hardware for interaction with data handling apparatus alien to the operating system controlling said unit and hardware
US5077657A (en) * 1989-06-15 1991-12-31 Unisys Emulator Assist unit which forms addresses of user instruction operands in response to emulator assist unit commands from host processor
US5247685A (en) * 1989-11-03 1993-09-21 Compaq Computer Corp. Interrupt handling in an asymmetric multiprocessor computer system
CA2026770A1 (en) * 1989-11-03 1991-05-04 John A. Landry Multiprocessor interrupt control
JPH03210652A (ja) * 1989-11-09 1991-09-13 Internatl Business Mach Corp <Ibm> 透過アクセス方法及び装置
US5170266A (en) * 1990-02-20 1992-12-08 Document Technologies, Inc. Multi-capability facsimile system
CA2094295C (en) * 1990-11-09 1998-05-19 Charles F. Raasch Protected hot key function for microprocessor-based computer system
EP0731945B1 (en) * 1993-12-01 2000-05-17 Marathon Technologies Corporation Fault resilient/fault tolerant computing
WO1995025310A1 (en) * 1994-03-14 1995-09-21 Apple Computer, Inc. A peripheral processor card for upgrading a computer
US5640592A (en) * 1994-09-30 1997-06-17 Mitsubishi Kasei America, Inc. System for transferring utility algorithm stored within a peripheral device to a host computer in a format compatible with the type of the host computer
US5574920A (en) * 1994-10-25 1996-11-12 Microsoft Corporation Method for controlling power down of a hard disk drive in a computer
FR2726383A1 (fr) * 1994-10-26 1996-05-03 Trt Telecom Radio Electr Systeme de traitement d'informations comportant au moins deux processeurs
US5732279A (en) * 1994-11-10 1998-03-24 Brooktree Corporation System and method for command processing or emulation in a computer system using interrupts, such as emulation of DMA commands using burst mode data transfer for sound or the like
US5790397A (en) * 1996-09-17 1998-08-04 Marathon Technologies Corporation Fault resilient/fault tolerant computing
US6145030A (en) 1998-03-27 2000-11-07 Intel Corporation System for managing input/output address accesses at a bridge/memory controller
US6526514B1 (en) * 1999-10-11 2003-02-25 Ati International Srl Method and apparatus for power management interrupt processing in a computing system
JP3621315B2 (ja) * 1999-11-22 2005-02-16 Ｎｅｃエレクトロニクス株式会社 マイクロプロセッサシステム
US6772241B1 (en) 2000-09-29 2004-08-03 Intel Corporation Selective interrupt delivery to multiple processors having independent operating systems
US7257816B2 (en) * 2001-03-12 2007-08-14 Mercury Computer Systems, Inc. Digital data processing apparatus and methods with dynamically configurable application execution on accelerated resources
TWI324304B (en) * 2006-12-15 2010-05-01 Inventec Corp Method for reading data of input/output port
US7809970B2 (en) 2007-08-27 2010-10-05 International Business Machines Corporation System and method for providing a high-speed message passing interface for barrier operations in a multi-tiered full-graph interconnect architecture
US7958183B2 (en) 2007-08-27 2011-06-07 International Business Machines Corporation Performing collective operations using software setup and partial software execution at leaf nodes in a multi-tiered full-graph interconnect architecture
US7840703B2 (en) 2007-08-27 2010-11-23 International Business Machines Corporation System and method for dynamically supporting indirect routing within a multi-tiered full-graph interconnect architecture
US7769891B2 (en) 2007-08-27 2010-08-03 International Business Machines Corporation System and method for providing multiple redundant direct routes between supernodes of a multi-tiered full-graph interconnect architecture
US8140731B2 (en) 2007-08-27 2012-03-20 International Business Machines Corporation System for data processing using a multi-tiered full-graph interconnect architecture
US7822889B2 (en) 2007-08-27 2010-10-26 International Business Machines Corporation Direct/indirect transmission of information using a multi-tiered full-graph interconnect architecture
US7958182B2 (en) 2007-08-27 2011-06-07 International Business Machines Corporation Providing full hardware support of collective operations in a multi-tiered full-graph interconnect architecture
US8014387B2 (en) 2007-08-27 2011-09-06 International Business Machines Corporation Providing a fully non-blocking switch in a supernode of a multi-tiered full-graph interconnect architecture
US8185896B2 (en) 2007-08-27 2012-05-22 International Business Machines Corporation Method for data processing using a multi-tiered full-graph interconnect architecture
US8108545B2 (en) 2007-08-27 2012-01-31 International Business Machines Corporation Packet coalescing in virtual channels of a data processing system in a multi-tiered full-graph interconnect architecture
US7904590B2 (en) 2007-08-27 2011-03-08 International Business Machines Corporation Routing information through a data processing system implementing a multi-tiered full-graph interconnect architecture
US7793158B2 (en) 2007-08-27 2010-09-07 International Business Machines Corporation Providing reliability of communication between supernodes of a multi-tiered full-graph interconnect architecture
US7769892B2 (en) 2007-08-27 2010-08-03 International Business Machines Corporation System and method for handling indirect routing of information between supernodes of a multi-tiered full-graph interconnect architecture
US7827428B2 (en) 2007-08-31 2010-11-02 International Business Machines Corporation System for providing a cluster-wide system clock in a multi-tiered full-graph interconnect architecture
US7921316B2 (en) 2007-09-11 2011-04-05 International Business Machines Corporation Cluster-wide system clock in a multi-tiered full-graph interconnect architecture
US8077602B2 (en) 2008-02-01 2011-12-13 International Business Machines Corporation Performing dynamic request routing based on broadcast queue depths
US7779148B2 (en) 2008-02-01 2010-08-17 International Business Machines Corporation Dynamic routing based on information of not responded active source requests quantity received in broadcast heartbeat signal and stored in local data structure for other processor chips
US20090198956A1 (en) * 2008-02-01 2009-08-06 Arimilli Lakshminarayana B System and Method for Data Processing Using a Low-Cost Two-Tier Full-Graph Interconnect Architecture
US8417778B2 (en) * 2009-12-17 2013-04-09 International Business Machines Corporation Collective acceleration unit tree flow control and retransmit
US8751655B2 (en) * 2010-03-29 2014-06-10 International Business Machines Corporation Collective acceleration unit tree structure
WO2013095337A1 (en) * 2011-12-19 2013-06-27 Intel Corporation A system and deterministic method for servicing msi interrupts using direct cache access
US8661177B2 (en) * 2011-12-19 2014-02-25 Advanced Micro Devices, Inc. Method and apparatus for controlling system interrupts
US9996488B2 (en) 2013-09-09 2018-06-12 Qualcomm Incorporated I3C high data rate (HDR) always-on image sensor 8-bit operation indicator and buffer over threshold indicator
US10353837B2 (en) 2013-09-09 2019-07-16 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
US9519603B2 (en) 2013-09-09 2016-12-13 Qualcomm Incorporated Method and apparatus to enable multiple masters to operate in a single master bus architecture
US9690725B2 (en) 2014-01-14 2017-06-27 Qualcomm Incorporated Camera control interface extension with in-band interrupt
CN105900340A (zh) 2013-10-09 2016-08-24 高通股份有限公司 CCIe协议上的错误检测能力
US9684624B2 (en) 2014-01-14 2017-06-20 Qualcomm Incorporated Receive clock calibration for a serial bus
US10067814B2 (en) 2016-04-28 2018-09-04 International Business Machines Corporation Method and system to decrease measured usage license charges for diagnostic data collection
US10769051B2 (en) * 2016-04-28 2020-09-08 International Business Machines Corporation Method and system to decrease measured usage license charges for diagnostic data collection
US20170329730A1 (en) * 2016-05-12 2017-11-16 Wipro Limited Method and unit for handling interrupts in a system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1458370A (fr) * 1964-08-28 1966-03-04 English Electric Leo Marconi C Appareil de commande pour un calculateur électronique digital
GB1448866A (en) * 1973-04-13 1976-09-08 Int Computers Ltd Microprogrammed data processing systems
US4453211A (en) * 1981-04-28 1984-06-05 Formation, Inc. System bus for an emulated multichannel system
US4495569A (en) * 1982-06-28 1985-01-22 Mitsubishi Denki Kabushiki Kaisha Interrupt control for multiprocessor system with storage data controlling processor interrupted by devices
US4494193A (en) * 1982-09-30 1985-01-15 At&T Bell Laboratories Deadlock detection and resolution scheme
US4590556A (en) * 1983-01-17 1986-05-20 Tandy Corporation Co-processor combination
US4591975A (en) * 1983-07-18 1986-05-27 Data General Corporation Data processing system having dual processors
US4695945A (en) * 1985-02-28 1987-09-22 International Business Machines Corporation Processor I/O and interrupt filters allowing a co-processor to run software unknown to the main processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100377093C (zh) * 2006-04-07 2008-03-26 浙江大学 嵌入式操作系统输入输出设备软件化方法

Also Published As

Publication number Publication date
JPH0221018B2 (zh) 1990-05-11
DE3689696D1 (de) 1994-04-14
EP0192944B1 (en) 1994-03-09
MY101469A (en) 1991-11-18
IN166350B (zh) 1990-04-14
EP0192944A3 (en) 1989-04-19
SG61789G (en) 1990-03-09
ES8706986A1 (es) 1987-07-01
GB8525990D0 (en) 1985-11-27
US4695945A (en) 1987-09-22
HK19190A (en) 1990-03-23
EP0192944A2 (en) 1986-09-03
JPS61202269A (ja) 1986-09-08
GB2171823A (en) 1986-09-03
CN1008484B (zh) 1990-06-20
KR900006549B1 (ko) 1990-09-13
PH23471A (en) 1989-08-07
GB2171823B (en) 1989-06-14
CA1236582A (en) 1988-05-10
ES552464A0 (es) 1987-07-01
KR860006743A (ko) 1986-09-15
DE3689696T2 (de) 1994-09-22
BR8600665A (pt) 1986-10-29

Similar Documents

Publication Publication Date Title
CN86100690A (zh) 处理机输入/输出和中断过滤器
CN106030538B (zh) 通过编译器和os支持分离出i/o执行的系统和方法
US6691146B1 (en) Logical partition manager and method
DE69727407T2 (de) Verteilte Ausführung von modusungeeigneten Befehlen in Multiprozessorsysteme
CN1270239C (zh) 处理系统或计算机系统的任务控制方法
CN100524286C (zh) 一种多核处理系统及其管理方法
CN1700171A (zh) 提供从虚拟环境对硬件的直接访问
CN108021449B (zh) 一种协程实现方法、终端设备及存储介质
CN114579285B (zh) 一种任务运行系统、方法及计算设备
CN112883007A (zh) 用于Linux系统的本机协议报文的处理方法及装置
CN114721719A (zh) 一种在集群中容器化部署异构应用的方法和系统
CN103842980B (zh) 用于协议中立织物的方法、系统和装置
CN1172986A (zh) 实时控制系统
CN103077081B (zh) 资源调整的方法及装置
CN111158875A (zh) 基于多模块的多任务处理方法、装置及系统
CN111679859B (zh) 一种面向i/o密集型高性能应用的自动化并行mpi-i/o加速方法
CN103631648A (zh) 一种任务处理方法及系统
CN1945542A (zh) 一种嵌入式软件开发的方法及系统
JP2000215071A (ja) 仮想計算機システム
CN115599530B (zh) 一种基于Linux内核的硬实时优化改造方法
CN111666156B (zh) 一种容器编排方法、装置、设备和存储介质
EP3992795A1 (en) Computer system executing multiple operating systems
JPH02245864A (ja) 多重プロセッサシステム
CN109240797B (zh) 一种虚拟化多媒体处理方法和系统
KR100419278B1 (ko) 유에스비 장치 구동 방법 및 이 구동 방법을 사용하는내장형 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term