CN1227965A - 具有浅结的半导体器件的制造方法 - Google Patents

具有浅结的半导体器件的制造方法 Download PDF

Info

Publication number
CN1227965A
CN1227965A CN99102721A CN99102721A CN1227965A CN 1227965 A CN1227965 A CN 1227965A CN 99102721 A CN99102721 A CN 99102721A CN 99102721 A CN99102721 A CN 99102721A CN 1227965 A CN1227965 A CN 1227965A
Authority
CN
China
Prior art keywords
silicon substrate
film
silicon
oxide film
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN99102721A
Other languages
English (en)
Inventor
安永友子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1227965A publication Critical patent/CN1227965A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了具有含有杂质扩散层的硅衬底的半导体器件的制造方法，其包括以下步骤：在等于或低于3keV的加速电压下，通过厚度等于或小于2.5nm的氧化硅膜向硅衬底中掺杂杂质，氧化硅膜形成在硅衬底上，并对留有氧化膜的硅衬底退火。

Description

具有浅结的半导体器件的制造方法
本发明涉及具有杂质扩散层的半导体器件的制造方法，特别涉及具有浅结的半导体器件的制造方法。
图3A和图3B表示现有技术离子掺杂技术的例子。在该方法中，以5到80keV的加速电压将离子直接掺杂到衬底中。之后，在含有氧的氮气氛中以暴露其前表面的方式对衬底进行退火，以便形成扩散层。
但是，在这些公知的方法中，除了所需要的杂质以外的不需要的杂质可能也掺杂到衬底中。另外，当进行离子掺杂工艺和退火工艺时，硅衬底的前表面可能被损坏。
为解决这个问题，在衬底上形成氧化硅膜。通过氧化硅膜(以下这种氧化膜可以称为通过-氧化膜(through-oxide film))掺杂离子。这种方法已经在例如日本专利特许公开58-96763中公开了。图4A和4B表示用于形成通过-氧化膜的实践方法。在该方法中，在衬底的前表面上形成厚度等于或大于100nm的氧化硅膜。离子在40keV的加速电压下通过氧化硅膜掺杂到衬底中。此后，在氮气氛中对留有氧化硅膜的衬底退火。或者，在去掉氧化硅膜和然后形成另一氧化硅膜之后，在氮气氛中对衬底退火。这样，在衬底上形成扩散层。在这种方法中，可以防止除了所需要的杂质以外的不需要的杂质掺杂到衬底中。
在上述方法中，薄层电阻升高。本发明的发明人的广泛研究表明，杂质集中在氧化膜中。这样，扩散层中的杂质的浓度减少。在氧化硅膜形成方法中，由于掺杂的杂质集中在氧化硅膜中，所以扩散层的杂质浓度降低。同样，在离子直接掺杂到没有氧化硅膜的衬底中的直接离子掺杂方法中，在含有几个百分比的氧化物的氮气氛中对衬底退火，以便防止衬底前表面变粗糙。在对衬底退火时，由于在衬底前表面上形成氧化膜，所以与氧化硅膜形成方法一样杂质集中在氧化膜中。这样，扩散层中杂质的浓度降低。由于这个原因，在常规方法中薄层电阻增加。
另外，当半导体器件被精细构成时，结非常浅地扩散。为此，需要降低离子的加速电压，实际上为3keV或更低。但是，在通过通过-氧化膜掺杂离子的方法中很难足够浅地扩散离子。此外，薄层电阻显著增加。表1表示氧化膜的存在/不存在和薄层电阻之间的关系。从表中看出，显然硼的掺杂能量与通过-氧化膜的薄层电阻成反比。
                                表1
在离子掺杂工艺中存在/不存在通过-氧化膜   不存在  存在2.5nm 存在50nm 不存在
在退火工艺中存在/不存在覆盖-氧化膜   不存在  存在(留下通过-氧化膜) 存在(留下通过-氧化膜) 存在(在去掉氧化膜之后淀积100nm厚)
退火气氛   含有等于或小于100ppm氧的氮气氛  含有氧的氮气氛(*1) 含有氧的氮气氛 含有氧的氮气氛
硼掺杂条件0.5keV5×1014cm-21keV5×1014cm-22keV5×1014cm-25keV5×1014cm-2 63.7311.5232.7102.0 746.9340.5231.7 2373.0464.8258.399.3 675.3108.9
表中的数值表示在晶片上的49点的薄层电阻值(Ω/□)的平均值。
(*1)“含有氧的氮气氛”意思是含有等于或大于100ppm的氧的氮气氛。
在使用硼离子或其化合物离子的掺杂工艺中，当对带有氧化硅膜的硅衬底退火时，硼离子深深地扩散。这样，结比设计值扩散得更深。以下这种现象称为“加速扩散”。最近的研究表明，在掺杂硼离子或其化合物离子过程中加速扩散作为一种特殊现象发生。
本发明的目的是为了解决上述现有技术中的问题。
本发明的第一方面是具有含杂质扩散层的硅衬底的半导体器件的制造方法，包括以下步骤：在等于或低于3keV的加速电压下，通过厚度等于或小于2.5nm的氧化硅膜向硅衬底中掺杂杂质，氧化硅膜形成在硅衬底上；和对留有氧化膜的硅衬底退火。
本发明的第二方面是具有含杂质扩散层的硅衬底的半导体器件的制造方法，包括以下步骤：在等于或低于3keV的加速电压下，通过厚度等于或小于2.5nm的氧化硅膜向硅衬底中掺杂杂质，氧化硅膜形成在硅衬底上；和去掉氧化膜，在硅衬底上形成覆盖氧化膜，并对硅衬底退火。覆盖氧化膜是覆盖被退火的硅衬底的前表面的氧化硅膜。覆盖氧化膜是用CVD等方法形成的。覆盖氧化膜的厚度没有限制，但是最好在100nm左右。
本发明的第三方面是具有含杂质扩散层的硅衬底的半导体器件的制造方法，包括以下步骤：在等于或低于3keV的加速电压下，通过厚度等于或小于2.5nm的氧化硅膜向硅衬底中掺杂杂质，氧化硅膜形成在硅衬底上；去掉氧化膜；和以暴露硅衬底的前表面的方式对硅衬底退火。
本发明的第四方面是具有含杂质扩散层的硅衬底的半导体器件的制造方法，包括以下步骤：在等于或低于3keV加速电压下直接向硅衬底中掺杂杂质；和以暴露硅衬底的前表面的方式对硅衬底退火。
根据本发明，由于加速电压等于或低于3keV和硅衬底上通过其掺杂杂质的氧化硅膜的厚度等于或小于2.5nm，所以可以形成浅扩散层。另外，由于对留有氧化硅膜或没有氧化硅膜的硅衬底退火，所以被退火的衬底上的氧化膜(覆盖氧化膜)的厚度等于小于2.5nm。这样，杂质就不会集中在氧化膜中了。相应地，由于杂质的浓度没有降低，因此薄层电阻也不会降低。
另外，由于加速能等于或低于3keV，在通过-氧化膜的厚度减少时(特别是，在不形成通过-氧化膜时)，在离子掺杂工艺中，可以令人满意地防止衬底前表面变粗糙。
退火步骤最好在含有等于或小于100ppm的氮气氛中进行。这样，在退火工艺中，可以防止氧化膜形成在衬底前表面上。因而，可以防止杂质集中在衬底上的氧化膜中。
退火步骤最好在1000℃到1100℃范围内进行。这样，可以在退火工艺中防止衬底前表面变粗糙。
本发明中考虑的杂质是硼、氟化硼、砷、磷等。当杂质是硼或氟化硼时，最好没有氧化膜而对衬底前表面退火。当硼的化合物的杂质掺杂到带有氧化膜的衬底中时，薄层电阻将增加。此外，将发生加速扩散。
下面参照图5-8说明加速扩散现象。图5是表示在硼离子直接掺杂到没有氧化膜的硅衬底中之后的情况下，在硅衬底方向硼离子浓度的分布曲线，硅衬底在暴露硅衬底前表面或在前表面上形成覆盖氧化膜的条件下被退火。退火气氛是100％氮(含有等于或低于100ppm的氧)的气氛或90％氮和10％氧的气氛。用SLMS测量硼的浓度。掺杂离子的加速电压为0.5keV。掺杂离子的浓度为5×1014cm-2。在图5中，水平轴表示在衬底深度方向的位置，其中假设衬底前表面为原点。图6，7和8表示在分别使用硼、氟化硼和砷的情况下加速电压和加速扩散距离之间的关系。从图5到8得出如下结果。
(1)在掺杂硼的化合物的杂质时发生加速扩散。
(2)在衬底前表面形成覆盖氧化膜时发生加速扩散。
(3)即使形成覆盖氧化膜，在含有氧的气氛中对衬底退火时，也会发生加速扩散。
(4)在加速电压较低(掺杂深度浅)时，显著发生加速扩散。
这样，在使用硼的化合物的杂质时，最好对没有覆盖氧化膜的衬底退火，或者在不含氧的气氛中退火。因而，可以有效地抑制加速扩散。
如上所述，当加速电压较低时(掺杂深度浅)，明显产生加速扩散。虽然在这种情况下发生加速扩散的原因目前不很清楚，但是本发明人具有如下假设。
图10A、10B和10C是用于解释加速扩散的机理的示意图。当离子掺杂到硅衬底中时，在硅衬底中产生点缺陷。当对硅衬底退火时，点缺陷移动到衬底前表面。在离子掺杂深度浅时，点缺陷层移动到衬底的前表面并消失(见图10A)。另一方面，当带有覆盖氧化膜而对硅衬底退火时，覆盖氧化膜可以防止点缺陷层移动到硅衬底前表面。这样，点缺陷层留在衬底中(见图10B)。在含有点缺陷层的衬底中，由于杂质的扩散速度增加，所以假设发生加速扩散。
另一方面，当掺杂深度较大时，由于从点缺陷层到衬底前表面的距离大，即使在衬底前表面上不形成覆盖氧化膜，点缺陷层也不会移动到衬底前表面。这样，点缺陷层留在衬底中(见图10C)。相应地，由于没有因为覆盖氧化膜的存在/不存在产生的扩散距离的差别，假设没有发生加速扩散。另外，假设当掺杂硼或其化合物杂质时，特别会发生这种现象，因为由于杂质而产生的点缺陷的尺寸变大了。
本发明的第五方面是具有含砷扩散层的硅衬底的半导体器件的制造方法，包括以下步骤：在等于或低于3keV的加速电压下，通过厚度为由下面公式(1)表示的氧化硅膜对硅衬底掺杂砷，氧化硅膜形成在硅衬底上；去掉氧化膜；和对硅衬底退火，或者对留有氧化膜的硅衬底退火，
d≤V/1.3     …(1)
其中d是氧化硅膜的厚度(单位是nm)，V是加速电压(单位是keV)。
本发明的第六方面是具有含硼扩散层的硅衬底的半导体器件的制造方法，包括以下步骤：在等于或低于3keV的加速电压下，通过厚度d为由下面公式(2)表示的氧化硅膜对硅衬底掺杂硼，氧化硅膜形成在硅衬底上；去掉氧化膜；和对硅衬底退火，或者对留有氧化膜的硅衬底退火，
d≤V/0.75    …(2)
其中d是氧化硅膜的厚度(单位是nm)，V是加速电压(单位是keV)。
本发明的第七方面是含氟化硼扩散层的硅衬底的半导体器件的制造方法，包括以下步骤：在等于或低于3keV的加速电压下，通过厚度d为由下面公式(3)表示的氧化硅膜对硅衬底掺杂氟化硼，氧化硅膜形成在硅衬底上；去掉氧化膜；和对硅衬底退火，或者对留有氧化膜的硅衬底退火，
d≤V/1.0     …(3)
其中d是氧化硅膜的厚度(单位是nm)，V是加速电压(单位是keV)。
为防止薄层电阻降低，把覆盖氧化膜的厚度限制到预定值是很有效的。但是，覆盖氧化膜厚度的临界值取决于杂质类型和掺杂离子的加速能。本发明的发明人的研究揭示了对于每一种类型的杂质的加速电压和氧化硅膜厚度的临界值之间的关系。本发明的每一个方面都公开了通过-氧化膜的最佳厚度。根据本发明的每一个方面，可以实现防止扩散层中的杂质浓度降低和薄层电阻增加的浅扩散结。
下面通过附图中所示最佳实施例的详细说明使本发明的这些和其它目的、特点和优点更明显。
图1A和图1B是表示根据本发明制造半导体器件的方法的例子的示意图；
图2A和图2B是表示根据本发明制造半导体器件的方法的例子的示意图；
图3A和图3B是表示半导体器件的常规制造方法的例子的示意图；
图4A和图4B是表示半导体器件的常规制造方法的例子的示意图；
图5是表示硼的加速扩散现象的曲线；
图6是表示在掺杂硼杂质的情况下掺杂扩散能(掺杂离子的加速电压)和加速扩散距离之间的关系的曲线；
图7是表示在掺杂氟化硼杂质的情况下掺杂离子的加速电压和加速扩散距离之间的关系的曲线；
图8是表示在掺杂砷杂质的情况下掺杂离子的加速电压和加速扩散距离之间的关系的曲线；
图9是表示在掺杂硼杂质的情况下退火温度和限制时间之间的关系的曲线；
图10A、图10B和图10C是用于解释加速扩散发生的机理的示意图；
图11是表示在掺杂硼杂质的情况下离子加速能、氧化硅膜的厚度、和薄层电阻之间的关系的曲线；
图12是表示在掺杂砷杂质的情况下离子加速能、氧化硅膜的厚度、和薄层电阻之间的关系的曲线；
图13是表示在掺杂氟化硼杂质的情况下离子加速能、氧化硅膜的厚度、和薄层电阻之间的关系的曲线。
下面参照附图说明本发明的实施例。图1A和1B是表示根据本发明半导体器件的制造方法的例子的示意图。在该方法中，杂质离子被掺杂到没有通过-氧化膜的晶片前表面。离子是在等于或低于3keV的加速电压下被掺杂的。在该加速电压下最佳地形成浅结。这样，在离子掺杂工艺中就可以充分抑制其前表面变粗糙。在本发明中考虑的杂质是通常用于掺杂载流子的硼、氟化硼、磷、砷、锑等。根据本发明，不限制掺杂离子的浓度。换言之，浓度可以适当设置。
在杂质离子被掺杂到衬底中之后，杂质在衬底中热扩散。为去掉在离子掺杂工艺中发生的晶体缺陷，对衬底退火。在本例中，在没有覆盖氧化膜的情况下对衬底退火。退火气氛是含有等于或小于100ppm氧的氮气氛。由于氧的含量是100ppm或更少，所以在衬底前表面上很难形成氧化膜。这样可以防止杂质集中。在氮气氛中氧的含量最好是50ppm或更少。在这种条件下不会形成氧化膜。另外杂质也不会集中。根据本发明，不限制退火方法。但是，从浅结的观点出发，最好用RTA(快速热退火)方法。
图2A和2B是表示根据本发明制造半导体器件的方法的例子的示意图。在硅晶片的前表面上形成厚度为2.5nm的氧化硅膜。然后，硼离子通过氧化硅膜掺杂到硅晶片中。作为离子掺杂条件，加速电压是2keV，掺杂离子的浓度是5×1014cm-2。掺杂离子之后，用RTA方法对带有氧化硅膜的硅晶片退火。退火气氛是含有等于或小于100ppm氧的氮气氛。温度分布如下：晶片的温度在10秒内从室温升高到500℃。晶片温度在500℃保持30秒。然后，晶片的温度在10秒内升高到1000℃。晶片温度在1000℃保持10秒。然后晶片迅速冷却(通常为100到500℃/秒)。
在上述方法中，在硅晶片上形成扩散层。测量硅晶片前表面上的49点的薄层电阻。在49点的薄层电阻的平均值是231.7Ω/□。在没有氧化硅膜而对晶片掺杂离子和然后退火的情况下，薄层电阻的平均值是232.7Ω/□。这样，两晶片的电阻几乎相同。换言之，即使形成厚度为2.5nm的氧化硅膜，电阻也不会增加。
用相同的方法，通过改变离子加速电压和氧化硅膜的厚度评估薄层电阻。图11表示薄层电阻评估结果。在图11中，虚线表示与没有氧化硅膜而向晶片中掺杂离子和然后对晶片退火相比，薄层电阻的增加等于或小于1％的条件。当薄层电阻增加1％或更少时，实际上不会发生什么问题。1％的参考值是在考虑工艺的可再现性和用于薄层电阻的测量装置的精度的情况下确定的。在图11中，加速电压为2keV和氧化硅膜的厚度为2.5nm的测量点用黑点表示。换言之，在测量点，与在相同离子掺杂条件、相同退火条件、和除了不形成氧化硅膜(在这种情况下，如上所述，没有氧化膜的薄层电阻为232.7Ω/□，带有氧化膜的薄层电阻为231.7Ω/□)的其它测量条件下形成扩散层的情况相比，薄层电阻的增加小于1％。
这样，如图11中所示的评估结果，当掺杂硼离子时，如果氧化硅膜的厚度d满足下面的公式，显然可以获得好的薄层电阻。
d≤V/0.75
(其中d是氧化硅膜的厚度(nm)，V是加速电压(keV))
用如上所述的相同方法，通过改变加速电压和为除了硼离子以外的杂质的氧化硅膜的厚度来评估薄层电阻。图12和13表示分别为砷和氟化硼的评估结果。从图12看出，当掺杂砷离子时，如果氧化硅膜的厚度d满足下面的公式，可以获得好薄层电阻。
d≤V/1.3
(其中d是氧化硅膜的厚度(nm)，V是加速电压(keV))
从图13看出，当掺杂氟化硼离子时，如果氧化硅膜的厚度d满足下面的公式，可以获得好薄层电阻。
d≤V/1.0
(其中d是氧化硅膜的厚度(nm)，V是加速电压(keV))
虽然没有为磷表示出氧化硅膜厚度的上限和加速电压之间的关系，但是显然它们之间有特定的关系。
当在氮气氛(含有等于或小于100ppm的氧)中没有覆盖氧化膜而对晶片退火时，退火工艺最好在预定限制时间内完成，以便防止晶片前表面变粗糙。然后参照图9说明“限制时间”。图9表示在掺杂硼离子情况下的限制时间。在没有覆盖氧化膜而向晶片中掺杂硼离子和在100％氮气氛中对晶片退火情况下，当经过了预定时间期限时，晶片前表面变粗糙。晶片前表面变粗糙的时间期限称为限制时间。在图9中，限制时间的确定如下：在1keV和1×1015cm-2条件下硼离子被掺杂到晶片中。然后在100％氮气氛中对晶片退火。保持裸晶片的表面粗糙度的时间期限确定为限制时间。在这种情况下，表面粗糙度用AFM测量的Ra值表示。
如上所述，在根据本发明的半导体器件制造方法中，由于在离子掺杂工艺和退火工艺中，形成在衬底前表面上的氧化膜的厚度保持在预定值，所以可以防止扩散层中的杂质浓度降低。这样，可以实现浅扩散结而不增加薄层电阻。
特别是，硼离子或其化合物离子掺杂到晶片前表面，然后在含有等于或小于100ppm氧的氮气氛中对晶片退火。这样可以防止薄层电阻增加。另外，增加扩散的问题也解决了。因而可以实现如设计一样的浅扩散结。
虽然已经参照最佳实施例表示和说明了本发明，但是本领域技术人员应该理解，在不脱离本发明的精神和范围情况下可以做出前述和各种其它的改变、修改和增加形式上和细节上的内容。

Claims (10)

1.具有含有杂质扩散层的硅衬底的半导体器件的制造方法，包括以下步骤：
在等于或低于3keV的加速电压下，通过厚度等于或小于2.5nm的氧化硅膜向硅衬底中掺杂杂质，氧化硅膜形成在硅衬底上；和
对留有氧化膜的硅衬底退火。
2.具有含有杂质扩散层的硅衬底的半导体器件的制造方法，包括以下步骤：
在等于或低于3keV的加速电压下，通过厚度等于或小于2.5nm的氧化硅膜向硅衬底中掺杂杂质，氧化硅膜形成在硅衬底上；
去掉氧化膜；
在硅衬底上形成覆盖氧化膜；和
对硅衬底退火。
3.具有含有杂质扩散层的硅衬底的半导体器件的制造方法，包括以下步骤：
在等于或低于3keV的加速电压下，通过厚度等于或小于2.5nm的氧化硅膜向硅衬底中掺杂杂质，氧化硅膜形成在硅衬底上；
去掉氧化膜；
以暴露硅衬底前表面的方式对硅衬底退火。
4.具有含有杂质扩散层的硅衬底的半导体器件的制造方法，包括以下步骤：
在等于或低于3keV的加速电压下，向硅衬底中直接掺杂杂质；和
以暴露硅衬底前表面的方式对硅衬底退火。
5.根据前述权利要求3或4所述的方法，其中退火步骤是在含有等于或低于100ppm氧的氮气氛中进行的。
6.根据前述权利要求5所述的方法，其中退火步骤是在1000℃到1100℃范围的温度下进行的。
7.根据前述权利要求3-6任一个所述的方法，其中杂质是硼或氟化硼。
8.具有含有砷扩散层的硅衬底的半导体器件的制造方法，包括以下步骤：
在等于或低于3keV的加速电压下，通过厚度d由下面的公式(1)表示的氧化硅膜向硅衬底掺杂砷，氧化硅膜形成在硅衬底上；和
去掉氧化膜并对硅衬底退火；或者
对留有氧化膜的硅衬底退火，
d≤V/1.3     …(1)
其中d是氧化硅膜的厚度(单位是nm)，V是加速电压(单位是keV)。
9.具有含有硼扩散层的硅衬底的半导体器件的制造方法，包括以下步骤：
在等于或低于3keV的加速电压下，通过厚度d由下面的公式(2)表示的氧化硅膜向硅衬底掺杂硼，氧化硅膜形成在硅衬底上；和
去掉氧化膜并对硅衬底退火；或者
对留有氧化膜的硅衬底退火，
d≤V/0.75    …(2)
其中d是氧化硅膜的厚度(单位是nm)，V是加速电压(单位是keV)。
10.具有含有氟化硼扩散层的硅衬底的半导体器件的制造方法，包括以下步骤：
在等于或低于3keV的加速电压下，通过厚度d由下面的公式(3)表示的氧化硅膜向硅衬底掺杂氟化硼，氧化硅膜形成在硅衬底上；和
去掉氧化膜并对硅衬底退火；或者
对留有氧化膜的硅衬底退火，
d≤V/1.0     …(3)
其中d是氧化硅膜的厚度(单位是nm)，V是加速电压(单位是keV)。
CN99102721A 1998-03-04 1999-03-04 具有浅结的半导体器件的制造方法 Pending CN1227965A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP05221998A JP3221484B2 (ja) 1998-03-04 1998-03-04 半導体装置の製造方法
JP052219/1998 1998-03-04

Publications (1)

Publication Number Publication Date
CN1227965A true CN1227965A (zh) 1999-09-08

Family

ID=12908650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN99102721A Pending CN1227965A (zh) 1998-03-04 1999-03-04 具有浅结的半导体器件的制造方法

Country Status (5)

Country Link
US (1) US6218270B1 (zh)
JP (1) JP3221484B2 (zh)
KR (1) KR100286919B1 (zh)
CN (1) CN1227965A (zh)
TW (1) TW507298B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219242A (zh) * 2013-03-28 2013-07-24 北京大学 调节多栅结构器件阈值电压的方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1035567A3 (en) * 1999-03-12 2001-01-24 Lucent Technologies Inc. A process for fabricating a device with shallow junctions
US6444551B1 (en) * 2001-07-23 2002-09-03 Taiwan Semiconductor Manufacturing Company N-type buried layer drive-in recipe to reduce pits over buried antimony layer
EP1298716A1 (en) * 2001-09-11 2003-04-02 Infineon Technologies AG Method for roughening a surface of a semiconductor substrate
KR100397370B1 (ko) * 2001-10-29 2003-09-13 한국전자통신연구원 얕은 접합을 갖는 집적회로의 제조 방법
KR100425582B1 (ko) 2001-11-22 2004-04-06 한국전자통신연구원 얕은 소오스/드레인 접합 영역을 갖는 모스 트랜지스터의제조방법
US20050118802A1 (en) * 2003-12-02 2005-06-02 Chang-Sheng Tsao Method for implementing poly pre-doping in deep sub-micron process
US7846822B2 (en) * 2004-07-30 2010-12-07 The Board Of Trustees Of The University Of Illinois Methods for controlling dopant concentration and activation in semiconductor structures
EP1895579B1 (en) * 2005-06-20 2016-06-15 Nippon Telegraph And Telephone Corporation Diamond semiconductor element and process for producing the same
KR100852894B1 (ko) 2007-01-18 2008-08-19 삼성전자주식회사 반도체 장치의 불순물 영역 형성 방법.
US7968440B2 (en) 2008-03-19 2011-06-28 The Board Of Trustees Of The University Of Illinois Preparation of ultra-shallow semiconductor junctions using intermediate temperature ramp rates and solid interfaces for defect engineering
US8258042B2 (en) * 2009-08-28 2012-09-04 Macronix International Co., Ltd. Buried layer of an integrated circuit
US8871670B2 (en) 2011-01-05 2014-10-28 The Board Of Trustees Of The University Of Illinois Defect engineering in metal oxides via surfaces
US8501605B2 (en) * 2011-03-14 2013-08-06 Applied Materials, Inc. Methods and apparatus for conformal doping
JP6259399B2 (ja) * 2012-09-27 2018-01-10 ローム株式会社 チップダイオードおよびその製造方法
NL2010116C2 (en) * 2013-01-11 2014-07-15 Stichting Energie Method of providing a boron doped region in a substrate and a solar cell using such a substrate.
JP6579086B2 (ja) * 2016-11-15 2019-09-25 信越半導体株式会社 デバイス形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5896763A (ja) 1981-12-03 1983-06-08 Seiko Epson Corp 絶縁ゲート型電界効果トランジスタ素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219242A (zh) * 2013-03-28 2013-07-24 北京大学 调节多栅结构器件阈值电压的方法
US9396949B2 (en) 2013-03-28 2016-07-19 Peking University Method of adjusting a threshold voltage of a multi-gate structure device

Also Published As

Publication number Publication date
US6218270B1 (en) 2001-04-17
KR19990077551A (ko) 1999-10-25
KR100286919B1 (ko) 2001-04-16
JPH11251260A (ja) 1999-09-17
JP3221484B2 (ja) 2001-10-22
TW507298B (en) 2002-10-21

Similar Documents

Publication Publication Date Title
CN1227965A (zh) 具有浅结的半导体器件的制造方法
CN1179408C (zh) 制造掩埋氧化区域的方法和绝缘体上的硅材料
CN1155064C (zh) 制备理想析氧硅晶片的工艺
CN1123957A (zh) 半导体器件及其制造方法
CN1741276A (zh) 具有低翘曲度和低弯曲度的层结构的半导体晶片及其制造方法
CN1081832C (zh) 制造金属氧化物半导体场效应晶体管的方法
US20140076396A1 (en) Semiconductor substrate and method for producing the same, photovoltaic cell element, and photovoltaic cell
CN101038879A (zh) 半导体器件及其制造方法
KR100311277B1 (ko) 반도체장치의제조방법
CN1681107A (zh) 集成电路晶体管与其形成方法
CN1514473A (zh) 使用Ni合金阻滞一硅化镍的结块作用
CN101068030A (zh) 半导体器件和制造半导体器件的方法
CN1507654A (zh) 含高介电常数绝缘膜的半导体设备和该设备的制造方法
CN1317149A (zh) 高性能硅功率器件内的非均匀少数载流子寿命分布
CN1606799A (zh) 具有氮/碳稳定的氧沉淀物成核中心的理想氧沉淀硅片及其制造方法
CN1213164A (zh) 半导体器件制造方法
CN1202005A (zh) 制备半导体器件的方法
CN100352010C (zh) 制造半导体器件的方法
CN1828938A (zh) 掺有锑、镓或铋的半导体器件及其制造方法
EP0103767B1 (en) Method of producing a semiconductor device by ion-implantation and device produced by the method
CN1096709C (zh) 半导体器件的生产方法
CN1855374A (zh) 栅极介电层及其形成方法
CN1185035A (zh) 生产有硅化物层的半导体器件而不致短路的方法
CN1873955A (zh) 半导体元件及其制造方法
EP1396880A2 (en) Doping method and semiconductor device fabricated using the method

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030403

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030403

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication