CN1226081A - 半导体器件的生产方法 - Google Patents

半导体器件的生产方法 Download PDF

Info

Publication number
CN1226081A
CN1226081A CN99100645A CN99100645A CN1226081A CN 1226081 A CN1226081 A CN 1226081A CN 99100645 A CN99100645 A CN 99100645A CN 99100645 A CN99100645 A CN 99100645A CN 1226081 A CN1226081 A CN 1226081A
Authority
CN
China
Prior art keywords
hole
plasma
lower interconnect
dielectric film
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99100645A
Other languages
English (en)
Other versions
CN1139978C (zh
Inventor
小川博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1226081A publication Critical patent/CN1226081A/zh
Application granted granted Critical
Publication of CN1139978C publication Critical patent/CN1139978C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明的半导体器件的生产方法包含:第一步骤,在半导体基片上通过第一绝缘膜形成下部互连,第二步骤,在包含下部互连的半导体基片上形成第二绝缘膜,第三步骤,在第二绝缘膜内形成到达下部互连的通孔,第四步骤,在第三步骤完成后,蚀刻包括侧面的下部互连的表面,在侧面处露出通孔的底部,而不将半导体暴露到空气中,第五步骤,在通孔内形成由导电材料制成的塞,第六步骤,在第二绝缘膜上形成将与塞相连的上部互连。

Description

半导体器件的生产方法
本发明涉及具有多层互连结构的半导体器件的生产方法。
由于LSIs(大规模集成电路)的高集成度，高密度，及高的工作速度和多用性，不仅在逻辑器件而且在大规模存储器件中多层互连结构都是不可缺少的技术。多层互连结构可降低互连面积，大大的减少芯片面积的增加，并缩短平均互连长度，以抑制由互连电阻造成的工作速度的延迟。
在此多层互连结构技术中，将布线层彼此可靠的连接是很重要的。尤其是，在超大规模集成电路中在很多的细小通孔中的连接技术很重要。当铝被用做布线材料时，在铝膜的表面上通常存在一层氧化膜。因此，当形成在通孔中要与下部铝互连相连的塞时，必须去除暴露到通孔表面上的铝互连上的天然氧化物。
当通过通孔将铝多层互连彼此相连时，首先，如图3A所示，在半导体基片300上形成预定的元件(未示出)，设置到元件上的布线层(未示出)，及其他的类似元件，并形成覆盖半导体基片300表面的中间绝缘膜301。然后，在中间绝缘膜301上形成由铝构成的下部互连302。
如图3B所示，在包括下部互连302的中间绝缘膜301上形成中间绝缘膜303，在形成在下部互连302上的中间绝缘膜303上形成具有开口的保护图形304。如图3C所示，通过使用作为掩膜的保护图形304，在干蚀装置内通过使用含氟的气体对中间绝缘膜303进行干蚀，从而形成通孔305。
从干蚀装置内取出半导体基片300，并暴露到去除装置内的使用氧气的等离子体中，以去除保护图形304，如图3D所示。结果是，将基片300从去除装置中取下，通过去除过程未被去除的残留的保护膜通过将基片300浸入含胺的溶液中的化学溶解过程进行去除。然后，暴露到通孔305的底面上的下部互连302的天然氧化物通过使用酸的清洗工艺被去除掉。
如图3E所示，选择的沉积钨，以形成填充通孔305的塞306。然后，如图3F所示，要与塞306相连的上部互连307形成在塞306及塞306周围的中间绝缘膜303上，从而形成多层互连结构，其中的下部互连302和上部互连307通过塞306彼此相连。
在传统的方法中，虽然去除了通孔305的底面上的下部互连302上的天然氧化膜，但在某些情况下，下部和上部互连302和307并不完全电连接。这是因为通过通孔305的连接会产生缺陷，使得在下部互连302与塞306间造成导电断开。
本发明的一个目的是提供一种半导体器件的生产方法，其中可克服在布线层间的连接缺陷。
为了实现上述目的，根据本发明的半导体器件的生产方法包含：第一步骤，在半导体基片上通过第一绝缘膜形成下部互连，第二步骤，在包含下部互连的半导体基片上形成第二绝缘膜，第三步骤，在第二绝缘膜内形成到达下部互连的通孔，第四步骤，在第三步骤完成后，蚀刻包括侧面的下部互连的表面，在侧面处露出通孔的底部，而不将半导体基片暴露到空气中，第五步骤，在通孔内形成由导电材料制成的塞，第六步骤，在第二绝缘膜上形成将与塞相连的上部互连。
图1A到1G为根据本发明第一实施例的半导体器件生产方法的示意图；
图2A到2G为根据本发明第二实施例的半导体器件生产方法的示意图；
图3A到3G为传统半导体器件生产方法的示意图。
下面将参考相应的附图对本发明进行描述。
首先描述本发明的构思，当通过形成在中间膜内的通孔将布线层彼此相连时，如上所述，必须通过形成在通孔内的塞将上部及下部互连彼此相连。
在传统的方法中，通过氧气等离子体去除用于形成通孔的保护膜，并进行化学溶解过程去除上面的残余。仅通过等离子体去除过程无法完全除掉保护膜。因此，通过使用例如溶解保护膜的含胺的碱溶液进行化学溶解过程来完成。
当使用含氟的气体进行干蚀形成通孔时，蚀刻反应物有时会沉积到暴露到通孔的孔的底部的下部互连(铝互连)的表面上。
在通过使用由有机物制成的保护膜在绝缘膜内形成通孔的干蚀中，使用含氟的等离子体，从而可以有选择的蚀刻保护膜和绝缘膜。然而，在此干蚀中，虽然很轻，但也同时蚀刻保护图形。由于蚀刻保护图形，有机物质被激发为等离子体。等离子体中的被激发的有机物和等离子体中的氟彼此反应以产生含氟的包含有机物的沉积物。
当含氟的沉积物被暴露到空气中，同时其与铝互连的表面接触，由于存在在空气中的水分，沉积物与铝彼此发生反应。然后，铝互连的反应部分被腐蚀破坏，进而形成新的反应物。
在传统的方法中，在完成用于形成通孔的干蚀后，进行砂磨以去除保护膜。相应的，需要将作为加工对象的基片暴露到空气中。蚀刻沉积物与含水分的空气接触，形成上述的反应物。
目的在于去除上述的残留物的砂磨过程或化学溶解过程无法完全去除以此方式形成的反应物。很明显的，由于反应物为绝缘物，会发生如上所述的连接失败。
在本发明中，当进行干蚀形成通孔时，在干蚀装置的真空容器中使用含氟气体等离子体(第一等离子体)完成形成通孔的过程后，使用惰性气体等离子体(第二等离子体)连续去除沉积物。
下面详细描述此过程。第一实施例
首先，如图1A所示，在半导体基片100上形成预定元件(未示出)，要分布在元件上的布线层(未示出)，及类似的结构，并形成中间绝缘膜101以覆盖半导体基片100的表面。然后，在中间绝缘膜101上形成由铝制成的下部互连102。
如图1B所示，在包含下部互连102的中间绝缘膜101上形成中间绝缘膜103，并通过用公知的光刻技术在下部互连102上的中间绝缘膜103上形成具有开口的保护图形104。
如图1C所示，通过使用保护图形104作为掩膜，通过使用含氟气体的干蚀(反应离子蚀刻)选择蚀刻中间绝缘膜103，从而形成通孔105。更具体的，将氟化碳气体和氢气引入干蚀装置的真空容器中，其已经被抽到预定的真空度，达到预定的真空度，并通过所产生的气体等离子体(第一等离子体)选择蚀刻中间绝缘膜103。
在用于形成通孔105的干蚀期间，由干蚀反应形成的蚀刻反应沉积物105a被沉积到露出通孔105底部的下部互连102上。同时，在保护图形104的表面上形成保护硬化层104a。
抽空用于形成通孔105的干蚀装置的真空容器的内部，然后引入诸如氩气的惰性气体，使用氩气等离子体(第二等离子体)进行蚀刻。如果用比产生用于选择蚀刻的等离子体的功率低的功率产生氩气等离子体，可以大大抑制等离子体的损害。
当用氩气进行蚀刻时，如图1D所示，去除保护图形104上的保护硬化层104a及露出的下部互连102上的蚀刻反应沉积物105a。在此实施例中，由于在从用于形成通孔的干蚀过程到氩等离子体过程基片100未暴露到空气中，蚀刻反应沉积物105a不与含有水分的空气接触。其结果，蚀刻反应沉积物105a及下部互连102彼此不会发生反应，从而不会产生反应物。
接着，从干蚀装置中取下基片100，通过使用氧气等离子体(第三等离子体)的等离子体砂磨过程去除保护图形104，如图1E所示。此时，即使当从干蚀装置取下基片100并放置到空气中，当已经去除蚀刻反应沉积物105a时，不会形成反应物。
通过将基片100浸入含胺的碱溶液中的化学溶解过程，去除残留的保护图形。用水清洗基片100并烘干，形成塞106以填充通孔105，如图1F所示。
在形成塞106时，首先，去除在通孔105的底部露出的下部互连102的表面上的天然氧化物。然后，通过溅射或类似工艺，将钨膜沉积到包括通孔105的内部的中间绝缘膜103上，避免基片100与空气接触。在通过溅射形成钨膜之前，用此溅射设备进行反溅射，从而可去除在通孔105的底部露出的下部互连102的表面上的天然氧化物。
通过化学机械抛光去除中间绝缘膜103上的钨膜，从而钨仅留在通孔105内，由此形成塞106。
如图1G所示，在塞106上及塞106周围的中间绝缘膜103上形成要与塞106相连的上部互连107。其结果，可形成下部互连102与上部互连107间的不会发生连接失败的多层互连结构。第二实施例
下面将描述在金属布线层(例如铝层)上形成导电逆-反射膜的情况。当微加工图形程度增大时，在通过光刻形成精细互连图形时，用逆-反射图形抑制底层的光反射。
首先，如图2A所示，在半导体基片200上形成预定元件(未示出)，要分布在元件上的布线层(未示出)，及类似的结构，并形成中间绝缘膜201以覆盖半导体基片200的表面。然后，在中间绝缘膜201上形成由铝制成的下部互连202。在下部互连202上形成导电逆-反射涂层202a。图2A示出在宽度方向的下部互连202的截面图。
如图2B所示，在包含逆-反射涂层202a的中间绝缘膜201上形成中间绝缘膜203，并通过用公知的光刻技术在下部互连202上的膜203上形成具有开口204a的保护图形204。
如图2C所示，通过使用保护图形204作为掩膜，通过使用含氟气体的于蚀(反应离子蚀刻)选择蚀刻中间绝缘膜203，从而在下部互连202的预定位置处形成通孔205。例如，将氟化碳气体和氢气引入干蚀装置的真空容器中，其已经被抽到预定的真空度，达到预定的真空度，从而产生这些气体的等离子体。并通过所产生的气体等离子体选择蚀刻中间绝缘膜203。
在精细的微加工图形互连结构中，其互连宽度为大约0.5微米。当形成要与此薄互连相连的通孔205时，由于其孔径无法进一步降低，其变得几乎与互连宽度相等。因此，即使当用于形成通孔205的开口204a的位置位移小到0.2微米，形成通孔204a的位置会从下部互连202的上部位置移开，如图2B所示。
在此位移的状态下，当通过用保护图形204作为掩膜对中间绝缘膜203进行选择蚀刻形成通孔205时，会露出下部互连202的侧部，如图2C所示。
在此状态下，当用含氟的气体进行干蚀(反应离子蚀刻)时，蚀刻反应沉积物205a会沉积到下部互连202的露出的侧部上。同时，在保护图形204的表面上形成保护硬化层204b。
与此相对比，如果形成保护图形204，从而其开口204a正好位于下部互连202的上面，在通孔205的底部只露出逆-反射涂层202a。在此情况下，逆-反射涂层202a及沉积到其上的蚀刻沉积物当它们与含水分的空气接触时不会形成造成连接失败的反应物。
然而，作为微加工图形过程，很难完全消除位移。为此，如图2C中所示，由于通孔205的形成，有时下部互连202的侧部会露出，因此形成蚀刻反应沉积物205a。当下部互连202及蚀刻反应沉积物205a与含水分的空气接触时，形成造成连接失败的反应物。
同样在第二实施例中，为了解决此问题，抽空已经形成通孔的干蚀装置的真空容器的内部，然后引入诸如氩气的惰性气体，使用氩气等离子体进行蚀刻，其与第一实施例的情况相同。
通过此使用氩气的蚀刻，如图2D所示，去除保护图形204上的保护硬化层204b及下部互连202的侧部上的蚀刻反应沉积物205a。由于在从用于形成通孔的干蚀过程到氩等离子体过程，基片200不与空气接触，蚀刻反应沉积物205a不接触含水分的空气。其结果，可防止由于蚀刻反应沉积物205a与下部互连202的反应物造成的下部互连202的腐蚀损坏，从而解决了连接损坏的问题。
接着，从干蚀装置中取下基片200，并如图2E所示，通过用氧气等离子体的等离子体砂磨过程去除保护图形204。在此实施例中，当基片200被从干蚀装置取下时，由于蚀刻反应沉积物205a已被去除，从而不会形成引起连接失败的反应物。
通过将基片200浸入含胺的碱溶液中的化学溶解过程去除保护图形残留物。用水清洗基片200并干燥，以形成塞206用于填充通孔205，如图2F所示。
在形成塞206时，与上述的第一实施例相同，首先，去除在通孔205的底部露出的下部互连202的表面上的天然氧化物。然后，通过溅射或类似工艺，将钨膜沉积到包括通孔205的内部的中间绝缘膜203上，避免基片200与空气接触。通过化学机械抛光去除中间绝缘膜203上的钨膜，以仅在通孔205中留下钨，从而形成塞206。
如图2G所示，在包括塞106的中间绝缘膜103上形成要与塞206相连的上部互连207。其结果，在下部互连202与上部互连207间形成不会发生连接失败的多层互连结构。
如上所述，根据本发明，使用第二等离子体进行干蚀，不会引起使用第一等离子体进行干蚀产生的沉积物与空气接触。此后，通过用第二等离子体的蚀刻去除沉积物，不与空气接触。其结果，可以防止在塞与下部互连间发生的连接失败，及可防止在布线层间发生的连接失败。

Claims (9)

1．一种生产半导体器件的方法，其特征在于包含：
第一步骤，在半导体基片(100,200)上通过第一绝缘膜(101,201)形成下部互连(102,202)；
第二步骤，在包含所述下部互连的所述半导体基片上形成第二绝缘膜(103,203)；
第三步骤，在所述第二绝缘膜内形成到达所述下部互连的通孔(105,205)；
第四步骤，在第三步骤完成后，蚀刻包括侧面的所述下部互连的表面，在侧面处露出通孔的底部，而不将所述半导体基片暴露到空气中；
第五步骤，在通孔内形成由导电材料制成的塞(106,206)；
第六步骤，在所述第二绝缘膜上形成将与所述塞相连的上部互连(107,207)。
2．根据权利要求1所述的方法，其特征在于第三步骤包含在被抽到预定真空度的真空容器中通过使用第一等离子体的干蚀形成通孔的步骤，及
第四步骤包含在所述真空容器中去除用在第三步骤中的第一等离子体的步骤，此后产生第二等离子体，蚀刻在通孔的所述底部露出的所述下部互连的所述表面。
3．根据权利要求2所述的方法，其特征在于：
第三步骤包含使用作为第一等离子体的含氟的气体等离子体进行干蚀的步骤，及
第四步骤包含使用作为第二等离子体的惰性气体等离子体进行蚀刻的步骤。
4．根据权利要求3所述的方法，其特征在于第四步骤包含用具有比用于产生第一等离子体的功率低的功率产生第二等离子体的步骤。
5．根据权利要求1所述的方法，其特征在于该方法还包含：
第七步骤，在第二步骤后，在所述第二绝缘膜上形成具有开口部分的保护图形(104,204)，
第八步骤，在第四步骤后，砂磨所述保护图形，及
第九步骤，在第八步骤后，去除由第八步骤的砂磨留下的所述保护图形的残留物，及
第三步骤包含通过用所述保护图形作为掩膜去除所述第二绝缘膜的步骤，从而形成通孔。
6．根据权利要求5所述的方法，其特征在于第四步骤还包含同时去除在第三步骤中在所述保护图形上形成的保护硬化层(104a,204a)及在通孔的所述底部露出的所述下部互连的所述表面上的蚀刻反应沉积物(105a,205a)的步骤。
7．根据权利要求5所述的方法，其特征在于还包含第十步骤，其在第九步骤后，去除在通孔的所述底部露出的所述下部互连的所述表面的天然氧化物。
8．根据权利要求1所述的方法，其特征在于第一步骤还包含在所述表面上形成带由导电逆-反射涂层(202a)的所述下部互连的步骤。
9．一种制造半导体器件的方法，其特征在于包含：
第一步骤，在半导体基片(100,200)上通过第一绝缘膜(101,201)形成下部互连(102,202)；
第二步骤，在包含所述下部互连的所述半导体基片上形成第二绝缘膜(103,203)；
第三步骤，在所述第二绝缘膜上形成具有开口的保护图形(104,204)；
第四步骤，通过用所述保护图形作为掩膜的同时使用含氟气体的第一等离子体进行干蚀去除所述第二绝缘膜，从而在所述第二绝缘膜内形成到达所述下部互连的通孔(105,205)；
第五步骤，在第四步骤完成后，通过在不将所述半导体基片暴露到空气中的情况下通过用惰性气体作为第二等离子体蚀刻所述保护图形的表面及在通孔的底部露出的所述下部互连的表面；
第六步骤，通过用氧气作为第三等离子体砂磨所述保护图形；
第七步骤，使用溶解所述保护图形的溶剂去除第六步骤砂磨留下的所述保护图形的残留物；
第八步骤，在通孔内形成由导电材料形成的塞(106,206)；
第九步骤，在所述第二绝缘膜上形成要与所述塞相连的上部互连(107,207)。
CNB991006453A 1998-02-12 1999-02-10 半导体器件的生产方法 Expired - Fee Related CN1139978C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP029697/98 1998-02-12
JP10029697A JPH11233626A (ja) 1998-02-12 1998-02-12 半導体装置の製造方法
JP029697/1998 1998-02-12

Publications (2)

Publication Number Publication Date
CN1226081A true CN1226081A (zh) 1999-08-18
CN1139978C CN1139978C (zh) 2004-02-25

Family

ID=12283313

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991006453A Expired - Fee Related CN1139978C (zh) 1998-02-12 1999-02-10 半导体器件的生产方法

Country Status (5)

Country Link
US (1) US6339019B1 (zh)
JP (1) JPH11233626A (zh)
KR (1) KR100317894B1 (zh)
CN (1) CN1139978C (zh)
TW (1) TW406286B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156041A (ja) * 1999-11-26 2001-06-08 Nec Corp 半導体装置の製造方法及びその製造装置
CN102254812B (zh) * 2011-07-05 2017-03-15 上海集成电路研发中心有限公司 干法刻蚀方法
JP2016092347A (ja) * 2014-11-11 2016-05-23 株式会社ディスコ エッチング方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6224951A (ja) 1985-07-23 1987-02-02 Kawasaki Steel Corp 加工用ロ−ルの研削方法
JPS63245926A (ja) 1987-03-31 1988-10-13 Nec Corp 半導体集積回路の製造方法
JP3185150B2 (ja) 1991-03-15 2001-07-09 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JPH04337633A (ja) 1991-05-15 1992-11-25 Oki Electric Ind Co Ltd 半導体装置の製造におけるエッチング方法
JP2983356B2 (ja) 1991-10-11 1999-11-29 沖電気工業株式会社 半導体素子の製造方法
JPH06244182A (ja) 1992-12-24 1994-09-02 Kawasaki Steel Corp 半導体装置の製造方法
JPH08107144A (ja) 1994-10-06 1996-04-23 Fujitsu Ltd 半導体装置の製造方法
US5866484A (en) * 1996-07-09 1999-02-02 Nippon Steel Corporation Semiconductor device and process of producing same
US5981374A (en) * 1997-04-29 1999-11-09 International Business Machines Corporation Sub-half-micron multi-level interconnection structure and process thereof
US5904154A (en) * 1997-07-24 1999-05-18 Vanguard International Semiconductor Corporation Method for removing fluorinated photoresist layers from semiconductor substrates

Also Published As

Publication number Publication date
KR100317894B1 (ko) 2001-12-22
CN1139978C (zh) 2004-02-25
US6339019B1 (en) 2002-01-15
KR19990072607A (ko) 1999-09-27
TW406286B (en) 2000-09-21
JPH11233626A (ja) 1999-08-27

Similar Documents

Publication Publication Date Title
CN1272846C (zh) 在半导体装置中形成金属线的方法
KR100716630B1 (ko) 오목부를 가지는 반도체장치의 제조방법
CN1115725C (zh) 形成多级互连结构的方法
CN101055421A (zh) 双镶嵌结构的形成方法
JPH09298199A (ja) 半導体装置及びその製造方法
CN1139978C (zh) 半导体器件的生产方法
US20070207609A1 (en) Tungsten Plug Corrosion Prevention Method Using Water
US6554002B2 (en) Method for removing etching residues
US20040171277A1 (en) Method of forming a conductive metal line over a semiconductor wafer
US6635582B2 (en) Method of manufacturing semiconductor device
US5252177A (en) Method for forming a multilayer wiring of a semiconductor device
CN100352018C (zh) 防止钨插塞腐蚀的方法
CN1330395A (zh) 去除光致抗蚀剂后残留物质的清除方法
CN1096113C (zh) 半导体器件的钨塞形成方法
KR100453956B1 (ko) 반도체 장치의 금속 배선 제조 방법
CN100444350C (zh) 防止钨插塞腐蚀的方法
US6495472B2 (en) Method for avoiding erosion of conductor structure during removing etching residues
KR100219061B1 (ko) 반도체 장치의 금속배선 형성 방법
KR100238438B1 (ko) Al과 alcu 박막의 건식식각시 부식방지를 위한 금속배선용 박막 의 형성방법
CN1208819C (zh) 双重金属镶嵌结构的制造方法
US6083823A (en) Metal deposition process for metal lines over topography
CN1303667C (zh) 制作通孔的方法
CN1290174C (zh) 使用光刻胶层来形成多重导线连接的方法
KR100467493B1 (ko) 반도체 비아 홀 세정 공정에서의 불소 성분 제거 방법
JP2003203974A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030917

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030917

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040225

Termination date: 20140210