CN1225798C - 双极型晶体管 - Google Patents

双极型晶体管 Download PDF

Info

Publication number
CN1225798C
CN1225798C CNB018104495A CN01810449A CN1225798C CN 1225798 C CN1225798 C CN 1225798C CN B018104495 A CNB018104495 A CN B018104495A CN 01810449 A CN01810449 A CN 01810449A CN 1225798 C CN1225798 C CN 1225798C
Authority
CN
China
Prior art keywords
base
transistor
layer
bipolar transistor
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018104495A
Other languages
English (en)
Other versions
CN1432196A (zh
Inventor
T·J·菲利普斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qinetiq Ltd
Original Assignee
Qinetiq Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qinetiq Ltd filed Critical Qinetiq Ltd
Publication of CN1432196A publication Critical patent/CN1432196A/zh
Application granted granted Critical
Publication of CN1225798C publication Critical patent/CN1225798C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

一种双极型晶体管具有窄禁带半导体材料的基极和集电极区排除的基板接触的少数载流子具有基区掺杂浓度超过1017cm-3。该晶体管比现有技术的窄禁带双极型晶体管具有更大的动态范围,更大交流电压与功率增益带宽乘积以及更低的基极接入电阻。

Description

双极型晶体管
技术领域
本发明涉及双极型晶体管之类,该种晶体管实现着从基区排除和抽取少数载流子。
背景技术
窄禁带半导体如像锑化铟(InSb)具有高电子迁移率、高电子饱和速度和低电子有效质量的特征。这些特点对于高速器件应用,例如高速晶体管,具有很重要的意义。由窄禁带半导体制造的双极型晶体管由于它们能以低的集电极与基极电压工作,与常规晶体管相比就能在高频下工作并消耗更少的功率。
然而,在室温下窄禁带半导体具有高的本征载流子浓度(即相对于由离化施主或受主产生的单载流子型而言它是由热激发产生的电子-空穴对)。从而由这样的半导体制成的双极型晶体管具有高的漏电电流和高的输出电导的缺点。这就造成低的动态范围和有限的电压增益。
窄禁带双极型晶体管中的低动态范围,可用如美国专利No.5,382,814中所公开的那样,在晶体管基区使用排除(excluding)和抽取(extracting)的接触的方法使其抵消。该专利公开了一种InSb双极型晶体管,由于它的本底掺杂浓度(离化的掺杂原子数)低于本征载流子浓度,所以在室温下它有本征的基区。在工作中,少数载流子从晶体管的基区在与发射区和集电区的结处抽出。借助于在基极接触和基区之间的一处宽禁带In0.85Al0.15Sb区,使少数载流子被排除从晶体管的基极接触进入基区。基区内的载流子浓度因而被降低成比本征载流子浓度低好多,减少了漏电电流并稍增大了动态范围。然而,这种双极型晶体管的动态范围和高频性能仍然较差,并发现在接近环境温度时此器件不能正常工作,而这是任何实用器件所必需的。在上述专利中公开的双极型晶体管由于它的基区为低掺杂,它还有基区接入电阻高的缺点,这造成功率增益低。
本发明的一项目的就是要提供一种双极型晶体管的替换形式。
发明内容
本发明提供的一种双极型晶体管具有使发射极和集电极区安排成从基区抽取少数载流子的结构,一种抵消少数载流子经过基极接触进入基区的结构,基区和集电极区的禁带在0.5eV以下,其中基区的掺杂浓度大于1017cm-3
本发明提供的优点在于本发明的晶体管具有比现有技术窄禁带的双极型晶体管更大的动态范围,更大的AC电压和功率增益-带宽乘积以及更低的基极接入电阻(base access resistance)。
本发明的晶体管最好是发射极区具有比基区更大的禁带宽度。这就保证了本发明的晶体管当基区的掺杂浓度与发射极相比较大时能提供有效的电流增益。
抵消少数载流子经过基极接触进入基区的结构可以是一种具有用以阻止载流子进入基区的势垒的排除的异质结构。另一种可以是在基区内有一注入区,提供一个“高-低”掺杂结,它也制止少数载流子进入基极。这一可选方案简化了制造,而且只要需要时,就允许在基区和发射区之间使用宽禁带的发射极作为一层钝化层。包括一层钝化层在内的这一方案通过减少基极内的复合提高了性能。它是人们所知的在现有双极型晶体管技术中增加漏电流和降低电流增益的原因,因而这种减少是有利的。
附图说明
为了能使本发明得到更加全面的理解,这里将仅以举例的方式参照附图对本发明的实施方案进行描述,其中:
图1示出本发明晶体管的整个垂直剖面;
图2为图1晶体管的平面视图;
图3示出现有技术窄禁带双极型晶体管的整个垂直剖面;
图4示出图3晶体管的平面视图;
图5、6和7示出作为基极电压的函数图1和图3晶体管的电流、电压和功率增益;以及
图8和9示出本发明另一方案晶体管的整个垂直剖面。
图1至9中的斜线荫影区表示那里的半导体材料比无荫影区有更宽的禁带宽度。
具体实施方式
参阅图1,这里以窄禁带双极型晶体管的形式示出了本发明的一个器件,一般用10标示。双极型晶体管10包括有连续配置的薄层,第一层14是子集电极层14,它与500μm厚度的锑化铟(InSb)或GaAs基片12接触。每一接着的层16至22以及26至30是相接触的并与邻近它的两相应层形成结。这些层的具体情况如下:
子集电极层14:掺杂浓度为2×1018cm-3的1μm厚度的n+InSb层,
集电极层16:掺杂浓度为2×1015cm-3的0.5μm厚度的n-InSb层,
基极层18:掺杂浓度为2×1018cm-3的0.12μm厚度的p+InSb层,
发射极层26:掺杂浓度为4×1017cm-3的30nm厚度的 n -In0.95Al0.05Sb层,
发射极盖顶层28:掺杂浓度为2×1018cm-3的30nm厚度的n +In0.95Al0.05Sb层。
发射极接触层30:掺杂浓度为2×1018cm-3的0.1μm厚度的n+InSb层,
排除的基极层20:掺杂浓度为5×1018cm-3的20nm厚度的p +In0.85Al0.15Sb层,
基极盖顶层22:掺杂浓度为5×1018cm-3的0.1μm厚度的p+InSb层。
双极型晶体管10还包括金属基极、发射极和集电极的接触24、32、34,它们各由10nm厚度的铬层和200nm厚度的金层组成。
组合起来,薄层26、28和30以及发射极接触32构成一个发射极台面36。 p +In0.85Al0.15Sb(**)层20、p+InSb层22和金属基板接触层24构成一排除的基极接触25。发射极台面36、排除的基极接触25和金属发射极接触34各有1μm的宽度b并以1μm的间距侧向分隔开。
参阅图2,这里示出一幅双极型晶体管10的平面视图,表示出金属基极、发射极和集电极接触24、32、34的横向位置。晶体管10有10μm的长度I。
晶体管是用半导体器件生产技术领域的人员所熟悉的标准方法制成的。薄层14、16、18、26、28、30和32是用分子束外延(MBE)的方法在基片12的整个表面上起始生长的。薄层26、28和30则经向下刻蚀至基极层18以产生发射极台面36部分。薄层18经向下刻蚀至子集电极层14使基极层18和集电极层16从子集电极层14上竖立。排除的基极层20和基极盖顶层22然后用MBE再生长。金属基极、发射极和集电极接触24、32和34接着经电子束蒸发或溅射淀积。
现在参阅图3,这里示出一个通常用50标示的现有技术窄禁带双极型晶体管的垂直剖面。晶体管50的平面视图则示于图4。晶体管50包括有连续配置的薄层,第一层54是一层1μm厚度的n+InSb集电极层,它与一片未掺杂的InSb基片(未示出)接触。晶体管50还包括一层0.12μm厚度的p-InSb基极层58和一层0.1厚度的n+InSb发射极层56。一个排除的基极接触结构65包括一层20nm厚度的p +In0.85Al0.15Sb(**)层60。一层p+InSb层62和一层金属基极接触层64如同晶体管10中的那样围绕着发射极56。发射极56和排除的基极接触结构65分别有金属接触层72和64。在集电极层54和发射极层56中的掺杂浓度为2×1018cm-3,在基极层58中为5×1015cm-3,而在薄层60和62中则为3×1018cm-3。金属接触层72和发射极56在一起形成一个发射极台面76。在图3和4中的横向距离t均为1μm。参见图4,晶体管50的整个长度g为10μm,而发射极台面76的长度h则为6μm。
参阅图5,这里示出了在室温下双极型晶体管10和晶体管50各自的电流增益分贝数(dB)与基极电压伏特数的关系曲线80、81。曲线80和81表明本发明的晶体管10在基极电压处于0.15V至0.35V的范围内(此时器件为开态)要比现有技术的晶体管50有大很多的电流增益。
图6分别示出晶体管10和晶体管50的电压增益特性曲线82、83。基极电压在0.1V和0.3V之间时(此时器件为开态),晶体管10的电压增益要比现有技术晶体管50的大好多数量级。
图7分别示出晶体管10和50的功率增益分贝数(dB)与基极电压之间的关系曲线84、85。基极电压在-0.1V至0.4V有效范围内晶体管10比晶体管50有大好多的功率增益。
晶体管10的发射极层26和发射极盖顶层28的禁带宽度比发射极盖顶层32、基区层18、集电极层16和子集电极层14的约大出50%。尽管如若基区和发射区的掺杂浓度相等,本发明的晶体管在薄层26和28以及其它薄层之间没有禁带宽度差也能令人满意地工作,这种特性用来保持电流增益。
现在参阅图8,这里示出本发明另一方案的晶体管,总的用100标示。与晶体管10等同的部分则加前缀100相似地标注。晶体管100除去在基极层118内有一排除的p++注入区121取代排除的异质结构之外,它具有与晶体管10相同的结构和尺寸。由于晶体管100不需要在经刻蚀确定发射极台面后再生长排除的异质结构,它比晶体管10制造简单。p++注入区121是在约25keV的能量下以5×1013cm-2的合适剂量注入镁产生的,它形成了超过1019cm-3的近表面掺杂浓度。
参阅图9,这里示出了用200标示的本发明的又一晶体管。在标号前加200相似地标注与晶体管100等同的部分。晶体管200除去在形成发射极台面时未刻蚀去除薄层226之外,它具有与晶体管100相同的尺寸和结构。薄层226因而起着钝化层的作用(由于它的较宽的禁带),减少了基极表面的复合,并且因增加电流增益和减少漏电而提高了晶体管性能。通过基区注入引进了很高的掺杂使薄层226转换成p型,并因此把高掺杂引入基极接触,它也用于提高接触的排除特性。因而它用作提高晶体管性能的多种有利因素。

Claims (5)

1.一种双极型晶体管,有被配置成从基区抽取少数载流子的发射区和集电区域,一种用以抵制少数载流子经过基极接触进入基区的结构,基区有小于0.5eV的禁带并且其中基区有大于1017cm-3的掺杂浓度。
2.按照权利要求1的一种双极型晶体管,其中基区有大于发射区的掺杂浓度,并且其中发射区有比基区更宽的禁带。
3.按照权利要求1或2的一种双极型晶体管,其中用以阻止少数载流子经过基极接触进入基区的结构是一个排除的异质结构。
4.按照权利要求1或2的一种双极型晶体管,其中用以抵制少数载流子经过基极接触进入基区的结构是在基区内的一个注入区,造成基极接触的掺杂浓度高于基区本身。
5.按照权利要求4的一种双极型晶体管,其中晶体管包含在基区和发射区之间的一层完整的钝化层,利用发射极以外的宽禁带发射区,并利用基极接触注入使它的掺杂类型转换成基区的类型。
CNB018104495A 2000-05-30 2001-05-24 双极型晶体管 Expired - Fee Related CN1225798C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0012925.4A GB0012925D0 (en) 2000-05-30 2000-05-30 Bipolar transistor
GB0012925.4 2000-05-30

Publications (2)

Publication Number Publication Date
CN1432196A CN1432196A (zh) 2003-07-23
CN1225798C true CN1225798C (zh) 2005-11-02

Family

ID=9892496

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018104495A Expired - Fee Related CN1225798C (zh) 2000-05-30 2001-05-24 双极型晶体管

Country Status (11)

Country Link
US (1) US6674104B2 (zh)
EP (1) EP1285465B1 (zh)
JP (1) JP2003535475A (zh)
KR (1) KR100752538B1 (zh)
CN (1) CN1225798C (zh)
AT (1) ATE403235T1 (zh)
AU (1) AU2001258602A1 (zh)
CA (1) CA2407364C (zh)
DE (1) DE60135112D1 (zh)
GB (1) GB0012925D0 (zh)
WO (1) WO2001093337A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0200067D0 (en) 2002-01-03 2002-02-20 Qinetiq Ltd Wide bandgap transistors
DE10318422B4 (de) * 2003-04-23 2006-08-10 Infineon Technologies Ag Hochfrequenz-Bipolartransistor mit Silizidregion und Verfahren zur Herstellung desselben
GB0326993D0 (en) * 2003-11-20 2003-12-24 Qinetiq Ltd Strained semiconductor devices
DE102004037252A1 (de) * 2004-07-31 2006-03-23 Atmel Germany Gmbh Verfahren zur Integration von drei Bipolartransistoren in einem Halbleiterkörper, Mehrschichtbauelement und Halbleiteranordnung
CN101995235B (zh) * 2010-10-21 2012-07-18 天津大学 一种基于微波二极管的动态应变测量装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4395722A (en) 1980-10-21 1983-07-26 The United States Of America As Represented By The Secretary Of The Army Heterojunction transistor
JP2800299B2 (ja) * 1989-08-31 1998-09-21 横河電機株式会社 ヘテロ構造半導体装置
JP3061406B2 (ja) * 1990-09-28 2000-07-10 株式会社東芝 半導体装置
GB9100351D0 (en) 1991-01-08 1991-02-20 Secr Defence Semiconductor heterostructure device
GB9524414D0 (en) 1995-11-29 1996-01-31 Secr Defence Low resistance contact semiconductor device

Also Published As

Publication number Publication date
CN1432196A (zh) 2003-07-23
US6674104B2 (en) 2004-01-06
EP1285465A1 (en) 2003-02-26
US20030183845A1 (en) 2003-10-02
CA2407364A1 (en) 2001-12-06
DE60135112D1 (de) 2008-09-11
KR100752538B1 (ko) 2007-08-29
ATE403235T1 (de) 2008-08-15
KR20030028477A (ko) 2003-04-08
WO2001093337A1 (en) 2001-12-06
GB0012925D0 (en) 2000-07-19
CA2407364C (en) 2010-02-02
EP1285465B1 (en) 2008-07-30
JP2003535475A (ja) 2003-11-25
AU2001258602A1 (en) 2001-12-11

Similar Documents

Publication Publication Date Title
US5179037A (en) Integration of lateral and vertical quantum well transistors in the same epitaxial stack
CN1220272C (zh) 载流子提取晶体管
US5012318A (en) Hybrid semiconductor device implemented by combination of heterojunction bipolar transistor and field effect transistor
EP0292568B1 (en) Hetero-junction bipolar transistor
EP0566591B1 (en) Semiconductor device
CN1225798C (zh) 双极型晶体管
CN100391006C (zh) 半导体器件
JP4134715B2 (ja) バイポーラトランジスタ
US7573080B1 (en) Transient suppression semiconductor device
EP0247667B1 (en) Hot charge-carrier transistors
JP2586640B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2770583B2 (ja) コレクタトップ型ヘテロ接合バイポーラトランジスタの製造方法
JPH061783B2 (ja) 半導体装置
JPS61203675A (ja) 半導体装置
JP4019590B2 (ja) 半導体装置
JP2566558B2 (ja) 半導体装置
JPS6459957A (en) Heterojunction bipolar transistor
JPS6246566A (ja) 半導体装置
JPH05226358A (ja) ヘテロ接合バイポーラトランジスタ
JPH0620076B2 (ja) ヘテロ接合バイポーラトランジスタ
Zeng et al. Type-II InP/GaAs X SB 1− X DHBTs with simultaneous F T and F MAX> 340 Ghz fabricated by contact lithography
JPS6372166A (ja) 半導体装置の製造方法
JPH1167785A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハおよびヘテロ接合バイポーラトランジスタ
JPS6153769A (ja) ヘテロ接合バイボ−ラトランジスタ
JPS63158873A (ja) バリステイツクヘテロ接合バイポ−ラトランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051102

Termination date: 20130524