JP2003535475A - バイポーラトランジスタ - Google Patents

Abstract

(57)【要約】 狭バンドギャップ半導体材料のベース領域およびコレクタ領域を有するバイポーラトランジスタであって、少数キャリア排除ベースコンタクトは、１０^１７ｃｍ^−３を超えるベースドーピングレベルを有している。このトランジスタは、従来技術による狭バンドギャップバイポーラトランジスタより大きいダイナミックレンジ、ＡＣ電圧および電力利得−帯域幅積を有し、かつ、ベースアクセス抵抗が小さくなっている。

Description

【発明の詳細な説明】

【０００１】 本発明は、ベースからの少数キャリアの排除および抽出を実施する種類のバイ
ポーラトランジスタに関する。

【０００２】 アンチモン化インジウム（ＩｎＳｂ）などの狭バンドギャップ半導体は、高電
子移動度、高電子飽和速度、および低電子有効質量を特徴としている。これらの
特性は、高速デバイスアプリケーション、例えば高速トランジスタにとっては、
大変重要な特性である。狭バンドギャップ半導体で製造されたバイポーラトラン
ジスタは、動作周波数が高く、また、低いコレクタ電圧およびベース電圧で動作
するため、従来のトランジスタより消費電力が少ない。

【０００３】 しかしながら、室温における狭バンドギャップ半導体の真性キャリア濃度が高
い（すなわち、ドナーあるいはアクセプタのイオン化によって生成する単一キャ
リアタイプではなく、熱励起によってもたらされる電子正孔対）ため、このよう
な半導体で製造されたバイポーラトランジスタは、漏れ電流および出力コンダク
タンスが大きいという問題を抱えており、そのためにダイナミックレンジが小さ
く、電圧利得が限られている。

【０００４】 狭バンドギャップバイポーラトランジスタにおける低ダイナミックレンジは、
米国特許第５３８２８１４号に開示されているように、トランジスタのベース領
域における排除コンタクトおよび抽出コンタクトを使用することによって緩和す
ることができる。この特許には、バックグラウンドドーピングレベル（イオン化
ドーパント原子の数）が真性キャリア濃度より低いため、室温で真性であるベー
ス領域を備えたＩｎＳｂバイポーラトランジスタが開示されている。トランジス
タが動作すると、エミッタ領域およびコレクタ領域との接合部において、トラン
ジスタのベースから少数キャリアが抽出される。少数キャリアは、ベースコンタ
クトとベースの間の広バンドギャップＩｎ_０．８５Ａｌ_０．１５Ｓｂ領域によっ
て、トランジスタのベースコンタクトからベース中への進入が排除される。した
がってベース中のキャリア濃度を真性キャリア濃度よりはるかに低くすることが
でき、それにより漏れ電流を小さくし、ダイナミックレンジを幾分か向上させて
いる。しかしながら、このバイポーラトランジスタのダイナミックレンジおよび
高周波性能は、依然として相対的に不満足なレベルであり、周囲温度に近い温度
では、このデバイスは適切に動作しないことが分かっている。周囲温度での適切
な動作は、すべての実用デバイスに要求されることである。前述の特許に開示さ
れているバイポーラトランジスタには、さらに欠点があり、ベース領域が低ドー
ピング領域であるため、バイポーラトランジスタのベースアクセス抵抗が大きく
、そのために満足すべき電力利得を提供していない。

【０００５】 本発明の目的は、バイポーラトランジスタの代替形態を提供することである。

【０００６】 本発明により、ベース領域から少数キャリアを抽出するようになされたエミッ
タ領域およびコレクタ領域を有し、ベースコンタクトを介したベース領域中への
少数キャリアの進入を妨害する構造を備え、ベース領域およびコレクタ領域のバ
ンドギャップが０．５ｅＶ未満であり、ベース領域が１０^１７ｃｍ^−３を超える
ドーピングレベルを有するバイポーラトランジスタが提供される。

【０００７】 本発明により、本発明によるトランジスタが、従来技術による狭バンドギャッ
プバイポーラトランジスタより大きいダイナミックレンジ、ＡＣ電圧および電力
利得−帯域幅積を有し、かつ、ベースアクセス抵抗が小さいという利点が提供さ
れる。

【０００８】 本発明によるトランジスタは、好ましくは、ベース領域のバンドギャップより
大きいバンドギャップを備えたエミッタ領域を有しており、そのために、ベース
のドーピングレベルがエミッタのドーピングレベルと比較して大きい場合、本発
明のトランジスタにより、有用な電流利得が確実に提供される。

【０００９】 ベースコンタクトを介したベース中への少数キャリアの進入を妨害するための
構造は、ベースへのキャリアの進入を防止するための障壁を使用した排除ヘテロ
構造である。別法としては、ベース領域内の、同様にベース中への少数キャリア
の進入を禁止する「高−低」ドーピング接合を提供する注入領域であっても良い
。この代替方法は製造が容易であり、必要に応じて、ベース領域とエミッタ領域
の間のパシベーション層として広ギャップエミッタを使用することができる。パ
シベーション層を介在させることにより、ベース中における再結合が低減され、
性能が改善される。このベース中における再結合が、従来技術によるバイポーラ
トランジスタの漏れを大きくし、電流利得を小さくしていることが分かっており
、したがってこの再結合を押えることは有利である。

【００１０】 次に、本発明をより完全に理解するために、本発明の実施形態について、単な
る実施例として、添付の図面に照らして説明する。

【００１１】 図１から９において、斜線領域は、非斜線領域のバンドギャップより大きいバ
ンドギャップを有する半導体材料の領域を表している。

【００１２】 図１を参照すると、本発明によるデバイスが、狭バンドギャップバイポーラト
ランジスタの形態で一括して１０で示されている。バイポーラトランジスタ１０
には、連続して配置された層が組み込まれており、第１の層１４は、厚さ５００
μｍのアンチモン化インジウム（ＩｎＳｂ）基板またはＧａＡｓ基板１２と接触
しているサブコレクタ層１４である。続く１６から２２および２６から３０の各
層は、それぞれ隣接する２つの層と接触し、接合を形成している。各層の詳細は
以下の通りである。 サブコレクタ層１４：層の厚さ１μｍ、ドーピング密度２×１０^１８ｃｍ^−３ のｎ^＋ＩｎＳｂ コレクタ層１６：層の厚さ０．５μｍ、ドーピング密度２×１０^１５ｃｍ^−３ のｎ⁻ＩｎＳｂ ベース層１８：層の厚さ０．１２μｍ、ドーピング密度２×１０^１８ｃｍ^−３ のｐ^＋ＩｎＳｂ エミッタ層２６：層の厚さ３０ｎｍ、ドーピング密度４×１０^１７ｃｍ^−３の ｎ ⁻ Ｉｎ_０．９５Ａｌ_０．０５Ｓｂ エミッタキャップ層２８：層の厚さ３０ｎｍ、ドーピング密度２×１０^１８ｃ
ｍ^−３のｎ ^＋Ｉｎ_０．９５Ａｌ_０．０５Ｓｂ エミッタコンタクト層３０：層の厚さ０．１μｍ、ドーピング密度２×１０^{１ ８} ｃｍ^−３のｎ^＋ＩｎＳｂ 排除ベース層２０：層の厚さ２０ｎｍ、ドーピング密度５×１０^１８ｃｍ^−３ のｐ ^＋Ｉｎ_０．８５Ａｌ_０．１５Ｓｂ ベースキャップ層２２：層の厚さ０．１μｍ、ドーピング密度５×１０^１８ｃ
ｍ^−３のｐ^＋ＩｎＳｂ

【００１３】 また、バイポーラトランジスタ１０には、それぞれ厚さ１０ｎｍのクロム層お
よび厚さ２００ｎｍの金層からなる金属ベース、エミッタコンタクトおよびコレ
クタコンタクト２４、３２および３４が組み込まれている。

【００１４】 組合せでは、層２６、２８、３０およびエミッタコンタクト３２が、エミッタ
メサ３６を構成している。ｐ ^＋Ｉｎ_０．８５Ａｌ_０．１５Ｓｂ（^＊＊）層２０、
ｐ^＋ＩｎＳｂ層２２、および金属ベースコンタクト層２４が、排除ベースコンタ
クト２５を構成している。エミッタメサ３６、排除ベースコンタクト２５、およ
び金属エミッタコンタクト３４は、それぞれ幅ｂが１μｍであり、横方向に１μ
ｍの距離だけ間隔を隔てている。

【００１５】 図２を参照すると、バイポーラトランジスタ１０の平面図が示されており、金
属ベース、エミッタコンタクトおよびコレクタコンタクト２４、３２および３４
の横方向の位置が示されている。トランジスタ１０の長さＩは、１０μｍである
。

【００１６】 トランジスタ１０は、半導体デバイス製造分野の技術者には周知の標準的な方
法で製造されている。分子線エピタキシ（ＭＢＥ）によって、最初に層１４、１
６、１８、２６、２８、３０および３２が基板１２の表面全体に渡って育成され
る。層２６、２８および３０がベース層１８までエッチダウンされ、エミッタメ
サ３６部分が生成される。層１８がサブコレクタ層１４までエッチダウンされ、
それによりベース層１８およびコレクタ層１６が、サブコレクタ層１４から直立
する。次に、ＭＢＥによって排除ベース層２０およびベースキャップ層２２が再
育成され、続いて金属ベース、エミッタコンタクトおよびコレクタコンタクト２
４、３２および３４が、電子ビーム蒸発またはスパッタリングによって蒸着され
る。

【００１７】 次に図３を参照すると、一括して５０で示されている従来技術による狭バンド
ギャップバイポーラトランジスタの縦断面図が示されている。図４は、トランジ
スタ５０の平面図を示したものである。トランジスタ５０は、連続して配置され
た層を備えており、第１の層５４は、非ドープＩｎＳｂ基板（図示せず）と接触
している、厚さ１μｍのｎ^＋ＩｎＳｂコレクタ層である。トランジスタ５０は、
さらに、厚さ０．１２μｍのｐ⁻ＩｎＳｂベース層５８、および厚さ０．１のｎ^＋ ＩｎＳｂエミッタ層５６を備えている。排除ベースコンタクト構造６５は、厚
さ２０ｎｍのｐ ^＋Ｉｎ_０．８５Ａｌ_０．１５Ｓｂ（^＊＊）層６０、ｐ^＋ＩｎＳｂ
層６２、および金属ベースコンタクト層６４を備えていて、トランジスタ１０の
場合と同様、エミッタ５６を取り囲んでいる。エミッタ５６は金属コンタクト層
７２を有し、排除ベースコンタクト構造６５は、金属コンタクト層６４を有して
いる。ドーピングレベルは、コレクタ層５４およびエミッタ層５６が２×１０^{１ ８} ｃｍ^−３、ベース層５８が５×１０^１５ｃｍ^−３、層６０および６２が３×１
０^１８ｃｍ^−３である。金属コンタクト層７２およびエミッタ層５６は、共にエ
ミッタメサ７６を形成している。図３および４の横方向の距離ｔは、すべて１μ
ｍである。図４を参照すると、トランジスタ５０の全長ｇは１０μｍであり、エ
ミッタメサ７６の長さｈは６μｍである。

【００１８】 図５のグラフ８０、８１を参照すると、それぞれ室温におけるバイポーラトラ
ンジスタ１０およびトランジスタ５０に対する、デシベル（ｄＢ）単位の電流利
得対ボルト単位のベース電圧が示されている。グラフ８０および８１は、ベース
電圧が０．１５Ｖから０．３５Ｖの範囲（すなわちデバイスがオンしている間）
において、本発明によるトランジスタ１０の電流利得が、従来技術によるトラン
ジスタ５０の電流利得よりはるかに大きいことを示している。

【００１９】 図６のグラフ８２、８３は、それぞれトランジスタ１０およびトランジスタ５
０の電圧利得特性を示したものである。ベース電圧が０．１Ｖと０．３Ｖの間（
すなわちデバイスがオンしている間）では、トランジスタ１０の電圧利得は、従
来技術によるトランジスタ５０の電圧利得より数桁大きくなっている。

【００２０】 図７のグラフ８４、８５は、それぞれトランジスタ１０および５０の、デシベ
ル（ｄＢ）単位の電力利得対ベース電圧を示したものである。−０．１Ｖから０
．４Ｖの有効範囲のベース電圧では、トランジスタ１０の電力利得は、トランジ
スタ５０の電力利得よりはるかに大きくなっている。

【００２１】 トランジスタ１０のエミッタ層２６およびエミッタキャップ層２８のバンドギ
ャップは、エミッタキャップ層３２、ベース層１８、コレクタ層１６およびサブ
コレクタ層１４のバンドギャップより約５０％大きくなっている。本発明による
トランジスタは、層２６と２８および他の層との間のバンドギャップに差異がな
くても満足に動作し、仮にベースおよびエミッタのドーピングレベルが同じであ
っても、この特徴により電流利得が維持される。

【００２２】 次に図８を参照すると、本発明による代替トランジスタが、一括して１００で
示されている。トランジスタ１０と等価の部分は、１００を追加して同じように
参照されている。トランジスタ１００の構造および寸法は、トランジスタ１００
が、排除ヘテロ構造に代って排除ｐ^＋＋注入物１２１をベース層１１８内に有し
ていることを除き、トランジスタ１０の構造および寸法と同じである。トランジ
スタ１００には、エッチングによるエミッタメサ画定後における排除へテロ構造
再成長の必要がないため、トランジスタ１００は、トランジスタ１０より製造が
より容易である。ｐ^＋＋注入物１２１は、適切な量である５×１０^１３ｃｍ^−２ のマグネシウムを約２５ｋｅＶのエネルギーで注入することによって生成され、
１０^１９ｃｍ^−３を超えるドーピングレベルを表面近くに提供している。

【００２３】 図９を参照すると、２００で示されている本発明による他のトランジスタが示
されている。トランジスタ１００と等価の部分は、２００を追加して同じように
参照されている。トランジスタ２００の寸法および構造は、エミッタメサ形成時
に、層２２６がエッチ除去されない点を除き、トランジスタ１００の寸法および
構造と同じである。したがって層２２６はパシベーション層として作用し（その
より広いバンドギャップにより）、ベース表面における再結合を押え、電流利得
を大きくし、かつ、漏れを小さくすることによってトランジスタとしての性能を
改善している。層２２６は、ベース注入物によってもたらされる、はるかに高い
ドーピングによってｐ型に変換されるタイプの層であり、したがってベースコン
タクト中に組み込まれており、そこでもコンタクトの排除特性を改善すべく作用
している。したがって層２２６は、トランジスタの性能に有利な複数の機能を果
たしている。

【図面の簡単な説明】

【図１】 本発明によるトランジスタの縦断面図である。

【図２】 図１のトランジスタの平面図である。

【図３】 従来技術による狭バンドギャップバイポーラトランジスタの縦断面図である。

【図４】 図３のトランジスタの平面図である。

【図５】 図１および図３のトランジスタの、ベース電圧を関数とした電流利得を示すグ
ラフである。

【図６】 図１および図３のトランジスタの、ベース電圧を関数とした電圧利得を示すグ
ラフである。

【図７】 図１および図３のトランジスタの、ベース電圧を関数とした電力利得を示すグ
ラフである。

【図８】 本発明による代替トランジスタの縦断面図である。

【図９】 本発明による他の代替トランジスタの縦断面図である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＯ，ＣＲ，ＣＵ，ＣＺ，ＤＥ ，ＤＫ，ＤＭ，ＤＺ，ＥＣ，ＥＥ，ＥＳ，ＦＩ，ＧＢ， ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，Ｉ Ｎ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ， ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，Ｐ Ｌ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ， ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ Ｆターム(参考） 5F003 BA92 BA93 BB01 BB02 BB04 BB05 BC01 BE01 BE90 BF06 BH99 BM03 BP32

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ベース領域から少数キャリアを抽出するようなエミッタ領域
   およびコレクタ領域を有し、ベースコンタクトを介した前記ベース領域中への少
   数キャリアの進入を妨害する構造を備え、前記ベース領域のバンドギャップが０
   ．５ｅＶ未満であり、前記ベース領域が１０^１７ｃｍ^−３を超えるドーピングレ
   ベルを有するバイポーラトランジスタ。
2. 【請求項２】 前記ベース領域のドーピングレベルが、前記エミッタ領域の
   ドーピングレベルより大きく、前記エミッタ領域のバンドギャップが、前記ベー
   ス領域のバンドギャップより広い請求項１に記載のバイポーラトランジスタ。
3. 【請求項３】 前記ベースコンタクトを介したベース中への少数キャリアの
   進入を防止する前記構造が、排除ヘテロ構造である請求項１または２に記載のバ
   イポーラトランジスタ。
4. 【請求項４】 前記ベースコンタクトを介したベース中への少数キャリアの
   進入を妨害する前記構造が、前記ベース領域内の注入領域であり、前記ベースコ
   ンタクトのドーピングレベルを前記ベース自体のドーピングレベルより高くして
   いる請求項１または２に記載のバイポーラトランジスタ。
5. 【請求項５】 前記トランジスタが、前記ベース領域とエミッタ領域の間に
   、エミッタ外部の広ギャップエミッタ領域を使用した組込みパシベーション層を
   備え、ベースコンタクト注入物を使用してそのドーピングタイプを前記ベースの
   ドーピングタイプに変換させる請求項４に記載のバイポーラトランジスタ。