CN1222988C - 制造晶体管的方法和快闪存储器单元的制造方法 - Google Patents

制造晶体管的方法和快闪存储器单元的制造方法 Download PDF

Info

Publication number
CN1222988C
CN1222988C CNB021251843A CN02125184A CN1222988C CN 1222988 C CN1222988 C CN 1222988C CN B021251843 A CNB021251843 A CN B021251843A CN 02125184 A CN02125184 A CN 02125184A CN 1222988 C CN1222988 C CN 1222988C
Authority
CN
China
Prior art keywords
source
drain
junction
grid
dopant agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021251843A
Other languages
English (en)
Other versions
CN1391267A (zh
Inventor
阿瑟·H·Y·王
彼得·拉布金
弗兰克·钱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
HYLISH SEMICONDUCTOR AMERICAN CORP
Original Assignee
HYLISH SEMICONDUCTOR AMERICAN CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HYLISH SEMICONDUCTOR AMERICAN CORP filed Critical HYLISH SEMICONDUCTOR AMERICAN CORP
Publication of CN1391267A publication Critical patent/CN1391267A/zh
Application granted granted Critical
Publication of CN1222988C publication Critical patent/CN1222988C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种快闪存储器单元的制造工序。在本发明中，利用共扩散步骤制造了一突变的漏极结和一渐变的源极结，其中，该共扩散步骤用于形成漏极结和源极结两者。一层氧化物隔衬在共扩散步骤之前出现在栅极叠上的情况下，共扩散步骤得以完成，导致更快的源极扩散和渐变的源极结，而漏极区中的较慢扩散导致突变的漏极结。该氧化物隔衬使漏极结更加远离栅极叠，以允许更大的单元密度。

Description

制造晶体管的方法和快闪存储器单元的制造方法
                        技术领域
本发明涉及半导体制造，尤其涉及形成和控制晶体管器件的源极和漏极结的结构的有效方法。
                        背景技术
制造具有分级源极结的晶体管的工序的一个例子在尚未审结的且已被共同转让的美国专利申请第09/777,007号中得以描述，该工序用于提高源极结的击穿电压，并允许向晶体管的源极加载更高的电压。在此制造工序中，通过以下步骤在半导体衬底中形成源极结，即：遮蔽衬底以便源极注入、用一种掺杂剂(或多种掺杂剂)注入源极区、去除源极掩模、以及在热循环(即扩散循环)过程中激活并驱动源极掺杂剂(即，使掺杂剂扩散)。这些步骤之后，通过如下步骤形成漏极结，即：掩蔽晶体管以便进行漏极注入、用一种掺杂剂注入漏极区、去除漏极掩模，以及最后激活并驱动漏极掺杂剂。
在扩散循环中，源极和漏极结在晶体管的栅极区下方横向(和纵向)扩散。虽然需要一定程度的横向扩散以确保导致适当的沟道成形，但是，过度的横向扩散对多短的栅极部件(gate feature)或栅极长度可以形成产生了限制。因避免高漏导和击穿(即工作过程中源极和漏极耗尽区的融合)的需要而导致了限制。希望能减小栅极长度，因为栅极长度妨碍了形成更小的单元尺寸和更大的单元密度。
                        发明内容
本发明提供一种制造晶体管的方法，包括步骤：
在衬底上形成一个栅极结构；
在衬底的源极区注入第一源极掺杂剂；
用一种介电材料遮盖该栅极结构，以形成一介电隔衬；
在衬底的漏极区中注入漏极掺杂剂，所述漏极掺杂剂的扩散系数比第一源极掺杂剂的扩散系数低；以及
通过扩散驱进源极掺杂剂和漏极掺杂剂，以在衬底中形成源极结和漏极结，
其中，在注入第一源极掺杂剂的步骤后，在源极区中注入第二源极掺杂剂。
本发明还提供一种制造快闪存储器单元的方法，包括步骤：
在衬底上形成一栅极叠，该栅极叠包括一控制栅和一浮置栅；
掩蔽漏极区；
在源极区中注入源极掺杂剂，以形成一源极注入层；
在栅极叠上形成一介电隔衬；
暴露至少漏极区；
在漏极区中注入漏极掺杂剂，以形成一漏极注入层；以及
通过扩散驱进源极和漏极注入层至衬底中，以形成源极结和漏极结，其中，源极掺杂剂具有比漏极掺杂剂的扩散系数高的扩散系数。
本发明的第一方面是使用共扩散(common diffusion)步骤来制造一种突变漏极结(abrupt drain junction)和一种渐变源极结(graded source junction)。该共扩散步骤用于形成漏极结和源极结两者。该共扩散工艺可用于快闪存储器的或非单元(NOR cell)，但也可用于其它类型的半导体晶体管。
在本发明的第二方面中，在晶体管的栅极叠(gate stack)上形成介电隔衬以后进行一个共扩散步骤。
在本发明的第三方面中，晶体管制造工艺首先是按照常用方法在衬底上制造一个栅极结构。在形成该栅极结构后，用一源极掩模覆盖漏极区，且在衬底的源极区中注入第一源极掺杂剂。在该步骤中，具有低扩散系数的一种可选的且额外的掺杂剂(例如砷)也可以被注入。在下一个步骤中，用一种介电材料例如二氧化硅覆盖栅极结构而形成一介电隔衬。该介电隔衬形成后，漏极掺杂剂被注入到衬底的漏极区，该漏极掺杂剂的扩散系数比第一源极掺杂剂(例如砷)的扩散系数低。最后，在最后的步骤中，源极和漏极掺杂剂通过扩散而驱入，在衬底中形成源极结和漏极结。
在本发明的第四方面中，晶体管制造工艺首先按照常用方法在半导体衬底上形成一个栅极叠。在栅极叠形成后，用源极掩模覆盖晶体管的漏极区，且经过该源极掩模注入第一掺杂剂，例如磷，以形成源极注入层。在该步骤中，具有低扩散系数的一种可选的且额外的掺杂剂(例如砷)也可以被注入。在下一步中，一个介电层得以设置并回刻，以在栅极叠上形成一个介电隔衬。该介电隔衬形成后，具有比第一掺杂剂的扩散系数低的另一种掺杂剂(例如砷)通过一个漏极掩模得以注入，形成一个漏极注入层。源极注入层在该步骤中可遮盖也可不遮盖。最后，源极和漏极区两者通过扩散而驱动，以完成源极和漏板结的形成。
该工艺的一个优点是，由于源极注入层(例如磷)具有高扩散系数，所以源极区中的扩散更快，导致一个渐变源极结；而漏极区中的低扩散导致一个相对更突变的漏极结。另一个优点是，所有源极和漏极扩散同时进行，从而简化和消除了制造工序中的一个步骤。
还有一个优点是，介电隔衬使漏极结移动而更加远离栅极。不管该单元是否制有渐变源极/突变漏极，此优点均具有。在漏极栅极重叠更少的同时，具有相同的有效沟道长度的单元可获得更小的栅极部件尺寸(或延长的沟道长度)，从而允许更大的单元密度。
对此处本发明的本质和优点的进一步理解可通过参照说明书的其余部分和附图来实现。
                          附图说明
图1(a)-(f)示出了根据本发明一实施例的晶体管制造工艺。
                        具体实施方式
图1(a)-(f)形成晶体管10的一个横截面视图序列，该晶体管10根据本发明实施例在半导体衬底12上形成。图1(a)显示了具有制造在其上的栅极叠14的晶体管10。栅极叠14是一个按照常用技术制造的快闪存储器栅极叠，然而应当理解的是，也可使用其它的栅极叠或单个栅极。所示栅极叠14包括一个控制栅16和一个浮置栅18，且绝缘层19将控制栅16与浮置栅18、浮置栅18与衬底12分开。图1(a)还显示了以后将形成有源极结的源极区20、以及以后将形成有漏极结的漏极区22。
如图1(b)，漏极区22被掩模24所遮盖，然后如图1(c)所示，源极区20注入一种n型掺杂剂，比如磷，以形成一个N注入层30。如果用磷，则注入剂量例如可在约(1-5)×1014cm-2之间，注入能量可在30-60KeV之间。一种具有比第一n型掺杂剂低的扩散系数的一种可选的且额外的n型掺杂极-例如砷-也可在此步骤中注入，以形成一个密度更大的掺杂N+区。在此可选步骤中，注入剂量例如可在约(2-4)×1015cm-2之间，注入能量可在约30-60KeV之间。
如图1(d)所示，掩模24被去除，且在栅极叠14的壁上形成介电隔衬40。利用常用的技术，例如诸如化学气相沉积的一种沉积工艺，接着通过蚀刻工艺(例如反应离子蚀刻)，该介电隔衬可以形成。在一实施例中，该介电隔衬是氧化物隔衬，其宽度45在约200-800的范围内；然而，根据结的优化和其它器件的要求，该宽度可在此范围以外。
如图1(e)所示，通过设置在适当位置的介电隔衬40，漏极区22注入掺杂剂50，例如砷，以形成重度掺杂的N+漏极区。该注入剂量例如可在大约(4-6)×1015cm-2之间，且注入能量可在约30-60KeV之间。为了注入步骤可以遮盖源极区20，也可以不遮盖。图1(e)显示了源极区20被漏极掩模55遮蔽的选择。其它选择在附图中没有显示。
一旦掺杂剂50和介电隔衬40就位，通过如图1(f)所示的共扩散步骤，源极结60和漏极结62分别被驱进到源极区20和漏极区22内。在例如约850-900℃和20-30分钟的温度和持续时间下，此扩散布置可以在BPSG沉积后在BPSG(硼磷硅酸盐玻璃)流动的过程中完成。因为源极的掺杂剂包括具有比漏极掺杂剂的扩散系数高的扩散系数的掺杂剂成分(例如磷)，所以与其对于漏极结62相比，扩散对于源板结60具有更大的范围。扩散系数的不同导致源极结为渐变的，而漏极结则相对更为突变。
在通常的扩散步骤以后，可以进行标准的后期工序以完成制造工艺，该逆向工序例如为触点成形、金属化和钝化。
根据本发明的工艺，在漏极注入以前隔衬40就形成了。隔衬40的存在减少了与漏极结62重叠的栅极叠14。虽然一定的重叠是必须的以提供栅极叠14对沟道的完全覆盖，然而，通过较少的重叠，栅极的延伸尺寸对于相同的有效沟道长度而言可以更小。因此，晶体管可以间隔更紧密，而不减少其有效沟道长度，也没有击穿的危险。因此，按照本发明工艺，栅极部件的尺寸和整个单元的尺寸可以做得更小。在按照本发明工艺制造的、具有更小栅极部件的快闪存储器单元的仿真中，发现该单元在编程和擦除过程中具有所需的性能，并且在多次编程/擦除循环中保持了这些性能。
在优选实施例中，在制造非单元晶体管-例如功率(即高压)晶体管、控制晶体管和读出放大器晶体管-的同时，漏极注入步骤和源极/漏极扩散步骤结合成所执行的步骤。换言之，漏极掩模优选地是一个更大的掩模的一部分，该大的掩模用于对所有的n型沟道晶体管结进行N+注入。通过结合这些步骤，整个芯片制造工艺简化了。
以上说明是说明性的，而非限制性的。对本领域技术人员而言，根据此公开，本发明的各种改变是显而易见的。仅通过举例的方法，上述制造技术可用于其它的快闪存储器单元，例如NAND单元，或者可用于跟快闪存储器单元无关的晶体管或其它类型的存储器单元。此外，虽然在n沟道晶体管的叙述中描述了器件的结构和工艺，但是该工艺也可很容易地被修改，使得P沟道器件也可制造。此外，虽然已经提供了示例的掺杂浓度和介电隔衬的尺寸，但是应当理解的是，这些参数将来可根据设计需要和应用而变化。因此，本发明的范围不限于以上描述，而应当取决于所附的权利要求书及其全部等价范围。

Claims (12)

1.一种制造晶体管的方法，包括步骤：
在衬底上形成一个栅极结构；
在衬底的源极区注入第一源极掺杂剂；
用一种介电材料遮盖该栅极结构，以形成一介电隔衬；
在衬底的漏极区中注入漏极掺杂剂，所述漏极掺杂剂的扩散系数比第一源极掺杂剂的扩散系数低；以及
通过扩散驱进源极掺杂剂和漏极掺杂剂，以在衬底中形成源极结和漏极结，
其中，在注入第一源极掺杂剂的步骤后，在源极区中注入第二源极掺杂剂。
2.根据权利要求1所述的方法，其中：
该第二源极掺杂剂具有比第一源极掺杂剂的扩散系数高的扩散系数。
3.根据权利要求2所述的方法，还包括步骤：在注入第二源极掺杂剂的步骤后，遮盖源极区，以防止注入漏极掺杂剂的步骤中随后的向源极区内的注入。
4.根据权利要求1所述的方法，其中，该栅极结构包括一个栅极叠，该栅极叠具有一控制栅和一浮置栅。
5.根据权利要求1所述的方法，其中，源极结具有一掺杂分布，该分布相对于漏极结是线性渐变的，该漏极结具有相对更为突变的掺杂分布。
6.根据权利要求1所述的方法，还包括步骤：在注入第一源极掺杂剂的步骤以后遮盖源极区，以防止后续的向源极区中的注入。
7.根据权利要求1所述的方法，还包括步骤：在注入漏极掺杂剂的步骤中注入第二源极掺杂剂。
8.根据权利要求1所述的方法，其中，该介电材料为一种氧化物。
9.一种制造快闪存储器单元的方法，包括步骤：
在衬底上形成一栅极叠，该栅极叠包括一控制栅和一浮置栅；
掩蔽漏极区；
在源极区中注入源极掺杂剂，以形成一源极注入层；
在栅极叠上形成一介电隔衬；
暴露至少漏极区；
在漏极区中注入漏极掺杂剂，以形成一漏极注入层；以及
通过扩散驱进源极和漏极注入层至衬底中，以形成源极结和漏极结，其中，源极掺杂剂具有比漏极掺杂剂的扩散系数高的扩散系数。
10.根据权利要求9所述的方法，其中，往漏极中注入漏极掺杂剂的步骤包括对在衬底中所形成的所有其他非单元晶体管的源极区和漏极区进行注入。
11.根据权利要求9所述的方法，其中，注入源极掺杂剂的步骤包括：
在源极区中注入第一源极掺杂剂；以及
在源极区中注入第二源极掺杂剂，第一源极掺杂剂具有比第二源极掺杂剂的扩散系数高的扩散系数。
12.根据权利要求9所述的方法，其中，源极结具有一掺杂分布，该掺杂分布相对于漏极结是线性渐变的，该漏极结具有相对更为突变的掺杂分布。
CNB021251843A 2001-05-11 2002-05-11 制造晶体管的方法和快闪存储器单元的制造方法 Expired - Fee Related CN1222988C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/854,086 2001-05-11
US09/854,086 US6509237B2 (en) 2001-05-11 2001-05-11 Flash memory cell fabrication sequence

Publications (2)

Publication Number Publication Date
CN1391267A CN1391267A (zh) 2003-01-15
CN1222988C true CN1222988C (zh) 2005-10-12

Family

ID=25317693

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021251843A Expired - Fee Related CN1222988C (zh) 2001-05-11 2002-05-11 制造晶体管的方法和快闪存储器单元的制造方法

Country Status (5)

Country Link
US (1) US6509237B2 (zh)
JP (1) JP2003007878A (zh)
KR (1) KR100825892B1 (zh)
CN (1) CN1222988C (zh)
TW (1) TW550799B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7153780B2 (en) * 2004-03-24 2006-12-26 Intel Corporation Method and apparatus for self-aligned MOS patterning
US20070212649A1 (en) * 2006-03-07 2007-09-13 Asml Netherlands B.V. Method and system for enhanced lithographic patterning
CN101271837B (zh) * 2007-03-22 2011-10-05 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法及半导体器件
US7803715B1 (en) * 2008-12-29 2010-09-28 Shai Haimson Lithographic patterning for sub-90nm with a multi-layered carbon-based hardmask
US20100230738A1 (en) * 2009-03-10 2010-09-16 Eon Silicon Solutions Inc. Nor flash memory structure with highly-doped drain region and method of manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001050A (en) * 1975-11-10 1977-01-04 Ncr Corporation Method of fabricating an isolated p-n junction
JPH03222434A (ja) * 1990-01-29 1991-10-01 Matsushita Electron Corp 半導体装置の製造方法
US5629220A (en) * 1993-07-27 1997-05-13 United Microelectronics Corporation Method of manufacture of pull down transistor with drain off-set for low leakage SRAM's
KR0135247B1 (ko) * 1994-07-06 1998-04-22 김주용 플래쉬 메모리 셀 및 그 제조 방법
EP0696050B1 (en) * 1994-07-18 1998-10-14 STMicroelectronics S.r.l. EPROM and Flash-EEPROM non-volatile memory and method of manufacturing the same
JPH08204189A (ja) * 1995-01-30 1996-08-09 Rohm Co Ltd 半導体装置の製造方法
KR960042942A (ko) * 1995-05-04 1996-12-21 빈센트 비.인그라시아 반도체 디바이스 형성 방법
KR19990052694A (ko) * 1997-12-23 1999-07-15 구본준 플래쉬 메모리 셀의 제조방법
JP2000049244A (ja) * 1998-07-31 2000-02-18 Ricoh Co Ltd 半導体記憶装置及びその製造方法
TW406424B (en) * 1998-09-28 2000-09-21 United Microelectronics Corp Manufacture of the flash memory

Also Published As

Publication number Publication date
JP2003007878A (ja) 2003-01-10
KR20020086294A (ko) 2002-11-18
US20020168824A1 (en) 2002-11-14
TW550799B (en) 2003-09-01
US6509237B2 (en) 2003-01-21
CN1391267A (zh) 2003-01-15
KR100825892B1 (ko) 2008-04-28

Similar Documents

Publication Publication Date Title
CN101165903B (zh) 包括双扩散结区的非易失性存储器件及其制造方法
CN1050692C (zh) 一种在快速eeprom单元中形成结的方法
CN100342544C (zh) 含有掺杂柱的高压功率mosfet
CN1109358C (zh) 制造双扩散mos晶体管的方法
JPH02292869A (ja) 同一平面フラッシュｅｐｒｏｍセル及びその製造方法
CN1812129A (zh) 半导体器件及其制造方法
KR20000069811A (ko) 임계전압을 승압하는 웰 부스팅
CN1610975A (zh) 一种用于形成如图 5所示具有衬底(2 )、带有至少一个沟槽 ( 5 2 )的电压维持外延层 ( 1 )、以及邻接并环绕该沟槽的掺杂区（5a）的功率半导体器件的方法
US7449384B2 (en) Method of manufacturing flash memory device
CN1222988C (zh) 制造晶体管的方法和快闪存储器单元的制造方法
CN100431138C (zh) 制造快闪存储装置的方法
CN101770989A (zh) 半导体结构的形成方法
US20050272203A1 (en) Modified source/drain re-oxidation method and system
CN1993817A (zh) 浮动栅极存储单元
CN1260788C (zh) 半导体器件内形成高压结的方法
US5278787A (en) Semiconductor device and method of manufacturing the same
CN101447433B (zh) 双扩散场效应晶体管制造方法
KR20100030798A (ko) 플래시 메모리 소자 및 그 제조방법
US7026230B1 (en) Method for fabricating a memory device
JP2685506B2 (ja) 半導体記憶装置
CN1826692A (zh) 减少内存单元及相关结构的短沟道效应的方法
CN1187693A (zh) 动态随机存取存储器绝缘层上有硅的结构和制作方法
KR100673180B1 (ko) 반도체 장치의 제조방법
CN1063288C (zh) 与非逻辑非晶硅只读存储器及其制造方法
CN1677674A (zh) 多阶存储单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051012

Termination date: 20130511