CN1213219A - 脉冲形成电路 - Google Patents

脉冲形成电路 Download PDF

Info

Publication number
CN1213219A
CN1213219A CN98119735A CN98119735A CN1213219A CN 1213219 A CN1213219 A CN 1213219A CN 98119735 A CN98119735 A CN 98119735A CN 98119735 A CN98119735 A CN 98119735A CN 1213219 A CN1213219 A CN 1213219A
Authority
CN
China
Prior art keywords
switch
control
output
buffer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98119735A
Other languages
English (en)
Other versions
CN1150677C (zh
Inventor
B·约翰森
R·施内德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1213219A publication Critical patent/CN1213219A/zh
Application granted granted Critical
Publication of CN1150677C publication Critical patent/CN1150677C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

脉冲形成电路含有一个输入端、输出端和缓冲器,第一开关、第二开关、第三开关、第四开关和用于各开关的控制装置,其在位于缓冲器的输出端的信号出现第一边沿时产生第一控制脉冲确定的时间(△t1)和在出现第二边沿时产生第二控制脉冲确定的时间(△t2),其中,通过第一控制脉冲,第一开关从导通状态切换到关断状态,第四开关从关断状态切换到导通状态,通过第二控制脉冲,第二开关和第三开关从关断状态切换到导通状态。

Description

脉冲形成电路
本发明涉及脉冲形成电路。
数字电路中的经常问题是所谓的干扰边沿(短脉冲)，其尤其是出现在数字信号的切换边沿，并且该特有的数字信号通过正或负方向的振动失真。该干扰边沿的原因是多种多样的并且因此很难阻止它的出现。由于所出现的干扰边沿数字电路的功能受到很大的影响。
本发明的任务在于给出消除数字信号的干扰边沿的电路。
此任务通过脉冲形成器按照权利要求1解决。本发明的实施结构和改进位于从属权利要求中。
本发明的脉冲形成电路尤其含有一个输入端、一个输出端和含有两个电源端子的缓冲器、一个位于电源端子和第一电源电势之间的可以控制的第一开关、一个位于另一电源端子和第二电源电势之间的可以控制的第二开关、一个位于缓冲器的输出端和第一电源端子之间的可以控制的第三开关以及一个位于反向器的输出端和第二电源电势之间的可以控制的第四开关。一个用于该开关的连接在反向器的输出端处的控制装置在出现第一边沿时在存在信号的反向器的输出端产生用于确定第一控制脉冲的时间和在第二边沿出现时产生确定第二控制脉冲的时间，其中，通过第一控制脉冲，第一开关从导通状态切换到关断状态，并且第四开关从关断状态切换到导通状态，并且通过第二控制脉冲第二开关从导通状态切换到关断状态，而第一开关从关断状态切换到导通状态。
在本发明的脉冲形成电路中，在输入端和输出端之间只接有一个缓冲器。通过一般的电路部分在输入信号的每一个边沿更换时产生具有确定长度的脉冲。该脉冲阻塞该缓冲器并且在缓冲器的输出端没有产生新的边沿更换。直到通过脉冲长度定义的空闲时间之后，该缓冲器再一次启动，并且输出端的状态再一次为导通状态。此空闲时间控制实现了输入信号的上升和下降沿。有利的是本发明的直接形成在信号路径上的脉冲形成电路能够并且只能够产生最小的附加的延迟，因为在信号路径上只存在一个缓冲器。
在本发明的实施结构中，第一和第三开关通过具有第一导电类型的第一和第三晶体管构成，而第二和第四开关通过第二和第四具有另一导电类型的晶体管构成，其中，第一和第四晶体管的控制端相互连接并且通过第一控制脉冲控制，而第二和第三晶体管的控制端相互连接并且通过第二控制脉冲控制。
在本发明的改进中，该控制电路含有一个NOR门，其输出端与第一和第四晶体管的控制端相连；和一个NAND门，其输出端与第二和第三晶体管的控制端相连，其中在每一个NOR门和NAND门的输入端存在缓冲器的输出信号，并且在其他每一个输入端存在延迟的相对于输入端反向的输出信号。在此有利的是用于实现控制电路的必要的花费是非常小的。
该缓冲器有利的通过反向器构成，因为通过最小的电路技术费用保证了最好的电路性能。
反向器的有利的实施形式含有一个第一导电类型的第五晶体管和另一导电类型的第六晶体管，它们相互连接的控制端构成反向器的输入端并且它们可控制段相互串联在电源端子之间，其中两个控制段之间的抽头构成反向器的输出端。
本发明下面借助于附图中描述的实施例进行详细解释。
图1本发明的脉冲形成电路的第一实施例，
图2以脉冲形状图的方式描述图1中的电路的工作方式，
图3本发明的脉冲形成电路的第二实施例，
图4以脉冲形状图的方式描述图2中的电路的工作方式。
在图1所示的实施例中含有作为可控的开关工作的p沟道型的MOS场效应晶体管和可能的作为可控的开关工作的n沟、道型的MOS场效应晶体管，在电源端子P和N之间接有一个缓冲器电路并且分别具有电源电势V和M。该缓冲器电路通过含有p沟道类型的MOS场效应晶体管9和n沟道类型的MOS场效应晶体管10的反向器构成。在此，两个晶体管9和10的漏极端子构成脉冲形成电路的输出端A相互耦合。脉冲形成电路的输入端E通过两个晶体管9和10的相互耦合的栅极端子相互连接实现。
最后反向器的电源端子P、N通过晶体管9和10的源极端子给出，以使晶体管9的源极端子通过晶体管1的控制段与电源电势V相连，晶体管10的源极端子通过晶体管2的控制段与电源电势M相连。分别的，晶体管9的源极端子与晶体管1的漏极端子相连，晶体管10的源极端子与晶体管2的漏极端子相连。因此，晶体管1的源极端子连接至电源电势V，晶体管2的源极端子连接至电源电势M。
另外在输出端A和电源电势V之间以及在输出端A和电源电势M之间分别接有p沟道类型的MOS场效应晶体管3的控制段和n沟道类型的MOS场效应晶体管的控制段，以使漏极端子分别与输出端A相连，而各个源极端子分别连接至电源电势V和电源电势M。在此晶体管1和4的栅极端子相互连接，而晶体管2和3的栅极端子相互连接。晶体管1和4的相互连接的栅极端子通过NOR门5的输出端控制，以此输出端A直接与输入端、并且另一输入端与输出端A通过反向延迟单元6的中间电路连接。晶体管2和3的栅极端子连接至NAND门7的输出端，一个输入端直接与并且另一输入端通过反向延迟单元8的中间电路与输出端A相连。
图1的电路的功能方式通过图2给出。如果在输入端E存在矩形波，则在输出端A出现基本相对的反向信号。在此NOR门5的输出端B基于没有工作的输出端A的逻辑和延迟的且反向的输出信号A通过时间Δt1在输出信号A的每一个下降沿之后和在输入信号E的每一个上升沿之后示出了一个脉冲。以同样的方式在NAND门7的输出端C，具有Δt2的脉冲在输入端E的信号的下降沿或在输出端A的信号的上升沿产生。在输出端B的信号是正的脉冲时，由输出端C提供具有负脉冲的信号。通过各个脉冲借助于晶体管1和4以及2和3控制用于确定的空闲时间的输出端A，并且分别保持在最后的状态。在关断边沿之后出现的短脉冲就可以忽略不计。
图3的实施例相对于图3中的实施例进行改动，只用一个延迟单元11替换两个延迟单元6和8，其中NOR门和NAND门的输入端分别相互并联连接，并且分别连接至反向的延迟单元11的输入端或输出端。
图3的电路装置的工作方式与图1的基本相似，然而图3实施例中的空闲时间Δt完全通过延迟单元11确定并且两个门基本相同。图4再一次示出了输入端E的信号和输出端A的对应相反信号。在NOR门5的输出端B，在输出端A的信号的每一个下降沿或输入端E的信号的每一个上升沿存在长度为Δt的脉冲。在输出端A的信号的每一个上升沿或输入端E的信号的每一个下降沿，相应的在NAND门7的输出端C出现具有长度为Δt的负脉冲。在一个脉冲出现在输出端B或C的该范围内，并没有考虑输入端E的信号的改变。

Claims (5)

1．脉冲形成电路，含有一个输入端(E)、一个输出端(E)和具有两个电源端子的缓冲器，一个在电源端子之一(P)和第一电源电势(V)之间的可控制的第一开关(1)，一个在另一电源端子(N)和第二电源电势(M)之间的可控制的第二开关(2)，一个在缓冲器(9、10)的输出端和第一电源电势(V)之间的可控制的第三开关(3)，一个在缓冲器(9、10)的输出端和第二电源电势(V)之间的可控制的第三开关(4)，一个连接在缓冲器(9、10)的输出端的用于各个开关(1、2、3、4)的控制装置，其在位于缓冲器(9、10)的输出端的信号出现第一边沿时产生第一控制脉冲确定的时间(Δt1)和在出现第二边沿时产生第二控制脉冲确定的时间(Δt2)，其中，通过第一控制脉冲，第一开关(1)从导通状态切换到关断状态，并且通过第二控制脉冲，第二开关(2)和第三开关(3)从关断状态切换到导通状态。
2．如权利要求1的脉冲形成电路，其中，第一和第三开关(1、3)通过分别具有第一导电类型的第一和第三晶体管(1、3)构成，第二和第四开关(2、4)通过另一导电类型的第二和第四晶体管(2、4)构成，第一和第四晶体管(1、4)的控制端相互连接，并且通过第一控制脉冲(B)控制，第二和第三晶体管(2、3)的控制端相互连接，并且通过第二控制脉冲(C)控制。
3．如权利要求1或2的脉冲形成电路，其中，该控制电路含有一个NOR门(5)，其输出端与第一和第四晶体管(1、4)的控制端相连，和一个NAND门(7)，其输出端与第二和第三晶体管(2、3)的控制端相连，其中分别在NOR门(5)和NAND门(7)的输入端存在缓冲器(9、10)的输出信号，和分别在其另一个输入端存在时间延迟的反向的缓冲器(9、10)的输出信号。
4．如上述权利要求之一的脉冲形成电路，其中，该缓冲器(9、10)通过一个缓冲器构成。
5．如权利要求4的脉冲形成电路，其中，该反向器(9、10)含有第一导电类型的第五晶体管(9)和第二导电类型的第六晶体管(10)，它们的控制端构成反向器(9、10)的输入端且相互连接，并且它们的被控制段相互串联在电源端子(P、N)之间，其中在两个被控制段之间的抽头构成反向器(9、10)的输出端。
CNB981197353A 1997-09-30 1998-09-29 脉冲形成电路 Expired - Fee Related CN1150677C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19743298A DE19743298C2 (de) 1997-09-30 1997-09-30 Impulsformerschaltung
DE19743298.0 1997-09-30

Publications (2)

Publication Number Publication Date
CN1213219A true CN1213219A (zh) 1999-04-07
CN1150677C CN1150677C (zh) 2004-05-19

Family

ID=7844221

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981197353A Expired - Fee Related CN1150677C (zh) 1997-09-30 1998-09-29 脉冲形成电路

Country Status (7)

Country Link
US (1) US6043691A (zh)
EP (1) EP0905895B1 (zh)
JP (1) JP3512343B2 (zh)
KR (1) KR100407842B1 (zh)
CN (1) CN1150677C (zh)
DE (2) DE19743298C2 (zh)
TW (1) TW382857B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3166840B2 (ja) * 1998-03-10 2001-05-14 日本電気株式会社 波形出力回路及びそれを備えたデバイス
US6388475B1 (en) * 1999-12-29 2002-05-14 Intle Corporation Voltage tolerant high drive pull-up driver for an I/O buffer
DE10113822A1 (de) * 2000-10-02 2002-04-25 Fujitsu Ltd Empfänger, Hybridschaltung, Ansteuerschaltung und Signalübertragungssystem zur bidirektionalen Signalübertragung zum gleichzeitigen Ausführen einer derartigen Signalübertragung in beiden Richtungen
RU2474043C1 (ru) * 2011-12-29 2013-01-27 Открытое акционерное общество "Конструкторское бюро приборостроения" Селектор импульсов
RU2479023C1 (ru) * 2012-02-08 2013-04-10 Закрытое акционерное общество "ИВЛА-ОПТ" Импульсный селектор
RU2702975C1 (ru) * 2018-08-30 2019-10-14 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Импульсный селектор
RU2702972C1 (ru) * 2018-08-30 2019-10-14 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Импульсный селектор
RU2702726C1 (ru) * 2018-08-30 2019-10-09 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Импульсный селектор
RU2703677C1 (ru) * 2018-09-24 2019-10-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Импульсный селектор
RU2702077C1 (ru) * 2018-11-29 2019-10-03 федеральное государственное автономное образовательное учреждение высшего образования "Южный федеральный университет", (Южный федеральный университет) Способ селекции импульсных последовательностей
RU2717628C1 (ru) * 2019-03-11 2020-03-24 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Импульсный селектор

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3239936A1 (de) * 1982-10-28 1984-05-03 Philips Kommunikations Industrie AG, 8500 Nürnberg Schaltungsanordnung zum umwandeln eines mit prellungen behafteten eingangssignales in prellfreie ausgangssignale
US5019724A (en) * 1989-12-20 1991-05-28 Sgs-Thomson Microelectronics, Inc. Noise tolerant input buffer
IT1243301B (it) * 1990-05-25 1994-05-26 Sgs Thomson Microelectronics Circuito di filtraggio di un segnale logico affetto da spikes di commutazione
KR920022699A (ko) * 1991-05-16 1992-12-19 김광호 지연 보상 회로
US5198710A (en) * 1991-05-30 1993-03-30 Texas Instruments Incorporated Bi-directional digital noise glitch filter
KR960008137B1 (ko) * 1993-12-10 1996-06-20 현대전자산업 주식회사 반도체 소자의 노이즈 특성 강화회로
US5610548A (en) * 1995-09-08 1997-03-11 International Business Machines Corporation Split drive clock buffer
US5760618A (en) * 1996-06-14 1998-06-02 Pmc-Sierra, Inc. Process compensated integrated circuit output driver

Also Published As

Publication number Publication date
DE19743298A1 (de) 1999-04-08
DE59803705D1 (de) 2002-05-16
US6043691A (en) 2000-03-28
TW382857B (en) 2000-02-21
DE19743298C2 (de) 2000-06-08
KR100407842B1 (ko) 2005-05-09
CN1150677C (zh) 2004-05-19
JPH11191727A (ja) 1999-07-13
EP0905895A1 (de) 1999-03-31
JP3512343B2 (ja) 2004-03-29
KR19990029274A (ko) 1999-04-26
EP0905895B1 (de) 2002-04-10

Similar Documents

Publication Publication Date Title
US4612466A (en) High-speed output driver
US5293082A (en) Output driver for reducing transient noise in integrated circuits
CN101689799B (zh) 功率元件的驱动电路
CA1275455C (en) Output buffer
CN1213219A (zh) 脉冲形成电路
US4885485A (en) CMOS Output buffer providing mask programmable output drive current
KR910013535A (ko) 반도체 집적회로
US4527081A (en) Overshoot predriven semi-asynchronous driver
EP0330405B1 (en) Delay circuit
CN1165435A (zh) 输出缓冲电路
US5057720A (en) Output buffering H-bridge circuit
US7183816B2 (en) Circuit and method for switching an electrical load on after a delay
EP0095767B1 (en) Output circuit
CN1223089C (zh) 负载电容补偿缓冲器,其设备及方法
CN1288290A (zh) 半导体集成电路的输入缓冲器
CN1143432C (zh) 延迟优化的复用组合器
CN1235413A (zh) 用于产生互补信号的电路装置
US5923192A (en) CMOS circuit
EP0481737B1 (en) Output buffer for semiconductor integrated circuit
CA2165596A1 (en) Output Buffer Circuit for High-Speed Logic Operation
KR100331257B1 (ko) 일정한지연을갖는지연회로
US6069486A (en) Circuit configuration for reducing disturbances due to a switching of an output driver
SE9503023L (sv) Logikkretsar
SU1193608A1 (ru) Устройство контрол больших интегральных схем
SU1167725A1 (ru) Преобразователь уровней напр жени

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT

Effective date: 20130218

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130218

Address after: German Neubiberg

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: Siemens AG

Effective date of registration: 20130218

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: German Neubiberg

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151223

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040519

Termination date: 20160929

CF01 Termination of patent right due to non-payment of annual fee