TW382857B - Pulse shaper circuit - Google Patents

Description

A7 H7 經濟部中央標隼局負工消費合作社印"

五、發明説明（ ί ) 1 I 本 發 明 與 . 種 脈 波 整 形 電 路 有 關 0 1 1 I 在 數 位 電 路 中 有 一 種 經 常 性 之 問 題 是 由 所 謂 的 干 擾 訊 丨 號 所 引 起 ， 它 尤 其 發 生 在 一 數 位 訊 號 之 切 換 邊 緣 並 在 正 1 1 或 負 向 中 過 振 動 (〇 v e r s h 〇 〇 t i n g )而使賁 際 數 位 訊 號 失 真 閱 讀 1 〇 干 擾 訊 號 之 原 因 很 多 結 果 只 能 不 易 地 加 以 預 防 〇 背 而 之 1 1 然 而 - 干 擾 訊 號 之 産 生 (30 重 損 及 數 位 電 路 之 運 作 〇 注 意 事 1 1 本 發 明 之 g 的 在 指 定 一 種 可 將 干 擾 訊 號 白 一 數 位 訊 號 項 再 j 中 加 以 消 除 之 電 路 〇 填 寫 本 I 根 據 申 苎主 S月 專 利 範 圍 第 1 項 之 脈 波 整 形 器 可 達 成 本 巨 的 頁 1 | 〇 本 發 明 之 觀 念 之 精 研 及 發 展 為 申 請 專 利 範 圍 各 附 屬 項 1 1 之 主 題 〇 1 1 根 據 本 發 明 之 脈 波 整 形 電 路 尤 其 包 含 一 具 有 一 輸 入 今 1 訂 一 輸 出 及 兩 供 應 接 點 之 緩 衝 器 > 包 含 一 連 接 在 一 供 應 接 1 1 點 與 一 第 一 供 應 電 位 間 之 可 控 制 之 第 一 開 關 包 含 一 連 1 1 接 在 另 一 供 應 電 壓 接 點 與 一 第 二 供 應 電 位 間 之 可 控 制 之 1 1 第 二 開 關 包 含 一 連 接 在 緩 衝 器 輸 出 與 第 一 供 應 電 位 間 1 J 之 可 控 制 之 第 三 開 關 以 及 包 含 連 接 在 反 相 器 輸 出 與 Γ 第 二 供 應 電 位 間 之 可 控 制 之 第 四 開 關 0 而 且 設 置 連 1 I 接 至 反 相 器 輸 出 之 開 閼 控 制 裝 置 ， 在 發 生 反 相 器 輸 出 訊 1 1 號 之 第 一 邊 緣 處 卽 産 生 一 待 定 時 距 之 第 —-. 控 制 眤 波 9 並 1 1 在 發 生 第 ~ 邊 緣 處 産 生 一 特 定 時 距 之 第 二 控 制 脈 波 Ϊ 第 1 1 I 一 控 制 眤 波 將 第 __. 開 關 白 ON狀態 改 變 至 OFF狀態並將第四 開 m 自 OFF狀態改變至ON狀態， 而1 fcr 一 弓— 二控制脈波將第二開 I 關 白 〇 N狀 態 改 變 至 〇 F F狀態並將第三 -3 - ΐ開關〇 F F狀 態 改 變 至 I I I I I 本紙张尺度適用中國國家標準（CNS ) /\4规枋（2川,· Ν’ :> ί；) A7 B7 五、發明説明（> ) ON狀態。 在根據本發明之脈波整形電路中，只有一缓衝器連接 在輸出與輪入之間。另一電路部分産生一恃定長度之 脈波，改變輸入訊號之各邊緣。該眤波檔住緩衝器且不 允許在緩衝器之輸出有任何新的邊緣變化。緩衝器只有 由脈波長度所定義之靜止時間後再次變得有活動性，且 輸出狀態再依輸入狀態而定。靜止時間依輸入訊號之上 升及下降邊縴之方式加以控制。有利的是，可將根據本 發明之脈波整形電路直接納入訊號路徑並只産生一撤小 之額外延遲，因為在訊號路徑中只有一緩衝器。 在本發明之精研中，第一及第三開關分別由一種第一 導電型之第一及第三電晶體形成，旦第二及第四開關則 分別由一種第二導電型之第二及第四電晶體形成，第一 及第四電晶體之控制接點彼此相連並由第一控制脈波加 以控制，而第二及第三電晶體之控制接點彼此相連並由 第二控制眤波加以控制。 在本發明之發展中，控制電路包含一輸出連接至第一 及第四電晶體控制接點之N 0 R閘，及一輸出連接至第二及 第三電晶體控制接點之N A Ο閘，在各狀況中，將來自緩 衝器之輸出訊號供應至N 0 R閘及N A N D閘之一輸入，以及將 來自緩衝器，與第一輸入反相之延遲輸出訊號供應至其 它摘別輸入。有利的是，在此情況下，製成控制電路所 需電路之複雜度非常低。 最好是由一反相器來形成緩衝器，因逭可保証最適宜 I-------- 士f------丁_______-, dv 、ν'δ Λν^ (讀先閱讀背面之注意事項呼"朽本頁) A7 B7 五、發明説明（> ) 之切換待性而得到最低程度之電路複雜度。 一種反相器之優選實施例包含第一導電型之第五電晶 體及第二導電型之第六電晶體，這些電晶體之互相連接 之控制接點形成反相器之輸入旦該電晶體之控制路徑在 供應接點之間彼此串聯，兩控制路徑間之分接點（t a p ) 形成反相器之輪出。 利用圖解典範宵施例，下而將對本發明更詳細地說明， 圖式簡單説明如下： 第1圖表示根據本發明脈波整形電路之第一典範實施 例。 第2圖表示一時序圖，說明第1圖中所示電路之運作 方式。 第3圖表示根據本發明眤波整形電路之佈置之第二典 實施例。 第4圖表示一時序圖，說明第3 _中所示電路之運作 方式。 第〗圖中所示之典範實施例提供一當作可控制開關運 作之P通道型Μ 0 S場效電晶體1 ，以及一亦當作開關運作 之η通道型MOS場效電晶體2 ，這兩値電晶體各連接於， 一緩衝器電路之供應接點Ρ或Ν及各種情況下之供應電 位V或Μ之間 緩衝器電路由一具有Ρ通道型MOS場效電 晶體9以及η通道型Μ 0 S場效電晶體1 0之反相器所形成。 在本佈置中，兩個電晶體9及10之汲極接點彼此相連以 形昵波整形電路之輸出Α 。兩電晶體9及10之互相耦合 -先閱讀背面之注意事項再楨'"本頁 、-°I i 1 A7 B7 人; 五、發明説明（4 ) \ 之 閘 極 接 點 産 生 此 脈 波 整 形 電 路 之 輸 入 E 〇 1 1 最 後 » 反 相 器 之 供 應 接 點 P N 由 電 晶 體 9 及 1 0之 源 | 極 接 點 提 供 ， 使 得 電 晶 體 9 之 源 極 接 點 經 由 電 晶 體 1 之 I 控 制 路 徑 接 到 供 應 電 位 V 且 電 晶 體 1 0之 源 極 接 點 經 由 閱 1 電 晶 體 2 之 控 制 路 徑 接 至 供 應 電 位 Μ 〇 明 確 地 説 9 為 了 背 面 I 之 1 本 S 的 電 晶 體 9 之 源 極 接 點 及 電 晶 體 1 之 汲 極 接 點 及 注 1 意 I 電 晶 am 體 1 0之源極接點 及 電 晶 體 2 之 汲 極 接 點 彼 此 相 連 接 項 1 1 再 1 〇 結 果 電 晶 體 1 之 源 極 接 點 連 接 至 供 應 電 位 V 而 電 本 裝 晶 體 2 之 源 極 接 點 連 接 至 供 應 電 位 Μ 〇 Έ 1 而 且 J P 通 道 型 Μ 0 S場效電晶體3 之控制路徑及η 通道 1 1 m Μ 0 S場效電晶體4 之控制路徑分別連接在輸出A 與供應 1 I 電 位 V 之 間 及 輸 出 k 與 供 應 電 位 Μ 之 間 1 依 這 種 方 式 j 1 1 個 別 ： 汲 極 接 點 連 接 至 輸 出 A 而 個 別 之 源 極 接 點 分 別 連 1 丁 i 接 至 供 應 電 位 V 及 供 應 電 位 Μ 〇 在 此 狀 況 下 ί 電 晶 體 1 1 I 及 4 之 閘 極 接 點 彼 此 相 連 且 電 晶 體 2 及 3 之 閘 極 接 點 彼 1 1 此 相 連 〇 電 晶 體 1 及 4 之 互 相 m 合 之 閘 極 接 點 由 N 0 R 閛 5 L 之 輸 出 加 以 控 制 9 NOR閘 5 其中之- -輸入直接到輸出A 而 其 它 輸 入 在 連 到 輪 出 A 前 中 間 夾 箸 一 反 相 延 遲 元 件 8 〇 1 1 第 1 圔 中 所 示 電 路 之 運 作 方 式 源 白 第 2 圖 〇 如 果 將 一 1 1 方 波 訊 號 饋 入 輸 入 E 1 輸 出 A 則 産 生 一 基 本 上 與 方 波 訊 1 I 號 柑 反 之 訊 號 〇 為 了 混 合 未 處 理 之 輸 出 訊 號 A 及 暫 時 延 1 1 遲 » 反 相 輸 出 訊 號 A 之 邏 輯 5 NOR閘 5 之輸出B 於是分別 I 在 輸 出 訊 號 A 各 下 降 邊 緣 後 以 及 輸 入 訊 m E 之 各 上 升 邊緣 l 後 産 生 時 距 為 △ t 1 之脈波。 -C - 類似 Ί， N A N D 閘 7 之_ 》出c 1 1 1 I 1 ；vr-；i'： -ίΊΐ-Κ1 ί ('NS ； t 2i〇X 297/->^ ； A7 B7 五、發明说明（Γ ) 産生長度為之脈波，此脈波訊號在輸入E具有下降 邊緣而在輸出A具有上升邊緣。由於輸出B之訊號為正 脈波，負昵波訊號則産生在輸出C 。利用個別之脈波， 電晶體1與4 ，及2與3分別被動地控制輸出A達一待 定之靜止（d e a d )時間，&該輸出A則維持在個別之最後 狀態。因此可忽略此種發生在切換邊緣後之干擾訊號。 第3圖中所示之典範施例已針對第1圖之例子作修改， 修改之程度為，不用兩値延遲元件6及8而只使用單一 延遲元件1】，N 〇 R閘5及N A N D閘7之輸入分別彼此並聯並 分別接到反相延遲元件I 1之輸入及輸出。 第3圖所示電路佈置之蓮作方式基本上與第1圖所示 者相同，但在第3 _之典範實施例狀況下，靜止時間△ t 僅靠延遲元件1 1來決定，且因此基本上對兩閘極而言皆 相同。次之，第4圖表示輪入E之訊號及輸出A之該訊 號的反相訊號。在此狀況下，NOR閘5之輸出B産生一長 度為At之脈波，此脈波訊號在輸出A具f降邊線而在輸 λΕ具上升邊緣。因此，NAND閘7之輸出C産生一長度 為At.之負脈波，此脈波訊號在輸出Α具上升邊緣而在輸 入R具下降邊緣。在輸出B或C産生許多脈波中之一脈 波之情況中，可忽略在輸入E之訊號的變化。 7 - i'： ί ---------1 装------訂------ ("先間讀背而之注意事項凋功，rrr本页) S8^857 A7 137 五、發明説明（f ) 號 符 考 參

N

C .結位 一 連電出 10應應輸 明9,供供 說 4

Ann 晶 電 效 場 入 輸 閘 8 件 元 遲 延 相 反 閛 ("先間讀背而之注意事項洱填寫本頁 、-° 經濟部中夬標準局员工消費合作社印" 本纸張尺度適用中國國家行:準（CN'S ) ,\JML怙C 210χ2<^Μ,‘·）

Claims (1)

1. 申請專利範圍 S8^o57 ABCD

   (87年10月修正） 一種脈波整形電路，包含一具有一輸入（E), —輪出（A) 及兩供應接點之缓衝器，另包含：一連接在其中之一供 應接點（P )與一第一供應電位（V )間之可控制之第一開 關（1); 一連接在另一供應電壓接點（N)與一第二供應 電位（Μ )間之可控制之第二開關（2 ); —連接在緩衝器 (9, 10>之輸出與第一供應電位（V)間之可控制之第三開 關O); —連接在緩ΐί器（9,10 )輪出與第二供應電位 (Μ間之可控制之第四開關（4 ),以及一連接至緩衝器 (9, 10)輸出之開關（1,2,3,4)用之控制裝置，在發生缓 衝器（3，]0)訊號輸出之第一邊緣處産生一特定時距（ △ U >之第一控制脈波，並在發二邊緣處産生一特定 時距（△ t 2 )之第二控制脈波，第一控制脈波將第一開 關（1)自0N狀態改變至OFF狀態並將第四開關（4)自OFF 狀態改變至〇 N狀態，而第二控制昵波將第二開關（2 )自 0N狀態改變至OFF狀態並將第三開關（3)自OFF狀態改變 至0N狀態。 如申請專利範圍第1項之眤波整形電路，其中第一及 第三開關（1,3)在各狀況中由一種第一導電型之第 及 裝 . 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 第三電晶體（1，3)所形成，且第二及第四開關（2, 4)由 一種第二導電型之第二及第四電晶體（2, 4)所形成，第 一及第四電晶_ (1,4)之控制接點彼此連接並由第一控 制脈波（B )來控制，而第二及第三電晶體（2 , 3 )之控制 接點彼此連接竑由第二控制脈波（C )加以控制。 如申請專利範圍第1或2項之脈波整形電路，其中控 -9 - 未紙掁尺/fiA用中國國家標准f CNS ) A4規格（210X297公犛） 申請專利範圍 S8^o57 ABCD

   (87年10月修正） 一種脈波整形電路，包含一具有一輸入（E), —輪出（A) 及兩供應接點之缓衝器，另包含：一連接在其中之一供 應接點（P )與一第一供應電位（V )間之可控制之第一開 關（1); 一連接在另一供應電壓接點（N)與一第二供應 電位（Μ )間之可控制之第二開關（2 ); —連接在緩衝器 (9, 10>之輸出與第一供應電位（V)間之可控制之第三開 關O); —連接在緩ΐί器（9,10 )輪出與第二供應電位 (Μ間之可控制之第四開關（4 ),以及一連接至緩衝器 (9, 10)輸出之開關（1,2,3,4)用之控制裝置，在發生缓 衝器（3，]0)訊號輸出之第一邊緣處産生一特定時距（ △ U >之第一控制脈波，並在發二邊緣處産生一特定 時距（△ t 2 )之第二控制脈波，第一控制脈波將第一開 關（1)自0N狀態改變至OFF狀態並將第四開關（4)自OFF 狀態改變至〇 N狀態，而第二控制昵波將第二開關（2 )自 0N狀態改變至OFF狀態並將第三開關（3)自OFF狀態改變 至0N狀態。 如申請專利範圍第1項之眤波整形電路，其中第一及 第三開關（1,3)在各狀況中由一種第一導電型之第 及 裝 . 訂 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 第三電晶體（1，3)所形成，且第二及第四開關（2, 4)由 一種第二導電型之第二及第四電晶體（2, 4)所形成，第 一及第四電晶_ (1,4)之控制接點彼此連接並由第一控 制脈波（B )來控制，而第二及第三電晶體（2 , 3 )之控制 接點彼此連接竑由第二控制脈波（C )加以控制。 如申請專利範圍第1或2項之脈波整形電路，其中控 -9 - 未紙掁尺/fiA用中國國家標准f CNS ) A4規格（210X297公犛） 038^857 A8 B8 C8 D8 六、申請專利範圍 制電路具有一輸出連接至第一及第四電晶體（1,4)之控 制接點之NOR閘（5),以及一輸出連接至第二及第三電 晶體（2, 3)之控制接點之NAND閘（7)，在各狀況中，將 來自緩衝器（9，10)之輸出訊號供應至^)01?閘（5>及^^ 閘（7)之一輸入，以及將來自緩衝器（9, 10)已暫時延理 之反相輸出訊號供應至其它饀別之輸入。 4. 如申請專利範圍第1或第2項之脈波整形電路，其中 緩衝器（9, 10)由反相器（9, 10)所形成。 5. 如申請專利範園第3項之脈波整形電路，其中緩衝器 (9，1 0 )由反相器（9 , 1 0 )所形成。 6 .如申_專利範圍第4項之脈波整形電路，其中反相器 (9, 10)具一第一導電型之第五電晶體（9)以及一第二導 電型之第六電晶體（10),這些電晶體之控制接點彼此 相連以形成反相器（9 , 1 0 )之輸入，且該電晶體之控制 路徑在供應接點（P，N).之間彼此串聯，兩控制路徑間之 分接點（tap)形成反相器（9, 10)之輸出。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 ---}_9--- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 038^857 A8 B8 C8 D8 六、申請專利範圍 制電路具有一輸出連接至第一及第四電晶體（1,4)之控 制接點之NOR閘（5),以及一輸出連接至第二及第三電 晶體（2, 3)之控制接點之NAND閘（7)，在各狀況中，將 來自緩衝器（9，10)之輸出訊號供應至^)01?閘（5>及^^ 閘（7)之一輸入，以及將來自緩衝器（9, 10)已暫時延理 之反相輸出訊號供應至其它饀別之輸入。 4. 如申請專利範圍第1或第2項之脈波整形電路，其中 緩衝器（9, 10)由反相器（9, 10)所形成。 5. 如申請專利範園第3項之脈波整形電路，其中緩衝器 (9，1 0 )由反相器（9 , 1 0 )所形成。 6 .如申_專利範圍第4項之脈波整形電路，其中反相器 (9, 10)具一第一導電型之第五電晶體（9)以及一第二導 電型之第六電晶體（10),這些電晶體之控制接點彼此 相連以形成反相器（9 , 1 0 )之輸入，且該電晶體之控制 路徑在供應接點（P，N).之間彼此串聯，兩控制路徑間之 分接點（tap)形成反相器（9, 10)之輸出。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 ---}_9--- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）