CN1209698A

CN1209698A - 数据检测器和数据检测方法

Info

Publication number: CN1209698A
Application number: CN98114704A
Authority: CN
Inventors: 全镇圭
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1997-08-21
Filing date: 1998-06-10
Publication date: 1999-03-03
Anticipated expiration: 2018-06-10
Also published as: KR19990017150A; JPH1166757A; KR100289821B1; JP3021418B2; US6266378B1; EP0898277A2; CN1144419C; EP0898277A3

Abstract

一种数据检测器和数据检测方法,数据检测器包括:根据取样时钟信号把所接收到的数据变换成为数字数据的变换器;最大似然译码器;和发生器,用来对在接收到的信号的预定数量的最佳检测点之中的所要求的检测点处取样的数字数据和按照预定数量的最佳检测点的多个参考电平的每个之间的相位差进行检测,并根据其产生改变取样时钟信号相位的控制信号,使作为数据检测点的取样点的相位与最佳检测点的相位相匹配,从而使由相位差所引起的误差达到最小。

Description

数据检测器和数据检测方法

本发明涉及数据检测，特别是涉及一种改进最大似然检测性能的数据检测器及数据检测方法。

有关包含维特比译码方法的局部响应最大似然(PRML)译码的信号处理技术已经被用来提高记录密度，而不使普通录/放设备的特性发生很大变化，并且已经提出了实施这种技术的许多种装置。

图1是具有局部响应(PR)4(+1,0,-1)型的数字盒式录象机(VCR)的录放单元的方框图。在图1中，予编码器102调制要被记录的输入数据，即：两个单元延时器(D)106和108把予编码器102的加法器104的输出延迟相当于2比特输入数据的时间，然后反馈到加法器104。加法器104对输入数据和反馈数据进行“异或”运算，予编码器102的这种运算把输入数据变换成为交错的不归零反相(NRZI)数据，其中D表示对应于1比特输入数据的单元延时器。

记录放大器110是一个电流驱动型放大器，它能使足够大的电流流经通道112的记录磁头HD1，以便把数据按最佳状态记录在记录媒体T上。重放放大器114把由通道112的重放磁头HD2重放出来的信号放大到需要的幅度，然后，均衡器116对重放信号的波形和幅度的失真进行补偿，这种补偿包括除掉直流分量并仅传送高频分量，这种高频分量表示记录数据的传输，这种记录数据如同因通道112的微分特性而产生的微分型脉冲。其中，被放大后而由重放放大器114输出的重放信号是一个PR(+1,-1)型信号。

微分型通道特性是(1-D)。具有(1+D)积分特性的通道解调器118把从均衡器116的输出的PR(+1,-1)型信号变换为PR4(+1,0,-1)型信号，从而由记录器的予编码器102调制的信号就被解调为原始记录数据。其中，通道解调器118包括一个延时器120和一个加法器122，延时器120用来把均衡器116的输出延迟一个单位比特(1比特)，加法器122用来把延时器120延迟的信号加到均衡器116的输出上。时钟信号发生器124利用一个内部锁相环(PLL)电路来检测由均衡器116均衡的重放信号的定时，以便产生数据检测器126所需要的时钟信号。

另一方面，数据检测器126包括一个模拟/数字变换器(ADC)128和一个数字维特比译码器130，ADC128根据时钟信号发生器124产生的取样时钟信号把通道解调器118的输出变换成为数字数据，数字维特比译码器130根据时钟信号发生器124产生的驱动时钟信号，用维特比译码算法对数字数据进行译码，其中，维特比译码算法是最大似然译码算法。此处，因为ADC128的取样点对应于重放数据的检测点，所以，取样点是确定数字维特比译码器130的性能的决定性因素。然而，图1所示的普通的数据检测器126不能处理连续变化的信号，所以，在取样点和实际最佳检测点之间会发生相位误差，结果，维特比译码性能下降。

为了解决上述问题，本发明的一个目的是提供一种数据检测器，在对重放数据进行最大似然译码时，这种数据检测器能自适应地使作为数据检测点的输入信号取样点的相位与实际重放信号的最佳检测点的相位相匹配。

本发明的另一个目的是提供一种数据检测方法，按照这种方法，在对重放数据进行最大似然译码时，作为数据检测点的输入信号的取样点的相位能自适应地与实际重放信号的最佳检测点的相位相匹配。

为实现第一目的，本发明所提供的数据检测器包括：一个变换器、一个最大似然译码器和一个发生器。变换器根据取样时钟信号把所接收到的数据变换成为数字数据，最大似然译码器进行数字数据的最大似然译码，发生器测量相位差，该相位差是在接收到的信号的预定数量的最佳检测点之中所需要的检测点处取样的数字数据和按照预定数量的最佳检测点的多个参考电平的每个数据之间的相位差，并根据所测得的相位差产生改变取样时钟信号相位的控制信号。本发明的数据检测器最好还包括一个用来根据该控制信号移动取样时钟信号相位的相移器。

为实现第二个目的，所提供的数据检测方法包括如下步骤：(a)根据取样时钟信号把所接收到的信号变换成为数字数据；(b)对数字数据进行最大似然译码；(c)测量在接收到的信号的预定数量的最佳取样点之中所需要的检测点处取样的数字数据和按照预定数量的最佳检测点的多个参考电平的每个数据之间的相位差，并根据所测得的相位差产生改变取样时钟信号相位的控制信号。本发明的数据检测方法最好还包括步骤(d)根据该控制信号移动取样时钟信号相位，并把移相后的时钟信号反馈到步骤(a)。

参照附图详细地描述本发明的优选实施例，将会使本发明的上述目的和优点更加清楚。

附图简要说明：

图1是具有普通数据检测器的数字盒式录象机(VCR)的录/放系统的结构方框图；

图2是具有按照本发明的优选实施例的数据检测器的重放系统的结构方框图；

图3是具有按照本发明的另一个实施例的数据检测器的重放系统的结构方框图；

图4表示最佳检测点的相位与取样点相位相互吻合的理想的情况，以助于理解本发明；

图5表示最佳检测点的相位与取样点相位不吻合的情况，以助于理解本发明；

图6是图2和图3所示的按照本发明的第一优选实施例的相位检测器及误差电压发生器的结构方框图；

图7A至图7L是图6所示的相位检测器及误差电压发生器的运作波形；

图8A至图8D是图6所示的选择控制器的时序图，图8E是选择控制信号的合成表；

图9A,9B和9C是按照相位差示出的图6的PWM发生器的输入和输出信号的运作波形以及图6的低通滤波器的运作波形；

图10是图3的相移器的工作原理图；

图11是图2和图3所示的按照本发明的第2实施例的相位检测器及误差电压发生器的结构详图；

图12是图2和图3所示的按照本发明的第3实施例的相位检测器及误差电压发生器的结构详图；以及

图13是图2和图3所示的按照本发明的第4实施例的相位检测器及误差电压发生器的结构详图。

图2中，重放放大器114、均衡器116、通道解调器118和时钟信号发生器124与图1的这些部件一样或等效，因此省略其说明。

如图2所示，按照本发明的一个实施例的数据检测器200包括模/数变换器(ADC202)、数字维特比译码器204和相位检测器及误差电压发生器206。数据检测器200不同于普通的数据检测器126，其中它包括相位检测器及误差电压发生器206，相位检测器及误差电压发生器206按照时钟信号发生器124所产生的驱动时钟信号(重放时钟信号和反相重放时钟信号)检测由ADC202输出的重放信号的相位误差，并按照检测到的相位误差产生一个电压信号，和再把所产生的信号送到时钟信号发生器124，来控制ADC202的取样点的相位。

图3是具有按照本发明的另一个实施例的具有数据检测器300的重放系统的方框图。不像图2的数据检测器200，图3的数据检测器300还包括一个相移器308，该相移器308根据由相位检测器及误差电压发生器306所产生的相当于相位误差的电压信号来移动由时钟信号发生器124产生的取样时钟信号的相位，并把结果送到模/数变换器(ADC)302。

即：在图2的数据检测器200中，时钟信号发生器124具有根据相位检测器及误差电压发生器206所产生的相应于相位误差的电压信号来移动取样时钟信号相位的功能，而图3的数据检测器300则包括执行该功能的分离的相移器308。

为解释方便起见，根据图3的数字检测器来描述按照本发明的数字检测器的运行情况。

首先，考虑把ADC302的理想的取样点作为重放数据的检测点，这种情况表示在图4上，其中，取样点处在最佳检测点处，由此来提高维特比译码器304的译码性能。数字维特比译码器304可以采用任何一种维特比译码算法，其细节都是公知的，故省略其说明。

另一方面，输入到ADC302的信号电平也很重要，在此假定重放放大器114使用自动增益控制(AGC)，以保持送到ADC302的重放信号电平不变。相应地，就可以不考虑输入重放信号电平变化的影响，并且为说明方便起见，假设ADC302的数字输出电平相对于模拟输入信号有6比特线性量化特性，即：把“-1”变换为“000000”，把“0”变换为“011111”，把“+1”变换为“111111”。

通常，ADC302由取样保持电路构成，并且只有处在取样点的输入重放信号的模拟值被输出为数字值。如图4所示，输入到ADC302的重放信号有3个最佳检测点，即：“+1”，“0”和“-1”，在理想情况下，取样点与这些最佳检测点相吻合，因此，ADC302对维特比译码器304的性能完全没有负面影响。

然而，在实际情况下，取样点的相位与输入重放信号的最佳检测点的相位并不完全吻合，这种情况的一个例子表示在图5中。在图5中，由于取样点已经偏离最佳检测点“0.4”的量，所以数字输出信号的电平也已经偏离同样的量。数字维特比译码器304根据数字输出电平进行软判定，所以维特比译码性能能随偏离程度而下降。即：当取样点和最佳检测点之间的相位差减小时，数字维特比译码器304的特性就变好。

因此，本发明提出采用使相位差最小化的相位检测器及误差电压发生器306，以使数字维特比译码器304接近理想的性能。相位检测器及误差电压发生器306用A/D变换器302的数字输出电平测量取样点和最佳检测点之间的相位差，并把测得的相位差变换为一个误差电压，该误差电压被用来移动A/D变换器302的取样时钟信号的相位，从而使相位差达到最小。

归纳本发明，在记录和重放实际的数字图象信号时，必须保证各种系统之间的兼容性，这些系统可以交换信号幅度和相位有很大的变化的信号，采用AGC放大器能够弥补这种幅度变化。然而，由相位以及幅度的变化所引起的数字维特比译码器性能的劣化可能很严重，因此，本发明的数据检测器采用相位检测器及误差电压发生器306来补偿相位的任何变化。即：使ADC302的作为数据检测点的取样点的相位与最佳检测点的相位相吻合。结果，就使由相位差所引起的误差达到最小，这就增强了数字维特比译码器304的性能和检测了重放数据的整体性能。

图6是图2和图3所示的相位检测器及误差电压发生器的结构详图，下面将参照图3和图7至10进行描述。在图6中，图3所示的ADC302的输出AD[5..0]被输入到取样保持单元402，输出AD[5..0]表示在图7B上。

如图7C所示，从分频器404把时钟信号CLK 3DIV输入到取样保持单元402，分频器404产生时钟信号CLK 3DIV，其频率等于重放时钟信号PBCLK的频率的1/3，与时钟信号发生器124所产生的图7A的重放时钟信号PBCLK同步。分频器404的分频比满足1/3n的条件，其中n是整数。

在一个取样周期中，取样保持单元402对于“+1”，“0”和“-1”中的一个取样数字检测值进行取样，并在两个取样周期中保持该取样值，由此来选出图7D所示的三个检测点的一个，并把所选定的一个检测点的检测值送到第1比较器406。虽然作为一个例子对相应于“+1”的最佳检测点的取样点处检测到的数字电平进行取样，但是，ADC302的输出AD[5..0]也可以在其他点进行取样。

第1比较器406把图7D所示的取样保持单元402的输出信号C1[5..0]与图7E所示的参考电平REF1,REF2和REF3相比较，以便输出差值的绝对值。

这里，参考电平发生器408对于最佳检测点“+1”,“0”和“-1”分别产生参考电平REF1(111111),REF2(011111)和REF3(000000)，并把结果输出到由乘法器(MUX)构成的选择器412。

为了产生2比特选择控制信号CTL0和CTL1，并将其送到选择器412，选择控制器410接收图8A的分频过的时钟信号CLK 3DIV和图8B的重放时钟信号PBCLK。

图8E是选择控制器410所产生的2比特选择控制信号的合成表。选择控制信号CTL0和CTL1用来选择三个参考电平之一，例如：如果选择控制信号是“00”，就选定第一参考电平REF1，如果是“10”和“11”，就分别选定第二和第三参考电平REF2和REF3。为了按照不同的顺序从图8E所示的表中产生选择控制信号，必须使用分频过的时钟信号CLK_3DIV把选择控制器410重新初始化。

另一方面，如果把取样保持单元402保持1周期分频时钟信号CLK-3DIV的数据定义为“1字”，那么，如图7D所示，在取样保持单元402的输出信号CI[5..0]的每个字期间，由选择器412选定的图7E所示的三个参考电平REF1,REF2和REF3就被输入到第一比较器406。

该第一比较器406根据图7F所示的反相重放时钟信号PBCLK运作，并把取样保持单元402的输出信号CI[5..0］的每个字与参考电平REF1,REF2和REF3的每一个进行比较，以便输出如图7G所示的差值C1[5..0]。即：如果输入取样保持单元402的1字输出信号CI[5..0]，第一比较器406就测量相对于反相重放时钟信号PBCLK的第一周期的最佳检测点“+1”的差值、相对于第二周期的最佳检测点“0”的差值以及相对于第三周期的最佳检测点“+1”的差值。这里，可以改变三个检测点的比较次序。

第一、第二和第三锁存器414,416和418都可以由D触发器构成。第一锁存器414用作缓冲器，使第二和第三锁存器的输出信号同步，其输出表示在图7H上。第二锁存器416根据重放时钟信号PBCLK把第一比较器406的输出信号C1[5..0]延迟一个重放信号周期，并输出如图7Ⅰ所示的延时信号D2[5..0]。第三锁存器418根据重放时钟信号PBCLK把第二锁存器416的输出信号D2[5..0]延迟一个重放信号周期，并输出如图7J所示的延时信号D3[5..0]。

取样保持单元402的输出信号C1[5.0]的每个字用第一、第二和第三锁存器414、416和418与三个最佳检测点的每一个进行比较，比较所得到的差值信号被同时输出到第二比较器420。

如果由ADC302输出的输入重放信号AD[5..0]的取样在图4所示的相应于“+1”的最佳检测电平“111111”的图4的第一取样点进行，第三锁存器418的输出信号D3[5..0]成为“000000”，第二锁存器416的输出信号D2[5..0]成为“100000”，第一锁存器414的输出信号D1[5..0]成为“111111”。

按照同样的方式，如果输入重放信号AD[5..0]的取样在图4所示的第二取样点进行，第二锁存器416的输出信号D2[5..0]就成为“000000”。如果输入重放信号AD[5..0]的取样在图4所示的第三取样点进行，第一锁存器414的输出信号D1[5..0]就成为“000000”。

也就是说，第二比较器420决定当前取样点的最佳检测点在何处，以及当前取样点和最佳检测点之间有多大差值。第二比较器420比较第一、第二和第三锁存器414、416和418的输出信号D1[5..0],D2[5..0]和D3[5..0]，并输出三个电平之最小者。第二比较器420用由延时器422输出的经过延时的时钟信号CLK_D作为驱动时钟信号，以便同时比较第一比较器406输出的信号C1[5..0]的三个比较电平，第一比较器406已经把取样保持单元402的输出信号CI[5..0]的每个字与每个参考电平作了比较。延时器422根据反相重放时钟信号PBCLK把分频器404的输出信号CLK_3DIV进行延时，并输出图7K所示的经延时的时钟信号CLK_D。第二比较器420的输出信号C2[5..0]表示在图7L上。

例如：如果取样在图4所示的第一取样点进行，第二比较器420的输出就成为“000000”；如果取样在图5所示的第一取样点进行，第二比较器420的输出C2[5..0]就成为“001010”。

脉冲宽度调制(PWM)发生器424根据其输入信号的变化来改变其输出信号PWM的脉冲宽度(占空周期)，被输入到PWM发生器424的第二比较器420的输出信号C2[5..0]的范围是从最低“000000”(零相位差)至少到最高“011111”(180度相位差)。PWM发生器424的输出信号PWM被输入到低通滤波器(LPF)426。

图9A表示根据相位差被输入到PWM发生器424数字电平，图9B和9C分别是PWM发生器424和低通滤波器LPF426输出信号的运作波形。即：如图9A所示，相对于从PWM发生器“000000”到“011111”的输入数字电平，PWM发生器424的PWM输出信号的脉冲宽度的范围从零到图9B所示的最大宽度。数字电平越高，PWM信号的脉冲宽度就越宽。如图9C所示，LPF426产生正比于PWM发生器424的输出信号PWM的脉冲宽度的电压。这样，PWM发生器424和LPF426就根据所测得的相位差把第二比较器420的输出C2[5..0]变换成为一个误差电压(Er)。

由LPF426产生的误差电压Er被送到图3所示的相移器308，相移器308根据图10所示的原理移动被送到ADC302的取样时钟信号的相位。即：如图10所示，LPF426产生的误差电压Er越高，取样时钟信号的相位被移动得就越多。连续进行这一连串的运作，直到ADC302的取样信号的相位与重放的输入信号的最佳检测点相位吻合为止。如果该条件达到最佳，就把该最佳状态一直保持到产生相位误差为止。

图11是按照本发明的图2和图3所示的第二实施例的相位检测器及误差电压发生器的结构详图。与图6所示的相位检测器及误差电压发生器相比，取样保持单元502、分频器504、第一和第二比较器506和518、第一、第二和第三锁存器512、514和516、延时器520、PWM发生器522以及LPF524和图6的这些部件一样，因此省略了对它们的详细说明，如下的说明将集中于存储器控制信号发生器508和参考电平发生器510。

图11中，在由存储器构成产生参考电平REF1、REF2和REF3的参考电平发生器510的情况下，存储器控制信号发生器508把一个存储器控制信号输出到参考电平发生器510，以便根据重放时钟信号PBCLK按预定的顺序重复读出三个参考电平平REF1、REF2和REF3。存储器控制信号发生器508可以通过软件变化来改变三个参考电平的读出顺序，而无须硬件的任何变化。

图12表示图2和图3所示的第三实施例的相位检测器及误差电压发生器的结构。与图6所示的相位检测器及误差电压发生器相比，取样保持单元602、第一和第二比较器606和620、第一、第二和第三锁存器614、616和618、延时器624、PWM发生器626以及LPF628和图6的这些部件一样，因此省略了对它们的详细说明，如下的说明将集中于分频器及相移器604以及第三比较器622。

在图12中，第三比较器622根据由延时器624产生的延时时钟信号CLK_D接收第一、第二和第三锁存器614、616和618的输出信号D1[5..0],D2[5..0]和D3[5..0]，以便确定当前的取样点是否“+1”,“0”或“-1”的最佳检测点，然后把最佳检测点上的2比特位置信息C3[1..0]输出到分频器及相移器604。例如：如果第一锁存器614的输出信号D1[5..0]是三个输出信号中的最小者，就把“11”输出为2比特位置信息。如果第二或第三锁存器616或618的输出信号D2[5..0]或D3[5..0]是三个输出信号中的最小者，就分别把“01”或“00”输出为2比特位置信息。

分频器及相移器604用由第三比较器622输出的位置信息C3[1..0]把经过相移的分频过的时钟信号CLK_3DIV输出到取样保持单元602，以便在图4所示的三个点中的具有最小相位差的取样点处进行取样。然后，继续在对应于第三比较器622的输出C3[1..0]的取样点处进行取样，直到输入重放信号的检测点的相位与最佳检测点的相位吻合为止。

如果第三比较器622的输出C3[1..0]是“11”，这就意味着“-1”的最佳检测点被选定为取样点；如果第三比较器622的输出C3[1..0]是“01”，就意味着“0”的最佳检测点被选定为取样点；如果第三比较器622的输出C3[1..0]是“00”，就意味着“+1”的最佳检测点被选定为取样点。这样，分频器及相移器604就可以设定所需要的取样点的位置信息，从而能够在三个点中所需要的取样点处进行取样。然后，继续在所需要的取样点处进行取样，直到输入重放信号的检测点的相位与最佳检测点的相位吻合为止。

图13是图2和图3所示的第四实施例的相位检测器及误差电压发生器的结构详图。图13的相位检测器及误差电压发生器包括取样保持单元702、第一和第二比较器706和720、存储器控制信号发生器708、参考电平发生器710、第一、第二和第三锁存器712、714和716、延时器724、PWM发生器726、LPF728，这些与图11所示的相位检测器及误差电压发生器的部件一样；它还包括分频器及相移器704和第三比较器722，这些部件与图12所示的相位检测器及误差电压发生器的部件一样。

如上所述，按照本发明的具有改进性能的数据检测器和数据检测方法能够检测各种输入重放信号的数据。

Claims

1．一种数据检测器，包括：

变换器，根据取样时钟信号把所接收到的数据变换成为数字数据；

最大似然译码器，用于对数字数据进行最大似然译码；和

发生器，用来对在接收到的信号的预定数量的最佳检测点之中所需要的检测点处取样的数字数据和按照预定数量的最佳检测点的多个参考电平的每个数据之间的相位差进行测量，并根据所测得的相位差产生改变取样时钟信号相位的控制信号。

2．根据权利要求1的数据检测器，其中，还包括根据控制信号来移动取样时钟信号的相位的相移器。

3．根据权利要求1的数据检测器，其中，发生器包括：

检测器，用来检测在多个最佳检测点之中所需要的检测点处取样的数字数据；

计算器，用来计算数字数据的电平和每个参考电平之间的差值的绝对值并把结果作为相位误差输出；以及

控制信号发生器，用来产生对应于相位误差的电压并把该电压作为控制信号输出。

4．根据权利要求1的数据检测器，其中，检测器包括：

分频器，用来对系统时钟信号进行1/3n分频并输出分频时钟信号，其中n是一个整数；以及

取样保持器，用来根据分频过的时钟信号保持预定数量最佳检测点之中所需要的检测点处取样的数字数据。

5．根据权利要求3的数据检测器，其中，计算器包括：

参考电平发生器，用来产生代表“+1”最佳检测点的第一参考电平、代表“0”最佳检测点的第二参考电平和代表“-1”最佳检测点的第三参考电平；

选择器，用来选择第一、第二和第三参考电平之一；

选择控制器，用来产生选择控制信号以便根据系统时钟信号和经分频的时钟信号按预定的顺序选择第一、第二和第三参考电平，并用来把选择控制信号送到选择器；

第一比较器把检测器的输出电平与选择器所选定的每个参考电平进行比较并输出差值；以及

第二比较器用来比较由第一比较器输出的每个差值以便把最小的差值作为相位误差输出。

6．根据权利要求5的数据检测器，其中，还包括根据由第一比较器输出的最小的差值输出最佳检测点的位置信息的第三比较器。

7．根据权利要求6的数据检测器，其中，检测器包括：

分频器，对系统时钟信号进行1/3n分频，该分频器根据位置信息移动经分频的时钟信号的相位，以便输出一个相移过的经分频的时钟信号；以及

取样保持单元，根据相移过的经分频的时钟信号保持在一个最佳检测点处取样的数字数据。

8．根据权利要求5的数据检测器，其中，计算器还包括：

第一锁存器，根据系统时钟信号把第一比较器的输出进行延时并把第一延时的信号输出到第二比较器；

第二锁存器，根据系统时钟信号把第一延时的信号进行延时并把第二延时的信号输出到第二比较器；以及

第三锁存器，根据系统时钟信号把第二延时的信号进行延时并把第三延时信号输出到第二比较器。

9．根据权利要求6的数据检测器，其中，第一比较器由反相系统时钟信号驱动，第二和第三比较器由延迟了预定时间的分频过的时钟信号驱动。

10．根据权利要求3的数据检测器，其中，计算器包括：

存储器，用来存储代表“+1”最佳检测点的第一参考电平、代表“0”最佳检测点的第二参考电平和代表“-1”最佳检测点的第三参考电平；

存储器控制信号发生器，用来产生存储器控制信号以便按照预定顺序从存储器中重复读出第一、第二和第三参考电平；以及

第一比较器，把检测器的输出电平与从存储器输出的每个参考电平相比较并输出差值；第二比较器，把由第一比较器输出的每个差值进行比较并把最小的差值作为相位误差输出。

11．根据权利要求10的数据检测器，其中，还包括：根据由第一比较器输出的最小差值输出最佳检测点的位置信息的第三比较器。

12．根据权利要求11的数据检测器，其中，检测器包括：

分频器，用来对系统时钟信号进行1/3n分频，根据位置信息移动经分频的时钟信号的相位，并输出经相移后分频的时钟信号；以及

取样保持器，根据经相移后分频的时钟信号保持在一个最佳检测点处取样的数字数据。

13．根据权利要求3的数据检测器，其中，控制信号发生器包括：

脉冲宽度调制(PWM)发生器用来根据相位误差产生PWM信号；以及

低通滤波器(LPF)用来把PWM信号变换为作为控制信号输出的电压。

14．一种用于具有最大似然译码器的数字数据记录和重放设备的数据检测器，包括：

模拟-数字变换器(ADC)，用来根据取样时钟信号把输入重放信号变换为数字数据，并把数字数据送到最大似然译码器；以及

发生器，用来对在重放数据的预定数量的最佳检测点之中所需要的检测点处取样的数字数据和按照预定数量的最佳检测点的多个参考电平的每个之间的相位差进行测量，并根据所测得的相位差产生改变取样时钟信号相位的控制信号。

15．根据权利要求14的数据检测器，其中，还包括根据控制信号来移动取样时钟信号的相位的相移器。

16．根据权利要求14的数据检测器，其中，发生器包括：

计算器，用来计算数字数据的电平和每个参考电平之间的差值并把结果作为相位误差输出；以及

17．根据权利要求16的数据检测器，其中，检测器包括：

分频器，用来对系统时钟信号进行1/3n分频并输出分频的时钟信号，其中n是一个整数；以及

取样保持器，用来根据分频过的时钟信号保持预定数量的最佳检测点之中所需要的检测点处取样的数字数据。

18．根据权利要求16的数据检测器，其中，计算器包括：

选择器，用来选择第一、第二和第三参考电平之一；

选择控制器，用来产生选择控制信号以便根据系统时钟信号和经分频的时钟信号按预定的顺序选择第一、第二和第三参考电平，并用来把选择控制信号送到选择器

第一比较器，把检测器的输出电平与选择器所选定的每个参考电平进行比较并输出差值；以及

第二比较器，用来比较由第一比较器输出的每个差值以便把最小的差值作为相位误差输出。

19．根据权利要求18的数据检测器，其中，还包括根据由第一比较器输出的最小的差值输出最佳检测点的位置信息的第三比较器。

20．根据权利要求19的数据检测器，其中，检测器包括：

21．根据权利要求16的数据检测器，其中，计算器还包括：

第二锁存器，根据系统时钟信号把第一延时信号进行延时并把第二延时信号输出到第二比较器；以及

第三锁存器，根据系统时钟信号把第二延时信号进行延时并把第三延时信号输出到第二比较器。

22．根据权利要求16的数据检测器，其中，计算器包括：

存储器控制信号发生器，用来产生存储器控制信号以便按照预定顺序从存储器中重复读出第一、第二和第三参考电平；

第一比较器，把检测器的输出电平与从存储器输出的每个参考电平相比较并输出差值；以及

第二比较器，比较由第一比较器输出的每个差值并把最小的差值作为相位误差输出。

23．根据权利要求22的数据检测器，其中，还包括：根据由第一比较器输出的最小的差值输出最佳检测点的位置信息的第三比较器。

24．根据权利要求23的数据检测器，其中，检测器包括：

25．根据权利要求16的数据检测器，其中，控制信号发生器包括：

脉冲宽度调制(PWM)发生器，用来根据相位误差产生PWM信号；以及

低通滤波器(LPF)，用来把PWM信号变换为作为控制信号输出的电压。

26．一种数据检测方法，包括如下步骤：

(a)根据取样时钟信号把所接收到的信号变换成为数字数据；

(b)对数字数据进行最大似然译码；

(c)对在接收到的信号的预定数量的最佳取样点之中所需要的检测点处取样的数字数据和按照预定数量的最佳检测点的多个参考电平的每个之间的相位差进行测量，并根据所测得的相位差产生改变取样时钟信号相位的控制信号。

27．根据权利要求26的方法，其中，还包括步骤(d)根据控制信号移动取样时钟信号相位，并把移相后的时钟信号反馈到步骤(a)。

28．根据权利要求26的方法，其中，步骤(c)包括如下子步骤：

(c1)检测在预定数量的最佳检测点之中所需要的检测点处取样的数字数据；

(c2)计算取样数据的电平和每个参考电平之间的差值的绝对值，并把结果作为相位误差输出；以及

(c3)产生对应于相位误差的电压，并把该电压作为控制信号输出。

29．根据权利要求26的方法，其中，步骤(c)包括如下子步骤：

(c11)对输入的系统时钟信号进行1/3n分频并输出分频信号，其中n是一个整数；

(c12)根据经分频的时钟信号输出在预定数量的最佳检测点之中的一个检测点处取样的数字数据；

(c13)产生代表“+1”最佳检测点的第一参考电平、代表“0”最佳检测点的第二参考电平和代表“-1”最佳检测点的第三参考电平；

(c14)按预定顺序每次选择第一、第二和第三参考电平之一个；

(c15)把取样数据与步骤(c13)中所产生的每个参考电平进行比较，并输出其间的差值；

(c16)输出最小的差值作为相位误差；

(c17)根据相位误差产生脉冲宽度调制(PWM)信号；以及

(c18)把PWM信号变换为电压，并作为控制信号输出该电压。

30．根据权利要求26的方法，其中，步骤(c)包括如下子步骤：

(c21)产生代表“+1”最佳检测点的第一参考电平、代表“0”最佳检测点的第二参考电平和代表“-1”最佳检测点的第三参考电平；

(c22)按预定顺序每次选择第一、第二和第三参考电平之一个；

(c23)根据变化过的时钟信号输出在预定数量的最佳检测点之中的一个检测点处取样的数字数据；

(c24)把取样数据与步骤(C21)中所产生的每个参考电平进行比较，并输出其间的差值；

(c26)输出最小的差值作为相位误差；

(c27)根据最小差值输出最佳检测点的位置信息；

(c28)对系统时钟信号进行1/3n分频，并根据位置信息来移动经分频的时钟信号的相位，以便产生变化过的时钟信号，其中n是一个整数。

(c29)根据相位误差产生脉冲宽度调制(PWM)信号；以及

(c30)把PWM信号变换为电压，并作为控制信号输出该电压。

31．根据权利要求26的方法，其中，步骤(c)包括如下子步骤：

(c31)对系统时钟信号进行1/3n分频并输出分频的时钟信号，其中n是一个整数；

(c32)根据分频过的时钟信号输出在预定数量的最佳检测点之中的一个检测点处取样的数字数据；

(c33)按顺序从存储器中重复读出代表“+1”最佳检测点的第一参考电平、代表“0”最佳检测点的第二参考电平和代表“-1”最佳检测点的第三参考电平；

(c34)把取样数据与步骤(c33)中所产生的每个参考电平进行比较，并输出其间的差值；

(c35)输出最小的差值作为相位误差；

(c36)根据相位误差产生脉冲宽度调制(PWM)信号；以及

(c37)把PWM信号变换为电压，并作为控制信号输出该电压。

32．根据权利要求26的方法，其中，步骤(c)包括如下子步骤：

(c41)根据变化过的时钟信号输出在预定数量的最佳检测点之中的一个检测点处取样的数字数据；

(c42)按顺序从存储器中重复读出代表“+1”最佳检测点的第一参考电平、代表“0”最佳检测点的第二参考电平和代表“-1”最佳检测点的第三参考电平；

(c43)把取样数据与步骤(c42)中所产生的每个参考电平进行比较，并输出其间的差值；

(c44)输出最小的差值作为相位误差；

(c45)根据最小差值输出最佳检测点的位置信息；

(c46)对系统时钟信号进行1/3n分频，并根据位置信息来移动经分频的时钟信号的相位，以便产生变化过的时钟信号，其中n是一个整数。

(c47)根据相位误差产生脉冲宽度调制(PWM)信号；以及

(c48)把PWM信号变换为电压，并作为控制信号输出该电压。