JP2001512615A - 最尤度検出のための方法及び装置 - Google Patents

Abstract

(57)【要約】 光学読出しチャネルからデータを回復する方法及び装置は、低い位相及び振幅の余裕を許容することにより改善された記録密度を与える。方法は、第１の信号の複数のサンプルをディジタル化する段階と、第１の信号のディジタル化されたサンプルをクリッピングする段階と、クリッピングされディジタル化されたサンプルをディジタル式に微分する段階と、信号極性変化の相対的な位置を決定する段階と、少なくとも部分的に信号極性変化の相対的な位置に基づいてチャネルビットの論理値を発生する段階とを含む。光学読出しチャネルからデータを回復する装置は、信号レベルリミッタと、信号レベルリミッタに結合されるディジタル微分器と、ディジタル微分器に結合される最大／最小検出器と、ディジタル微分器に結合されるゼロ交差検出器と、ゼロ交差検出器及び最大／最小検出器に結合される更新信号発生器と、チャネルビット遷移発生器とを含む。

Description

【発明の詳細な説明】 最尤度検出のための方法及び装置発明の背景 本発明は概して光学媒体記憶システムからのデータ回復に関し、更に特定的に は閾値検出が存在しない場合のデータ回復のための方法及び装置に関する。 製造技術及びシステムアーキテクチャの進歩は、非常に強力な消費者電子機器 及びコンピュータをもたらした。これらの消費者電子機器及びコンピュータは、 膨大な量の情報が処理され記憶されることを伴うマルチメディア表現といった特 徴及び適用をサポートする。概して、情報の量は膨大であるだけでなく、ますま す増加している。 情報を提供するために、光ディスクドライブ及び媒体といった形を含む光学記 憶及び検索システムが開発されてきた。ますます増加する情報の量を提供するた め、これらの光学記憶及び検索システムは、中でも記録された情報の改善された 検出といった、システム能力を制限する要因を克服するための更なる改善を必要 とする。 記録された情報の検出は、従来は閾値を用いて行われていた。更に特定的には 、（例えば１，７ランレングス制限変調符号化を使用する）光学読出しチャネル のチャネルビットは読出し信号を所定の閾値と比較することによって検出される 。即ち、読出し信号が特定のチャネルビット位置において閾値を超過すれば、そ のチャネルビットは「１」であると考慮され、そうでなければチャネルビットは 「０」であると考慮される。閾値に対する検出は、閾値を適当に設定することに 頼っている。概して、閾値は許容可能なビット誤り率以内で記録媒体からデータ を回復するために設定される。そうするために、閾値は最適には「アイパターン 」の中央に設定され、ここでアイパターンとは読出し信号の振幅及び位相の余裕 を示す尺度 である。しかしながら、読出し信号の振幅及び位相の余裕は、例えば書込み電力 、媒体の書込み感度、書込みヘッド及び読出しヘッドの光学スポットの質、書込 みヘッド及び読出しヘッドの焦点オフセット、及び記録密度（光ディスク媒体上 では、記録密度は半径方向位置によって変化する）を含む様々なパラメータによ って影響を受ける傾向がある。これらのパラメータはシステム及び媒体によって 変動するため、アイパターンの中央は変動する傾向があり、次に最適閾値設定が 変動する傾向がある。かかる変動を受けることにより、閾値検出技術は制限され る。 従って、検出において、従来技術の閾値設定への依存を克服する方法及び装置 を提供することが望ましい。発明の概要 概説するに、より低い位相及び振幅の余裕を許容することにより光学読出しチ ャネルからデータを回復する方法及び装置が提供される。本発明を実施する方法 は、第１の信号の複数のサンプルをディジタル化する段階と、第１の信号のディ ジタル化されたサンプルをクリッピングする段階と、クリッピングされディジタ ル化されたサンプルをディジタル式に微分する段階と、第１の信号に関連する信 号極性変化の相対的な位置を決定する段階と、少なくとも部分的に信号極性変化 の相対的な位置に基づいてチャネルビットの論理値を発生する段階とを含む。 本発明の更なる実施例では、光学読出しチャネルからデータを回復する装置は 、信号レベルリミッタと、信号レベルリミッタに結合されるディジタル微分器と 、ディジタル微分器に結合される比較器と、ディジタル微分器に結合されるゼロ 交差検出器と、ゼロ交差検出器及び比較器に結合される更新信号発生器と、チャ ネルビット遷移発生器とを含む。 本発明を特徴付ける様々な新規な特徴は、本願に添付され本願の一部を形成す る請求項に記載されている。本発明の動作上の利点、 及び本発明の使用により得られる特定の目的をより良く理解するため、本発明の 望ましい実施例が図示され記載される添付の図面及び詳細な説明が参照されるべ きである。図面の簡単な説明 図１（ａ）は、クリッピング有り及び無しの場合について、基準マーク、デー タマーク及びクリップレベルを含む、読出し信号を示す図である。 図１（ｂ）は、クリッピング有り及び無しの場合について、基準マーク、デー タマーク及びクリップレベルを含む、読出し信号を示す図である。 図２は読出しチャネルに関連する様々な波形を示す図である。 図３は本発明による読出しチャネルに関連する最尤度検出器を示すブロック図 である。詳細な説明 用語 読出しチャネルは、本願で使用される場合、光学媒体の表面からの信号をユー ザにとって便利な形式に変換するために処理要素へ送出する電気的、光学的、及 び機械的要素を示すものとする。 Ｋ制約は、本願で使用される場合、論理１が信号遷移の位置を表わすバイナリ チャネルビットの任意のシーケンスにおいて、連続する論理ゼロの最大数を示す ものとする。 概観 本発明の実施例は、読出し信号を選択的にクリッピングし、どこでビット遷移 が起こるかを見つけるためにクリッピングされた読出し信号の傾きを分析するこ とによってチャネルビットの論理極性、即ち「１」又は「０」を検出する。これ は閾値に基づく検出配置を必要としない読出しチャネルを提供する。 クリッピング 本願の例示的な実施例では、ディスクは複数のトラックを含むよ うフォーマットされ、各トラックは選択された数（例えば２２５）のセグメント を含み、各セグメントは選択された数（例えば１６）のフレームを含む。各フレ ームは１つ以上のフィールドを含む。フィールドは、例えばクロック同期、トラ ック追従、トラック捕捉、アドレス指定、及びトラック計数等を含む選択された 機能を与えるために使用されるプリフォーマットされたマークを含む。 各フレームはまた記録可能なフィールドを含む。記録可能なフィールドはユー ザデータを記録するために設けられる。データは論理セクタの中で編成され、各 セクタは望ましくはフレーム境界から開始する。各セクタは選択された数（例え ば１０２４又は２０４８）のデータバイト及び他の情報を含む。かかる他の情報 は誤り補正等を含む１つ以上の機能を提供する。 図１（ａ）及び（ｂ）は、クリッピング有り及び無しの場合について、本発明 による典型的な読出し信号を示す図である。各信号は（ｉ）基準フィールド１０ １中の基準マーク１０３と、（ｉｉ）データフィールド１０２中のデータマーク １０４とを含み、データマークはユーザデータを含む。マークは点（・）によっ て示されている。読出し信号はアナログであるが、選択された周波数でサンプリ ングされた離散した値として処理（クリッピングを含む）されることが望ましい 。 図１（ａ）及び（ｂ）はまた、典型的な読出し信号が、場合によって幾つかの チャネルビットに亘る正又は負の傾きを有することを示す。読出し信号に含まれ る情報を検出するとき、傾きを１又は２のチャネルビットに制約することが望ま しい。 図１（ａ）の下半分のグラフは、その下部においてのみクリッピングされた読 出し信号を示す。読出し信号の情報がその上部に略含まれるため、またこの場合 、記録されたマークは概してアイパターンの上方シフトを生じさせるスペースよ りも寸法上大きいため、かかるクリッピングが所望とされる。 図１（ｂ）の下半分のグラフは、その下部及び上部の両方においてクリッピン グされた読出し信号を示す。信号の上部は信号の上方を略含むが、幾つかの状況 では読出し信号の上部のクリッピングが所望とされる。例えば、上部のクリッピ ングは、本例のように読出し信号がかなりの傾きを示す１つ又は２つの隣接する チャネルビットを含み、その後傾きは進行するが追加的な上方を与えないといっ た場合に所望とされる。更に特定的には、この状況は図１（ｂ）のチャネルビッ ト２２−２８に示されている。即ち（ｉ）チャネルビット２２−２３において顕 著な傾きが生じ、（ｉｉ）傾きは次第に小さくなる前にチャネル２４へ進行し、 チャネルビット２５−２８において極性を変化する。この「長いマーク」の状況 は典型的に、記録されたマークが概してスペースよりも寸法上比較的小さい場合 、特にマークのパターンが減少された反射を与える場合に（反射は概して読出し 信号の振幅に対して打消し効果を有する）生じうる。概して、上方及び下方のク リップレベルを使用することにより、マーク寸法対スペース寸法比の比較的大き な範囲に亘ってより高められた検出が行われる。 図１（ｂ）に示されるような読出し信号では、読出し信号の上部は選択された 上方クリップレベル１０５においてクリッピングされる。上方クリップレベル１ ０５は、基準マークに関連する選択された第１の組のサンプルから導出されるこ とが望ましい。上方クリップレベルは望ましくは、チャネルビットの最適な小さ な最大数、例えば１又は２のチャネルビットに亘るよう当該の傾きを制約する。 図１（ｂ）に示されるように、クリッピングされた読出し信号はチャネルビット ２２−２３の顕著な傾きを維持し、一方チャネルビット２３−２４の先行する傾 きは、信号がそこから上方クリップレベルへ続くよう、小さなステップへ縮小さ れる。 図１（ａ）及び（ｂ）に示されるような読出し信号については、読出し信号の 下部は選択された下方クリップレベル１０６において クリッピングされる。下方クリップレベル１０６は、基準マークに関連する選択 された第２の組のサンプルから導出されることが望ましい。下方クリップレベル は望ましくは、チャネルビットの最適な小さな最大数、例えば１又は２のチャネ ルビットに亘るよう傾きを制約する。 当業者によれば、上方及び下方クリッピングの夫々について、クリッピング過 程中に情報が失われないことが理解される。 基準マーク１０３は多様に与えられ得る。基準マークは、（ｉ）１つ以上のフ レーム中に配置される所定のマークの選択された数、及び（ｉｉ）各セクタに関 連するプレアンブルバイトのいずれか又は両方を含むことが望ましい。これらの 所定のマーク及びプレアンブルバイトはクリッピング関数を最適化するよう選択 されるパターンを有する。 １つの実施例では、所定のマークは、図１に示されるように、フレームの記録 可能フィールド中に配置され１２のチャネルビットに亘る２つのマークを含む。 本実施例では、所定のマークは、ユーザデータ中でインタリーブされるよう、即 ち１つの論理セクタのユーザデータが複数のフレーム中に記憶され各フレームが 所定のマークを含むよう、各フレーム中で繰り返される。 他の実施例では、（例えばユーザデータバイトは２０４８個であるのに対して ）プレアンブルバイトは１２個であり、バイト毎に２つのマーク（全部で２４の マーク）を含み、これらのマークの全てはセクタに関連する第１のフレームの記 録可能フィールド中に配置されることが望ましい。 他の実施例では、プレアンブルバイトは所定のマークに対応する。例えば、２ つの所定のマークは、プレアンブルを提供するためにセクタの第１のフレームの 中で１乃至１２回使用される。このとき、クリップレベルは１つ以上のアルゴリ ズムに基づき、冗長基準マーク情報を使用して導出されうる。即ち、プレアンブ ルが所定のマー クの１２の発生からなる場合、サンプルは各セクタの開始におけるクリップレベ ルを導出するときに１２バイトに亘って平均されえ、このようにして導出された クリップレベルはセクタの第１のフレームに続く１つ以上のフレーム中に配置さ れる所定のマークに基づく調整を受ける。 基準マークは上述のように特定的に与えられ得るが、かかるマークは本発明の 原理を逸脱することなく他の方法で与えられることが理解される。例えば、上述 においては基準マークはフレームの記録可能なフィールド中に配置されるが、プ レフォーマットされたマークとして幾つか又は全てのマークが与えられ得る。し かしながら、マークがユーザデータと共に記録可能なフィールドの中に記録され 、それによりユーザデータが書込まれるときに基準マークが有効な書込みパラメ ータを受けることが望ましい。 １つの実施例では、上方及び下方クリッピングの夫々は、基準マークに関連す る第１及び第２の組のサンプルを夫々平均することによって導出されることが望 ましい。例えば、上方及び下方クリップレベルは夫々、（ｉ）サンプル４，５， ８及び９の平均、及び（ｉｉ）図１（ａ）中にクリップレベル１０６’として示 されるサンプル３及び１０の平均から導出されうる。 これらの平均を周知のアルゴリズムによって獲得することが意図される。例え ば、下方クリップレベルは（ｉ）読出し信号を適当に高速なアナログ／ディジタ ル変換器によってディジタル化すること、（ｉｉ）レジスタの中への記憶のため にサンプル３を捕捉すること、（ｉｉｉ）サンプル１０を捕捉すること、（ｉｖ ）レジスタ中でサンプル１０をサンプル３に加算すること、及び（ｖ）加算の結 果を１ビットシフトし、それにより加算の結果の平均を獲得することによって獲 得される。 クリップレベルを与える過程は、望ましくは図３に示されるように、ＡＤＣ３ ０３及びクリップレベル発生器３０１を使用して行わ れる。図３中、下方及び上方クリップレベルのいずれか又は両方は、クリップレ ベル３０６として示される。 本発明の他の実施例では、クリップレベルは所定の量だけ、又は選択されたサ ンプルの平均の所定の微積分だけオフセットであることが望ましい。例えば、上 方クリップレベルは、サンプル４，５，８及び９の平均に選択された量を加算し たものである。これは図１（ｂ）中、上方クリップレベルが平均されたサンプル の夫々の上に配置されて示されている。他の例として、かかる他の実施例の１つ では下方クリップレベルはサンプル３及び１０の平均から所定の量（図１中クリ ップレベル１０６として図示）を減算したものである。オフセットは、上方及び 下方クリップレベルの両方に共通であることが望ましい。 オフセットを設定するとき、選択された量はクリッピング関数及びそこからの 結果を高める傾向のある因子に基づいて決定されることが望ましい。例えば、選 択された量は、フレーム及びセクタのうちの又は中の振幅変動を許すべきである 。１つの実施例では、オフセットの量は、（１／ｘ）（サンプル［５＋８］−サ ンプル［３＋１０］）、但しｘ＝４、として選択される。他のオフセットの式が 使用されうるだけでなく、上記のオフセットの式において「ｘ」が４以外であり え（例えば３以下又は５以上）、又は他のサンプルが使用されうることが理解さ れる。 クリップレベルを設定するための上述の配置にもかかわらず、本発明の原理を 逸脱することなく他の配置が実施されうる（例えば補間、多数の他の計算等）。 図１（ａ）及び（ｂ）は、クリップレベルが望ましくは読出し信号のデータマ ークのみに適用されることを図示している。 ＭＬ検出器 図３は、本発明によるＭＬ検出器３００を示す図である。その動作は図２を参 照して示される。読出し信号は、ディジタル化された 読出し信号３０２を発生するアナログ／ディジタル変換器（ＡＤＣ）３０３へ与 えられる。ディジタル化された読出し信号３０２は、並列ディジタル形式、例え ば８ビット幅バスでリミッタ３０４へ与えられる。１つ以上の選択されたクリッ プレベル３０６はリミッタ３０４へ与えられる。リミッタ３０４は、クリップレ ベル３０６と読出し信号３０２とを比較する。上方クリップレベルの場合、リミ ッタ３０４は２つの値のうちの小さい方をその出力ポート３０８へ通過させ、下 方クリップレベルの場合、リミッタ３０４は２つの値のうちの大きい方をその出 力ポート３０８へ通過させる。リミッタ３０４の出力信号は、図２及び図３中参 照番号３１１によって示されている。 リミッタ３０４の出力信号は、出力ポート３０８を通過してディジタル微分器 ３１０へ伝送される。ディジタル微分器３１０は、メモリ要素３１２及び減算器 ３１４を含む。図３に示される本発明の例示的な実施例では、メモリ要素３１２ は所与のクロックサイクルで出力ポート３０８において使用可能な全てのビット をラッチするのに充分に広い。メモリ要素３１２は１ビット深さであり、これは １クロックサイクルの遅延を導入するという目的を果たすのに充分である。 ディジタル微分器３１０は、時間に関する電圧変化の比率の尺度、ｄＶ／ｄＴ を与えるよう実施される。例示的な実施例では、この微分は、（出力ポート３０ ８から受信された）クリッピングされた読出し信号の現在の値から（メモリ要素 ３１２の中に記憶される）クリッピングされた読出し信号の先行する値を減算す ることによって行われる。 微分器３１０は、本発明の原理を逸脱することなく、他の技術を使用して微分 を行うために実施されうることが理解されよう。例えば、微分は、クリッピング された読出し信号の先行する値から現在の値を減算することによって行われうる 。他の例として、隣接しな い値の減算がなされうる。更なる他の例として、微分は１つ以上の方法（例えば ２つの減算）を使用して行われうる。 参照番号３１７として示される微分の結果、即ちｄＶ／ｄＴは、バス３１６を 通じてゼロ交差検出器３１８へ送信される。ゼロ交差検出器３１８は、ｄＶ／ｄ Ｔの極性を決定し、極性信号を発生する。極性の変化に基づいて、ゼロ交差検出 器３１８はまた、ｄＶ／ｄＴがゼロレベルを交差することを示すパルス（ｚｃパ ルス）を発生する。極性信号及びパルスは論理関数ブロック３２４へ与えられる 。パルスはまた並列ロードシフトレジスタ３３２へ与えられる。 （例えば雑音による）偽ゼロ交差検出を防ぐため、ゼロ交差検出器３１８はそ のパルスを発生するときに幾らかのヒステリシスを印加することが望ましい。そ のため、クリップレベル発生器３０１がヒステリシス信号３０９を発生し、この 信号がゼロ交差検出器３１８へ与えられることが望ましい。ヒステリシスは基準 マークから導出されることが望ましい。１つの場合、ヒステリシスは、（１／ｘ ）（サンプル［５＋８］−サンプル［６＋７］）、但しｘ＝４、である。他のヒ ステリシスの式が使用されうるだけでなく、上述のヒステリシスの式において、 「ｘ」が４以外でありえ（例えば３以下又は５以上）、又は他のサンプルが使用 されうることが理解される。 各ゼロ交差検出に応じて、レジスタ３２０はｄＶ／ｄＴの第１の値をロードさ れる。次のクロックサイクルにおいて、比較器３２２によって、ｄＶ／ｄＴの現 在の値はレジスタ３２０の中に記憶された値と比較される。（以下の記載から理 解されるように、レジスタ３２０及び比較器３２２は集合的に最小／最大検出器 と称される。） ｄＶ／ｄＴの極性を示す極性信号が正であれば、論理関数ブロック３２４は、 比較器３２２がｄＶ／ｄＴの現在の値がｄＶ／ｄＴの記憶された値よりも大きい と識別しているか否かを決定するため、 比較器３２２の出力を検査する。そうであれば、論理関数ブロック３２４は信号 ＵＰＤＡＴＥをアサートし、この信号は、ｄＶ／ｄＴの現在の値がレジスタ３２ ０の中へロードされるよう、レジスタ３２０への印加のためにノード３２６へ伝 送される。この過程は、ｄＶ／ｄＴの次のゼロ交差が検出されるまで続く。 極性信号がｄＶ／ｄＴの極性が負であることを示せば、論理関数ブロック３２ ４は、論理関数ブロック３２４は、比較器３２２がｄＶ／ｄＴの記憶された値が ｄＶ／ｄＴの現在の値よりも大きいと識別しているか否かを決定するため、比較 器３２２の出力を検査する。そうであれば、論理関数ブロック３２４は信号ＵＰ ＤＡＴＥをアサートし、この信号は、ｄＶ／ｄＴの現在の値がレジスタ３２０の 中へロードされるようレジスタ３２０へ印加される。この過程は、ｄＶ／ｄＴの 次のゼロ交差が検出されるまで続く。 図３に示される例示的な実施例では、２つのゼロ交差の間のｄＶ／ｄＴの最大 値又は最小値の位置を追従するために、フリップフロップ３２９と、直列シフト レジスタ３２８と、並列ロードシフトレジスタ３３２とが使用される。フリップ フロップ３２９及び直列シフトレジスタ３２８は、ＵＰＤＡＴＥ信号を受信する よう論理関数ブロック３２４へ結合される。従って、ＵＰＤＡＴＥ信号のアサー ト（ゼロ交差の後の最初のチャネルビットを含む）に応じてレジスタ３２０が更 新されたときは、フリップフロップ３２９の中に論理１がビットＱ₀としてロー ドされる。フリップフロップ３２９並びにシフトレジスタ３２８及び３３２の状 態は図２に示される。図中、参照番号３２９の右側の記号Ｑ₀は、Ｑ₀＝１である ことを示す。記号Ｑ₀が存在しない時点では、出力はＱ₀＝０である。同様に、「 ３２８の出力」の右側の記号Ｑ₀，．．．，Ｑ₆は、出力Ｑ₀−Ｑ₆が論理１を表わ す時点を示す。記号Ｑ_iが存在しない時点は、Ｑ_i＝０、但しｉ＝１，．．．，８ を示す。同じことは、３３２の出力Ｑ_i、但しｉ＝１，．．．，７に適用される 。Ｑ₀の中 に論理１がロードされるのと略同時に、直列シフトレジスタ３２８の全てのビッ ト（例えばＱ₁からＱ₈まで）は論理ゼロへクリアされる。このようにして、直列 シフトレジスタ３２８は動作中、ゼロ交差の間には１つの最大／最小のみが存在 しうるため、単一の論理１のみを含む。図３に示されるように、ＵＰＤＡＴＥ信 号は直列シフトレジスタをクリアするために使用されることが望ましい。ともか く、その中を単一の論理がシフトして通るような直列シフトレジスタは、ウォー キング１シフトレジスタと称されることがある。 並列ロードシフトレジスタ３３２は、ｚｃパルスを受信するようゼロ交差検出 器３１８に結合される。従って、パルス（ｚｃパルス）がゼロ交差検出器３１８ によって発生されるとき、すでに並列ロードシフトレジスタ３３２の中にある全 ての論理１はそのレジスタ中に維持されるよう、直列シフトレジスタ３２８の内 容は並列ロードシフトレジスタ３３２へ同期して転送される。例えば、図３に示 されるように、並列ロードシフトレジスタ３３２のビットＱ₄中の論理１は、並 列ロード動作によりビットＱ₅へ転送される。論理ＯＲゲート３３０は、並列ロ ードシフトレジスタ３３２のＱ_nからＱ_n+1への通路を与える。 並列ロードシフトレジスタ３３２の出力３３４のビットＱ₇は、遷移シーケン スを示す。遷移シーケンスは論理１及び論理ゼロのストリングであって、その中 で論理１はランレングス制限（ＲＬＬ）変調符号のシーケンスの遷移の位置を示 す。フリップフロップ３２９、シフトレジスタ３２８，３３２、及び論理ＯＲゲ ート３３０は共にチャネルビット遷移発生器と称される。 各シフトレジスタ３２８，３３２の長さは、使用される変調符号のｋ制約に関 連して選択されることが望ましい。例えば、１，７ＲＬＬ符号は８の１又はゼロ の最大ストリングを有し、シフトレジスタ３２８，３３２は７ビットの長さを有 するよう選択されることが望ましい。しかしながら、シフトレジスタ３２８，３ ３２はより大 きな長さを有するよう選択されうる。例えば、１，７ＲＬＬシステムにおいて８ ビットの長さを有する直列シフトレジスタ３２８を選択することにより、８ビッ トは、ｋ制約の違反を示し、従って誤りに対してフラグ（図３中「読出し誤り」 信号として示される）を付す論理１状態について監視されうる。このような、誤 りに対するフラグ付けは、例えばＥＣＣデコーダによって使用されうる。通常動 作では、８ビット直列シフトレジスタ３２８は、８番目のビットの状態が論理１ になる前に新しい更新によってクリアされる。結び 本発明は、例えば光学ディスク、光学テープ、及び光磁気系を含む光学媒体か らデータを回復する方法及び装置を提供する。 本発明の有利な実施例は、検出閾値（「スライスレベル」とも称される）を使 用することなくチャネルビット遷移の位置が見出されることである。 本発明の更なる有利な実施例は、正しくデータを回復するために必要とされる 位相及び振幅の余裕が少ないため、光学媒体上により多くの情報が記憶されうる ことである。 当業者によれば添付の請求項に記載される本発明の原理及び範囲を逸脱するこ となく、本発明の原理を説明するために記載され図示された部分及び段階の細部 、材料、及び配置について様々な他の変更がなされうることが理解されよう。

Claims (1)

1. 【特許請求の範囲】 １． 第１の信号の複数のサンプルをディジタル化する段階と、 第１の信号のディジタル化されたサンプルをクリッピングする段階と、 クリッピングされディジタル化されたサンプルをディジタル式に微分する段階 と、 第１の信号に関連する信号極性変化の相対的な位置を決定する段階と、 少なくとも部分的に信号極性変化の相対的な位置に基づいてチャネルビットの 論理値を発生する段階とを含む、光学読出しチャネルからデータを回復する方法 。 ２． 上記第１の信号はアナログユーザデータ読出し信号である、請求項１記載 の方法。 ３． 上記クリッピング段階は、上方クリップレベル又は下方クリップレベルの うちの少なくとも１つを使用することを含む、請求項１記載の方法。 ４． クリップレベルを発生する段階を更に含む、請求項３記載の方法。 ５． 上記クリップレベルを発生する段階は、 アナログ基準信号を受信する段階と、 アナログ基準信号の少なくとも２つのサンプルをディジタル化する段階と、 クリップレベルをアナログ基準信号の少なくとも２つのサンプルの平均に略等 しい値に設定する段階とを含む、請求項４記載の方法。 ６． 上記クリップレベルを発生する段階は、 アナログ基準信号を受信する段階と、 アナログ基準信号の少なくとも２つのサンプルをディジタル化する段階と、 クリップレベルをアナログ基準信号の少なくとも２つのサンプルの平均から選 択された量を減算したものに設定する段階とを含む、請求項４記載の方法。 ７． 上記選択された量を基準マークから導出する段階を含む、請求項６記載の 方法。 ８． 上記選択された量を基準マークから導出する段階は、式（１／ｘ）（サン プル［５＋８］−サンプル［３＋１０］）、但しｘ＝４、を使用する段階を含む 、請求項７記載の方法。 ９． ｘは４以外である、請求項８記載の方法。 １０． アナログ基準信号を選択された基準マークに基づいて発生する段階を更 に含み、該基準マークは、（ｉ）光学媒体の１つ以上のフレーム中に配置される 所定のマークの選択された数、及び（ｉｉ）上記第１の信号に対応する光学媒体 の１つ以上のセクタに関連するプレアンブルバイトのうちの少なくとも１つであ る、請求項４記載の方法。 １１． 所定のマーク及びプレアンブルバイトのうちの少なくとも１つは、クリ ッピング関数を最適化するよう選択されるパターンを有する、請求項１０記載の 方法。 １２． 上記所定のマークは１つ以上の選択されたフレームの中で 繰り返される、請求項１０記載の方法。 １３． 上記プレアンブルバイトは上記所定のマークに対応する、請求項１０記 載の方法。 １４． 上記ディジタル式に微分する段階は、第２のディジタル値から第１のデ ィジタル値を減算する段階を含む、請求項１記載の方法。 １５． 上記ディジタル式に微分する段階は、 第１のクリッピングされディジタル化されたサンプルを選択された量だけ遅延 する段階と、 第２のクリッピングされディジタル化された信号から第１のクリッピングされ ディジタル化されたサンプルを減算する段階を含む、請求項１記載の方法。 １６． 上記信号極性変化の相対位置を決定する段階は、 ２つの連続するディジタル差の符号を比較し、上記２つの連続するディジタル 差の符号が異なる場合にゼロ交差を示す信号を発生する段階を含む、請求項１記 載の方法。 １７． 上記信号極性変化の相対位置を決定する段階は、 ゼロ交差の間の最大及び最小のクリッピングされディジタル化されたサンプル を検出する段階と、 １つの論理ビットが上記検出された最大又は最小に対応する論理ビットのシー ケンスを供給する段階を更に含む、請求項１６記載の方法。 １８． 上記信号極性変化の相対位置を決定する段階は、 複数のゼロ交差に応じて複数の上記供給された論理ビットのシーケンスを論理 的に組み合わせる段階を更に含む、請求項１７記載の方法。 １９． アナログ基準信号を受信する段階と、 アナログ基準信号の少なくとも２つのサンプルをディジタル化する段階と、 夫々が上記少なくとも２つのサンプルの平均を表わす上方クリップレベル又は 下方クリップレベルのうち少なくとも１つを発生する段階と、 アナログユーザデータ読出し信号を受信する段階と、 アナログユーザデータ読出し信号の複数のサンプルをディジタル化する段階と 、 上記ユーザデータ読出し信号のディジタル化されたサンプルの夫々をクリップ するためにクリップレベルを使用する段階と、 第１のクリッピングされディジタル化されたサンプルはシーケンス中で第２の クリッピングされディジタル化されたサンプルよりも早く獲得されるとすると、 第２のクリッピングされディジタル化されたサンプルから第１のクリッピングさ れディジタル化されたサンプルを減算する段階と、 第２のクリッピングされディジタル化されたサンプルはシーケンス中で第３の クリッピングされディジタル化されたサンプルよりも早く獲得されるとすると、 第３のクリッピングされディジタル化されたサンプルから第２のクリッピングさ れディジタル化されたサンプルを減算する段階と、 上記第２のクリッピングされディジタル化されたサンプルを減算する段階を連 続するクリッピングされディジタル化されたサンプルについて繰り返す段階と、 信号極性変化の相対的な位置を決定するために上記減算段階の減 算結果からの符号を比較する段階と、 少なくとも部分的に信号極性変化の相対的な位置に基づいてチャネルビットの 論理値を発生する段階とを含む、光学読出しチャネルからデータを回復する方法 。 ２０． 信号レベルリミッタと、 信号レベルリミッタに結合されるディジタル微分器と、 ディジタル微分器に結合される最大／最小検出器と、 ディジタル微分器に結合されるゼロ交差検出器と、 ゼロ交差検出器及び最大／最小検出器に結合される更新信号発生器と、 更新信号発生器及びゼロ交差検出器に結合されるチャネルビット遷移発生器と を含む回路。 ２１． 上記信号レベルリミッタはクリップレベル発生器及びデータ源に結合さ れ、該データ源は信号レベルリミッタへディジタル化された読出し信号を供給す る、請求項２０記載の回路。 ２２． 上記信号レベルリミッタは、 上記クリップレベル発生器及び上記データ源に結合される比較器と、 上記クリップレベルが上方レベルであるか下方レベルに応ずる通過関数に従っ て、上記クリップレベルの値又は上記ディジタル化された読出し信号の値のいず れかを出力端子へ通過させるために比較器に結合される論理とを含む、請求項２ １記載の回路。 ２３． 上記ディジタル微分器は減算器に結合される遅延素子を含む、請求項２ ０記載の回路。 ２４． 上記チャネルビット遷移発生器は、リセット可能なウォーキング１シフ トレジスタを含む、請求項２０記載の回路。 ２５． 上記チャネルビット遷移発生器は、上記リセット可能なウォーキング１ シフトレジスタに結合されるフリップフロップを更に含む、請求項２４記載の回 路。 ２６． 上記チャネルビット遷移発生器は、並列ロードシフトレジスタを更に含 む、請求項２４記載の回路。 ２７． 上記並列ロードシフトレジスタと上記リセット可能ウォーキング１シフ トレジスタとの間のカップリングを更に含み、該カップリングは、選択された論 理ビットが並列ロードシフトレジスタの中に存在し続けるようにしつつ、上記ウ ォーキング１シフトレジスタの中に存在するデータが上記並列ロードシフトレジ スタの中へロード可能であるようにする、請求項２６記載の回路。 ２８． クリップレベル発生器を更に含み、該クリップレベル発生器は基準マー クに関連する読出し信号の部分を受信し、それに応じてクリップレベルを発生す る、請求項２０記載の回路。 ２９． 偽ゼロ交差検出をアドレス指定するためにゼロ交差検出器に結合される ヒステリシス信号発生器を更に含む、請求項２０記載の回路。 ３０． 上記ヒステリシス信号発生器は、読出し信号の基準マークの選択された サンプルからヒステリシス信号を導出する、請求項２９記載の回路。 ３１． アナログ／ディジタル変換器（ＡＤＣ）と、 ＡＤＣに結合されるクリップレベル発生器と、 クリップレベル発生器の出力端子に結合される第１の入力端子及びＡＤＣに結 合される第２の入力端子を有するリミッタと、 第１の比較器に結合される第１のメモリ素子を含むディジタル微分器と、 ゼロ交差検出器と、 第２の比較器に結合される第２のメモリ素子を含むディジタル微分器に結合さ れる最小／最大検出器と、 最小／最大検出器に結合される論理関数ブロックと、 論理関数ブロックに結合される直列シフトレジスタと、 直列シフトレジスタ及びゼロ交差検出器に結合される並列ロード直列シフトレ ジスタとを含む、光学読出しチャネル。