KR100495715B1

KR100495715B1 - 샘플링된진폭판독채널및고장허용방법

Info

Publication number: KR100495715B1
Application number: KR1019970703591A
Authority: KR
Inventors: 크리스터퍼 피 주크
Original assignee: 씨러스 로직 인코포레이티드
Priority date: 1995-09-26
Filing date: 1996-09-26
Publication date: 2005-10-12
Also published as: JP2009043408A; DE69617630D1; US5793548A; EP0793843B1; JP4793945B2; EP0793843A1; JPH10510089A; JP2011216182A; WO1997012363A2; JP2007080514A; HK1002885A1; DE69617630T2; KR980700653A; WO1997012363A3

Abstract

샘플링된 진폭 판독 채널이 자기 매체 위쪽에 배치된 판독 헤드로부터 아날로그 판독 신호의 펄스들을 샘플링함으로써 발생된 이산 시간 샘플 값들의 시퀀스로부터 디지털 데이터를 검출함으로써 자기 매체로부터 데이터를 판독한다. 디지털 데이터는 프리앰블 필드와 그 뒤의 싱크 마크와 그 뒤의 데이터 필드를 포함한다. 판독 채널에서의 타이밍 회복(28)은 프리앰블 필드의 위상 및 주파수를 동기화하고, 싱크 검출기(A120)는 검출된 데이터 필드를 디코딩하기 위한 RLL 디코더(36, A122)의 동작을 계획하기 위해 싱크 마크를 검출한다. 초기 오검출의 확률을 감소시키기 위해, 싱크 마크는 프리앰블 필드와 연결된 싱크 마크의 시프트된 버전들과 최소 상관 관계를 갖도록 선택된다. 고장 허용(fault tolerance)를 더욱 증가시키기 위해, 싱크 마크 검출기는 프리앰블 필드의 끝에 대한 상대적인 타이밍 회복에 의해 인에이블된다. 타이밍 회복 상태 기계는 프리앰블 필드를 획득하기 위해 사용되는 예상 샘플 값들을 발생하고, 상태 기계의 현재 상태는 프리앰블이 소정의 클록 간격에 관하여 종료할 때를 나타낸다. 결과적으로, 적절한 싱크 마크에 대한 탐색은 소정의 클록 간격으로 시프트하는 동안의 최소 상관 관계를 찾기 위해서만 필요하고, 그에 따라 싱크 마크의 고장 허용 특성을 증가시킨다. 일 실시예에서, 데이터의 부호 및 크기는 모두 고장 허용을 더욱 증가시키기 위해 상관 관계에 사용된다.

Description

샘플링된 진폭 판독 채널 및 고장 허용 방법

본 발명은 디지털 컴퓨터들을 위한 자기 저장 시스템들의 제어에 관한 것으로, 특히, 고장 허용(fault tolerant)의 싱크 마크 검출기를 일체화한 샘플링된 진폭 판독 채널에 관한 것이다.

관련 특허의 교차 참조

본 출원은 현재 함께 계류중인 다른 미합중국 특허 출원들, 즉, 발명의 명칭이 "샘플 추정 방정식, 결함 스캐닝, 채널 품질, 디지털 서보 복조, 타이밍 회복을 위한 PID 필터, 및 DC 오프셋 제어를 포함하는 샘플링된 진폭 판독 채널(Sampled Amplitude Read Channel Comprising Sample Estimation Equalization, Defect Scanning, Channel Quality, Digital Servo Demodulation, PID Filter for Timing Recovery, and DC Offset Control)"인 미국 특허 출원 번호 제 08/341,251 호, 및 발명의 명칭이 "동기 부분 응답 기록을 위한 개선된 타이밍 회복(Improved Timing Recovery For Synchronous Partial Response Recording)"인 제 08/313,491 호와 관련된다. 본 출원은 또한 여러 미국 특허들, 즉, 발명의 명칭이 "동기 파형 샘플링을 위한 타이밍 회복 회로(Timing Recovery Circuit for Synchronous Waveform Sampling)"인 미국 특허 제 5,359,631 호와, 발명의 명칭이 "복잡성 감소 비터비형 시퀀스 검출기들을 위한 방법 및 장치(Method and Apparatus for Reduced -Complexity Viterbi-Type Sequence Detectors)"인 제 5,291,499 호와, 발명의 명칭이 "동기 파형 샘플링을 위한 이득 제어 회로(Gain Control Circuit for Synchronous Waveform Sampling)"인 제 5,297,184 호와, 발명의 명칭이 "디지털 펄스 검출기(Digital Pulse Detector)"인 제 5,329,554 호와, 발명의 명칭이 "동기 판독 채널(Synchronous Read Channel)"인 제 5,424,881 호와 관련된다. 상기 특허 출원들 및 특허들은 모두 동일인에게 양도되었고, 모두 본 명세서에 참조로 포함된다.

컴퓨터들을 위한 자기 디스크 저장 시스템들에서, 디지털 데이터는 대응하는 자속 전이들(magnetic flux transitions)의 시퀀스가 동심 트랙들에서 자기 매체의 표면 상에 기록되도록 판독/기록 헤드 코일의 전류를 조절하는 역할을 한다. 이 기록된 데이터를 판독하기 위해, 판독/기록 헤드는 자기 매체 위를 통과하고, 자기 전이들을 극성이 교호하는 아날로그 신호의 펄스들로 변환한다. 이어서, 이러한 펄스들은 디지털 데이터를 재생하기 위해 판독 채널 회로에 의해 검출되고 디코딩된다.

펄스들을 검출하여 디지털 시퀀스로 디코딩하는 것은 종래의 아날로그 판독 채널의 단순한 피크 검출기에 의해 또는 최근의 설계에서와 같이, 샘플링된 진폭 판독 채널의 이산 시간 시퀀스 검출기에 의해 수행될 수 있다. 이산 시간 시퀀스 검출기들은 이들이 심볼간 간섭(ISI)을 보상하고, 그에 따라 잡음에 보다 덜 영향을 받기 때문에, 단순한 아날로그 펄스 검출기들에 비해 바람직하다. 결과적으로, 이산 시간 시퀀스 검출기들은 저장 시스템의 용량 및 신뢰도를 증가시킨다.

이산 시간 펄스 검출(DPD), 비터비 검출에 따른 부분 응답(PR), 최대 가능성 시퀀스 검출(MLSD, maximum likelihood sequence detection), 결정-피드백 균등화(DFE), 개선된 결정-피드백 균등화(EDFE), 결정-피드백을 갖는 고정-지연 트리-탐색(FDTS/DF)을 포함하는 여러 가지 이산 시간 시퀀스 검출 방법들이 공지되어 있다.

종래의 피크 검출 방법들에서, 임계 교차 또는 유도 정보에 응답하는 아날로그 회로는 판독 헤드에 의해 발생된 연속하는 시간 아날로그 신호의 피크들을 검출한다. 아날로그 판독 신호는 비트 셀 주기들로 "세그먼트화(segmented)"되어, 이 세그먼트 시간 동안 해석된다. 비트 셀 주기 동안 피크의 존재는 "1" 비트로서 검출되는 반면, 피크의 부재는 "0" 비트로서 검출된다. 검출 시 가장 보편적인 에러들은 비트 셀들이 아날로그 펄스 데이터와 정확하게 정렬되지 않은 경우에 발생한다. 이어서, 타이밍 회복은 검출 에러들을 최소화하기 위해 보통 비트 셀들의 중심에서 피크들이 발생하도록 비트 셀 주기들을 조정한다. 타이밍 정보는 피크들이 검출될 때만 유도되기 때문에, 입력 데이터 스트림은 연속하는 "0" 비트들의 수를 제한하기 위해 통상적으로 실행 길이 제한(RLL, run length limited)된다.

데이터 밀도를 증가시키기 위한 노력으로 펄스들이 동심 데이터 트랙들 상에 함께 조밀하게 채워지기 때문에, 심볼간 간섭으로 인해 검출 에러들 또한 발생할 수 있고, 조밀한 간격의 오버래핑 펄스들에 의해 판독 신호의 왜곡이 야기된다. 이러한 간섭은 피크가 그 비트 셀의 외부로 시프트하거나 또는 그 진폭이 감소하도록 할 수 있어, 검출 에러를 발생시킬 수 있다. ISI 효과는, 데이터 밀도를 감소시킴으로써 또는 최소수 "0" 비트들이 "1" 비트들 사이에 발생하는 것을 보장하는 인코딩 방법을 사용함으로써 감소된다. 예를 들면, a(d,k) 실행 길이 제한(RLL) 코드는 "1" 비트들 사이의 "0" 비트들의 최소수를 d로, 연속하는 "0" 비트들의 최대수를 k로 제약한다. 전형적인 RLL 코드는 (1,7) 제약을 만족하기 위해 8 비트 데이터 워드들을 12 비트 코드워드(codeword)들로 인코딩하는 (1,7)2/3 레이트 코드이다.

비터비 검출에 따른 부분 응답(PR)과 같은 샘플링된 진폭 검출은 심볼간 간섭을 보상함으로써 증가된 데이터 밀도를 허용한다. 종래의 피크 검출 시스템들과는 달리, 샘플링된 진폭 기록은 이산 시각들에서 펄스 데이터의 실제 값을 해석함으로써 디지털 데이터를 검출한다. 아날로그 펄스들은 보드 레이트(baud rate)(코드 비트 레이트(code bit rate))로 샘플링되고, 디지털 데이터는 이 이산 시간 샘플 값들로부터 검출된다. 비터비 검출기와 같은 이산 시간 시퀀스 검출기는 데이터에 대해 가장 적당한 시퀀스를 결정하기 위해 문맥에서 이산 시간 샘플 값들을 해석한다. 이러한 방식으로, ISI의 효과는 검출 처리 동안 고려될 수 있으며, 그에 따라 검출 에러의 확률을 감소시킨다. 이는 효과적인 신호 대 잡음 비를 증가시키고, 주어진 (d, k) 제약에 대해, 종래의 아날로그 피크 검출 판독 채널들에 비해 현저하게 큰 데이터 밀도를 허용한다.

디지털 통신 채널들에 샘플링된 진폭 기술들을 적용시키는 방법은 공지되어 있다. 문헌[Y. Kaba] 및 S. Pasupathy의 "부분적 응답 시그널링(Partial Response Signaling)", IEEE Trans. Commun. Tech., Vol. COM-23, 921-934페이지, 1975년 9월; Edward A. Lee 및 David G. Messerschmitt의 "디지털 통신(Digital Communication)", Kluwer Academic Publishers, Boston, 1990; 및 G.D.Forney, Jr. 의 "비터비 알고리즘(The Viterbi Algorithm)", Proc. IEEE, Vol.61, 268-278페이지, 1973년 3월] 참조.

자기 기록 시스템들에 샘플링된 진폭 기술들을 적용시키는 것도 역시 공지되어 있다. 문헌[Roy D. Cideciyan, Francois Dolivo, Walter Hirt, 및 Wolfgang Schott의 "디지털 자기 기록을 위한 PRML 시스템(A PRML System for Digital Magnetic Recording)", IEEE Journal on Selected Areas in Communications, Vol.10 No. 1, 1992년 1월, 38-56페이지; Wood 등의 "자기 기록 채널 상의 클래스 IV 부분 응답의 비터비 검출(Viterbi Detection of Class IV Partial Response on a Magnetic Recording Channel)", IEEE Trans. Commun. Vol. Com-34, No. 5, 454-461페이지, 1986년 5월; Coker 등의 "강성 디스크 드라이브에서 PRML의 실행 (Implementation of PRML in a Rigid Disk Drive)", IEEE Trans. on Magnetics, Vol. 27, No. 6, 1991년 11월; Carley 등의 "FDTS/DF 시퀀스 검출이 이어지는 적응적 연속 시간 등화(Adaptive Continous-Time Equalization Followed By FDTS/DF Sequence Detection)", Digest of The Magnetic Recording Conference, 1994년 8월 15-17일, C3페이지; Moon 등의 "결정 피드백에 따른 고정 지연 트리 탐색을 위한 강제적인-복잡성 이퀄라이저 디자인(Constrained-Complexity Equalizer Design for Fixed Delay Tree Search with Decision Feedback)", IEEE Trans. on Magnetics, Vol. 30, No. 5, 1994년 9월; Abbott 등의 "자기 저장 채널의 적응적 결정 피드백 균등화를 위한 타이밍 회복(Timing Recovery For Adaptive Decision Feedback Equalization of The Magnetic Storage Channel)", Globecom'90 IEEE Global Telecommnunications Conference 1990년, San Diego, CA, 1990년, 11월, 1794-1799 페이지; Abbott 등의 "균등화 및 오프트랙 간섭에 따른 디지털 자기 기록의 성능(Performance of Digital Magnetic Recording with Equalization and Offtrack Interference)", IEEE Transactions on Magnetics, Vol. 27, No. 1, 1991년 1월; Cioffi 등의 "자기-디스크 저장 채널에서의 적응적 등화(Adaptive Equalization in Magnetic-Disk Storage Channels)", IEEE Conmmunication Magazine, 1990년 2월; 및 Roger Wood의 "강화된 결정 피드백 균등화(Enhanced Decision Feedback Equalization)", Intermag'90] 참조.

자기 디스크 상에 저장된 데이터의 포맷은, 도 2A 및 도 2B에 도시된 바와 같이, 피크 검출 및 샘플링된 진폭 판독 채널들 모두에 대해 유사하다. 데이터는 각각 많은 사용자 데이터 섹터들(15) 및 삽입된 서보 데이터 섹터들(17)을 포함하는 일련의 동심 트랙들(13)에 저장된다. 도 2A에 도시된 바와 같이, 삽입된 서보 데이터 섹터들(17)은 디스크의 반경을 가로질러 동일한 데이터 레이트로 기록된다. 그러나, 사용자 데이터 섹터들(15)에 대해, 디스크는 다수의 영역들(예를 들어, 외부 영역(11) 및 내부 영역(27))로 분할되고, 데이터 레이트는 보다 일정한 선형 비트 밀도를 달성하기 위해 외부 영역들에서 증가된다. 이러한 "구획된" 기록 기술은 보다 많은 데이터가 외부 직경 트랙들에 저장될 수 있도록 함으로써, 디스크의 전체 용량을 증가시킨다.

도 2B는 프리앰블(68, 5), 싱크 마크(70, 7) 및 데이터 필드(72, 3)를 포함하는 사용자 데이터 섹터(15) 및 서보 데이터 섹터(17)의 포맷들 도시한다. 판독 채널은 판독 신호의 진폭을 조절하기 우해 (그리고 샘플링된 진폭 판독 채널들에서 타이밍 회복을 동기화시키기 위해) 프리앰블(68, 5)을 처리하여, 이 채널이 데이터 필드(72, 3)를 정확히 판독할 수 있도록 한다. 싱크 마크(70, 7)는 데이터 필드(72, 3)의 시작 표시를 제거하고, 판독 채널이 싱크 마크(70, 7)를 검출할 때, 검출된 데이터의 처리를 시작하도록 디스크 제어기(도시하지 않음)에 신호한다.

싱크 마크(70, 7)는 정확한 시간에 검출되어야 하며, 판독 채널은 데이터 필드(72, 3)와 동기할 수 없다. 시스템에서의 잡음으로 인한 에러들은 판독 채널이 싱크 마크(70, 7)를 너무 일찍 검출하게 하거나 또는 검출에 실패하도록 야기할 수 있다. 즉, 검출된 판독 신호의 에러들은, 프리앰블의 끝이 싱크 마크의 시작과 연결될 때, 판독 채널이 싱크 마크를 허위로 검출하도록 야기할 수 있다. 이것이 발생할 때, 디스크 제어기 내의 에러 검출 회로는 싱크 마크가 허위로 검출되었음을 인식하고, 재시도(re-try)를 개시할 것이다. 저장 시스템은 디스크가 회전을 완료할 때까지 대기하고, 이는 전체적인 액세스 시간을 증가시키고, 다시 싱크 마크를 정확히 검출하도록 시도할 수 있다.

판독 채널의 싱크 검출기는 판독 신호로부터 검출된 비트 시퀀스와 타겟 싱크 마크를 상관시킴으로써 싱크 마크(70, 7)를 검출한다. 초기 오검출(early misdetection) 확률을 최소화시키기 위해, 싱크 마크(70, 7)는 프리앰블(68, 5)과 연결된(concatenated) 싱크 마크(70, 7)와 최소 상관 관계를 갖도록 선택된다. 이는 싱크 마크가 잡음으로 인한 에러들에 의해 변조될 때, 에러 검출 확률을 최대로 하여 선택된다. 이것은 프리앰블에 첨부된 타겟 싱크 마크의 시프트된 값들과 타겟 싱크 마크를 상관시킴으로써 적절한 싱크 마크를 탐색하는 컴퓨터 탐색 프로그램에 의해 이루어진다. 탐색 프로그램은 또한 프리앰블에 첨부된 싱크 마크의 변조된 버전들과 타겟 싱크 마크를 상관시킨다. 프리앰블과의 최소 상관 관계를 갖도록 싱크 마크를 선택함으로써 싱크 마크 검출기의 고장 허용을 증가시킨다.

종래 기술의 싱크 마크 검출기들은 싱크 마크(70, 7) 검출을 보조하기 위해 프리앰블(68, 5)을 사용하지 않는다. 대신에, 종래의 싱크 마크 검출기들은 판독 신호로부터 검출된 각각의 새로운 비트와의 상관 관계를 실행한다. 예를 들면, Fisher의 미국 특허 제5,384,671호는 프리앰블과 최소 상관 관계를 갖도록 싱크 마크를 선택하지만, 검출 처리에서 프리앰블로부터의 정보를 사용하지 않는 싱크 마크 검출 기술을 개시하고 있다. 또한, 선행 기술의 싱크 마크 검출기들은 상관 감도(correlation sensitivity)를 개선하기 위해 샘플링된 데이터의 신호를 사용하지 않는다.

필요한 것은 싱크 마크 검출기의 고장 허용을 더욱 증가시키기 위해 샘플링된 데이터의 프리앰블 및 부호(sign)로부터의 정보를 사용하는 싱크 마크 검출 기술이다.

도 1은 종래의 샘플링 진폭 기록 채널의 블록도.

도 2A는 각각의 트랙이 복수의 사용자 데이터 및 삽입된 서보 데이터 섹터들을 포함하는 경우 데이터 레이트들이 변화할 때 영역들에 기록된 복수의 동심 트랙들을 갖는 자기 디스크의 예시적인 데이터 포맷을 도시하는 도면.

도 2B는 사용자 데이터 섹터 및 삽입된 서보 데이터 섹터의 예시적인 포맷을 도시하는 도면.

도 A3은 자동 이득 제어, DC 오프셋 제어, 타이밍 회복, 사용자 및 서보 데이터 각각을 처리하기 위한 제 1 및 제 2 합성기(synthesizer), 비동기 서보 어드레스 마크 검출기, 및 사용자 데이터 및 서보 데이터 싱크 마크들을 검출하기 위한 싱크 마크 검출기를 포함하는 본 발명의 샘플링된 진폭 판독 채널의 블록도.

도 C3은 샘플링 주파수를 발생하기 위한 VFO를 포함하는 샘플링된 진폭 판독 채널 타이밍 회복 회로의 블록도.

도 C4는 데이터/서보 싱크 검출기 및 특히 타이밍 회복 제어 신호에 대한 동작을 보다 상세히 도시하는 도면.

도 C5A는 대응하는 실질적 샘플 값 및 추정 샘플 값들을 갖는 획득 판독 신호를 도시하는 도면.

도 C5B는 타이밍 회복 회로에 사용된 예상 샘플 값 발생기 및 위상 에러 검출기에 대한 바람직한 실시예의 상세도.

도 C6은 판독 신호의 짝수 및 홀수 인터리브들을 병렬로 처리하는 데이터/서보 싱크 검출기에 대한 대안의 실시예의 도면.

도 C7은 PR4 데이터 인코더에 대해 부호화된 NRZI를 갖는 EPR4 또는 EEPR4 시퀀스 검출기를 도시하는 도면.

도 C8은 검출된 싱크 마크의 PR4 표시를 타겟 싱크 마크와 비교하는 싱크 마크 검출기의 구현을 도시하는 도면.

도 C9는 기록된 프리앰블에 응답하여 인에이블 신호 및 부호 제어 신호를 발생하기 위한 프리앰블 합성기를 갖는 싱크 마크 검출기의 또 다른 구현을 도시하는 도면.

도 C10은 도 C9의 프리앰블 합성기의 구현을 도시하는 도면.

[실시예]

종래의 샘플링된 진폭 판독 채널

도 1은 종래의 샘플링된 진폭 판독 채널의 세부 블록도이다. 기록 동작 동안, 데이터 발생기(4)로부터의 사용자 데이터(2) 또는 프리앰블 데이터(예를 들면, 2T 프리앰블 데이터)가 매체 상에 기록된다. RLL 인코더(6)는 RLL 제약에 따라 사용자 데이터(2)를 이진 시퀀스 b(n)(8)로 인코딩한다. PR4 판독 채널들에 대해, 프리코더(precoder)(10)는 프리코딩된 시퀀스(∼b(n))(12)를 형성하는 기록 채널(18) 및 균등화 필터들을 전달 함수(transfer function)를 보상하기 위해 이진 시퀀스(b(n))(8)를 프리코딩한다. 프리코딩된 시퀀스(∼b(n))(12)는 14∼b(N)=0을 a(N)=-1로, ∼b(N)=1을 a(N)=+1로 번역함으로써 기호들 a(n)(또는 NRZ 데이터)로 변환된다. 기호들 a(n)(16)에 응답하여 기록 회로(9)는 매체 상에 이진 시퀀스를 기록하기 위해 보드 레이트 1/T로 기록하는 헤드 코일의 전류를 조절한다. 주파수 합성기(52)는 기록 회로(9)에 보드 레이트 기록 클록(baud rate write clock)(54)을 제공한다. 기록된 데이터는 각각의 자기 전이가 "1" 비트를 나타내고, 각각의 비전이(non-transition)가 "0" 비트를 나타내는 NRZI 데이터로서 언급된다.

매체로부터 기록된 이진 시퀀스를 판독할 때, 타이밍 회복(28)은 먼저 판독 채널로의 입력과 마찬가지로 멀티플렉서(60)를 통해 기록 플록(54)을 선택함으로써 기록 주파수에 동기(locked)된다. 일단 기록 주파수로 동기되면, 멀티플렉서(60)는 획득 프리앰블을 획득하기 위해 판독 채널로의 입력으로서 판독 헤드로부터 신호(19)를 선택한다. 가변 이득 증폭기(22)는 아날로그 판독 신호(58)의 진폭을 조정하고, 아날로그 필터(20)는 바람직한 응답으로의 초기 균등화를 제공한다. 샘플링 장치(24)는 아날로그 필터(20)로부터 아날로그 판독 신호(62)를 샘플링하고, 이산 시간 필터(26)는 바람직한 응답으로의 샘플 값들(25)의 추가 균등화를 제공한다. 부분 응답 기록에서, 예를 들면, 바람직한 응답은 종종 표 1로부터 선택된다. 균등화된 샘플 값들(32)에 응답하는 DC 오프셋 회로(1)가 아날로그 판독 신호(62)로부터 DC 오프셋(29)을 계산 및 감산한다.

균등화된 샘플 값들(32)은 판독 신호(58)의 진폭 및 샘플링 장치(24)의 주파수와 위상을 조정하기 위해 결정 유도 이득 제어(50) 및 타이밍 회복(28)에 각각 적용된다. 타이밍 회복은 균등화된 샘플들(32)을 보드 레이트에 동기화시키기 위해 라인(23) 위의 샘플링 장치(24)의 주파수를 조정한다. 주파수 합성기(52)는 온도, 전압 및 처리 변화량들에 대해 타이밍 회복 주파수를 중심에 두기 위해 라인(64) 위의 타이밍 회복 회로(28)에 대략적인(coarse) 중심 주파수 설정을 제공한다. 이득 제어(50)는 라인(21) 상의 가변 이득 증폭기(22)의 이득을 조정한다. 균등화된 샘플들(Y(n))(32)은 추정된 이진 시퀀스(^b(n))(33)를 검출하기 위해 최대 가능성(ML) 비터비 시퀀스 검출기와 같은 이산 시간 시퀀스 검출기(34)에 전송된다. 이산 시간 시퀀스 검출기는 선택된 균등화(PR4, EPR4, EEPR4 등)에 따라 작동하고, PR4 균등화에 대해, 바람직한 실시예는 짝수 및 홀수 인터리브들 각각을 처리하기 위한 2개의 슬라이딩 임계값 검출기들이다.

RLL 디코더(36)는 추정된 이진 시퀀스(^b(n))(33)를 추정된 사용자 데이터(37)로 디코딩한다. 데이터 싱크 마크 검출기(66)는 RLL 디코더(36)의 동작을 계획하고, 사용자 데이터(72)의 시작을 신호하기 위해 데이터 섹터(15)에서 싱크 마크(70)(도 2B에 도시됨)를 검출한다. 에러들이 없을 때, 추정된 이진 시퀀스(^b(n))(33)는 기록된 이진 시퀀스(b(n))(8)와 동일하고, 디코딩된 사용자 데이터(37)는 기록된 사용자 데이터(2)와 동일하다.

개선된 샘플링된 진폭 판독 채널

도 A3은 사용자 데이터 주파수 합성기(A100) 및 서보 데이터 주파수 합성기(A102)를 포함하는 본 발명의 개선된 샘플링된 진폭 판독 채널의 블록도이다. 사용자 데이터를 판독할 때, 제어 라인(U/S)은 멀티플렉서(A104)를 통해 기준 주파수에 대한 동기로서 사용자 데이터 합성기(A100)의 출력(A114)을 선택한다. 제어 라인(U/S)은 또한 타이밍 회복 제어 신호(64)로서 멀티플렉서(A112)를 통해 사용자 데이터 합성기(A100)의 대략적인 중심 주파수 설정(A110)을 선택한다. 판독 채널이 서보 웨지를 판독하기 위해 서보 데이터 모드로 전환될 때, 제어 라인(U/S)은 멀티플렉서(A104)를 통해 기준 주파수에 대한 동기로서 서보 데이터 합성기(A102)의 출력(A106)을 선택한다. 제어 라인(U/S)은 또한 타이밍 회복 제어 신호(64)로서 멀티플렉서(A112)를 통해 서보 데이터 합성기(A102)로부터 조잡한 중심 주파수 설정(A108)을 선택한다.

판독 채널은 서보 어드레스 마크가 검출되었을 때를 나타내는 제어 신호(A118)를 발생하기 위한 비동기 서보 어드레스 마크 검출기(A126)를 더 포함한다. 서보 어드레스 마크 검출기(A126)는 서보 데이터 밀도들에 대한 트랙간 헤드 위치 및 사용자의 광범위한 범위 의해 유발된 예측할 수 없는 진폭 변동들을 보상하기 위해 라인(A118) 위의 이득 제어 회로의 동작을 전환한다.

시퀀스 검출기(34)로부터 검출된 이진 시퀀스(33)에 응답하여, 데이터/서보 싱크 마크 검출기(A120)는 사용자 데이터 및 서보 데이터 싱크 마크들 모두를 검출하고, 사용자 데이터 RLL 디코더(36) 및 서보 데이터 RLL 디코더(A122) 각각의 프레임 동작을 계획하기 위해 프레이밍 신호들(A121, A119)을 발생한다. 싱크 검출기(A120)는 또한 싱크 마크 검출 처리를 보조하기 위해 타이밍 회복 회로(28)로부터의 제어 신호(A124)에 응답한다.

판독 채널은 서보 시스템에서 보이스 코일 모터에 대한 구동 전류 또는 온도 센서의 출력과 같은 디스크 드라이브 내에서 발생된 다른 아날로그 신호들을 샘플링하기 위한 보조 아날로그 입력들을 포함한다. 멀티플렉서(A101)는 샘플링 장치(24)에 대한 입력으로서, 아날로그 수신 필터(20)로부터의 아날로그 판독 신호(62) 또는 복수개의 보조 입력 신호들(A103) 중의 하나를 선택한다. 보조 입력이 샘플링을 위해 선택될 때, 샘플링 장치(24)의 출력(25)은 서보 제어기와 같은 마이크로제어기에 의한 후속 처리를 위해 레지스터들에 저장된다.

데이터/서보 싱크 마크 검출기

프리앰블(68, 5)(도 2B에 도시됨)을 획득한 후, 도 A3의 데이터/서보 싱크 마크 검출기(A120)는 사용자 또는 서보 데이터 필드들의 시작 마크를 없애는 (demark) 싱크 마크(70, 7)를 검색한다. 싱크 마크(70,7)가 검출되었을 때, 데이터/서보 싱크 검출기(A120)는 사용자 또는 서보 데이터 필드들을 프레임화하기 위해 RLL 데이터 디코더(36) 또는 RLL 서보 디코더(A122)의 동작을 인에이블한다.

데이터/서보 싱크 마크 검출기(A120)는 타겟 싱크 마크를 이산 시간 시퀀스 검출기로부터의 추정 비트 시퀀스(b(n))(33)와 상관시킴으로써 싱크 마크(70, 7)를 검출한다. 초기 오검출의 확률을 최소화하기 위해, 싱크 마크(70, 7)는 프리앰블(68, 5)과 연결된 싱크 마크(70, 7)와 최소 상관 관계를 갖도록 선택된다. 싱크 마크가 잡음으로 인한 에러들에 의해 변조될 때 정확한 최대 검출 확률이 선택된다. 이는 타겟 싱크 마크를 프리앰블에 첨부된 타겟 싱크 마크의 시프트된 값들과 상관시킴으로써 적절한 싱크 마크를 검색하는 컴퓨터 탈색 프로그램에 의해 수행된다. 탐색 프로그램은 또한 타겟 싱크 마크를 프리앰블에 첨부된 싱크 마크의 변조된 버전(corrupted version)과 상관시킨다.

본 발명의 제 1 실시예에서, 상관 처리의 동작은 도 C4를 참조하여 이해된다. 추정된 비트 시퀀스(b(n))(33)는 시프트 레지스터들(C100)로 시프트되고, 타겟 싱크 마크(서보 또는 데이터)는 레지스터(C102)에 로딩된다. 레지스터들(C100, C102)은 다양한 싱크 마크 길이들을 수용하도록 프로그램 가능하다. 레지스터들(C100, C102)의 대응하는 비트들은 (도시되지 않은 XNOR 게이트를 사용하여) 상관되며, 가산기(C104)에 의해 합산된다. 임계값 비교기(C118)는 가산기(C104)의 출력을 소정의 프로그램 가능한 임계값과 비교하고, 임계값 상관 신호(C106)를 출력한다. 임계값 상관 신호(C106)는 타이밍 회복 제어 신호(A124)에 응답하여 발생된 제어 신호(C194)에 의해 AND 게이트(C108)를 통해 인에이블된다. AND 게이트(C108)의 출력(C114)은 U/S 제어 신호의 상태에 따라 디멀티플렉서(C116)를 통해 RLL 디코더 프레이밍 신호들(A121, A119)에 인가된다. 임계값 상관 신호(C106)를 인에이블하기 위한 제어 신호(C194)는 도 C3에 제공된 개요를 타이밍 회복 회로(28)의 동작과 관련하여 이해된다.

도 C3에서, 가변 주파수 발진기(VFO)(B164)의 출력(23)은 디지털 판독 채널들에서 전형적으로 아날로그-디지털 변환기(A/D)인 샘플링 장치(24)의 샘플링 클록을 제어한다. 주파수 에러 검출기(B157) 및 위상 에러 검출기(B155)는 VFO(B164)의 주파수를 제어하고, 루프 필터(B160)는 폐루프 특성들에 대한 제어를 제공한다. 멀티플렉서(B159)는, 획득 동안, 균등화되지 않은 샘플 값들(25)을 선택하고, 트래킹 동안, 균등화된 샘플 값들(32)을 선택할 수 있다. 라인(B149) 위에 수신된 샘플 값들로부터, 주파수 에러 검출기(B157)는 주파수 에러를 발생하고, 위상 에러 검출기(B155)는 위상 에러를 발생한다. 위상 에러는 또한, 획득 동안, 예상 샘플 발생기(B151)로부터의 예상 샘플 값들(X(n))로부터 계산되고, 트래킹 동안, 표 B2에 따른 슬라이서(slicer)와 같이 샘플 값 추정기(B141)로부터의 추정 샘플 값들(∼X(n))로 부터 계산된다.

도 2B를 참조하면, 획득 프리앰블(68, 5)을 획득하기 전에, 위상 동기 루프는 먼저 현재 트랙이 위치하는 영역에 따라 소정의 통상적인 샘플링 주파수에 동기된다. 이러한 방식으로, 위상 동기 루프는 획득 모드로 전환될 때 소망의 획득 주파수에 대해 폐쇄된다. 상술된 바와 같이, 획득 프리앰블(68, 5)은 사용자 또는 서보 데이터 필드들(72, 3)을 샘플링하기 전에 소망의 샘플링 위상 및 주파수로 PLL을 동기하기 위해 획득 모드 동안 처리된다. 일단 획득 프리앰블로 동기되는 경우, 위상 동기 루프는 트래킹 모드로 전환되고, 싱크 마크(70, 7)를 검출한 후, 사용자 또는 서보 데이터(72, 3)를 트래킹하기 시작한다.

디스크에 획득 프리앰블을 기록하기 위해, 프리코더(10)의 입력에 접속된 데이터 발생기(4)는 (1,1,0,0,1,1,0,0,1,1,0,0,…) 형태의 프리코더(10)의 출력에서 2T 트레이닝 프리앰블 시퀀스(2T training preamble sequence)를 발생하기 위해 일련의 "1" 비트들을 출력한다. 이러한 2T 프리앰블은 PR4 판독 채널의 진폭을 최소화하고, 획득 동안, 다음 샘플 시퀀스를 발생하기 위해 "사이드 샘플링(side salmpling)"된다.

(+A,+A,-A,-A,+A,+A,-A,-A,+A,+A,-A,-A,…)

도 C5A는 신호 샘플들(C122)에 관한 예상 샘플들(C120) 및 대응하는 위상 에러(T)에 대해 "사이드 샘플링"된 2T 프리앰블을 도시한다. 도 C5B는 위상 에러 검출기(B155) 및 도 C3의 예상 샘플 값 발생기(B151)의 구현을 도시한다. 초기 샘플링 타이밍 위상을 조정하기 위해, 위상 에러 검출기(B155)는 판독 신호 샘플 값들과 예상 샘플 값들간의 평균 자승 에러를 최소화하는 타이밍 구배(timing gradient)를 계산한다. 타이밍 구배값( yt)(C124)은 다음과 같이 계산된다.

y(n)=Y(n-1) · X(n)-Y(n) · X(n-1)t(n)

여기서, Y(n)는 판독 신호 샘플 값들(B149)이고, X(n)는 예상 샘플 값들(C126)이다.

도 C5B를 다시 참조하면, 2비트 카운터(C128)의 출력들(C137, C138)은 예상"사이드 샘플링"된 프리앰블 시퀀스에 대응한다.

00 → +A,-A

01 → -A,-A

10 → -A,+A

11 → +A,+A

예상 샘플 값은 위상 에러 검출기(B155)의 증배기들(C130a, C130b)이 +1, -1, 0으로 곱해지도록 │A│=1로 스케일링된다. 따라서, 예상 샘플 값들(X(n))(C126)은 3진 값들을 나타내기 위해 2 비트 폭(wide)이다.

(00=0, 01=1, 11=-1)

카운터(C128)의 출력들(C137, C138)에 응답하여. 멀티플렉서(C132)는 현재 카운터 상태에 대응하는 예상 샘플 값들(X(n))(C126)을 선택한다.

카운터(C128)는 2개의 연속하는 샘플 값들(Y(n))(C149)에 응답하는 논리(C136)에 의해 초기 시작 상태로 로딩된 C134이다. 카운터 출력 비트들(CO C138, C1 C137)은 다음과 같이 초기화되며,

C1 = sgn(Y(n-1)), 및

CO = sgn(Y(n)) XOR sgn(Y(n-1))

여기서, sgn(X)는 x가 양인 경우 0이고, 음인 경우 1이다.

표 C2는 2개의 연속하는 샘플 값들에 대응하는 카운터(C128)에 로딩된 "사이드 샘플링"된 시작 상태 값들을 나타낸다.

카운터(C128)가 초기 시작 상태로 로딩된 후, 각각의 샘플 플록(23)에서 ST 프리앰블에서의 예상 샘플들에 따라 상태들을 통해 나열된다. 4가지 가능한 시퀀스들은 다음과 같다.

(+A,-A,-A,+A,+A,-A,…)

(-A,-A,+A,+A,-A,-A,…)

(-A,+A,+A,-A,-A,+A,…)

(+A,+A,-A,-A,+A,+A,…)

예상 샘플 값들을 발생하기 위해 카운터를 사용함으로써, 종래 기술과 관련된 "장애(hang up)" 문제를 피하고, 또한, 카운터(C128)의 상태가 싱크 마크(70, 7)의 선택 및 검출에 유리하게 사용될 수 있다.

2T 획득 프리앰블(68, 5)이 항상 2개의 양의 샘플들 ++ 또는 2개의 음의 샘플들 --(예를 들어, 도 C5A에서 샘플들(C120))로 끝나는 경우, A/D 변환기(24)의 출력(25)은 도 C5B의 카운터(C128)가 카운터(C128)의 출력 01(즉, 카운트는 1) 또는 11(즉, 카운트는 3)에 대응하는 상태(-A, -A) 또는 (+A, +A)에 있을 때만 최종 프리앰블 샘플일 수 있다. 따라서, A/D 변환기(24)의 출력(25)은 카운터(C128)의 출력이 10(즉, 카운트는 2) 또는 00(즉, 카운트는 0)일 때만 싱크 마크의 제 1 샘플일 수 있다. 이산 시간 균등화 필터(26) 및 도 A3의 이산 시간 시퀀스 검출기(34)가 d개의 지연 비트들을 포함한다고 가정하면, 시퀀스 검출기(34)의 출력(33)은 카운터(C128)의 출력이 (2+d) MOD 4 또는 (0+d) MOD 4일 때만 싱크 마크의 제 1비트일 수 있다. 마지막으로, 싱크 마크 레지스터(C100)가 k 비트 길이라고 가정하면, 싱크 마크는 카운터(C128)의 출력이 (2+d+k) MOD 4 또는 (0+d+k) MOD 4일 때만 레지스터(C100)에 완전히 로딩될 것이다. 따라서, 데이터/서보 싱크 마크 검출기(A120)는 2개의 카운트들 동안만, 즉, 샘플 주기를 하나씩 걸러서만 인에이블된다. 카운터 디코드 논리(C190)는 카운터(C128)의 출력(C137, C138)이 2개의 카운트들인(2+d+k) MOD 4 또는 (0+d+k) MOD 4 중 어느 하나와 같은 경우에만 AND 게이트(C108)를 통해 데이터/서보 싱크 마크 검출기(A120)의 출력을 인에이블한다.

획득 프리앰블(68, 5)이 항상 (2개의 양의 샘플들 또는 2개의 음의 샘플들과 같은) 소망의 위상 상태로 끝나는 것을 보장하기 위해, 프리코더(10)의 상태는 디스크에 프리앰블(68, 5)을 기록할 때 적절한 값으로 초기화된다. PR4 판독 채널에 대해, 예를 들면, 1/1+D² 프리코더(10)에서 지연 레지스터들은 0으로 초기화되고. 짝수 개의 1 비트들이, 프리앰블이 2개의 양의 샘플들 또는 2개의 음의 샘플들로 끝나는 것을 보장하기 위해 데이터 발생기(4)에 의해 출력된다.

하나의 샘플 주기를 걸러 데이터/서보 싱크 마크 검출기(A120)를 인에이블함으로써 컴퓨터가 최적의 고장 허용 싱크 마크를 탐색하는 것을 보조한다. 탐색 프로그램은 모든 시프트에서보다는 시프트를 하나씩 걸러서 프리앰블과 연결된 싱크마크의 시프트된 버전과 싱크 마크 사이의 최소 상관 관계를 탐색할 수 있다. 이는 보다 큰 정도의 고장 허용을 갖는 싱크 마크를 발견할 확률을 증가시킨다.

본 발명의 싱크 마크 검출 기술은 하나의 샘플 주기를 거르기보다는 4개의 샘플 주기를 걸러 싱크 마크를 탐색하도록 쉽게 확장될 수 있다. 이것은 프리앰블이 항상 동일한 2개의 샘플 값들(즉, 프리앰블은 4가지 가능한 상태들 중의 하나로 카운터(c128)에 의해 끝남)로 끝나는 것을 요한다. 또한, 이 기술은 다른 프리앰블 포맷들(예를 들어, 3T, 4T, 6T 등) 및 다른 유형의 PR 판독 채널들(예를 들어, EPR4, EEPR4)과 함께 사용하도록 쉽게 확장될 수 있다.

도, C6에 도시된 본 발명의 다른 실시예에서, 데이터/서보 싱크 마크 검출기(A120)는 검출된 시퀀스(33)의 2 비트를 동시에 처리한다. 타겟 싱크 마크(C102)는 짝수 및 홀수 인터리브로 분리되어, 짝수 레지스터(C150) 및 홀수 레지스터(C152)에 각각 저장된다. 제어 논리(C140)는, 카운터 디코드 논리(C190)로부터 인에이블 신호(C194)에 응답하여, 검출된 시퀀스(33)의 짝수 및 홀수 인터리브들(C142, C144)을 각각의 시프트 레지스터들(C146, C148)에 로딩한다. 제어 논리(C140)는, 도 C5B의 카운터(C128)가 2개의 인에이블 상태들((2+d) MOD 4 또는 (0+d) MOD 4)) 중 하나가 될 때까지, 검출된 시퀀스(33)를 갖는 시프트 레지스터들(C146, C148)의 로딩을 지연시킨다.

본 발명의 다른 실시예에서, 데이터/서보 싱크 마크 검출기(A120)는 추정 샘플 값들을 타겟 싱크 마크에 대응하는 예상 샘플 값들과 상관시킨다. 이러한 개시 내용의 목적 상, 데이터/서보 싱크 마크 검출기(A120)는 일반적으로 이산 시간 샘플 값들에 응답하여 채널 값들을 발생시키고 이 채널 값들을 타겟 싱크 마크의 타겟 값들과 상관시킴으로써 특정화된다.

검출된 싱크 마크 및 타겟 싱크 마크의 추정 샘플 값 및 예상 샘플 값은 부분 응답 클래스-IV(PR4) 신호들로 표현된다. 도 A3의 이산 시간 시퀀스 검출기(34)는 검출된 이진 시퀀스(즉, 2비트 폭 시퀀스)의 부호 및 크기를 출력한다. 이어서, 부호화된 이진 출력 시퀀스가 추정 샘플 값들의 PR4 신호로 인코딩된다. 이산 시간 시퀀스 검출기(34)가 PR4 검출기인 경우, 부호화된 이진 출력 시퀀스는 이미 (-1, 0, +1)로 정규화된 추정된 샘플들을 갖는 PR4 포맷이다. 이산 시간 시퀀스 검출기(34)가 EPR4 또는 EEPR4 검출기인 경우, 검출기의 출력(NRZI 포맷)은 도 C7에 도시된 바와 같이 (1+D) 필터를 통해 부호 및 크기 비트들을 통과시킴으로써 PR4 신호로 변환된다. 일단 PR4로 표시되는 경우, 싱크 마크 검출기는 검출된 PR4 싱크 마크와 타겟 PR4 싱크 마크간의 자승 에러를 계산한다. 자승 에러가 소정의 프로그램 가능한 임계값(Th) 미만일 때, 싱크 마크가 검출되었다.

수학적으로, 자승 에러 신호는 다음 식에 따라 연산된다:

여기서, S_k는 추정 샘플 값들의 부호 및 크기이고,

t_k는 타겟 샘플 각들의 부호 및 크기이다.

기록 신호의 극성은 판독 신호의 극성과 반대일 수도 있기 때문에, 계산된 에러 신호는 다음과 같다:

여기서, COR은 도 C5B의 타이밍 회복 제어 신호(C138)에 의해 결정되는 바와 같이 판독 신호의 극성에 의존하는 +²S_k· t_k또는 -²S_k · t_k 중 어느 하나이다.

항 ²t_k ²는 타겟 싱크 마크에서의 것들의 수와 동일하며 상수이다. 따라서, 싱크 마크에 대한 테스트는 다음과 같다.

여기서, Th'는 프로그램 가능한 임계값 = Th - ²t_k ²이다.

항 ²S_k ²는 추정된 샘플들에서의 것들의 수와 동일하고, 싱크 마크 검출기에 입력된 것들의 수를 카운트함으로써 계산될 수 있다. -Th'로 카운터를 초기화하고, 싱크 마크 검출기에 입력된 각각의 것에 대해 카운터를 증가시키고, 검출기로부터 출력된 각각의 것으로 카운터를 감소시킴으로써, 카운터의 내용 CNT는 다음과 같다.

싱크 마크에 대한 시험은 다음과 같다.

식(1) 및 (2)를 수행하기 위한 회로가 도 C8에 도시되어 있다. 9비트 타겟 싱크 마크 010010001은 설명의 목적으로 선택되지만, 다른 싱크 마크 길이들 및 값들을 동일하게 적용할 수 있다. 도 C8의 회로는 프리앰블이 항상 0+00+000-의 타겟 싱크 마크에 대해 PR4 샘플 값들을 발생시키는 2개의 음의 샘플들로 끝나는 것으로 가정한다. 프리앰블이 2개의 양의 샘플들로 끝나는 경우, 타겟 싱크 마크에 대한 PR4 값들은 0-00-000+이고, 상관 관계는 이하 기술되는 바와 같이 부정(negated)된다.

도 C8을 참조하면, 이산 시간 시퀀스 검출기(34)로부터의 PR4 부호 및 크기 비트들이 도 C6의 그것과 유사한 제어 논리(C140)에 입력된다. 카운터 디코드 논리(C190)로부터의 제어 신호(C194)에 응답하여, 제어 논리(C140)는 도 C5B의 카운터(C128)가 상술된 바와 같이 인에이블 상태들 중의 하나가 될 때까지 PR4 데이터를 갖는 시프트 레지스터들의 로딩을 지연시킨다.

식(2)의 COR 함수를 실행하기 위해, 가산기(C16O)는 비-제로(non-zero) 타겟 PR4 값들에 대응하는 추정된 PR4 값들을 가산한다. 최종 타겟 PR4 값은 프리앰블이 2개의 음의 샘플들로 끝날 때 "-1"이기 때문에, AND 게이트(C162)는 추정된 PR4 값들의 최종 비트를 부정한다. 공생 회로(C164)는 COR 신호에 2를 곱하고, 디코딩된 타이밍 회복 제어 신호(C192)에 응답하여, 멀티플랙서(C166)는 프리앰블이 각각 -- 또는 ++로 끝나는지의 여부에 의존하여 수정되지 않은 또는 부정된 2· COR 신호(즉, -1로 곱해짐(C188)) 중에서 선택한다. 즉, 카운터 디코드 논리(C190)로부터의 제어 신호(C192)는, 타이밍 회복 카운터(C128)의 출력이 2개의 양의 샘플들로 끝나는 프리앰블에 대응하는 (0+d+k) MOD 4와 동일할 때, 상관 신호(C186)를 부정할 것이다(즉, 타겟 PR4 샘플 값들은 0-00-000+이다).

식(1)의 CNT 임계값을 발생하기 위한 회로(C168)는 다음과 같이 작동한다. 먼저, 저장 레지스터(C170)는 멀티플렉서(C174)를 통해 소정의 프로그램 가능한 임계값(-Th')(C172)으로 로딩되고, 싱크 마크 검출기 시프트 레지스터들은 클리어된다. 이어서, 각각의 클록 사이클에 대해, 카운터 논리(C176)는 싱크 마크 검출기로 유입되는 비-제로 값들의 수를 카운트하고, 싱크 마크 검출기로부터 나오는 비-제로 값들의 수를 감산한다. (값{0, ± 1, ± 2}을 취할 수 있는) 카운터 논리(C176)의 출력이 가산기(C178)에 입력되고, 저장 레지스터(C170)의 내용에 가산되고, 멀티플렉서(C174)를 통해 저장 레지스터(C170)에 저장된다.

식(2)의 실행을 완료하기 위해, 식(1)의 CNT 값(C180)을 포함하는 저장 레지스터(C170)는 비교기(C184)를 사용하여 멀티플렉서(C166)의 출력에서 2· COR 값(C182)과 비교된다. 비교기(C184)의 출력은 싱크 마크 검출기의 출력(C114)이다.

도 C9는 타이밍 회복 예상 샘플 발생기(B151)와 독립적으로(즉, 카운터(C128)와 독립적으로), 검출된 싱크 마크 및 타겟 싱크 마크의 PR4 표시를 상관시키는 싱크 마크 검출기의 다른 실시예를 도시한다. 이 실시예에서, 프리앰블 합성기(C196)는 기록된 프리앰블에 응답하여 입력 제어 신호(C194) 및 부호 제어 신호(C192)를 발생한다. 프리앰블 합성기(C196)는 기록된 프리앰블 시퀀스에 동기된 후, 샘플링된 입력 시퀀스와는 개별적으로 2T 프리앰블을 발생한다. 프리앰블 합성기(C196)의 동작은 도 C10을 참조하면 이해하기 쉬울 것이다.

도 C10에서, 카운터(C208)는 클리어되고, 제 1 시프트 레지스터(C202)는 2T 프리앰블의 PR4 부호 비트 시퀀스에 대응하는 시퀀스(1,1,0,0,1,1,…,0,0)에 따라 초기화된다. 시퀀스 검출기(34)로부터의 PR4 부호 비트(C200)는 제 2 시프트 레지스터(C204)에 입력되고, 가산기(C206) 및 도시되지 않은 XNOR 게이트들을 사용하여 제 1 시프트 레지스터(C202)와 상관된다. 가산기(C206)의 출력은 비교기(C210)를 사용하여 소정의 임계값과 비교된다. 상관 관계가 소정의 임계값을 초과할 경우, 프리앰블 합성기는 기록된 프리앰블에 동기된다. 카운터(C208)는 카운터 디코드 논리(C190)를 통해 싱크 마크 검출기 입력 인에이블 신호(C194) 및 부호 제어 신호(C192)를 발생하기 위해 각각의 샘플 주기에서 인에이블되고 클록된다. 카운터 디코드 논리(C190)의 동작은 균등화 필터(26) 및 시퀀스 검출기(34)와 연관된 지연을 보상하는 것을 필요로 하지 않는다는 점을 제외하고는 상술된 바와 같다. 즉, 입력 인에이블 신호(C194)는 카운터(C208)의 출력이 00 또는 01일 때 활성화되고, 부호 제어 신호(C192)는 카운터(C208)의 출력이 (0+k) MOD 4일 때 활성화된다. 카운터(C208)의 C0 출력은 또한 프리앰블 합성기(C196)가 기록된 2T 프리앰블을 계속하여 트래킹하도록 제 1 시프트 레지스터(C202)로 시프트된다. 이러한 방식으로, 프리앰블 합성기는 채널 중의 잡음에 의해 야기되는 검출된 2T 프리앰블에서 에러들을 필터링한다.

데이터/서보 싱크 마크 검출기(A120)의 동작은 다음 식에 의해 수학적으로 기재될 수 있다.

Y(k) = ([t₀, t₁, … , t_N-1]· [S_k, S_k+1, … , S_k+N+1]^t · l)>Th

여기서, Y(k)는 데이터/서보 싱크 마크 검출기(A120)의 출력(C114)이고,

k는 샘플 값 지수이고,

[t₀, t₁, …, t_N-1]는 타겟 싱크 마크의 타겟 값들이고,

[S_k, S_k+1, …, S_k+N+1]은 채널 값들이고,

N은 타겟 싱크 마크의 길이이고,

l은 k 모듈로 Q(k modulo Q)가 집합 S의 요소일 때 1과 같고, 집합 S의 요소 가 아닐 때 0과 같은 샘플 주기 인에이블 신호(여기서, Q는 1이 아닌 소정의 정수)이고,

Th는 소정의 임계값이다.

데이터/서보 싱크 마크 검출기(A120)의 출력이 샘플 값을 하나씩 걸러 인에이블되는, 상기 실시예들에 기재된 2T 획득 프리앰블(68, 5)에 대해, Q=2이고 집합S={0}이다.

본 발명의 정신 및 범위를 벗어나지 않은 형태의 많은 변화가 이루어질 수 있으며, 본 명세서에 기재된 특정 실시예로만 제한되지는 않는다. 본 발명의 범위는 특허 청구의 범위로부터 적절히 해석된다.

[표 1]

[표 B2]

[표 C2]

각각의 섹터가 프리앰블, 싱크 마크 및 데이터 필드를 포함하는 다수의 사용자 데이터 섹터들 및 삽입된 서보 데이터 섹터들을 포함하는 일련의 동심 트랙들에서 자기 디스크 상에 디지털 데이터를 저장하기 위한 저장 장치에서, 샘플링된 진폭 판독 채널은 싱크 마크 검출 처리를 개선하기 위해 프리앰블로부터의 정보를 사용하는 고장 허용 싱크 마크 검출기를 사용한다. 상태 기계(state machine)는 프리 앰블 필드를 획득하기 위해 타이밍 회복 회로에 의해 사용된 예상 샘플 값들을 발생한다. 프리앰블은 프리앰블의 끝에 도달할 때 상태 기계가 소정의 상태에 있을 것임을 보장하는 방식으로 디스크에 기록된다. 이러한 방식으로, 싱크 마크 검출기는 단지 상태 기계가 소정의 상태에 있을 때 타겟 싱크 마크와 검출된 비트 시퀀스의 상관을 실행할 필요가 있다.

비트 시퀀스가 각각의 새로운 샘플 주기에 따라 판독 신호로부터 검출되기 때문에, 이는 시프트 레지스터로 시프트된다. 싱크 마크 검출기는 검출된 비트 시퀀스를 타겟 싱크 마크와 상관시키고, 싱크 마크가 발견되었을 때 싱크 마크 검출 신호를 출력한다. 싱크 마크 검출기의 출력은 상태 기계의 현재 상태에 따라, 즉, 소정의 샘플 주기 간격으로 인에이블된다. 일실시예에서, 프리앰블의 끝은 상태 기계가 4개의 상태들 중 2개의 상태에 있을 때에만 발생할 수 있다. 그러므로, 싱크 검출기는 샘플 주기를 하나씩 걸러 인에이블된다. 또 다른 실시예에서, 싱크 마크 검출기는 검출된 비트 시퀀스의 짝수 및 홀수 인터리브들(interleaves)을 병렬로 처리하고, 상태 기계의 현재 상태는 그 출력을 인에이블하기보다는 오히려 싱크 마크 검출기를 초기화한다.

이 두 실시예들에서, 싱크 마크 검출기의 출력은 단지 소정의 샘플 주기 간격 동안에만 비트 시퀀스와 타겟 싱크 마크의 상관을 나타낸다. 이는 컴퓨터 탐색 프로그램으로 하여금 소정의 간격으로 프리앰블과의 최소 상관 관계(minimum correlation)를 갖는 싱크 마크를 탐색하도록 함으로써 싱크 마크 검출기의 고장 허용 및 싱크 마크 자체의 고장 허용의 특성들을 증가시킨다.

본 발명은 검출된 싱크 마크의 부분 응답 표시와 타겟 싱크 마크 사이의 평균 자승 에러(mean squared error)를 최소화함으로써 부가적인 고장 허용을 달성한다. 이것은 부분 응답 신호가 부호 및 크기(sign and magnitude) 정보 모두를 제공하기 때문에 상관 감도를 증가시킨다. 판독 채널의 이산 시간 시퀀스 검출기는 검출된 디지털 데이터의 PR4 표시에 대응하는 추정 샘플 값들의 부호 및 크기를 출력한다. PR4 시퀀스 검출기들을 사용하는 판독 채널들에 대해, PR4 싱크 마크 데이터는 검출된 이진 시퀀스에 부호 비트를 첨부시키고, PR4 값들을 (-2, 0, +2)로부터 (-1, 0, +1)로 정규화(normalizing)함으로써 생성된다. EPR4 및 EEPR4 시퀀스 검출기들에 대해, PR4 싱크 마크 데이터는 검출된 이진 시퀀스(NRZI 데이터)에 부호 비트를 첨부시킨 후, 부호화된(signed) NRZI 데이터를 PR4 표현으로 인코딩함으로써 발생된다.

Claims

자기 매체(magnetic medium) 위쪽에 배치된 자기 판독 헤드(magnetic read head)로부터 아날로그 판독 신호의 펄스들을 샘플링함으로써 발생되는 이산 시간 샘플 값들의 시퀀스로부터 디지털 데이터를 검출함으로써 상기 자기 매체로부터 데이터를 판독하기 위한 샘플링된 진폭 판독 채널에 있어서:

(a) 이산 시간 샘플 값들의 상기 시퀀스를 발생시키기 위한 샘플링 장치;

(b) 상기 이산 시간 샘플 값들에 응답하여, 상기 검출된 디지털 데이터에 대응하는 추정된 샘플 값들의 크기 및 부호를 출력하기 위한 이산 시간 시퀀스 검출기; 및

(c) 상기 추정된 샘플 값들의 크기 및 부호를 타겟 싱크 마크(target sync mark)의 타겟 샘플 값들의 크기 및 부호와 비교함으로써, 기록된 싱크 마크를 검출하기 위한 싱크 마크 검출기를 포함하는, 샘플링된 진폭 판독 채널.
제 1 항에 있어서,

(a) 고장 허용 싱크 마크 검출기(fault tolerant sync mark detector)는, 소정의 샘플 주기 간격 인에이블 신호(I)에 따라, 상기 추정된 샘플 값들을 상기 타겟 샘플 값들과 비교하고,

(b) I는 k 모듈로 Q(k modulo Q)가 집합(S)의 요소일 경우 1이고, 집합(S)의 요소가 아닐 경우 0이고,

(c) k는 샘플 값 지수이고, Q는 1이 아닌 소정의 정수인, 샘플링된 진폭 판독 채널.
제 2 항에 있어서,

상기 소정의 샘플 주기 간격 인에이블 신호(1)는 샘플 주기를 하나씩 걸러서 1인, 샘플링된 진폭 판독 채널.
제 2 항에 있어서,

Q=2이고, 상기 집합(S)={0}인, 샘플링된 진폭 판독 채널.
제 2 항에 있어서,

상기 비교는 상관이고, 상기 싱크 마크 검출기의 출력(Y(k))은,

Y(k) = ([t₀, t₁, … , t_N-1]· [S_k, S_k+1, … , S_k+N-1]^t · I)>Th이고,

여기서, [t₀,t₁, …, t_N-1]은 상기 타겟 싱크 마크의 타겟 값들이고,

[S_k, S_k+1, …, S_k+N-1]은 상기 채널 값들이고,

N은 상기 타겟 싱크 마크의 길이이고,

Th는 소정의 임계값인, 샘플링된 진폭 판독 채널.
제 5 항에 있어서,

t_i가 S_k+i와 같으면 t_i· S_k+i=1이고, t_i가 S_k+i와 같지 않으면 t_i· S_k+i=0인, 샘플링된 진폭 판독 채널.
제 1 항에 있어서,

상기 타겟 싱크 마크의 길이는 프로그램 가능한, 샘플링된 진폭 판독 채널.
제 1 항에 있어서,

(a) 상기 싱크 마크 검출기는 에러 신호를 임계값과 비교하고,

(b) 상기 에러 신호는 ²(S_k-t_k)² 에 비례하여 계산되고,

S_k는 상기 추정 샘플 값들의 부호 및 크기이고,

t_k는 상기 타겟 샘플 값들의 부호 및 크기인, 샘플링된 진폭 판독 채널.
제 8 항에 있어서,

상기 임계값은 프로그램 가능한, 샘플링된 진폭 판독 채널.
제 8 항에 있어서,

상기 자기 매체 상에 기록된 획득 프리앰블에 동기된(locked) 제어 신호 위상을 합성하기 위한 획득 프리앰블 합성기(acquisition preamble synthesizer)를 더 포함하고, 상기 에러 신호는 상기 제어 신호를 이용하여 계산되는, 샘플링된 진폭 판독 채널.
제 10 항에 있어서,

상기 제어 신호는 상기 타겟 샘플 값들의 부호를 결정하는, 샘플링된 진폭 판독 채널.
제 10 항에 있어서,

상기 획득 프리앰블 합성기는 상태 기계(state machine)를 포함하고, 상기 상태 기계의 현재 상태는 상기 제어 신호를 발생하는, 샘플링된 진폭 판독 채널.
제 12 항에 있어서,

상기 상태 기계는 카운터인, 샘플링된 진폭 판독 채널.
제 8 항에 있어서,

상기 자기 매체 상에 기록된 획득 프리앰블을 획득하기 위해 예상 샘플 값 발생기를 갖는 타이밍 회복 회로를 더 포함하고, 상기 에러 신호는 상기 예상 샘플값 발생기로부터의 제어 신호를 이용하여 계산되는, 샘플링된 진폭 판독 채널.
제 1 항에 있어서,

상기 싱크 마크 검출기는 상기 추정된 샘플 값들의 짝수 및 홀수 인터리브(interleave)를 병렬로 처리하는, 샘플링된 진폭 판독 채널.
제 1 항에 있어서,

상기 이산 시간 시퀀스 검출기는 PR4, EPR4 및 EEPR4로 이루어진 그룹으로부터 선택된 부분 응답 검출기(partial response detector)인, 샘플링된 진폭 판독 채널.
제 1 항에 있어서,

상기 이산 시간 시퀀스 검출기는 상기 이산 시간 샘플 값들의 짝수 및 홀수 인터리브를 각각 병렬로 처리하기 위한 제 1 및 제 2 슬라이딩 임계값 검출기(sliding threshold detector)를 포함하는, 샘플링된 진폭 판독 채널.
제 1 항에 있어서,

상기 이산 시간 시퀀스 검출기는 부호화된(signed) NRZI 데이터를 발생하고, 부분 응답 스펙트럼에 따라 상기 부호화된 NRZI 데이터를 상기 추정된 샘플 값들로 인코딩하는, 샘플링된 진폭 판독 채널.
제 18 항에 있어서,

상기 이산 시간 시퀀스 검출기는 EPR4 및 EEPR4로 이루어진 그룹으로부터 선택되고, 상기 부분 응답 스펙트럼은 PR4인, 샘플링된 진폭 판독 채널.
자기 매체 위쪽에 배치된 자기 판독 헤드로부터 아날로그 판독 신호의 펄스들을 샘플링함으로써 발생되는 이산 시간 샘플 값들의 시퀀스로부터 디지털 데이터를 검출함으로써 상기 자기 매체로부터 상기 디지털 데이터를 판독하는 샘플링된 진폭 판독 채널을 사용하여 상기 자기 매체 상에 기록된 싱크 마크를 검출하기 위한 고장 허용 방법에 있어서:

(a) 이산 시간 샘플 값들의 상기 시퀀스를 발생하기 위해 상기 아날로그 판독 신호를 샘플링하는 단계;

(b) 상기 검출된 디지털 데이터에 대응하는 추정된 샘플 값들의 크기 및 부호를 상기 이산 시간 샘플 값들로부터 검출하는 단계; 및

(c) 상기 추정된 샘플 값들의 크기 및 부호를 타겟 싱크 마크의 타겟 샘플 값들의 크기 및 부호와 비교함으로써, 상기 기록된 싱크 마크를 검출하는 단계를 포함하는, 고장 허용 방법.
제 20 항에 있어서,

소정의 샘플 주기 간격 인에이블 신호(I)에 따라 상기 추정된 샘플 값들을 상기 타겟 샘플 값들과 비교하는 단계를 더 포함하고,

(a) I는 k 모듈로 Q가 집합(S)의 요소일 경우에는 1이고, 집합(S)의 요소가 아닐 경우에는 0이고,

(b) k는 샘플 값 지수이고, Q는 1이 아닌 소정의 정수인, 고장 허용 방법.
제 21 항에 있어서,

상기 소정의 샘플 주기 간격 인에이블 신호(I)는 샘플 주기를 하나씩 걸러서 1인, 고장 허용 방법.
제 21 항에 있어서,

Q=2이고, 집합(S)={0}인, 고장 허용 방법.
제 21 항에 있어서,

상기 비교 단계는,

Y(k) = ([t₀, t₁, … , t_N-1]· [S_k, S_k+1, … , S_k+N-1]^t · I)>Th이고,의 상관 관계를 포함하고,

여기서, [t₀, t₁, … , t_N-1]은 상기 타겟 싱크 마크의 타겟 값들이고,

[S_k, S_k+1, …, S_k+N-1]은 상기 채널 값들이고,

N은 상기 타겟 싱크 마크의 길이이고,

Th는 소정의 임계값인, 고장 허용 방법.
제 24 항에 있어서,

t_i가 S_k+i과 같으면 t_i· S_k+i=1이고, t_i가 S_k+i와 같지 않으면 t_i· S_k+i=0인, 고장 허용 방법.
제 20 항에 있어서,

상기 타겟 싱크 마크의 길이 및 값은 프로그램 가능한, 고장 허용 방법.
제 20 항에 있어서,

(a) ²(S_k-t_k)²에 비례하여 에러 신호를 계산하는 단계로서,

S_k는 상기 추정된 샘플 값들의 부호 및 크기이고,

t_k는 상기 타겟 샘플 값들의 부호 및 크기인, 상기 계산 단계; 및

(b) 상기 에러 신호를 임계값과 비교하는 단계를 더 포함하는, 고장 허용 방법.
제 27 항에 있어서,

상기 임계값은 프로그램 가능한, 고장 허용 방법.
제 27 항에 있어서,

(a) 상기 자기 매체 상에 기록된 획득 프리앰블을 획득하는 동안 제어 신호를 발생하는 단계; 및

(b) 상기 제어 신호를 사용하여 상기 에러 신호를 계산하는 단계를 더 포함하는, 고장 허용 방법.
제 29 항에 있어서,

상기 추정된 샘플 값들과 상기 타겟 샘플 값들간의 계산된 상관 관계의 부호를 설정하기 위해 상기 제어 신호를 사용하는 단계를 더 포함하는, 고장 허용 방법.
제 29 항에 있어서,

타이밍 회복 회로는 상기 획득 프리앰블을 획득하기 위해 사용되는 예상 샘플 값들(X(n))을 발생하는, 고장 허용 방법.
제 31 항에 있어서,

(a) 상기 예상 샘플 값들은 상태 기계에 의해 발생되고,

(b) 상기 상태 기계의 현재 상태는 상기 제어 신호를 발생하는, 고장 허용 방법.
제 32 항에 있어서,

상기 상태 기계는 카운터인, 고장 허용 방법.
제 20 에 있어서,

상기 기록된 싱크 마크를 검출하는 단계는 상기 추정된 샘플 값들의 짝수 및 홀수 인터리브를 병렬로 처리하는 단계를 포함하는, 고장 허용 방법.
제 20 항에 있어서,

상기 추정된 샘플 값들의 크기 및 부호를 검출하는 단계는 PR4, EPR4 및 EEPR4로 이루어진 그룹으로부터 선택된 부분 응답 검출기를 포함하는, 고장 허용 방법.
제 20 항에 있어서,

상기 추정된 샘플 값들의 크기 및 부호를 검출하는 단계는 상기 이산 시간 샘플 값들의 짝수 및 홀수 인터리브를 각각 병렬로 처리하기 위한 제 1 및 제 2 슬라이딩 임계값 검출기를 포함하는, 고장 허용 방법.
제 20 항에 있어서,

(a) 상기 이산 시간 샘플 값들로부터 부호화된 NRZI 데이터를 검출하는 단계;

(b) 상기 부호화된 NRZI 데이터를 부분 응답 데이터로 인코딩하는 단계; 및

(c) 상기 부분 응답 데이터로부터 상기 기록된 싱크 마크를 검출하는 단계를 더 포함하는, 고장 허용 방법.
자기 매체 위쪽의 자기 판독 헤드 위치로부터 아날로그 판독 신호의 펄스들을 샘플링함으로써 발생된 이산 시간 샘플 값들의 시퀀스로부터 기록된 싱크 마크를 검출하기 위한 고장 허용 싱크 마크 검출기에 있어서,

상기 이산 시간 샘플 값들에 응답하여 발생된 채널 값들의 부호 및 크기를 타겟 싱크 마크의 타겟 값들의 부호 및 크기와 비교하기 위한 비교기를 포함하는, 고장 허용 싱크 마크 검출기.
자기 매체 위쪽의 자기 판독 헤드 위치로부터 아날로그 판독 신호의 펄스들을 샘플링함으로써 발생된 이산 시간 샘플 값들의 시퀀스로부터 기록된 싱크 마크를 검출하기 위한 고장 허용 방법에 있어서,

상기 이산 시간 샘플 값들에 응답하여 발생된 채널 값들의 부호 및 크기를 타겟 싱크 마크의 타겟 값들의 부호 및 크기와 비교하는 단계를 포함하는, 고장 허용 방법.