CN1205551A - 微型计算机及多芯片组件 - Google Patents

Abstract

本发明微型计算机包括驱动总线存取外部存储器专用的输出晶体管,该晶体管的尺寸小于其它输入/出端口用晶体管的尺寸。同时使该微机和外部存储器,通过双面印刷电路板,互连接,作成多芯片组件MCM,具有与单片机一样的管脚配置。在MCM组件的微型计算机上配置选择器电路,以对连接的外部存储器进行测试。

Description

微型计算机及多芯片组件

本发明涉及半导体集成电路装置，特别，涉及微型计算机以及使用微型计算机的多芯片组件。

近几年，随着半导体元件的连接端子的增加，在电路板上安装时配线的迂回变得困难。而且，向大规模电路板准确传送信号也需要驱动能力较强的总线配线。这样，不必要辐射噪声增多，因此需要降低其噪声的技术。而且近年来半导体制造成本中所占的测试成本的比例增大，测试简单化的要求越来越高。

下面阐述现有例。现有例1：

图14为包含现有微型计算机(以下简称微机)的电路的电路板设计方框图。图中，1为印制电路板(以下简单为电路板)，2为内有ROM的微型计算机，3为外部存储器，4，5各自为第1及第2外围电路，6，7为总线。外设存储器3通过从微型计算机2连接各电路元件之间的总线6而进行连接，外围电路4，5通过总线6与微型计算机2各自连接，同时外围电路4，5通过总线7相互连接。

微型计算机2存取外部存储器3时，通过总线6传送数据以及地址。其次，微型计算机2控制外围电路4，5时也是通过总线6进行的。还有，外围电路4，5之间的数据等的交换是通过总线7进行的。

图15为微型计算机2的结构方框图。图中，65为输出晶体管群，它与总线6连接。该输出晶体管群65在微型计算机2存取外部存储器3时，或者控制外围电路4，5时处于有效状态。此时，与外部存储器3连接的总线6构成为使之也与外围电路4，5连接，因此寄生电容量大，而且必须高速驱动该总线6，这样不能降低组成输入晶体管群65的晶体管的驱动能力。

下面对其工作方式进行说明。

对在选择端子存取内部ROM时作为标准端口，或者存取外部存储器时作为地址或数据总线运行的存储扩冲模式，微型计算机2存取外部存储器3时其地址或数据总线高速运行，比如，微型计算机2以10MHz的基本时钟脉冲运行时，以100ns存取外部存储器3。而且，微型计算机2存取内部ROM，且与外部存储器3连接的端子作为标准端口，有必要时根据其程序的内容存取外围电路4，5。此时的运行速度不如存取外部存储器3时的速度快。而且，由微型计算机2和双方外围电路控制第2外围电路时，需要通过总线7连接这些电路器件间的信号。

图16为电流回路形成的平面和观测点形成的角度说明图。图中，62为由电流形成的闭路，63为电流闭路形成的平面，64为电源。根据“电子技术1996，Vol．38，No．5”，不必要辐射噪声造成的放射能量E_M可用下式(1)表示。 $E_M=120\sqrt{({\mathrm{\μ}}_S/{\mathrm{\ϵ}}_S)}{\mathrm{\π}}^2\mathrm{IS}(e^{-\mathrm{jKr}}/{\mathrm{\λ}}^{2}d)\mathrm{Sin\θ}(V/m)\left(1\right)$ 其中，μ_s为比透磁率，ε_s为比介电常数，I为电流量，S为由电流形成的回路面积，Kr为传播系数，λ为波长，Q为电流回路构成的平面和观测点形成的角度。

总线6与外围电路4，5，外部存储器3等多个电路单元连接。因此需要在电路板引配线，而且这些电路器件的负载电容寄生于总线6，这样为了可以高速驱动总线6必须提高输出晶体管群65的驱动能力。但是，采用驱动能力较高的晶体管的话，若外部元件的阻抗为一定的条件下，流过配线的电流量增大。

图17为比较晶体管的驱动能力的输出波形上升时间和电压关系曲线图。一般如图17所示，使用驱动能力较大的晶体管时的输出波形71比使用驱动能力较小的晶体管时的输出波形72上升更陡，且波长λ变小。因此，根据式(1)其不必要辐射噪声造成的放射能量E_M也增大了。

还有，为了控制电流，在电路板上使用缓冲器来提高总线6的驱动能力，但同时部件个数也增加。这样，不管使用什么部件其配线长度会变长，由于寄生电容增大，因此很难实现电路的高速化。一般配线延迟正比于电容和电阻。而且不管是哪种方法，提高输出晶体管群65的驱动能力的电流量也增大，同时电力消耗也增大，而且不必要辐射也增大。现有例2：

对于前述的如图14所示的包含微型计算机的电路的现有电路板设计，随着电路板上所要配置的元件数的增加，很难合理的配置这些元件。因此，电路板设计时，把电路板作成多层信号线的交错可通过多层电路板把接口元件配置在电路板的背面进行双面安装等。

图18为现有微型计算机2′及外部存储器3′的管脚端子配置图，(a)是外部存储器3′的管脚端子配置图，(b)为微型计算机2′的管脚端子配置图。图中，30a～30h为微型计算机2′通过总线6与外部存储器3连接的配线或管脚端子，各自与同一配线号码接线。该配置图中，通过总线6连接微型计算机2′和外部存储器3′的管脚端子30a～30h的顺序并不一致，这样电路板上的配线会交叉，从而其接线长度不会最短。现有例3：

对于现有半导体集成电路的设计，除了一些特殊用途(时钟，模拟电源)外，芯片内电路的电源是公用的。图19为表示微型计算机电源连接的简略图。图中，2e为微型计算机；33′、34′各自为电源线、接地线；39′、40′各自为电源焊区、接地焊区；37b、38b为总线；37a为用于驱动与外部存储器连接的总线37b的输出晶体管群；38a为用于驱动与外围电路连接的总线38b的输出晶体管群。

下面对其工作方式进行说明。

与电源焊区39′连接的电源线33′给输出晶体管群37a供电的同时也给输出晶体管群38a供电。而且与接地焊区40′连接的接地线给输出晶体管群37a供电的同时也给输出晶体管群38a供电。其中，与存储总线37b连接的输出晶体管群37a进行高速开关时，前述式(1)的波长λ变小。当电源线33′以如100MHz的高频摆动时，在芯片内部产生辐射，且该辐射噪声从其它输出针状端子通过其他电源线进行蔓延放射。现有例4：

根据多芯片组件(以下简称为MCM)技术，以包括多个裸芯片的形式进行装配是有可能的，而且可实现制品的小型轻量化，在该MCM内，采用内装配线多，存取次数多的存储器和微型计算机的办法，从而可有效地减少电路板上的配线。但是需要在MCM中安装通用存储器，这样对于设备制造厂来说，成本提高，因此需要置换成内设在单片机中的便宜的掩模ROM板。现有例5：

图20为现有多芯片组件(MCM)的结构方框图。图中，53′为MCM封装，54′为微型计算机，55为外部存储器，101为标准端口，102为存储总线，57为微型计算机芯片54′的标准端口输入／出信号线群，58为微型计算机芯片54′的存储总线信号线群。该存储总线信号线群58尽管与外部存储品55连接，但无需与其它连接，因此并没有与MCM封装53′的外部端子连接。

现有例1中的微型计算机具有上述结构，因此存在以下问题：总线6的寄生电容大从而妨碍总线6提高装置整体的存取速度，而且若要高速化，根据与输出晶体管等的驱动能力的关系，涉及电流增大从而引起电力消耗的增大，同时不必要噪声也增大。

现有例2中的微型计算机具有上述结构，因此存在以下问题：从微型计算机2引出的总线6的距离变长，由电流造成的回路面积S变大，因此根据上述式(1)其不必要辐射增加，电路板的配线需要迂回从而寄生电容也增大，延迟量也增大从而不能高速运行。

现有例3中的微型计算机具有上述结构，因此存在以下问题：在高速开关工作的输出晶体管群37a，38a相互间产生辐射噪声，蔓延到电源，接地线33′，34′中。

现有例4中的多芯片组件(MCM)具有上述结构，因此存在以下问题：把多芯片组件中安装的微型计算机和通用存储器芯片在多芯片组件电路板上简单连接起来时，与单片机化时相比，因管脚配置不同，噪声特性和电力消耗特性恶化，从而使电路板设计复杂。

现有例5中的多芯片组件(MCM)具有上述结构，因此存在以下问题：只跟微型计算机54′和外部存储器55连接的存储总线配线群58并没有作为多芯片组件封装的外部端子引出，因此不能进行外部存储器55的制品检查以及不良分析。

而且，有必要插入事前可以评估微型计算机54′功能的回路或者偏程，但其评估方法是固定的，所以没有自由度。还有，对多芯片组件53′进行制品检查时的检测图形需要作一个新的方案，因此需要一定的开发时间。

本发明是为了解决上述问题而提出的，其目的是提供一种象实现了高速运行，不必要辐射降低，低电力消耗的单片机那样的微型计算机。

还有，本发明的目的是提供一种除上述以外，使高速运行的总线的配线电容量降至最小的微型计算机。

还有，本发明的目的是提供降低了电源线及接地线的放射噪声的微型计算机。

还有，本发明的目的是提供在短交货期内可改变驱动能力的微型计算机。

还有，本发明的目的是提供在短工期内可置换成掩蔽ROM内装的单片机的多芯片组件。

还有，本发明的目的是提供可进行外部存储器不良检查的，不需要开发检测图形的微型计算机。

在第1方案的发明中的微型计算机是：专门设置驱动存取外设存储器所需的第1信号线的第1晶体管及第1端子，同时使该第1晶体管的尺寸小于用于其它输入／出通道中的第2晶体管的尺寸。

第2方案的发明中的微型计算机是：使连接驱动存取外设存储器所需的第1信号线的第1晶体管上的第1端子和连接驱动上述外设存储器以外的外设回路的第2晶体管上的第2端子交替进行排列。

在第3方案的发明中的微型计算机是：微型计算机和外设存储器在电路板上正反面都配置时使存取外设存储器所需的微型计算机管脚的排列与外设存储器的管脚对应，使得微型计算机及外设存储器的各个端子之间的配线设置成最短时也不会引起交叉。

在第4方案的发明中的微型计算机是：驱动用于存取外设存储器的第1信号线的第1晶体管用的第1电源线及第1接地线与用于存取其它外设回路的第2晶体管用第2电源线及第2接地线由芯片的焊区(盘)分开。

在第5方案的发明中的微型计算机是：通过在晶片工艺工序中指定使用由第1电源线及第1接地线组成的第1电源系统和由第2电源线及第2接地线组成的第2电源系统，一块以上的掩模的办法来进行选择。

在第6方案的发明中的微型计算机是：具有根据寄存器的内容从第1及第2电源系统中选择给第1及第2晶体管供电的电源系统的选择电路。

在第7方案的发明中的微型计算机是：两种电源系统中选择一种的同时，选择由被选择的电源系统供电的晶体管。

在第8方案的发明中的多芯片组件是应用了微型计算机，多芯片组件的管脚配置与使该微型计算机内装存储器时的管脚配置基本相同。

在第9方案的发明中的微型计算机具有选择器，该选择器通过输入无效或有效信号的控制信号来选择并连接输入／出信号；其输入端子响应无效信号只连接微型计算机的输入／出信号，或者，响应有效信号与微型计算机的输入／出信号分离的同时，并连接外设存储器输入／出信号。

附图的简单说明：

图1是表示本发明的实施例1的包含微型计算机的电路的电路板设计方框图。

图2是本发明的实施例1的微型计算机的部分说明图。

图3是本发明的实施例2的微型计算机的部分说明图。

图4是本发明的实施例3的微型计算机的结构图。

图5是本发明的实施例3的外部存储器和微型计算机的配置说明图。

图6是表示本发明的实施例4的微型计算机芯片的电路构成图。

图7是本发明的实施例6的选择器电路图，(a)为电源发送电路图，(b)为接地发送电路图。

图8是本发明的实施例4的选择器方框图。

图9是本发明的实施例7的多芯片组件的平面图。

图10是本发明的实施例7的多芯片组件沿B-B剖面图。

图11是本发明的实施例7的多芯片组件的印制电路板的芯片配置图。(a)为正面图(b)为背面图。

图12是表示本发明的实施例8的多芯片组件结构方框图。

图13是构成本发明的实施例8的测试选择器的回路图。

图14是表示现有的单板微型计算机装置方框图。

图15是表有的微型计算机的部分说明图。

图16是表示电流回路形成的平面和观测点形成的角度说明图。

图17是表示用于比较由晶体管的驱动能力所决定的输出波形上升时间和电压的关系曲线图。

图18是现有的微型计算机和外部存储器的管脚端子构成图，(a)为外部存储器的管脚端子配置图，(b)为微型计算机的管脚端子配置图。

图19是表示现有的微型计算机的电源连接简图。

图20是表示现有多芯片组件(MCM)的构成方框图。

下面对本发明的各种实施例进行说明。实施例1：

图1为含有该实施例1的微型计算机的回路的电路板设计方框图，它是通过在微型计算机上配备存取外部存储器的专用端口来实现总线分离。在图中：1表示印制电路板(以下简称为电路板)；2a表示内装ROM的微型计算机；3是作为外设的外部存储器；4，5是作为外设电路的第1及第2外围电路；13是作为第1信号的总线；14是作为第2信号的总线；7是用于连接外围电路4，5之间的总线。外部存储器3通过总线13与微型计算机连接；外围电路4，5通过总线14各自与微型计算机相连，同时相互之间通过总线7相连。

图2为表示微型计算机2a结构的方框图。在图中，17、18各自用作第1及第2输出晶体管群，13、14是总线。当微型计算机2a存取外部存储器3时，变为有效状态的输出晶体管群17与总线13接通，输出晶体管群18与总线14接通。

根据上述结构，仅连接微型计算机2a和外部存储器3时无需在电路板迂回上配线，由于外围电路4，5与上述连接无关，所以寄生电容变小，从而可降低输出晶体管群17的驱动能力。另一方面，由于输出晶体管群18与外围电路4，5连接，因此在印制电路板上迂回配线的情况较多，因寄生电容增大，所以有必要加大驱动能力。比如：对于输出晶体管群17的输出阻抗大约为200欧母高阻抗，输出晶体管群18的输出阻抗应设为约50欧母的低阻抗。

下面阐述其工作方式。

总线13和总线14相互分离、独立，因此当存取外部存储器3时通向外围电路4，5的总线14不会被驱动，同样，存取外围电路4，5时总线13也不会被驱动。

在这里，总线13作为微型计算机2a和外部存储器3之间的数据总线和地址总线进行工作，它利用于程序的数据交换，因此存取的频度较高。但，根据具有该实施例1中的外设存储器专用总线13的结构，可减小电路板上的外部存储器3和微型计算机2a之间的配线负载电容，因此，与存取外围电路4，5的输出晶体管群18相比较，即使不提高输出晶体管群17的尺寸和驱动能力也可减少电路板上的迟滞量，从而可高速运行。

还有，可抑制驱动存取频度较高的总线13的输出晶体管群17的驱动能力使之变小，因此流过整个电路的电流量也可以减少，从而可降低电力消耗。而且，根据上述式(1)可抑制所发散的放射能量强度，还可抑制不必要的辐射。更进一步，若与外部存储器3相比，则由于连接存取频度较低的外围电路4，5的总线14变化频度不多，因此在时间上综合考虑的话，可以抑制所发散的能量强度，同时可抑制不必要的辐射。况且，电路板上无需安装缓冲器，因此也不会增加部件个数。

如上所述，根据该实施例1，其构成为，使得存取外部存储器3所需的总线13和用于存取外围电路4，5所需的总线14相互分离并独立，所以可减少总线13的配线负载电容，从而减小驱动总线13的输出晶体管群17的负荷，各个晶体管的尺寸缩小，且流过的电流也减少，从而达到可实现高速运行，减小不必要的辐射，以及低电力消耗这样的效果。实施例2：

图2为表示上述微型计算机2a结构的方框图，其内容与前述实施例1所示的相同。输出晶体管群17到驱动总线13的微型计算机2a的第1输出端子上，且这些第1输出端子是相邻的。另一方面，输出晶体管群18连到驱动总线14的微型计算机2a的第2输出端子上，且这些第2输出端子也是相邻着的。

在这里，当把微型计算机和外部存储器3安装在电路板的正反面上时，有必要从输出端子通过电路板上的通孔与反面的外部存储器3接线。当把微型计算机2a密封成细间距封装时并不把通孔排列成1列，而是有必要在通孔之间留余量，因此变成锯齿形配置。为此，存在总线13不能设成最短的问题。

图3为表示微型计算机2a的内部结构的改良例的部分说明图。图中，13为与外部存储器3连接的总线，14为与外围电路4，5连接的总线，T1～T6为与外部存储器背面接触的通孔。

下面对其工作方式进行说明。

因为驱动总线13的输出晶体管群17和驱动总线14的输出晶体管18交替地从微型计算机2a的输出端子各自与总线13、14连接，所以对于与总线13接线的配线没必要把通孔T1～T6作成锯齿形，而可以是象T1～T3和4～T6那样排成一列，与背面的外部存储器连接。从而可使高速变化信号经过的总线13的配线为最短，并可进一步减小配线电容。

如上所述，根据实施例2，因为可以缩短高速工作的总线13的配线，进一步减小配线电容，所以除实施例1的效果以外可以得到高速运行、减小不必要辐射及低电力消耗等的效果。实施例3：

图4为在该实施例3中的印制电路板上包含微型计算机的回路器件在印制电路板上的安装图。图中，1为印制电路板，2a为微型计算机，3为外部存储器，26为只读存储器即ROM，27，28为用作外设的第1及第2外围电路。微型计算机2a和外部存储器3各自已安装在电路板的正反面上的状态下，如图5那样微型计算机管脚配置使得管脚配置一致。

比如，图5为在微型计算机2a的背面安装外部存储器3时的说明图。图中，30a～30h为与信号线连接的作为微型计算机2a的微型计算机端子的管脚端子，30a′～30h′同样是与信号线连接的作为外部存储器3的外设存储器端子的管脚端子，且相对于A-A线微型计算机2a和外部存储器的管脚端子的配置为轴对称。若这样，则可在微型计算机2a的背面直接安装存储器3，从而可使连接它们的总线13的配线长度为最短。即，微型计算机2a和外部存储器3之间的总线13的配线一般一对1地相互对应，因此应把与外部存储器3的管脚端子30a′连接的微型计算机2a的管脚端子定为30a，跟管脚端子30b′对应的是30b的样子，相同的数字作为要连接的信号线。在图5中，外部存储器的30a′～30h′以左旋的方式按号码顺序排列，此时，微型计算机的30a～30h在芯片设计时以右旋的方式按号码顺序进行管脚设定。比如，举芯片M5M28F102J为例的话，则按右旋顺序为A15～A0，D0～D15。然而，微型计算机的管脚配置为按左旋顺序为A15～A0，D0～D15。

如上所述，根据实施例3，由于构成为，使得连接外部存储器3和微型计算机2a的各个信号线对应于相反方向，所以当微型计算机2a和外部存储器背对背时，可以得到各信号线以最短的距离且无交错的连接各自的管脚端子之间的效果。而且，由于变成了没有交错的信号线，所以可得到使两层电路板上的设计简单的效果。

还有，由于微型计算机2a和外部存储3之间的总线13上的电流造成的回路面积变小，上述放射能量表达式(1)中的面积S变小，从而可达到减小不必要辐射的目的，因总线13长度变为最短，使寄生电容也变小，从而可以得到高速运行的效果。把它应用在上述实施例1的结构上，可以得到更大的效果。实施例4：

图6为表示微型计算机芯片回路结构的方框图，图中，2e为微型计算机，33、35各自为第1及第2电源线(各自为VDD1和VDD2电平)，34、36各自为第1及第2接地线，39、41为第1及第2电源焊区(各自为VDD1和VDD2电平)，40、41为第1及第2接地焊区。用VDD2电平连接到第2电源焊区41上的第2电源线35只向高速运行的晶体管群38a供电，以接地电平连接到第2接地焊区42上的第2接地线36也只向输出晶体管群38a供电。另一方面，以电平VDD1连接到第1电源焊区39上的第1电源线33只向输出晶体管群37a供电，连接于第1接地焊区40上的第1接地线34也只向输出晶体管群37a供电。

如上所述，根据本实施例4，虽然构成为，使得把向输出晶体管群37a和输出晶体管群38a供电的电源线独立地分开为第1及第2电源线33、35，把接地线独立地分开为第1及第2接地线34、36，所以即使向外设存储器和因为存取而高频工作的晶体管群37a供电的第1电源线33和第1接地线34，在该线上产生噪声，也不会迂回到第2电源线35、第2接地线36中，从而可得到抑制放射噪声的效果。实施例5：

根据本实施例5，还使用上述实施例4的两个电源系统，作为选择何种电源的选择装置采用掩蔽选择法。而且，选择电源线的同时，也采用可选择输出晶体管的掩蔽选择法，这样可得到更好的效果。比如，在进行使用两层铝制成的金属配线的2层铝工艺时，在制作第1金属配线和第2金属配线的接触的通孔形成工序中，应用这种掩蔽选择法，取代其接触部分就可选择使用一种电源线。而且选择电源线的同时，还可选择输出晶体管。

如上所述，根据实施例5，在用于形成通孔的掩模中应用掩蔽选择法，可选择地构成两个电源线中的一方。因而，可在常规工序的流程中进行适应各个晶体管驱动能力的电源线的选择，所以可以得到不受开发工期的制约而实现电源线选择的最优化的效果。此外，若采用选择电源线的同时，也使用可选择输出晶体管的掩蔽选择法，可按照客户的要求或配合调整，在短期内完成改变驱动能力的产品，所以其效果更好。实施例6：

根据实施例6，跟上述实施例4一样，在预备两种系统电源线的微型计算机芯片中，可以用软件进行采用电源线的任何一个。也就是说，在设计半导体集成电路时，设置根据内部寄存器的输入数据可对两个系统电路中的任何电源线进行电源线选择。图7为表示选择电路的一例，(a)为电源线选择回路图，(b)为接地线选择回路图。图8为把选择器回路与微型计算机2e连接起来时的结构方框图。图中，33、35为第1及第2电源线，34、36为第1及2接地线，I71、I72为反相器门，SL为选择信号，81为电源线一侧的选择器，82为接地线一侧的选择器。选择信号SL是由内部寄存器输出的信号，内部寄存器值是用户可通过软件设定。

下面说明其工作方式。

当选择信号SL为“L”时，用选择器81，82各自把1电源线33和第1接地线34选择用作内部电源，另一方面，当选择信号SL为“H”时，把第2电源线35和第2电源线36选择用作内部电源。

如上所述，根据本实施例6，通过软件可切换电源线，因此，用户根据需在与编程序同时进行可选择最合适的一种晶体管。而且可根据所使用的芯片设置(Chip Set)使电源线分离，因此通过程序选择，只把成为噪声源的特定信号线作为另外的电源。实施例7

通过采用由上述实施例1，实施例3，实施例4组成的微型计算机，多芯片组件(MCM)的结构可采用内有外部存储器3和微型计算机2a、2e的形式。下面结合附图进行说明。

图9为本实施例7的多芯片组件的平面图，图10为该多芯片组件的沿B-B线剖面图，图11为印制电路板的芯片配置图，(a)为正面图，(b)为背面图。图中，1为电路板，2为微型计算机，3为外部存储器，13，14为总线，43为模塑树脂，44为管脚，45为多芯片组件。在这里，外部存储器3和微型计算机2之间的总线13采用上述实施例1已示出的方式，以驱动能力小的方式设定的。而且采用这种方法，可以施行使连接外部存储器3和微型计算机2的总线13的配线露出模块的外部。还有，采用经由图1中已分离的总线14的输出到外部的办法，可以进行与掩模版一样的管脚配置。

如以上所述，根据实施例7，内有微型计算机2和外部存储器3的多芯片组件跟单片机一样，在芯片外部设置可使用的全部输出端子。而且因多芯片组件和微型计算机具有同样的管脚配置和功能，所以得到可以简单地进行其替换的效果。

还有，因MCM是原有芯片的组合，所以比如在3周左右的短工期内可以完成。另一方面，在多芯片微型机的情况下，需要3个月左右的时间。

进一步，采用实施实施例1，3，4中任何一种的办法，都可减小不必要的辐射和降低电力消耗。其理由如上述实施例1所述。还有，对于普通的多芯片组件，对模制的多个芯片的配置有限制。加上对封装的尺寸也有限制，因此对于面积太大的组件照样不能装配。即使在多芯片组件中虽然也可采用多层配线，但由于制成多层制造成本提高。但是，根据本实施例7，微型计算机2和外部存储器3可以利用电路板1的背面使之连接，对电路板1进行有效利用，而且结构也简单，从而也可降低装配成本。实施例8

图12为表示多芯片组件(MCM)结构的方框图。图中，53为MCM土装件，54为微型计算机，55为外部存储器，56为测试选择器，101为标准端口，102为存储器总线，57a为输入／出信号线群，57b为标准端口输出信号线群，58a为外部存储信号线群。58b为存储总线信号线群。输入／出信号线群57a通过MCM封装件53的外部端子与微型计算机54连接，存储总线信号线群58b中包含在外部存储器55和微型计算机54之间的数据／地址总线，测试选择器56在测试信号为有效时，选择使标准端口信号线群57b与输入／出信号线群57a连接的同时，使存储总线信号线群58b与外部存储器55连接。

图13为构成测试选择器56的电路图。图中，TG1～TG3为由PMOS和NMOS晶体管组成的传输门，I73为反相门，其他结构由于跟图12相同，就在同一部分上用同一符号表示不再进行说明。

下面说明其工作方式。

在图13中，测试信号输入为无效信号，即“L”时，处于通常运行状态，为有效信号即“H”时，处于测试状态。也就是说，处于“L”状态时传输门TG1及TG2变成为导通状态，输入／出信号线群57a与标准端口信号线群57b、外部存储信号线群58a与存储总线信号线群58b各自进行连接。另一方面，测试输入信号为“H”时，传输门TG3成为导通状态，输入／出信号线群57a与存储信号线群58a连接，从而可测试外部存储器55。

因为具有如上所述的结构，若把测试信号设置成有效，即“H”，则可以使只与微型计算机54接线的外部存储器55的外部存储信号线群58a，通过MCM封装件的外部端子与输入／出信号线群57a连接起来，因此可以只对存储芯片进行测试，从而把存储器55及微型计算机54的测试方式照原样通用。

如上所述，根据实施例8中，由于可以在不合格分析时只对外部存储器55进行测试，从而简单地分开了外部存储器55和微型计算机54的测试过程。分开后，可以照原样通用外部存储器55和微型计算机54的测试法，因此可以直接输入必要的图案，从而达到可高度自由进行不合格分析的目的。进一步，测试产品时，也可以把外部存储器55和微型计算机54的各自的测试方法照原样通用，从而可达到缩短测试方法的开发时间。

以上所述，根据第1方面的发明中，专门设置了驱动存取外设存储器所需的第1信号线的第1晶体管及第1端子，同时使第1晶体管的尺寸小于使用在其它输入／出通道上的第2晶体管的尺寸，因此可使外设存储器和微型计算机之间的第1信号的配线员载电容为最小，即使不提高驱动能力，也具有电路板上的延迟量小且可实现高速运行的效果。

况且，可以抑制驱动与存取频度高的外设存储器连接的总线的第1晶体管的驱动能力使之变小，因而流过整个回路的电流量变小，从而具有降低电力消耗的效果。

而且，根据上述式(1)可以抑制所发散的能量强度，从而具有可以抑制不必要辐射的效果。

进一步，对连接其它外设回路的配线的存取频度变少，可以抑制上述的发散的能量强度，从而具有可以抑制不必要辐射的效果。

根据第2方面的发明，要构成为使得与驱动存取外设存储器所需的第1信号线的第1晶体管连接的第1端子和与驱动前述外设存储器以外的外设电路的第2晶体管连接的第2端子交替排列，因此可使高速运行的第1信号线的配线电容降到最小，从而具有可以实现高速运行、降低不必要辐射，以及低电力消耗的效果。

根据第3方面的发明，要构成为，使得当把微型计算机和外设存储器配置在电路板的正反面时，即使各端子间的在电路板上的配线设定为最短，也不会相互交叉，并作成为使微型计算机端子的排列与外设存储器端子的排列相一致的外设存储器芯片设定装置，因而具有设有交叉的配线，可实现两层电路板上的设计的效果。而且，由于流过微型计算机和外设配线之间的配线的电流形成的回路面积缩小，这样上述式(1)中的S变小，从而具有可以实现降低不必要辐射的效果。而且，因配线变为最短，所以具有寄生电容也变小实现高速运行的效果。

根据第4方面的发明，由于构成为使得第1晶体管，用第1电源线及第1接地线和第2晶体管用第2电源线及第2接地线从芯片焊区上分离，即使在以存取外设存储器的第1晶体管那样的高频下运行的第1电源线及第1接地线的配线上产生噪声，也不会使其迂回到第2电源线及第2接地线上，从而具有抑制放射噪声的效果。

根据第5方面的发明，由于构成为使得通过指定在晶片工艺工序中使用由第1电源线及第1接地线组成的第1电源系统和由第2电源线及第2接地线组成的第2电源系的一块以上的掩模来进行选择，因此，可以在通孔形成工序中通过掩模的掩蔽选择，可以选择第1及第2电源线中的一方，具有可与开发工期无关地实现适应于第1及第2晶体管驱动能力的电源线的选择的效果。

根据第6方面的发明中，由于构成为使得因具有根据寄存器的内容由二个电源系统中选择给第1及第2晶体管供电的选择电路，所以可通过软件来切换第1及第2电源线从而具有用户可根据需要与进行编程的同时选择最合适一方的晶体管的效果。而且，根据所使用的芯的设置，进行第1及第2信号线的分离，因此具有通过程序选择，只把成为噪声源的与外设存储器连接的特定的第1信号线作为其它电源的效果。

根据第7方面的发明，由于构成为，使得在选择2种电源系统中的一种的同时，也可以选择由被选择的电源系统供电的晶体管，因此在作出电源线的选择的同时，采用可选择第1及第2晶体管的掩蔽选择法，具有与客户的设备配合在短期内可装入已改变了驱动能力的产品的效果。

根据第8方面的发明，由于构成为，使得在多芯片组件中，其管脚配置与使上述微型计算机单芯片化时管脚配置大约相同，因此跟单片微型计算机一样可使用向芯片外部输出的全部端子。而且，多芯片组件和微型计算机具有同样的管脚配置和功能，所以具有很容易对其进行置换的效果。

通过使用第1、3、4方面中的任何一个方案，都具有可以实现不必要辐射的降低和低电力消耗的效果。

还有，微型计算机和外设存储器为使用了背面的连接，可达到电路板的有效使用，结构也简单，具有装配成本也能减少的效果。

根据第9方面的发明，由于构成为具有选择器，使得其输出端子响应无效信号，只跟微型计算机来的输入／出信号连接，或响应有效信号与微型计算机来的输入／出信号分离的同时，与外设存储器的输入／出信号连接，因此在进行不合格分析时，可以分开外设存储器和微型计算机，分别进行测试，因此具有直接输入必要的图案，高自由度地进行不合格分析的效果。而且，在产品测试时也可以照原样通用外设存储器和微型计算机的各自的测试图案，从而可缩短测图案的开发时间的效果。

Claims (9)

1．一种微型计算机，可存取外设存储器，其特征在于：设置专用驱动存取外设存储器所需的第1信号线的第1晶体管及第1端子的同时，使第1晶体管的尺寸小于用在其它输入／出端口的第2晶体管的尺寸。

2．一种微型计算机，可存取外设存储器，其特征在于，使连接驱动存取外设存储器所需的第1信号线的第晶体管上的第1端子和连接驱动上述外设存储器以外的外设电路的第2晶体管上的第2端子交替排列。

3．一种微型计算机可存取外设存储器，其特征在于，当在电路板上正反面上配置上述微型计算机和上述外设存储器时，作成为使存取上述外设存储器所需的上述微型计算机端子的排列与上述外设存储器的端子的排列配合的上述外部存储器的芯片设置使得上述微机及上述外设存储器的各个端子之间的配线设置成为最短，也不会互相交叉。

4．一种微型计算机，其特征在于：驱动用于存取外设存储器的第1信号线的第1晶体管用第1电源线及第1接地线与用于存取其它外设回路的第2晶体管用第2电源线及第2接地线由芯片焊区进行分开。

5．根据权利要求4所述的微型计算机，其特征在于：通过在晶片工艺工序中使用的1块以上的掩模，可以选择由第1电源线及第1接地线组成的第1电源系统和由第2电源线及第2接地线组成的第2电源系统。

6．根据权利要求4所述的微型计算机，其特征在于：还具备根据寄存器的内容从第1及第2电源系中选择向第1及第2晶体管供电的电源系统的选择器电路。

7．根据权利要求6所述的微型计算机，其特征在于：选择两种电源系统中的一种的同时，可以选择由被选择的电源系统供电的晶体管。

8．一种多芯片组件，使用微型计算机和外设存储器，其特征在于：其管脚配置与微型计算机的内装存储器时的管脚配置基本相同。

9．一种微型计算机，可存取通用存储器芯片和多芯片组件化的外设存储器，其特征在于：具有输入无效信号或有效信号等控制信号，选择连接输入／出信号的选择器，该选择器的输出端子，对应于上述无效信号只连接从上述微型计算机的输入／出信号，或者对应于上述有效信号，使之与微型计算机来的输入／出信号分开，同时连接上述外设存储器的输入／出信号。

Images